JP2007287917A - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
JP2007287917A
JP2007287917A JP2006113480A JP2006113480A JP2007287917A JP 2007287917 A JP2007287917 A JP 2007287917A JP 2006113480 A JP2006113480 A JP 2006113480A JP 2006113480 A JP2006113480 A JP 2006113480A JP 2007287917 A JP2007287917 A JP 2007287917A
Authority
JP
Japan
Prior art keywords
multilayer wiring
electronic circuit
wiring board
terminals
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006113480A
Other languages
English (en)
Inventor
Takamitsu Shibayama
貴光 柴山
Yasuo Kodera
康夫 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006113480A priority Critical patent/JP2007287917A/ja
Publication of JP2007287917A publication Critical patent/JP2007287917A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

【課題】汎用性に優れ母基板側のパターンレイアウトにも悪影響を及ぼさない電子回路モジュールを提供すること。
【解決手段】電子回路モジュール1は、多層配線基板2内の部品収容空間8にIC等の電子部品3を配設して高周波回路を構成している。この多層配線基板2の底面(第1の主面2a)には、中央部に接地電極4が設けられ周縁部に複数の端子5A〜5Fが設けられている。また、多層配線基板2の天面(第2の主面2b)には、中央部に接地電極6が設けられ周縁部に複数の端子7A〜7Fが設けられている。端子5A〜5Fと端子7A〜7Fは、多層配線基板2を介して対向する位置関係に配設されると共にスルーホール10に接続されているため、この電子回路モジュール1は天地を逆転した姿勢で使用することができる。
【選択図】図3

Description

本発明は、多層配線基板に電子部品を配設して高周波回路等の電子回路を構成している電子回路モジュールに関する。
多層配線基板に電子部品を配設して電子回路を構成している電子回路モジュールは母基板(マザーボード)上に搭載して使用されるため、通常、母基板との対向面となる多層配線基板の底面には外部回路と接続させるための端子群が配設されている(例えば、特許文献1参照)。これら端子群は、多層配線基板に設けられたスルーホールや配線パターンを介して、多層配線基板の天面等に配設された電子部品と電気的に接続されている。
ところで、この種の電子回路モジュールは端子群の配列を母基板側のランドの配列に合致させる必要があるが、母基板側のパターンレイアウトは信頼性や小型化を配慮して設計されるため、機能は同じで端子群の配列のみが異なる電子回路モジュールを準備しなければならない場合がある。例えば、複数のチューナを内蔵するビデオ等において、2個のチューナに対応する2個の電子回路モジュールを1枚の母基板上に左右に並べて配置させる場合、一方のモジュールのアンテナ端子と他方のモジュールのアンテナ端子を極力遠ざけて受信信号どうしの干渉を回避することが望まれるので、スペースファクタを考慮すると、左側のモジュールのアンテナ端子を左端に位置させて右側のモジュールのアンテナ端子を右端に位置させておくことが好ましい。この場合、両モジュールは、回路構成は同じでも端子群の配列を左右対称にしておく必要がある。また、携帯電話等においては、デザイン上等の理由によってアンテナの取付位置を本体の左側にしたものと右側にしたものがあるが、この場合は、アンテナの取付位置に応じて高周波回路の構成は同じでも入出力端子の位置が異なる電子回路モジュールが必要となる。
しかしながら、このように回路構成が同じであるのに端子群の配列が異なるために2種類の電子回路モジュールを準備するとなると、製造コストや管理コストが増大してしまうことになる。つまり、母基板側のランドの配列が異なっても1種類の電子回路モジュールで対応できるようになっていれば、製造コストや管理コストが大幅に低減できる。従来、アイソレータ等の回路素子においては、こうした観点に立って汎用性を高めたものが提案されている(例えば、特許文献2参照)。かかる従来提案では、入出力端子の位置関係が略点対称に設定されており、母基板と平行な面に沿って回路素子を略180度回転させると入力端子と出力端子の位置が逆転するため、母基板側の入力端子用ランドと出力端子用ランドの位置関係が逆になっているパターンレイアウトにも適用させることができる。
特開2000−58741号公報(第5−6頁、図1) 特許第3417380号(第2−3頁、図4)
特許文献2に開示された従来提案と同様に、母基板上に搭載して所定のパターンレイアウトに適用可能な電子回路モジュールを、母基板と平行な面に沿って略180度回転させると別のパターンレイアウトに適用可能となるようにしておけば、電子回路モジュールの汎用性を高めることができるが、電子回路モジュールの端子の数が多い場合には、母基板側のパターンレイアウトの大面積化や設計の複雑化を余儀なくされるという問題が生じる。例えば、アンテナと送受信回路との間に介設される電子回路モジュール等では、多層配線基板の底面(母基板との対向面)にアンテナ端子や受信端子、送信端子、電源端子、制御端子、複数の接地端子等が配設されているので、これら端子群を母基板と平行な面に沿って略180度回転させたときに適用可能となるパターンレイアウトは、回転前に適用可能なパターンレイアウトとは大きく異なったものとなり、少なくともいずれか一方には複雑な引き回しパターンを形成しなければならない。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、汎用性に優れ母基板側のパターンレイアウトにも悪影響を及ぼさない電子回路モジュールを提供することにある。
上記の目的を達成するため、本発明の電子回路モジュールでは、複数のスルーホールが設けられて内部に部品収容空間を有する多層配線基板と、前記部品収容空間に配設された電子部品と、前記多層配線基板の底面および天面に配設されて前記スルーホールに接続された端子群とを備え、これら底面に存する前記端子群と天面に存する前記端子群とが前記多層配線基板を介して略対向する位置関係に配設されている構成とした。
このように構成された電子回路モジュールは、多層配線基板の主面である底面と天面にそれぞれ端子群が配設されており、一方の主面に配設された第1の端子群と他方の主面に配設された第2の端子群がいずれもスルーホールに接続されているため、天地を逆転させた姿勢でも母基板上に実装することができる。また、第1の端子群と第2の端子群が多層配線基板を介して略対向する位置関係に配設されていることから、母基板側のランド上に第1の端子群を搭載して実装する場合のパターンレイアウトと第2の端子群を搭載して実装する場合のパターンレイアウトは、互いに反転した形状に設計すればよく、それゆえパターンレイアウトの大面積化や設計の複雑化を招来する虞はない。
上記の構成において、多層配線基板の底面中央部と天面中央部にそれぞれ接地電極を設け、これら両接地電極の間に電子部品が存するように設定すると共に、多層配線基板の底面周縁部と天面周縁部にそれぞれ端子群を配設しておけば、隣接する端子間に所要の間隔を確保しつつ、多層配線基板の部品収容空間に配設されている電子部品を接地電極によって電磁的にシールドすることができるため、信頼性が向上させやすくなる。
本発明の電子回路モジュールは、天地を逆転させた姿勢でも母基板上に実装することができ、また、多層配線基板の一方の主面に存する端子群を母基板側のランド上に搭載して実装する場合のパターンレイアウトと、他方の主面に存する端子群を母基板側のランド上に搭載して実装する場合のパターンレイアウトは、互いに反転した形状に設計すればよいので、パターンレイアウトの大面積化や設計の複雑化を招来する虞はない。したがって、汎用性に優れ母基板側のパターンレイアウトにも悪影響を及ぼさない電子回路モジュールが得られる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の第1実施形態例に係る電子回路モジュールの平面図、図2は図1のII−II線に沿う断面図、図3は図1のIII−III線に沿う断面図、図4は図2のIV−IV線に沿う断面図、図5は図2のV−V線に沿う断面図、図6は該モジュールの底面図、図7は該モジュールを実装した母基板の回路図、図8は該モジュールを天地逆転させた姿勢で実装した母基板の回路図である。
これらの図に示す電子回路モジュール1は、多層配線基板2の内部にICやチップ抵抗等の電子部品3を収容して高周波回路を構成している。図1〜図7において多層配線基板2の底面となる第1の主面2aには、中央部に接地電極4が設けられ周縁部に複数の端子5A〜5Fが設けられている。また、図1〜図7において多層配線基板2の天面となる第2の主面2bには、中央部に接地電極6が設けられ周縁部に複数の端子7A〜7Fが設けられている。ただし、この電子回路モジュール1は、第2の主面2bを底面とし第1の主面2aを天面とすることもできる。つまり、この電子回路モジュール1は、図7に示すように母基板20上に実装して使用する場合、第2の主面2bが天面となるが、図8に示すように母基板30上に実装して使用する場合、第1の主面2aが天面となる。なお、母基板20,30には、受信回路11や送信回路12、電源回路13、制御回路14、アンテナコネクタ15等とが配設されて電子回路モジュール1と電気的に接続され、アンテナコネクタ15は図示せぬアンテナと接続される。
電子回路モジュール1の構成について詳しく説明すると、多層配線基板2の内部には部品収容空間8が設けられており、この部品収容空間8は多層配線基板2の内層となるグリーンシートを周縁部を残してプレス抜きすることにより容易に形成できる。ICやチップ部品等の電子部品3は、部品収容空間8に配設されて配線パターン9に接続されている。また、多層配線基板1には複数箇所にスルーホール10が設けられており、端子5A〜5Fと端子7A〜7Fおよび配線パターン9がそれぞれ所定のスルーホール10と接続されている。図1および図6から明らかなように、第1の主面2aに存する端子5A〜5Fと第2の主面2bに存する端子7A〜7Fとは多層配線基板2を介して対向する位置関係に配設されている。なお、本実施形態例では、端子5A,7Aをアンテナ端子、端子5B,7Bを受信端子、端子5C,7Cを送信端子、端子5D,7Dを電源端子、端子5E,7Eを制御端子、端子5F,7Fを接地端子としているが、各端子の種類や配列は必要とされる回路構成に応じて適宜選択可能である。
上記の如くに構成された電子回路モジュール1は、図7に示すように第2の主面2bを天面(第1の主面2aを底面)として母基板20上に実装できるだけでなく、第1の主面2aを天面(第2の主面2bを底面)として母基板30上に実装することもできる。つまり、多層配線基板2の一方の主面2aに配設された第1の端子5A〜5Fと他方の主面2bに配設された第2の端子7A〜7Fがいずれもスルーホール10に接続されているため、この電子回路モジュール1は天地を逆転させた姿勢でも使用可能であり、汎用性が高まっている。また、端子5A〜5Fと端子7A〜7Fが多層配線基板2を介して対向する位置関係に配設されているため、この電子回路モジュール1を母基板20上に実装する場合のパターンレイアウト(図7参照)と、電子回路モジュール1を母基板30上に実装する場合のパターンレイアウト(図8参照)は、互いに反転した形状となるように設計すればよい。
具体的には、アンテナの取付位置との関係でアンテナコネクタ15を母基板の実装面の左側に配置させねばならぬ場合には、図7に示すようなパターンレイアウトを採用して、第1の主面2aを底面とする姿勢で電子回路モジュール1を母基板20上に実装すればよい。一方、アンテナコネクタ15を母基板の実装面の右側に配置させねばならぬ場合には、図8に示すようなパターンレイアウトを採用して、第2の主面2bを底面とする姿勢で電子回路モジュール1を母基板20上に実装すればよく、図8に示すパターンレイアウトは図7に示すパターンレイアウトを反転した形状でよい。すなわち、図示せぬアンテナの取付位置に応じてアンテナコネクタ15を母基板の異なる位置に配置させねばならぬ場合でも同じ電子回路モジュール1を使用でき、かつ、母基板側のパターンレイアウトの大面積化や設計の複雑化を招来する虞もないため、トータルコストを大幅に低減することができる。
また、この電子回路モジュール1は、多層配線基板2の主面2aの中央部と主面2bの中央部にそれぞれ接地電極4,6を設け、これら両接地電極4,6の間に電子部品3が存するように構成されているため、接地電極4や接地電極6で電子部品3を電磁的にシールドすることができて高信頼性が確保されている。なお、主面2aの周縁部や主面2bの周縁部は端子5A〜5Fや端子7A〜7Fを配設するスペースとして利用できるため、隣接する端子間に所要の間隔を確保することも容易である。
図9は本発明の第2実施形態例に係る電子回路モジュールを母基板上に2個並設した使用例を示す説明図であり、図1〜図6と対応する部分には同一符号を付すことにより重複説明は省略する。
図9において、図示左側の電子回路モジュール1は第2の主面2bを天面(第1の主面2aを底面)として母基板40上に実装されており、その底面側のアンテナ端子5Aはアンテナコネクタ15Aを介して第1のアンテナ16と接続されている。また、図示右側の電子回路モジュール1は第1の主面2aを天面(第2の主面2bを底面)として母基板40上に実装されており、その底面側のアンテナ端子7Aはアンテナコネクタ15Bを介して第2のアンテナ17と接続されている。また、左右の電子回路モジュール1の間には、両モジュール1に接続された共有回路18が母基板40上に設けられている。ここで、各電子回路モジュール1は端子配列が第1実施形態例と異なっているが、アンテナ端子5A,7Aは多層配線基板2を介して対向しており、主面2a側の他の端子5G〜5Iもそれぞれ多層配線基板2を介して主面2b側の他の端子7G〜7Iと対向している。
このように本実施形態例では、同種の電子回路モジュール1を天地逆転させた姿勢で2個並設することによって、一方の電子回路モジュール1のアンテナ端子5Aを母基板40の図示左側に位置させてアンテナコネクタ15Aと接続させ、かつ、他方の電子回路モジュール1のアンテナ端子7Aを母基板40の図示右側に位置させてアンテナコネクタ15Bと接続させている。これにより、第1のアンテナ16から受信した信号と第2のアンテナ17から受信した信号とを遠ざけて受信信号どうしの干渉を回避できると共に、2個の電子回路モジュール1と共有回路18を母基板40上にコンパクトに配設することができる。
本発明の第1実施形態例に係る電子回路モジュールの平面図である。 図1のII−II線に沿う断面図である。 図1のIII−III線に沿う断面図である。 図2のIV−IV線に沿う断面図である。 図2のV−V線に沿う断面図である。 該モジュールの底面図である。 該モジュールを実装した母基板の回路図である。 該モジュールを天地逆転させた姿勢で実装した母基板の回路図である。 本発明の第2実施形態例に係る電子回路モジュールを母基板上に2個並設した使用例を示す説明図である。
符号の説明
1 電子回路モジュール
2 多層配線基板
2a,2b 主面
3 電子部品
4,6 接地電極
5A〜5I,7A〜5I 端子
8 部品収容空間
10 スルーホール
15,15A,15B アンテナコネクタ
16,17 アンテナ
20,30,40 母基板

Claims (2)

  1. 複数のスルーホールが設けられて内部に部品収容空間を有する多層配線基板と、前記部品収容空間に配設された電子部品と、前記多層配線基板の底面および天面に配設されて前記スルーホールに接続された端子群とを備え、これら底面に存する前記端子群と天面に存する前記端子群とが前記多層配線基板を介して略対向する位置関係に配設されていることを特徴とする電子回路モジュール。
  2. 請求項1の記載において、前記多層配線基板の底面中央部と天面中央部にそれぞれ接地電極を設け、これら両接地電極の間に前記電子部品が存するように設定すると共に、前記多層配線基板の底面周縁部と天面周縁部にそれぞれ前記端子群を配設したことを特徴とする電子回路モジュール。
JP2006113480A 2006-04-17 2006-04-17 電子回路モジュール Withdrawn JP2007287917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006113480A JP2007287917A (ja) 2006-04-17 2006-04-17 電子回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113480A JP2007287917A (ja) 2006-04-17 2006-04-17 電子回路モジュール

Publications (1)

Publication Number Publication Date
JP2007287917A true JP2007287917A (ja) 2007-11-01

Family

ID=38759403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113480A Withdrawn JP2007287917A (ja) 2006-04-17 2006-04-17 電子回路モジュール

Country Status (1)

Country Link
JP (1) JP2007287917A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188475A (ja) * 1985-07-31 1986-05-06 日本圧着端子製造株式会社 電気ハ−ネス
JPH05121261A (ja) * 1991-10-25 1993-05-18 Fujitsu General Ltd チツプ部品およびチツプ部品取付構造
JP2001177043A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
JP2006054274A (ja) * 2004-08-11 2006-02-23 Sony Corp 電子回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188475A (ja) * 1985-07-31 1986-05-06 日本圧着端子製造株式会社 電気ハ−ネス
JPH05121261A (ja) * 1991-10-25 1993-05-18 Fujitsu General Ltd チツプ部品およびチツプ部品取付構造
JP2001177043A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
JP2006054274A (ja) * 2004-08-11 2006-02-23 Sony Corp 電子回路装置

Similar Documents

Publication Publication Date Title
US9252489B2 (en) Circuit board and circuit module
US20040104466A1 (en) Integrated circuit device/circuit board connection apparatus
US20090032921A1 (en) Printed wiring board structure and electronic apparatus
US7511966B2 (en) Printed circuit board
JPWO2006035518A1 (ja) Rf回路モジュール
US20070197091A1 (en) Printed circuit board assembly
US11640860B2 (en) Circuit module and interposer
US11032904B2 (en) Interposer substrate and circuit module
KR100987075B1 (ko) 고주파 회로 기판 조립체
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
WO2018137303A1 (zh) 移动终端
JP2007287917A (ja) 電子回路モジュール
US20020141169A1 (en) Electronic apparatus having a plurality of printed board layers
EP1826867A1 (en) Antenna-integrated module
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
JP4533093B2 (ja) モジュール回路ユニット及びそれを搭載する電子機器
KR100705035B1 (ko) 이동 통신 단말기의 제어 칩과 메모리 칩을 연결하는 연결인쇄회로
JP2007267429A (ja) パターンアンテナ内蔵回路基板
JP7302869B2 (ja) 通信モジュール、及び通信回路
JP2001223604A (ja) 無線通信モジュール
JP2005354368A (ja) 導波管方向性結合器
JP2014078578A (ja) 電子部品モジュール
JP2001085815A (ja) 表面実装型モジュール部品
JP2010277978A (ja) 基板グランド接続構造及び基板グランド接続方法
JP2003309354A (ja) プリント配線基板の接続方法及びプリント配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110412