JPH10250275A - メモリカードおよびその製造方法 - Google Patents

メモリカードおよびその製造方法

Info

Publication number
JPH10250275A
JPH10250275A JP6498397A JP6498397A JPH10250275A JP H10250275 A JPH10250275 A JP H10250275A JP 6498397 A JP6498397 A JP 6498397A JP 6498397 A JP6498397 A JP 6498397A JP H10250275 A JPH10250275 A JP H10250275A
Authority
JP
Japan
Prior art keywords
memory card
wiring board
printed wiring
case
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6498397A
Other languages
English (en)
Inventor
Toshio Miyamoto
俊夫 宮本
Shigemasa Shioda
茂雅 塩田
Kiyoshi Inoue
清 井上
Hideo Arima
英夫 有馬
Kenichi Yamamoto
健一 山本
Akio Hasebe
昭男 長谷部
Toshio Nakamura
寿雄 中村
Tetsuo Matsumoto
哲郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP6498397A priority Critical patent/JPH10250275A/ja
Publication of JPH10250275A publication Critical patent/JPH10250275A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【課題】 電子部品を高密度に実装でき、かつ対衝撃信
頼性を大幅に向上する。 【解決手段】 １つの側辺に設けられたコネクタが、メ
モリケースＭＫと接合することにより固定されたプリン
ト配線基板２の表面には、二段重ねに実装されたＴＣＰ
のメモリ４、ＳＯＰのメモリ５、リセットＩＣ７や抵
抗、コンデンサなどのチップ部品が表面実装され、裏面
にはマイクロコンピュータ１０、ゲートアレイ１１のみ
がＣＯＢ実装されている。そして、マイクロコンピュー
タ１０、ゲートアレイ１１のパッケージ表面と、そのパ
ッケージ表面に対向するメモリケースＭＫの内面とを両
面テープ１２により接着し、プリント配線基板２を確実
に固定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メモリカードおよ
びその製造方法に関し、特に、メモリカードの高密度実
装化および耐衝撃性の向上に適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、画
像を電気信号に変換し、デジタルデータにより保存する
デジタルカメラなどには、フィルムの代わりとして、変
換されたデジタルデータを保存するためにメモリカード
が用いられている。
【０００３】なお、この種のメモリカードについて詳し
く述べてある例としては、１９９５年５月１日、日経Ｐ
Ｂ社発行、「日経マイクロデバイス」１９９５年５月
号、Ｐ５２，Ｐ５３があり、この文献には、デジタルカ
メラに用いられるフラッシュメモリカードにおけるデー
タの書き込み技術などが記載されている。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
なメモリカードでは、次のような問題点があることが本
発明者により見い出された。
【０００５】近年、メモリカードにはメモリの大容量化
が要求されているが、メモリカードそれ自体が小型軽量
化されたパッケージであるのでメモリの大容量化や電子
部品の高密度実装化の妨げとなっているという問題があ
る。
【０００６】本発明の目的は、電子部品を高密度に実装
でき、かつ対衝撃信頼性を大幅に向上することのできる
メモリカードおよびその製造方法を提供することにあ
る。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００９】すなわち、本発明のメモリカードは、半導
体チップを実装面に直接貼り付け、ボンディングワイヤ
により電極部と電気的接続を行い、樹脂により封止した
パッケージを形成して実装するＣＯＢ（Ｃｈｉｐ Ｏｎ
Ｂｏａｄ）実装の電子部品を有した両面実装用のプリ
ント配線基板と、当該プリント配線基板の１つの側辺に
沿って配置され、プリント配線基板に設けられた電極に
接続されるリード端子によりプリント配線基板に固定さ
れるコネクタと、内面に該コネクタを固定する第１接触
面を形成した第１のケース体と第２のケース体と、それ
ぞれのケース体を相互に外周部内面により接合されたケ
ースとよりなるものである。
【００１０】それにより、メモリカードの厚さを薄型化
することができる。
【００１１】また、本発明のメモリカードは、前記パッ
ケージ表面とそのパッケージ表面に対向するケースの内
面とを固定用接着材により接着固定した構造よりなるも
のである。
【００１２】それにより、プリント配線基板を確実に固
定でき、耐衝撃性能を大幅に向上することができる。
【００１３】さらに、本発明のメモリカードは、前記固
定用接着材が、両面テープよりなるものである。
【００１４】それにより、容易に、かつ短時間でプリン
ト配線基板の固定を行うことができる。
【００１５】また、本発明のメモリカードは、前記プリ
ント配線基板に、樹脂を注ぎ入れることによりパッケー
ジが形成される額縁状のダム枠を設け、該ダム枠内にＣ
ＯＢ実装の電子部品を形成したものである。
【００１６】それにより、ＣＯＢ実装の電子部品におけ
るパッケージを均一の高さで、かつパッケージ表面を平
坦化して形成することができ、パッケージとケースの内
面とを効率よく接着固定することができる。
【００１７】さらに、本発明のメモリカードは、ケース
に、１つの側辺に対して平行な他の側辺部を固定する第
２接触面を形成し、プリント配線基板をコネクタと側辺
部とによりケースに固定するようにしたものである。
【００１８】それにより、プリント配線基板の両周辺部
を確実に固定できるので、耐衝撃性能を大幅に向上する
ことができる。
【００１９】また、本発明のメモリカードは、半導体チ
ップを実装面に直接貼り付け、ボンディングワイヤによ
り電極部と電気的接続を行い、樹脂により封止したパッ
ケージを形成して実装するＣＯＢ実装の電子部品を有し
た両面実装用のプリント配線基板と、該プリント配線基
板の１つの側辺に沿って配置され、プリント配線基板に
設けられた電極に接続されるリード端子によりプリント
配線基板に固定されるコネクタと、第１のケース体と第
２のケース体とを有し、第１のケース体および第２のケ
ース体が相互に外周部内面により接合されたケースとを
有し、それぞれのケース体の内面に、コネクタを固定す
る第１接触面と、１つの側辺に対して平行な他の側辺部
を圧着する第２接触面とを形成し、プリント配線基板を
コネクタと側辺部とによりケースに固定するようにした
ものである。
【００２０】それによっても、プリント配線基板の両周
辺部を確実に固定できるので、耐衝撃性能を大幅に向上
することができる。
【００２１】さらに、本発明のメモリカードは、半導体
チップを実装面に直接貼り付け、ボンディングワイヤに
より電極部と電気的接続を行い、樹脂により封止したパ
ッケージを形成して実装するＣＯＢ実装の電子部品を有
した両面実装用のプリント配線基板と、該プリント配線
基板に配置され、樹脂を注ぎ入れることによりパッケー
ジが形成される額縁状のダム枠と、プリント配線基板の
１つの側辺に沿って配置され、プリント配線基板に設け
られた電極に接続されるリード端子によりプリント配線
基板に固定されるコネクタと、内面に前記コネクタを固
定する第１接触面を形成した第１のケース体と第２のケ
ース体と、それぞれのケース体を相互に外周部内面によ
り接合されたケースとよりなるものである。
【００２２】それにより、ＣＯＢ実装の電子部品におけ
るパッケージを均一の高さで、かつパッケージ表面を平
坦化して形成することができる。
【００２３】また、本発明のメモリカードは、パッケー
ジ表面とそのパッケージ表面に対向するケースの内面と
を固定用接着材により接着固定した構造よりなるもので
ある。
【００２４】さらに、本発明のメモリカードは、前記固
定用接着材が、両面テープよりなるものである。
【００２５】それらにより、パッケージとケースの内面
とを効率よく、かつ確実に接着固定することができる。
【００２６】また、本発明のメモリカードは、一方の実
装面に、半導体チップを実装面に直接貼り付け、ボンデ
ィングワイヤにより電極部と電気的接続を行い、樹脂に
より封止したパッケージを形成して実装するＣＯＢ実装
の電子部品のみを実装し、他方の実装面に、表面実装形
パッケージおよびチップ部品からなる電子部品を実装し
た両面実装用のプリント配線基板と、該プリント配線基
板の１つの側辺に沿って配置され、プリント配線基板に
設けられた電極に接続されるリード端子によりプリント
配線基板に固定されるコネクタと、内面に前記コネクタ
を固定する第１接触面を形成した第１のケース体と第２
のケース体と、それぞれのケース体を相互に外周部内面
により接合されたケースとよりなるものである。
【００２７】それにより、表面実装形パッケージおよび
チップ部品からなる電子部品のみを実装する実装面にＣ
ＯＢ実装の電子部品がないので、はんだスクリーン印刷
などが容易となり、ボンディング時においても、プリン
ト配線基板を確実に固定することができるのでボンディ
ングのエネルギが分散することなく確実にワイヤボンデ
ィングを行うことができる。
【００２８】さらに、本発明のメモリカードは、ケース
に、１つの側辺に対して平行な他の側辺部を固定する第
２接触面を形成し、プリント配線基板をコネクタと側辺
部とによりケースに固定するようにしたものである。
【００２９】それにより、プリント配線基板の両周辺部
を確実に固定できるので、耐衝撃性能を大幅に向上する
ことができる。
【００３０】また、本発明のメモリカードは、プリント
配線基板に、樹脂を注ぎ入れることによりパッケージが
形成される額縁状のダム枠を設け、ダム枠内にＣＯＢ実
装の電子部品を形成したものである。
【００３１】それにより、ＣＯＢ実装の電子部品におけ
るパッケージを均一の高さで、かつパッケージ表面を平
坦化して形成することができる。
【００３２】さらに、本発明のメモリカードは、パッケ
ージ表面とそのパッケージ表面に対向するケースの内面
とを固定用接着材により接着固定した構造よりなるもの
である。
【００３３】また、本発明のメモリカードは、前記固定
用接着材が、両面テープよりなるものである。
【００３４】それらにより、パッケージとケースの内面
とを効率よく、かつ確実に接着固定することができる。
【００３５】さらに、本発明のメモリカードの製造方法
は、一方の実装面に額縁状のダム枠が設けられた両面実
装用のプリント配線基板を用意し、そのプリント配線基
板の一方の実装面に、半導体チップを直接貼り付け、当
該半導体チップの電極とプリント配線基板の電極部とを
ボンディングワイヤにより電気的に接続し、ダム枠内に
樹脂をポッティングして封止したパッケージを形成した
ＣＯＢ実装を行う工程と、該プリント配線基板にＣＯＢ
実装した後に、プリント配線基板の他方の実装面に、表
面実装形パッケージおよびチップ部品を実装し、プリン
ト配線基板における他方の実装面のみをはんだリフロー
する工程とを有したものである。
【００３６】それにより、はんだリフロー時のＣＯＢ実
装に用いられるプリント配線基板の電極の汚染を防止で
き、ボンディング時にプリント配線基板を確実に固定す
ることができるので、ボンディング時のプリント配線基
板を確実に固定できるのでボンディングのエネルギが分
散することなく確実にワイヤボンディングを行うことが
できる。
【００３７】以上のことにより、メモリカードの耐衝撃
性を大幅に向上させながら厚さを薄型化でき、製造効率
も向上させることができる。
【００３８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００３９】図１は、本発明の一実施の形態によるメモ
リカードに用いられるメモリケースの説明図、図２
（ａ),（ｂ）は、本発明の一実施の形態によるメモリカ
ードの電子部品が実装されたプリント配線基板の説明
図、図３は、本発明の一実施の形態によるメモリカード
の構成の説明図、図４（ａ),（ｂ）は、本発明の一実施
の形態によるメモリカードに用いられるプリント配線基
板の説明図、図５は、本発明の一実施の形態によるメモ
リカードの寸法を示す説明図、図６は、本発明の一実施
の形態によるメモリカードの機能構成の説明図、図７
は、本発明の一実施の形態によるメモリカードの接続構
成の説明図、図８は、本発明の一実施の形態によるメモ
リカードの回路図プリント配線基板の接続構成の説明
図、図９は、本発明の一実施の形態によるメモリカード
に用いられるプリント配線基板の構成説明図、図１０、
図１１は、本発明の一実施の形態によるメモリカードの
製造工程図である。
【００４０】本実施の形態において、撮影した画像を直
接デジタル信号として取り込むデジタルカメラなどに用
いられ、変換されたデジタルデータを保存するメモリカ
ード１は、図１〜図５に示すように、上蓋（第１のケー
ス体）Ｋ１と下蓋（第２のケース体）Ｋ２によりカード
形のメモリケース（ケース）ＭＫが構成されている。
【００４１】この上蓋Ｋ１、下蓋Ｋ２は、長方形のステ
ンレス板ＳＫの３辺の外周部にプラスチック枠ＰＷが形
成され、上蓋Ｋ１と下蓋Ｋ２のプラスチック枠ＰＷを重
ね合わせ、接合することによってメモリケースＭＫを形
成している。
【００４２】そして、このメモリケースＭＫには、電子
部品が実装される薄型高耐熱ガラスエポキシ基板からな
るプリント配線基板２が内設されており、このプリント
配線基板２は、表面２ａおよび裏面２ｂの両面に表面実
装形の電子部品が実装される両面実装基板となってい
る。
【００４３】また、プリント配線基板２の表面２ａ、裏
面２ｂにおける下部の周辺部近傍にはコネクタ３が設け
られており、後述するホストと直接電気的に接続される
ことになる。
【００４４】さらに、このコネクタ３は、プリント配線
基板２の表面２ａおよび裏面２ｂの下部周辺部に長手方
向に形成されたランドＬ１がコネクタ３に設けられた接
続ピン（リード端子）Ｐとはんだなどによって電気的に
接続されている。
【００４５】また、プリント配線基板２の表面２ａに
は、右側上部近傍に位置するようにＴＣＰ（Ｔａｐｅ
Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）形のフラッシュメモ
リなどの不揮発性メモリであるメモリ４が表面実装さ
れ、メモリ４の左側近傍にはＳＯＰ形のＤＲＡＭ（Ｄｙ
ｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）などの揮発性メモリであるメモリ５が表面実装され
ている。
【００４６】また、メモリ４、メモリ５は、パッケージ
の対向する２辺からリードが突出した２方向リードとな
っている。さらに、メモリ４は、メモリの大容量実装を
実現する二段重ねに実装された積層構造となっており、
メモリ４のリードが突出したパッケージの周辺部近傍に
は、上段のメモリ４のリードと重合するランドＬ２と下
段のメモリ４のリードと重合するランドＬ３が併設して
形成されている。
【００４７】そして、二段重ねのメモリ４のリードとラ
ンドＬ２，Ｌ３が、はんだなどによって電気的に接続さ
れている。
【００４８】また、メモリ４の右側の辺に設けられてい
るリードはダミーリードとなっており、二段重ねのメモ
リ４における信号の入出力を左側の辺のリードのみで行
う構成となっている。
【００４９】そのダミーリードは、プリント配線基板２
の右端近傍に上段のメモリ４のダミーリードと重合する
ランドと下段のメモリ４のダミーリードと重合するラン
ドがランドＬ４として併設して形成されており、それら
のランドＬ４とダミーリードをはんだなどにより電気的
に接続している。
【００５０】よって、信号が入出力されるのに必要なリ
ードをプリント配線基板２の中央寄りに配置することに
よって、他の電子部品との接続を行う配線の引き回しを
容易とすることができる。
【００５１】そして、プリント配線基板２の表面２ａに
おいて、メモリ４の下方には、水晶発振子６が表面実装
されており、メモリ５の左上部近傍には、リセットＩＣ
７が表面実装されている。
【００５２】また、メモリ４，５の下方ならびにメモリ
５の左側方近傍には、チップ抵抗やチップコンデンサな
どの複数のチップ部品８が表面実装されている。
【００５３】そして、プリント配線基板２の表面２ａに
実装されているメモリ４，５、水晶発振子６、リセット
ＩＣ７およびチップ部品８が表面実装形の電子部品であ
る。
【００５４】これらメモリ４，５、水晶発振子６、リセ
ットＩＣ７ならびにチップ部品８などの電子部品をプリ
ント配線基板２の表面２ａに効率よく配置することによ
って高密度実装やパターン配線の簡素化を行うことがで
きる。
【００５５】次に、プリント配線基板２の裏面２ｂに
は、マイクロコンピュータ１０およびゲートアレイ１１
のみがＣＯＢ実装されており、このマイクロコンピュー
タ１０、ゲートアレイ１１がＣＯＢ実装の電子部品であ
る。また、この裏面２ｂには、マイクロコンピュータ１
０、ゲートアレイ１１のみの実装となるのでメモリカー
ド１の厚さを最小化することができる。
【００５６】また、不揮発性メモリであるメモリ４には
書き換え回数に制限があり、その回数を越えると壊れる
恐れがある。このために、メモリ４をマイクロコンピュ
ータ１０，ゲートアレイ１１と反対の実装面に配置する
ことにより、該メモリ４の交換を行う場合に、マイクロ
コンピュータ１０、ゲートアレイ１１に与える影響が少
なくてすむことになる。
【００５７】さらに、メモリ４は半永久的にデータを記
憶するので、記憶容量が足りなくなることが考えられ、
メモリ４の増設時においても、マイクロコンピュータ１
０、ゲートアレイ１１に与える影響が少なくて済むこと
になる。
【００５８】このように、メモリ４だけではなく、交換
あるいは増設する可能性のある電子部品、たとえば、メ
モリ５、水晶発振子６、リセットＩＣ７やチップ部品８
などをプリント配線基板２の表面２ａに実装し、裏面２
ｂにその必要のないものを配置し、実装することによ
り、交換ならびに増設の作業性を効率を向上させること
ができる。
【００５９】次に、プリント配線基板２の裏面２ｂに
は、ＣＯＢ実装におけるパッケージを形成する、たとえ
ば、ガラスエポキシ樹脂からなる額縁状のダム枠ＤＷが
予め設けられており、このダム枠ＤＷ内にパッケージを
形成する樹脂Ｊを注入して封止する。
【００６０】また、ＣＯＢ実装されたマイクロコンピュ
ータ１０、ゲートアレイ１１は、ダム枠ＤＷの中央部の
プリント配線基板２の裏面２ｂに半導体チップＣＨが直
接貼り付けられている。
【００６１】さらに、プリント配線基板２の半導体チッ
プＣＨの外周部近傍に位置には、電極部であるランドＬ
５が形成されており、このランドＬ５と半導体チップＣ
Ｈの電極部とをボンディングワイヤＢＷにより電気的に
接続し、樹脂Ｊをダム枠ＤＷに流し込むことによってパ
ッケージを形成した構造となっている。
【００６２】次に、メモリカード１は、ＣＯＢ実装され
たマイクロコンピュータ１０、ゲートアレイ１１のパッ
ケージ表面と、そのパッケージ表面に対向するメモリケ
ースＭＫの下蓋Ｋ２の内面とが両面テープ（固定用接着
材）１２により固定されている。
【００６３】また、プリント配線基板２に設けられたダ
ム枠ＤＷによりパッケージの高さが一定となり、かつパ
ッケージ表面を平坦化するので両面テープ１２による下
蓋Ｋ２との固定を容易とすることができる。
【００６４】それにより、カードが落下などにより衝撃
を受けた場合でも、プリント配線基板２が両面テープ１
２によって下蓋Ｋ２に固定されているのでメモリ４のチ
ップ割れなどを防止することができる。
【００６５】ここで、両面テープ１２は、腐食性のイオ
ンを含まず、接着力の経時劣化が少なく、かつ弾性率が
低く、クッション性を持たせて衝撃を吸収するものがよ
い。
【００６６】次に、メモリカード１の各寸法を図５を用
いて説明する。
【００６７】まず、メモリケースＭＫの厚さ、すなわ
ち、メモリカード１の厚さは、3.３ｍｍ程度である。ま
た、プリント配線基板２の厚さは、0.３９ｍｍ程度とな
っており、メモリカード１の薄型化に寄与している。さ
らに、上蓋Ｋ１および下蓋Ｋ２のそれぞれの厚さは0.１
５ｍｍ程度となっている。
【００６８】そして、上蓋Ｋ１の裏面には、該上蓋Ｋ１
とメモリ４、５などの表面実装された電子部品との短絡
を防止する絶縁性フィルムＺＦが貼り付けられており、
その絶縁性フィルムＺＦとメモリ４との隙間、すなわ
ち、空間距離は、0.０５５ｍｍ程度となっている。
【００６９】また、ＣＯＢ実装されたマイクロコンピュ
ータ１０（図３）、ゲートアレイ１１のパッケージの形
成に用いられるダム枠の高さは、1.０ｍｍ程度であり、
メモリ４の厚さも1.２ｍｍ程度となっている。
【００７０】さらに、下蓋Ｋ２とマイクロコンピュータ
１０、ゲートアレイ１１との空間距離は0.２５５ｍｍ程
度となり、このマイクロコンピュータ１０、ゲートアレ
イ１１のパッケージ表面と下蓋Ｋ２の裏面との空間距離
を両面テープ１２によって固定接着することによって前
述した上蓋Ｋ１とメモリ４との空間距離である0.０５５
ｍｍ程度の空間を確保する。
【００７１】次に、上記したメモリカード１の回路構成
について図６〜図８を用いて説明する。
【００７２】ここで、メモリカード１は、該メモリカー
ド１に設けられたコネクタ３（図２）によりマクロコン
ピュータなどのホストＨと電気的に接続され、たとえ
ば、ホストＨの制御を司るホストマイコンＨＭとのデー
タのやり取りがされているものとする。
【００７３】まず、メモリ４，５、水晶発振子６、マイ
クロコンピュータ１０ならびにゲートアレイ１１の接続
構成を図６、図７を用いて説明する。また、メモリ４
は、前述したようにメモリの大容量実装を実現するため
に二段重ねに実装された積層構造となっている。
【００７４】メモリ４，５、マイクロコンピュータ１０
およびゲートアレイ１１は、それぞれプリント配線基板
２に形成された後述するローカルアドレスバスとローカ
ルデータバスから構成されたローカルバスＬＢにより電
気的に接続されており、ホストＨは、ホストアドレスバ
スとホストデータバスから構成されたホストバスＨＢを
介してゲートアレイ１１と電気に接続され、データのや
り取りが行われる。
【００７５】また、水晶発振子６などのその他の電子部
品は、プリント配線基板２に形成された制御信号バスＣ
Ｂにより電気的に接続されている。
【００７６】次に、図８を用いてメモリカード３の回路
接続構成について説明する。
【００７７】まず、マイクロコンピュータ１０は、ゲー
トアレイ１１、メモリ４，５の制御やゲートアレイ１１
を介して行われるホストマイコンＨＭからの、たとえ
ば、メモリ４やメモリ５への書き込みまたは読み出し処
理の要求など制御するものである。
【００７８】また、ゲートアレイ１１は、ホストマイコ
ンＨＭからの処理要求を受けてマイクロコンピュータ１
０に通知したり、マイクロコンピュータ１０において発
生したホストへの処理要求の通知やホストマイコンＨＭ
とメモリ４，５またはマイクロコンピュータ１０の間の
データのやり取りの制御を行うものである。
【００７９】さらに、メモリ４は、ホストから出力され
たデータを半永久的に保存する不揮発性メモリであるフ
ラッシュメモリである。ここで、メモリ４は、フラッシ
ュメモリ以外でもよく、たとえば、ＥＥＰＲＯＭ（Ｅｌ
ｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐ
ｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍ
ｏｒｙ）、ＥＰ（Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇ
ｒａｍｍａｂｌｅ）ＲＯＭ、マスクＲＯＭ、ＦＲＡＭ
（Ｆｅｒｒｏｅｌｃｔｒｉｃ ＲＡＭ）や電気的にバッ
クアップされたＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、Ｄ
ＲＡＭなどの電源が遮断されても記憶した情報を保持出
来るものであればよい。
【００８０】また、メモリ５は、ホストマイコンＨＭか
ら入出力されるデータの一時的なバッファ、メモリ４の
管理テーブルの格納、マイクロコンピュータ１０で用い
られる定数や変数定数一時記憶ならびにメモリカード１
の制御用プログラムの格納などに用いられる揮発性メモ
リであるＤＲＡＭである。ここで、揮発性メモリは、Ｓ
ＲＡＭによっても構成できるが、前述した不揮発性メモ
リを用いてもよい。
【００８１】また、水晶発振子６は、マイクロコンピュ
ータ１０の動作やメモリ４におけるデータ読み出し時の
同期信号などに用いられるクロック信号を発生するもの
であり、チップ抵抗である抵抗Ｒはプルアップ用などに
用いられ、チップコンデンサであるコンデンサＣはノイ
ズ対策用や電源安定用などに用いられている。
【００８２】さらに、リセットＩＣ７は、マイクロコン
ピュータ１０、ゲートアレイ１１などに供給される電源
電圧ＶCCの監視を行い、電源電圧ＶCCが設定された電圧
値以下となると誤動作を防止するためにマイクロコンピ
ュータ１０、ゲートアレイ１１のリセット信号を出力し
ている。
【００８３】次に、メモリ４，５、マイクロコンピュー
タ１０およびゲートアレイ１１は、それぞれローカルア
ドレスバスＬＡＢ、ローカルデータバスＬＤＢ、制御信
号バスＣＢにより電気的に接続されている。
【００８４】また、マイクロコンピュータ１０とゲート
アレイ１１との間には、クロック信号ＣＬＫ、チップイ
ネーブル信号ＬＣＥ、出力イネーブル信号ＬＯＥ、書き
込みイネーブル信号ＬＷＥならびにクロック信号ＣＬＫ
が入出力される信号線ＳＢ１により電気的に接続されて
いる。
【００８５】さらに、これらチップイネーブル信号ＬＣ
Ｅ、出力イネーブル信号ＬＯＥ、書き込みイネーブル信
号ＬＷＥおよびローカルアドレスバスＬＡＢを介して入
出力される信号は、マイクロコンピュータ１０がゲート
アレイ１１を制御するために使用されるものである。
【００８６】また、クロック信号ＣＬＫは、マイクロコ
ンピュータ１０に内蔵されている発振子を用いて作った
クロック信号をゲートアレイ１１に出力するための信号
である。
【００８７】次に、ゲートアレイ１１とホストマイコン
ＨＭは、ホストアドレスバスＨＡＢ、ホストデータバス
ＨＤＢならびにチップイネーブル信号ＨＣＥ、出力イネ
ーブル信号ＨＯＥ、書き込みイネーブル信号ＨＷＥを入
出力する信号線ＳＢ２により電気的に接続されている。
【００８８】そして、ホストマイコンＨＭは、ホストア
ドレスバスＨＡＢ、チップイネーブル信号ＨＣＥ、出力
イネーブル信号ＨＯＥならびに書き込みイネーブル信号
ＨＷＥによりメモリカード１を制御するレジスタ、たと
えば、コマンド、ステータスレジスタを用いて状態を管
理したり処理の要求などを行っている。
【００８９】また、それぞれの信号線ＳＢ１，ＳＢ２に
は、たとえば、１００Ω程度の抵抗Ｒによりプルアップ
されている。さらに、マイクロコンピュータ１０、ゲー
トアレイ１１ならびにメモリ４，５における電源入力端
子とグランド入力端子との間には、それぞれ0.１μＦ程
度のノイズ対策用のコンデンサであるコンデンサＣが設
けられている。
【００９０】また、メモリカード１は、電源電圧ＶCCが
ホストから供給されており、そのインタフェース近傍、
すなわち、コネクタ３（図２）の近傍には、１μＦ程度
の電源安定化のためのコンデンサであるコンデンサＣが
設けられている。
【００９１】次に、メモリカード１の製造工程を図９〜
図１１により説明する。
【００９２】まず、電子部品が実装される前のプリント
配線基板２は、たとえば、４層配線基板となっており、
図９に示すように、２枚のプリント配線基板２が外枠Ｓ
Ｗにより支持された２枚取りの構成となっている。
【００９３】そして、図１０に示すように、裏面２ｂに
額縁状のダム枠ＤＷが連設されたプリント配線基板２に
おいて、それぞれのダム枠ＤＷの中心部の裏面２ｂに直
接半導体チップＣＨを所定の接着材により接着する（ス
テップＳ１０１）。
【００９４】次に、接着された半導体チップＣＨに形成
された電極部と、プリント配線基板２の裏面２ｂにおい
て、半導体チップＣＨの周辺部近傍に形成された電極部
とをボンディングワイヤにより電気的に接続を行う（ス
テップＳ１０２）。
【００９５】この時、プリント配線基板２の表面２ａに
は、電子部品が実装されていないのでプリント配線基板
２を確実に固定することができ、ボンディング時にプリ
ント配線基板２の振動の発生を防止でき、ボンディング
の超音波エネルギが分散消失することなくボンディング
部分に伝達されるので、ワイヤボンディングの信頼性を
向上することができる。
【００９６】その後、ダム枠ＤＷ内に樹脂Ｊをポッティ
ングし、パッケージの形成を行い（ステップＳ１０
３）、ＣＯＢ実装のマイクロコンピュータ１０、ゲート
アレイ１１を形成する。
【００９７】そして、ＣＯＢ実装が終了すると、プリン
ト配線基板２の表面２ａに、スクリーン印刷によるはん
だペーストの塗布を行う。この時、表面２ａは、すべて
の実装部品が表面実装となるので、スクリーン印刷の禁
止領域がないので容易にかつ実装面積を有効に使用する
ことができる。
【００９８】次に、表面２ａにメモリ４，５やリセット
ＩＣ７などのすべての表面実装部品を実装し（ステップ
Ｓ１０４）、プリント配線基板２の表面２ａのみをリフ
ローソルダリングすることにより、はんだを再融解し、
表面実装部品の電気的接続を行う（ステップＳ１０
５）。
【００９９】よって、マイクロコンピュータ１０、ゲー
トアレイ１１をＣＯＢ実装した後にプリント配線基板２
の表面２ａだけをリフローソルダリングするので、ＣＯ
Ｂ実装に用いられるプリント配線基板２に形成されたワ
イヤボンディングされる電極部のはんだによる汚染を防
止することができる。
【０１００】その後、不要となる外枠ＳＷを、たとえ
ば、ルータ加工などによって切断し、連なったプリント
配線基板２をそれぞれ１枚のプリント配線基板２に分離
した後（ステップＳ１０６）、各々のプリント配線基板
２にコネクタ３（図２）をはんだにより電気的に接続さ
せて、検査工程により電気的な検査および選別を行う。
【０１０１】そして、コネクタ３の上下面と対向するメ
モリケースＭＫの上蓋Ｋ１、下蓋Ｋ２におけるステンレ
ス板ＳＫの内面（第１接触面）、すなわち、プラスチッ
ク枠ＰＷが形成されていない周辺部近傍に接着用のテー
プを貼り付ける。また、ＣＯＢ実装されたマイクロコン
ピュータ１０、ゲートアレイ１１のパッケージの表面と
対向する下蓋Ｋ２のステンレス板ＳＫの内面には、プリ
ント配線基板２の固定用の両面テープ１２を貼り付け
る。
【０１０２】その後、上蓋Ｋ１と下蓋Ｋ２とを重ね合わ
せ、上蓋Ｋ１、下蓋Ｋ２の３辺に形成されたプラスチッ
ク枠ＰＷを超音波などにより融着させ、他の１辺は、前
述した接着用のテープにより、コネクタの上下面と上蓋
Ｋ１、下蓋Ｋ２のステンレス板ＳＫの内面を接着させ、
ケーシングを行い（ステップＳ１０７）、メモリカード
１が完成することになる。
【０１０３】また、このケーシングにより、下蓋Ｋ２の
内面に貼り付けられた両面テープ１２によってマイクロ
コンピュータ１０、ゲートアレイ１１のパッケージの表
面が下蓋Ｋ２と接着固定し、プリント配線基板２を確実
に固定することになる。
【０１０４】それにより、本実施の形態によれば、以下
の効果を得ることができる。
【０１０５】（１）マイクロコンピュータ１０、ゲート
アレイ１１のパッケージとメモリケースＭＫとを両面テ
ープ１２によって接着固定することにより、耐衝撃性を
大幅に向上することができる。
【０１０６】（２）プリント配線基板２の表面２ａに電
子部品を表面実装し、裏面２ｂをＣＯＢ実装のみとする
ことにより、メモリカード１の薄型化が可能となり、製
造効率を向上でき、リペアなどの作業性も向上させるこ
とができる。
【０１０７】（３）メモリ４、５を隣接して実装し、そ
の下方および左側方に水晶発振子６、リセットＩＣ７や
チップ部品８などの電子部品を集中して配置することに
より、電子部品を高密度に実装でき、かつ配線の引き回
しを簡素化できるので耐ノイズ性も向上させることがで
きる。
【０１０８】（４）プリント配線基板２にダム枠ＤＷを
設けたことにより、両面テープ１２により、容易に確実
な接着を行うことができる。
【０１０９】また、本実施の形態では、両面テープ１２
によってプリント配線基板２とメモリケースＭＫを接着
して固定を行っているが、たとえば、図１２に示すよう
に、メモリケースＭＫの上蓋Ｋ１、下蓋Ｋ２におけるプ
ラスチック枠ＰＷに、コネクタ３が設けられた辺と対向
する一辺のプリント配線基板２の端縁を挟み込む固定部
材（第２接触面）ＫＴを設け、この固定部材ＫＴにより
前述した端縁を圧着固定するようにしてもよい。
【０１１０】それにより、プリント配線基板２の一方の
端縁がコネクタ３と接着されたメモリケースＭＫに固定
され、その対向辺の端縁が固定部材ＫＴによって圧着さ
れているので、プリント配線基板２の両端縁が確実に固
定されていることになり、振動や衝撃などによるチップ
割れなどを防ぐことができる。
【０１１１】また、固定部材ＫＴによりプリント配線基
板２の端縁を固定した場合、ＣＯＢ実装されたパッケー
ジの表面とメモリケースＭＫの内面との両面テープによ
る固定が不要となるので、プリント配線基板２の両面に
面実装の電子部品を搭載することができる。
【０１１２】さらに、前記実施の形態においては、メモ
リ４を２段重ねのＴＣＰ構造としたが、たとえば、図１
３（ａ）、（ｂ）に示すように、メモリ４を２段重ねの
ＵＴＳＯＰ（Ｕｌｔｒａ Ｔｈｉｎ Ｓｍａｌｌ Ｏｕ
ｔｌｉｎｅ Ｐａｃｋａｇｅ）構造とすることにより、
耐衝撃性を大幅に向上することができる。
【０１１３】これは、ＵＴＳＯＰのパッケージがＴＣＰ
構造のパッケージに比べて２倍の曲げ抗折強度を有して
いるためである。
【０１１４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【０１１５】たとえば、前記実施の形態においては、デ
ジタルカメラにより撮影した画像をデジタルデータを保
存するメモリカードであったが、このメモリカードだけ
でなく、カード形パーソナルコンピュータやカード形Ｐ
ＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓ
ｔａｎｔｓ）などのカード形の情報通信機器であれば、
メモリカードの耐衝撃性を大幅に向上しながら厚さを薄
型化することが可能である。
【０１１６】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１７】（１）本発明によれば、プリント配線基板
にＣＯＢ実装の電子部品を実装することにより、メモリ
カードの厚さを薄型化することができる。
【０１１８】（２）また、本発明では、ＣＯＢ実装の電
子部品の前記パッケージ表面とケースの内面に両面テー
プなどの固定用接着材によってプリント配線基板を確実
に固定でき、耐衝撃性能を大幅に向上することができ
る。
【０１１９】（３）さらに、本発明においては、プリン
ト配線基板の額縁状のダム枠により、ＣＯＢ実装の電子
部品におけるパッケージを均一の高さに、かつパッケー
ジ表面を平坦化して形成することができる。
【０１２０】（４）また、本発明によれば、ケースの第
２接触面により、プリント配線基板の両周辺部を確実に
固定できるので、耐衝撃性能を大幅に向上することがで
きる。
【０１２１】（５）さらに、本発明では、一方の実装面
にＣＯＢ実装の電子部品のみを実装し、他方の実装面に
表面実装形パッケージおよびチップ部品の電子部品のみ
を実装することにより、はんだスクリーン印刷などが容
易となり、ボンディング時においても確実にワイヤボン
ディングを行うことができる。
【０１２２】（６）また、本発明においては、上記
（１）〜（５）により、メモリカードの耐衝撃性を大幅
に向上しながら厚さを薄型化でき、製品の生産性も向上
させることができ、かつ製品管理を容易にすることがで
きる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるメモリカードに用
いられるメモリケースの説明図である。
【図２】（ａ),（ｂ）は、本発明の一実施の形態による
メモリカードの電子部品が実装されたプリント配線基板
の説明図である。
【図３】本発明の一実施の形態によるメモリカードの構
成の説明図である。
【図４】（ａ),（ｂ）は、本発明の一実施の形態による
メモリカードに用いられるプリント配線基板の説明図で
ある。
【図５】本発明の一実施の形態によるメモリカードの寸
法を示す説明図である。
【図６】本発明の一実施の形態によるメモリカードの機
能構成の説明図である。
【図７】本発明の一実施の形態によるメモリカードの接
続構成の説明図である。
【図８】本発明の一実施の形態によるメモリカードの回
路図プリント配線基板の接続構成の説明図である。
【図９】本発明の一実施の形態によるメモリカードに用
いられるプリント配線基板の構成説明図である。
【図１０】本発明の一実施の形態によるメモリカードの
製造工程図である。
【図１１】本発明の一実施の形態によるメモリカードの
製造工程図である。
【図１２】本発明の他の実施の形態によるメモリカード
の構成の説明図である。
【図１３】本発明の他の実施の形態によるメモリカード
に構成の説明図である。
【符号の説明】
１ メモリカード ２ プリント配線基板 ２ａ 表面 ２ｂ 裏面 ３ コネクタ ４ メモリ ５ メモリ ６ 水晶発振子 ７ リセットＩＣ ８ チップ部品 １０ マイクロコンピュータ １１ ゲートアレイ １２ 両面テープ（固定用接着材） Ｋ１ 上蓋（第１のケース体） Ｋ２ 下蓋（第２のケース体） ＭＫ メモリケース（ケース） ＳＫ ステンレス板 ＰＷ プラスチック枠 Ｌ１〜Ｌ５ ランド Ｐ 接続ピン（リード端子） ＤＷ ダム枠 Ｊ 樹脂 ＣＨ 半導体チップ ＢＷ ボンディングワイヤ ＺＦ 絶縁性フィルム Ｈ ホスト ＨＭ ホストマイコン ＬＢ ローカルバス ＨＢ ホストバス ＣＢ 制御信号バス ＬＡＢ ローカルアドレスバス ＬＤＢ ローカルデータバス ＣＬＫ クロック信号 ＬＣＥ チップイネーブル信号 ＬＯＥ 出力イネーブル信号 ＬＷＥ 書き込みイネーブル信号 ＨＡＢ ホストアドレスバス ＨＤＢ ホストデータバス ＨＣＥ チップイネーブル信号 ＨＯＥ 出力イネーブル信号 ＨＷＥ 書き込みイネーブル信号 ＳＢ１，ＳＢ２ 信号線 ＶCC 電源電圧 Ｒ 抵抗 Ｃ コンデンサ ＳＷ 外枠 ＫＴ 固定部材（第２接触面）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩田 茂雅 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 井上 清 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 有馬 英夫 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 山本 健一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 長谷部 昭男 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 中村 寿雄 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 松本 哲郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを実装面に直接貼り付け、
    ボンディングワイヤにより電極部と電気的接続を行い、
    樹脂により封止したパッケージを形成して実装するＣＯ
    Ｂ実装の電子部品を有した両面実装用のプリント配線基
    板と、 前記プリント配線基板の１つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 内面に前記コネクタを固定する第１接触面を形成した第
    １のケース体と第２のケース体と、 前記それぞれのケース体を相互に外周部内面により接合
    されたケースとよりなることを特徴とするメモリカー
    ド。
  2. 【請求項２】 請求項１記載のメモリカードにおいて、
    前記パッケージ表面と前記パッケージ表面に対向する前
    記ケースの内面とを固定用接着材により接着固定した構
    造よりなることを特徴とするメモリカード。
  3. 【請求項３】 請求項２記載のメモリカードにおいて、
    前記固定用接着材が、両面テープであることを特徴とす
    るメモリカード。
  4. 【請求項４】 請求項２記載のメモリカードにおいて、
    前記プリント配線基板に、前記樹脂を注ぎ入れることに
    よりパッケージが形成される額縁状のダム枠を設け、前
    記ダム枠内に前記ＣＯＢ実装の電子部品を形成したこと
    を特徴とするメモリカード。
  5. 【請求項５】 請求項１記載のメモリカードにおいて、
    前記ケースに、前記１つの側辺に対して平行な他の側辺
    部を固定する第２接触面を形成し、前記プリント配線基
    板を前記コネクタと前記側辺部とにより前記ケースに固
    定するようにしたことを特徴とするメモリカード。
  6. 【請求項６】 半導体チップを実装面に直接貼り付け、
    ボンディングワイヤにより電極部と電気的接続を行い、
    樹脂により封止したパッケージを形成して実装するＣＯ
    Ｂ実装の電子部品を有した両面実装用のプリント配線基
    板と、 前記プリント配線基板の１つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 第１のケース体と第２のケース体とを有し、前記第１の
    ケース体および前記第２のケース体が相互に外周部内面
    により接合されたケースとを有し、 前記それぞれのケース体の内面に、前記コネクタを固定
    する第１接触面と、前記１つの側辺に対して平行な他の
    側辺部を圧着する第２接触面とを形成し、前記プリント
    配線基板を前記コネクタと前記側辺部とにより前記ケー
    スに固定するようにしたことを特徴とするメモリカー
    ド。
  7. 【請求項７】 半導体チップを実装面に直接貼り付け、
    ボンディングワイヤにより電極部と電気的接続を行い、
    樹脂により封止したパッケージを形成して実装するＣＯ
    Ｂ実装の電子部品を有した両面実装用のプリント配線基
    板と、 前記プリント配線基板に配置され、前記樹脂を注ぎ入れ
    ることによりパッケージが形成される額縁状のダム枠
    と、 前記プリント配線基板の１つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 内面に前記コネクタを固定する第１接触面を形成した第
    １のケース体と第２のケース体と、 前記それぞれのケース体を相互に外周部内面により接合
    されたケースとよりなることを特徴とするメモリカー
    ド。
  8. 【請求項８】 請求項７記載のメモリカードにおいて、
    前記パッケージ表面と前記パッケージ表面に対向する前
    記ケースの内面とを固定用接着材により接着固定した構
    造よりなることを特徴とするメモリカード。
  9. 【請求項９】 請求項８記載のメモリカードにおいて、
    前記固定用接着材が、両面テープであることを特徴とす
    るメモリカード。
  10. 【請求項１０】 一方の実装面に、半導体チップを実装
    面に直接貼り付け、ボンディングワイヤにより電極部と
    電気的接続を行い、樹脂により封止したパッケージを形
    成して実装するＣＯＢ実装の電子部品のみを実装し、他
    方の実装面に、表面実装形パッケージおよびチップ部品
    からなる電子部品を実装した両面実装用のプリント配線
    基板と、 前記プリント配線基板の１つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 内面に前記コネクタを固定する第１接触面を形成した第
    １のケース体と第２のケース体と、 前記それぞれのケース体を相互に外周部内面により接合
    されたケースとよりなることを特徴とするメモリカー
    ド。
  11. 【請求項１１】 請求項１０記載のメモリカードにおい
    て、前記ケースに、前記１つの側辺に対して平行な他の
    側辺部を固定する第２接触面を形成し、前記プリント配
    線基板を前記コネクタと前記側辺部とにより前記ケース
    に固定するようにしたことを特徴とするメモリカード。
  12. 【請求項１２】 請求項１０記載のメモリカードにおい
    て、前記プリント配線基板に、前記樹脂を注ぎ入れるこ
    とによりパッケージが形成される額縁状のダム枠を設
    け、前記ダム枠内に前記ＣＯＢ実装の電子部品を形成し
    たことを特徴とするメモリカード。
  13. 【請求項１３】 請求項１２記載のメモリカードにおい
    て、前記パッケージ表面と前記パッケージ表面に対向す
    る前記ケースの内面とを固定用接着材により接着固定し
    た構造よりなることを特徴とするメモリカード。
  14. 【請求項１４】 請求項１３記載のメモリカードにおい
    て、前記固定用接着材が、両面テープであることを特徴
    とするメモリカード。
  15. 【請求項１５】 表面実装用の電子部品が実装され、所
    定のメモリ機能を有する両面実装用のプリント配線基板
    がケースに内設されたメモリカードの製造方法であっ
    て、 一方の実装面に額縁状のダム枠が設けられた前記プリン
    ト配線基板を用意し、前記プリント配線基板の一方の実
    装面に、半導体チップを直接貼り付け、前記半導体チッ
    プと前記プリント配線基板の電極部とをボンディングワ
    イヤにより電気的に接続し、前記ダム枠内に樹脂をポッ
    ティングして封止したパッケージを形成したＣＯＢ実装
    を行う工程と、 前記プリント配線基板にＣＯＢ実装した後に、前記プリ
    ント配線基板の他方の実装面に、表面実装形パッケージ
    およびチップ部品を実装し、前記プリント配線基板にお
    ける他方の実装面のみをはんだリフローする工程とを有
    したことを特徴とするメモリカードの製造方法。
JP6498397A 1997-03-18 1997-03-18 メモリカードおよびその製造方法 Withdrawn JPH10250275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6498397A JPH10250275A (ja) 1997-03-18 1997-03-18 メモリカードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6498397A JPH10250275A (ja) 1997-03-18 1997-03-18 メモリカードおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH10250275A true JPH10250275A (ja) 1998-09-22

Family

ID=13273813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6498397A Withdrawn JPH10250275A (ja) 1997-03-18 1997-03-18 メモリカードおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH10250275A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015296A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd メモリカード
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
WO2004063981A1 (ja) * 2003-01-08 2004-07-29 Sony Corporation 外部記憶装置
KR100794865B1 (ko) 2006-04-28 2008-01-14 킹맥스 디지탈 인코포레이티드 멀티-메모리 카드 팩키지 구조 및 이의 제조 방법
CN100380401C (zh) * 2003-01-08 2008-04-09 索尼株式会社 外部存储设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
JP2002015296A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd メモリカード
WO2004063981A1 (ja) * 2003-01-08 2004-07-29 Sony Corporation 外部記憶装置
CN100380401C (zh) * 2003-01-08 2008-04-09 索尼株式会社 外部存储设备
US7551450B2 (en) 2003-01-08 2009-06-23 Sony Corporation External memory device
KR100794865B1 (ko) 2006-04-28 2008-01-14 킹맥스 디지탈 인코포레이티드 멀티-메모리 카드 팩키지 구조 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
CN102693746B (zh) 半导体器件
US9412720B2 (en) Semiconductor package having supporting plate and method of forming the same
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US20070066102A1 (en) Semiconductor memory device and usb memory device using the same
JP2001177051A (ja) 半導体装置及びシステム装置
JPH09246465A (ja) Ｌｏｃ型半導体チップの積層チップパッケージ
KR19990063110A (ko) 반도체 장치
JPH04284661A (ja) 半導体装置
KR101737591B1 (ko) 공동-지원을 갖는 마이크로전자 패키지 및 마이크로전자 조립체
KR20180067695A (ko) 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용
US6798307B2 (en) Sheet substrate for crystal oscillator and method of manufacturing surface-mount crystal oscillators using same
JPH10250275A (ja) メモリカードおよびその製造方法
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
US6469903B1 (en) Flexible printed circuit and semiconductor device
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール
JPH09107067A (ja) 半導体装置
JP2974686B2 (ja) 配線基板
CN217214692U (zh) 闪存卡
JPH04267361A (ja) リードレスチップキャリア
JP2764518B2 (ja) Ｔａｂ用キャリヤテープおよびこれを用いたテープキャリヤパッケージ
JP4046218B2 (ja) 電子装置
TW548804B (en) Semiconductor device and its manufacturing method
JP2796119B2 (ja) 半導体デバイスおよびメモリモジュールデバイス
JPH10294424A (ja) 半導体集積回路装置、それを用いた電子装置およびメモリカード
JP2001085592A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601