JPH10250275A - メモリカードおよびその製造方法 - Google Patents

メモリカードおよびその製造方法

Info

Publication number
JPH10250275A
JPH10250275A JP6498397A JP6498397A JPH10250275A JP H10250275 A JPH10250275 A JP H10250275A JP 6498397 A JP6498397 A JP 6498397A JP 6498397 A JP6498397 A JP 6498397A JP H10250275 A JPH10250275 A JP H10250275A
Authority
JP
Japan
Prior art keywords
memory card
wiring board
printed wiring
case
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6498397A
Other languages
English (en)
Inventor
Toshio Miyamoto
俊夫 宮本
Shigemasa Shioda
茂雅 塩田
Kiyoshi Inoue
清 井上
Hideo Arima
英夫 有馬
Kenichi Yamamoto
健一 山本
Akio Hasebe
昭男 長谷部
Toshio Nakamura
寿雄 中村
Tetsuo Matsumoto
哲郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP6498397A priority Critical patent/JPH10250275A/ja
Publication of JPH10250275A publication Critical patent/JPH10250275A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 【課題】 電子部品を高密度に実装でき、かつ対衝撃信
頼性を大幅に向上する。 【解決手段】 1つの側辺に設けられたコネクタが、メ
モリケースMKと接合することにより固定されたプリン
ト配線基板2の表面には、二段重ねに実装されたTCP
のメモリ4、SOPのメモリ5、リセットIC7や抵
抗、コンデンサなどのチップ部品が表面実装され、裏面
にはマイクロコンピュータ10、ゲートアレイ11のみ
がCOB実装されている。そして、マイクロコンピュー
タ10、ゲートアレイ11のパッケージ表面と、そのパ
ッケージ表面に対向するメモリケースMKの内面とを両
面テープ12により接着し、プリント配線基板2を確実
に固定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メモリカードおよ
びその製造方法に関し、特に、メモリカードの高密度実
装化および耐衝撃性の向上に適用して有効な技術に関す
るものである。
【0002】
【従来の技術】本発明者が検討したところによれば、画
像を電気信号に変換し、デジタルデータにより保存する
デジタルカメラなどには、フィルムの代わりとして、変
換されたデジタルデータを保存するためにメモリカード
が用いられている。
【0003】なお、この種のメモリカードについて詳し
く述べてある例としては、1995年5月1日、日経P
B社発行、「日経マイクロデバイス」1995年5月
号、P52,P53があり、この文献には、デジタルカ
メラに用いられるフラッシュメモリカードにおけるデー
タの書き込み技術などが記載されている。
【0004】
【発明が解決しようとする課題】ところが、上記のよう
なメモリカードでは、次のような問題点があることが本
発明者により見い出された。
【0005】近年、メモリカードにはメモリの大容量化
が要求されているが、メモリカードそれ自体が小型軽量
化されたパッケージであるのでメモリの大容量化や電子
部品の高密度実装化の妨げとなっているという問題があ
る。
【0006】本発明の目的は、電子部品を高密度に実装
でき、かつ対衝撃信頼性を大幅に向上することのできる
メモリカードおよびその製造方法を提供することにあ
る。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0009】すなわち、本発明のメモリカードは、半導
体チップを実装面に直接貼り付け、ボンディングワイヤ
により電極部と電気的接続を行い、樹脂により封止した
パッケージを形成して実装するCOB(Chip On
Boad)実装の電子部品を有した両面実装用のプリ
ント配線基板と、当該プリント配線基板の1つの側辺に
沿って配置され、プリント配線基板に設けられた電極に
接続されるリード端子によりプリント配線基板に固定さ
れるコネクタと、内面に該コネクタを固定する第1接触
面を形成した第1のケース体と第2のケース体と、それ
ぞれのケース体を相互に外周部内面により接合されたケ
ースとよりなるものである。
【0010】それにより、メモリカードの厚さを薄型化
することができる。
【0011】また、本発明のメモリカードは、前記パッ
ケージ表面とそのパッケージ表面に対向するケースの内
面とを固定用接着材により接着固定した構造よりなるも
のである。
【0012】それにより、プリント配線基板を確実に固
定でき、耐衝撃性能を大幅に向上することができる。
【0013】さらに、本発明のメモリカードは、前記固
定用接着材が、両面テープよりなるものである。
【0014】それにより、容易に、かつ短時間でプリン
ト配線基板の固定を行うことができる。
【0015】また、本発明のメモリカードは、前記プリ
ント配線基板に、樹脂を注ぎ入れることによりパッケー
ジが形成される額縁状のダム枠を設け、該ダム枠内にC
OB実装の電子部品を形成したものである。
【0016】それにより、COB実装の電子部品におけ
るパッケージを均一の高さで、かつパッケージ表面を平
坦化して形成することができ、パッケージとケースの内
面とを効率よく接着固定することができる。
【0017】さらに、本発明のメモリカードは、ケース
に、1つの側辺に対して平行な他の側辺部を固定する第
2接触面を形成し、プリント配線基板をコネクタと側辺
部とによりケースに固定するようにしたものである。
【0018】それにより、プリント配線基板の両周辺部
を確実に固定できるので、耐衝撃性能を大幅に向上する
ことができる。
【0019】また、本発明のメモリカードは、半導体チ
ップを実装面に直接貼り付け、ボンディングワイヤによ
り電極部と電気的接続を行い、樹脂により封止したパッ
ケージを形成して実装するCOB実装の電子部品を有し
た両面実装用のプリント配線基板と、該プリント配線基
板の1つの側辺に沿って配置され、プリント配線基板に
設けられた電極に接続されるリード端子によりプリント
配線基板に固定されるコネクタと、第1のケース体と第
2のケース体とを有し、第1のケース体および第2のケ
ース体が相互に外周部内面により接合されたケースとを
有し、それぞれのケース体の内面に、コネクタを固定す
る第1接触面と、1つの側辺に対して平行な他の側辺部
を圧着する第2接触面とを形成し、プリント配線基板を
コネクタと側辺部とによりケースに固定するようにした
ものである。
【0020】それによっても、プリント配線基板の両周
辺部を確実に固定できるので、耐衝撃性能を大幅に向上
することができる。
【0021】さらに、本発明のメモリカードは、半導体
チップを実装面に直接貼り付け、ボンディングワイヤに
より電極部と電気的接続を行い、樹脂により封止したパ
ッケージを形成して実装するCOB実装の電子部品を有
した両面実装用のプリント配線基板と、該プリント配線
基板に配置され、樹脂を注ぎ入れることによりパッケー
ジが形成される額縁状のダム枠と、プリント配線基板の
1つの側辺に沿って配置され、プリント配線基板に設け
られた電極に接続されるリード端子によりプリント配線
基板に固定されるコネクタと、内面に前記コネクタを固
定する第1接触面を形成した第1のケース体と第2のケ
ース体と、それぞれのケース体を相互に外周部内面によ
り接合されたケースとよりなるものである。
【0022】それにより、COB実装の電子部品におけ
るパッケージを均一の高さで、かつパッケージ表面を平
坦化して形成することができる。
【0023】また、本発明のメモリカードは、パッケー
ジ表面とそのパッケージ表面に対向するケースの内面と
を固定用接着材により接着固定した構造よりなるもので
ある。
【0024】さらに、本発明のメモリカードは、前記固
定用接着材が、両面テープよりなるものである。
【0025】それらにより、パッケージとケースの内面
とを効率よく、かつ確実に接着固定することができる。
【0026】また、本発明のメモリカードは、一方の実
装面に、半導体チップを実装面に直接貼り付け、ボンデ
ィングワイヤにより電極部と電気的接続を行い、樹脂に
より封止したパッケージを形成して実装するCOB実装
の電子部品のみを実装し、他方の実装面に、表面実装形
パッケージおよびチップ部品からなる電子部品を実装し
た両面実装用のプリント配線基板と、該プリント配線基
板の1つの側辺に沿って配置され、プリント配線基板に
設けられた電極に接続されるリード端子によりプリント
配線基板に固定されるコネクタと、内面に前記コネクタ
を固定する第1接触面を形成した第1のケース体と第2
のケース体と、それぞれのケース体を相互に外周部内面
により接合されたケースとよりなるものである。
【0027】それにより、表面実装形パッケージおよび
チップ部品からなる電子部品のみを実装する実装面にC
OB実装の電子部品がないので、はんだスクリーン印刷
などが容易となり、ボンディング時においても、プリン
ト配線基板を確実に固定することができるのでボンディ
ングのエネルギが分散することなく確実にワイヤボンデ
ィングを行うことができる。
【0028】さらに、本発明のメモリカードは、ケース
に、1つの側辺に対して平行な他の側辺部を固定する第
2接触面を形成し、プリント配線基板をコネクタと側辺
部とによりケースに固定するようにしたものである。
【0029】それにより、プリント配線基板の両周辺部
を確実に固定できるので、耐衝撃性能を大幅に向上する
ことができる。
【0030】また、本発明のメモリカードは、プリント
配線基板に、樹脂を注ぎ入れることによりパッケージが
形成される額縁状のダム枠を設け、ダム枠内にCOB実
装の電子部品を形成したものである。
【0031】それにより、COB実装の電子部品におけ
るパッケージを均一の高さで、かつパッケージ表面を平
坦化して形成することができる。
【0032】さらに、本発明のメモリカードは、パッケ
ージ表面とそのパッケージ表面に対向するケースの内面
とを固定用接着材により接着固定した構造よりなるもの
である。
【0033】また、本発明のメモリカードは、前記固定
用接着材が、両面テープよりなるものである。
【0034】それらにより、パッケージとケースの内面
とを効率よく、かつ確実に接着固定することができる。
【0035】さらに、本発明のメモリカードの製造方法
は、一方の実装面に額縁状のダム枠が設けられた両面実
装用のプリント配線基板を用意し、そのプリント配線基
板の一方の実装面に、半導体チップを直接貼り付け、当
該半導体チップの電極とプリント配線基板の電極部とを
ボンディングワイヤにより電気的に接続し、ダム枠内に
樹脂をポッティングして封止したパッケージを形成した
COB実装を行う工程と、該プリント配線基板にCOB
実装した後に、プリント配線基板の他方の実装面に、表
面実装形パッケージおよびチップ部品を実装し、プリン
ト配線基板における他方の実装面のみをはんだリフロー
する工程とを有したものである。
【0036】それにより、はんだリフロー時のCOB実
装に用いられるプリント配線基板の電極の汚染を防止で
き、ボンディング時にプリント配線基板を確実に固定す
ることができるので、ボンディング時のプリント配線基
板を確実に固定できるのでボンディングのエネルギが分
散することなく確実にワイヤボンディングを行うことが
できる。
【0037】以上のことにより、メモリカードの耐衝撃
性を大幅に向上させながら厚さを薄型化でき、製造効率
も向上させることができる。
【0038】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0039】図1は、本発明の一実施の形態によるメモ
リカードに用いられるメモリケースの説明図、図2
(a),(b)は、本発明の一実施の形態によるメモリカ
ードの電子部品が実装されたプリント配線基板の説明
図、図3は、本発明の一実施の形態によるメモリカード
の構成の説明図、図4(a),(b)は、本発明の一実施
の形態によるメモリカードに用いられるプリント配線基
板の説明図、図5は、本発明の一実施の形態によるメモ
リカードの寸法を示す説明図、図6は、本発明の一実施
の形態によるメモリカードの機能構成の説明図、図7
は、本発明の一実施の形態によるメモリカードの接続構
成の説明図、図8は、本発明の一実施の形態によるメモ
リカードの回路図プリント配線基板の接続構成の説明
図、図9は、本発明の一実施の形態によるメモリカード
に用いられるプリント配線基板の構成説明図、図10、
図11は、本発明の一実施の形態によるメモリカードの
製造工程図である。
【0040】本実施の形態において、撮影した画像を直
接デジタル信号として取り込むデジタルカメラなどに用
いられ、変換されたデジタルデータを保存するメモリカ
ード1は、図1〜図5に示すように、上蓋(第1のケー
ス体)K1と下蓋(第2のケース体)K2によりカード
形のメモリケース(ケース)MKが構成されている。
【0041】この上蓋K1、下蓋K2は、長方形のステ
ンレス板SKの3辺の外周部にプラスチック枠PWが形
成され、上蓋K1と下蓋K2のプラスチック枠PWを重
ね合わせ、接合することによってメモリケースMKを形
成している。
【0042】そして、このメモリケースMKには、電子
部品が実装される薄型高耐熱ガラスエポキシ基板からな
るプリント配線基板2が内設されており、このプリント
配線基板2は、表面2aおよび裏面2bの両面に表面実
装形の電子部品が実装される両面実装基板となってい
る。
【0043】また、プリント配線基板2の表面2a、裏
面2bにおける下部の周辺部近傍にはコネクタ3が設け
られており、後述するホストと直接電気的に接続される
ことになる。
【0044】さらに、このコネクタ3は、プリント配線
基板2の表面2aおよび裏面2bの下部周辺部に長手方
向に形成されたランドL1がコネクタ3に設けられた接
続ピン(リード端子)Pとはんだなどによって電気的に
接続されている。
【0045】また、プリント配線基板2の表面2aに
は、右側上部近傍に位置するようにTCP(Tape
Carrier Package)形のフラッシュメモ
リなどの不揮発性メモリであるメモリ4が表面実装さ
れ、メモリ4の左側近傍にはSOP形のDRAM(Dy
namic Random Access Memor
y)などの揮発性メモリであるメモリ5が表面実装され
ている。
【0046】また、メモリ4、メモリ5は、パッケージ
の対向する2辺からリードが突出した2方向リードとな
っている。さらに、メモリ4は、メモリの大容量実装を
実現する二段重ねに実装された積層構造となっており、
メモリ4のリードが突出したパッケージの周辺部近傍に
は、上段のメモリ4のリードと重合するランドL2と下
段のメモリ4のリードと重合するランドL3が併設して
形成されている。
【0047】そして、二段重ねのメモリ4のリードとラ
ンドL2,L3が、はんだなどによって電気的に接続さ
れている。
【0048】また、メモリ4の右側の辺に設けられてい
るリードはダミーリードとなっており、二段重ねのメモ
リ4における信号の入出力を左側の辺のリードのみで行
う構成となっている。
【0049】そのダミーリードは、プリント配線基板2
の右端近傍に上段のメモリ4のダミーリードと重合する
ランドと下段のメモリ4のダミーリードと重合するラン
ドがランドL4として併設して形成されており、それら
のランドL4とダミーリードをはんだなどにより電気的
に接続している。
【0050】よって、信号が入出力されるのに必要なリ
ードをプリント配線基板2の中央寄りに配置することに
よって、他の電子部品との接続を行う配線の引き回しを
容易とすることができる。
【0051】そして、プリント配線基板2の表面2aに
おいて、メモリ4の下方には、水晶発振子6が表面実装
されており、メモリ5の左上部近傍には、リセットIC
7が表面実装されている。
【0052】また、メモリ4,5の下方ならびにメモリ
5の左側方近傍には、チップ抵抗やチップコンデンサな
どの複数のチップ部品8が表面実装されている。
【0053】そして、プリント配線基板2の表面2aに
実装されているメモリ4,5、水晶発振子6、リセット
IC7およびチップ部品8が表面実装形の電子部品であ
る。
【0054】これらメモリ4,5、水晶発振子6、リセ
ットIC7ならびにチップ部品8などの電子部品をプリ
ント配線基板2の表面2aに効率よく配置することによ
って高密度実装やパターン配線の簡素化を行うことがで
きる。
【0055】次に、プリント配線基板2の裏面2bに
は、マイクロコンピュータ10およびゲートアレイ11
のみがCOB実装されており、このマイクロコンピュー
タ10、ゲートアレイ11がCOB実装の電子部品であ
る。また、この裏面2bには、マイクロコンピュータ1
0、ゲートアレイ11のみの実装となるのでメモリカー
ド1の厚さを最小化することができる。
【0056】また、不揮発性メモリであるメモリ4には
書き換え回数に制限があり、その回数を越えると壊れる
恐れがある。このために、メモリ4をマイクロコンピュ
ータ10,ゲートアレイ11と反対の実装面に配置する
ことにより、該メモリ4の交換を行う場合に、マイクロ
コンピュータ10、ゲートアレイ11に与える影響が少
なくてすむことになる。
【0057】さらに、メモリ4は半永久的にデータを記
憶するので、記憶容量が足りなくなることが考えられ、
メモリ4の増設時においても、マイクロコンピュータ1
0、ゲートアレイ11に与える影響が少なくて済むこと
になる。
【0058】このように、メモリ4だけではなく、交換
あるいは増設する可能性のある電子部品、たとえば、メ
モリ5、水晶発振子6、リセットIC7やチップ部品8
などをプリント配線基板2の表面2aに実装し、裏面2
bにその必要のないものを配置し、実装することによ
り、交換ならびに増設の作業性を効率を向上させること
ができる。
【0059】次に、プリント配線基板2の裏面2bに
は、COB実装におけるパッケージを形成する、たとえ
ば、ガラスエポキシ樹脂からなる額縁状のダム枠DWが
予め設けられており、このダム枠DW内にパッケージを
形成する樹脂Jを注入して封止する。
【0060】また、COB実装されたマイクロコンピュ
ータ10、ゲートアレイ11は、ダム枠DWの中央部の
プリント配線基板2の裏面2bに半導体チップCHが直
接貼り付けられている。
【0061】さらに、プリント配線基板2の半導体チッ
プCHの外周部近傍に位置には、電極部であるランドL
5が形成されており、このランドL5と半導体チップC
Hの電極部とをボンディングワイヤBWにより電気的に
接続し、樹脂Jをダム枠DWに流し込むことによってパ
ッケージを形成した構造となっている。
【0062】次に、メモリカード1は、COB実装され
たマイクロコンピュータ10、ゲートアレイ11のパッ
ケージ表面と、そのパッケージ表面に対向するメモリケ
ースMKの下蓋K2の内面とが両面テープ(固定用接着
材)12により固定されている。
【0063】また、プリント配線基板2に設けられたダ
ム枠DWによりパッケージの高さが一定となり、かつパ
ッケージ表面を平坦化するので両面テープ12による下
蓋K2との固定を容易とすることができる。
【0064】それにより、カードが落下などにより衝撃
を受けた場合でも、プリント配線基板2が両面テープ1
2によって下蓋K2に固定されているのでメモリ4のチ
ップ割れなどを防止することができる。
【0065】ここで、両面テープ12は、腐食性のイオ
ンを含まず、接着力の経時劣化が少なく、かつ弾性率が
低く、クッション性を持たせて衝撃を吸収するものがよ
い。
【0066】次に、メモリカード1の各寸法を図5を用
いて説明する。
【0067】まず、メモリケースMKの厚さ、すなわ
ち、メモリカード1の厚さは、3.3mm程度である。ま
た、プリント配線基板2の厚さは、0.39mm程度とな
っており、メモリカード1の薄型化に寄与している。さ
らに、上蓋K1および下蓋K2のそれぞれの厚さは0.1
5mm程度となっている。
【0068】そして、上蓋K1の裏面には、該上蓋K1
とメモリ4、5などの表面実装された電子部品との短絡
を防止する絶縁性フィルムZFが貼り付けられており、
その絶縁性フィルムZFとメモリ4との隙間、すなわ
ち、空間距離は、0.055mm程度となっている。
【0069】また、COB実装されたマイクロコンピュ
ータ10(図3)、ゲートアレイ11のパッケージの形
成に用いられるダム枠の高さは、1.0mm程度であり、
メモリ4の厚さも1.2mm程度となっている。
【0070】さらに、下蓋K2とマイクロコンピュータ
10、ゲートアレイ11との空間距離は0.255mm程
度となり、このマイクロコンピュータ10、ゲートアレ
イ11のパッケージ表面と下蓋K2の裏面との空間距離
を両面テープ12によって固定接着することによって前
述した上蓋K1とメモリ4との空間距離である0.055
mm程度の空間を確保する。
【0071】次に、上記したメモリカード1の回路構成
について図6〜図8を用いて説明する。
【0072】ここで、メモリカード1は、該メモリカー
ド1に設けられたコネクタ3(図2)によりマクロコン
ピュータなどのホストHと電気的に接続され、たとえ
ば、ホストHの制御を司るホストマイコンHMとのデー
タのやり取りがされているものとする。
【0073】まず、メモリ4,5、水晶発振子6、マイ
クロコンピュータ10ならびにゲートアレイ11の接続
構成を図6、図7を用いて説明する。また、メモリ4
は、前述したようにメモリの大容量実装を実現するため
に二段重ねに実装された積層構造となっている。
【0074】メモリ4,5、マイクロコンピュータ10
およびゲートアレイ11は、それぞれプリント配線基板
2に形成された後述するローカルアドレスバスとローカ
ルデータバスから構成されたローカルバスLBにより電
気的に接続されており、ホストHは、ホストアドレスバ
スとホストデータバスから構成されたホストバスHBを
介してゲートアレイ11と電気に接続され、データのや
り取りが行われる。
【0075】また、水晶発振子6などのその他の電子部
品は、プリント配線基板2に形成された制御信号バスC
Bにより電気的に接続されている。
【0076】次に、図8を用いてメモリカード3の回路
接続構成について説明する。
【0077】まず、マイクロコンピュータ10は、ゲー
トアレイ11、メモリ4,5の制御やゲートアレイ11
を介して行われるホストマイコンHMからの、たとえ
ば、メモリ4やメモリ5への書き込みまたは読み出し処
理の要求など制御するものである。
【0078】また、ゲートアレイ11は、ホストマイコ
ンHMからの処理要求を受けてマイクロコンピュータ1
0に通知したり、マイクロコンピュータ10において発
生したホストへの処理要求の通知やホストマイコンHM
とメモリ4,5またはマイクロコンピュータ10の間の
データのやり取りの制御を行うものである。
【0079】さらに、メモリ4は、ホストから出力され
たデータを半永久的に保存する不揮発性メモリであるフ
ラッシュメモリである。ここで、メモリ4は、フラッシ
ュメモリ以外でもよく、たとえば、EEPROM(El
ectrically Erasable and P
rogrammable Read Only Mem
ory)、EP(Erasable and Prog
rammable)ROM、マスクROM、FRAM
(Ferroelctric RAM)や電気的にバッ
クアップされたSRAM(Static RAM)、D
RAMなどの電源が遮断されても記憶した情報を保持出
来るものであればよい。
【0080】また、メモリ5は、ホストマイコンHMか
ら入出力されるデータの一時的なバッファ、メモリ4の
管理テーブルの格納、マイクロコンピュータ10で用い
られる定数や変数定数一時記憶ならびにメモリカード1
の制御用プログラムの格納などに用いられる揮発性メモ
リであるDRAMである。ここで、揮発性メモリは、S
RAMによっても構成できるが、前述した不揮発性メモ
リを用いてもよい。
【0081】また、水晶発振子6は、マイクロコンピュ
ータ10の動作やメモリ4におけるデータ読み出し時の
同期信号などに用いられるクロック信号を発生するもの
であり、チップ抵抗である抵抗Rはプルアップ用などに
用いられ、チップコンデンサであるコンデンサCはノイ
ズ対策用や電源安定用などに用いられている。
【0082】さらに、リセットIC7は、マイクロコン
ピュータ10、ゲートアレイ11などに供給される電源
電圧VCCの監視を行い、電源電圧VCCが設定された電圧
値以下となると誤動作を防止するためにマイクロコンピ
ュータ10、ゲートアレイ11のリセット信号を出力し
ている。
【0083】次に、メモリ4,5、マイクロコンピュー
タ10およびゲートアレイ11は、それぞれローカルア
ドレスバスLAB、ローカルデータバスLDB、制御信
号バスCBにより電気的に接続されている。
【0084】また、マイクロコンピュータ10とゲート
アレイ11との間には、クロック信号CLK、チップイ
ネーブル信号LCE、出力イネーブル信号LOE、書き
込みイネーブル信号LWEならびにクロック信号CLK
が入出力される信号線SB1により電気的に接続されて
いる。
【0085】さらに、これらチップイネーブル信号LC
E、出力イネーブル信号LOE、書き込みイネーブル信
号LWEおよびローカルアドレスバスLABを介して入
出力される信号は、マイクロコンピュータ10がゲート
アレイ11を制御するために使用されるものである。
【0086】また、クロック信号CLKは、マイクロコ
ンピュータ10に内蔵されている発振子を用いて作った
クロック信号をゲートアレイ11に出力するための信号
である。
【0087】次に、ゲートアレイ11とホストマイコン
HMは、ホストアドレスバスHAB、ホストデータバス
HDBならびにチップイネーブル信号HCE、出力イネ
ーブル信号HOE、書き込みイネーブル信号HWEを入
出力する信号線SB2により電気的に接続されている。
【0088】そして、ホストマイコンHMは、ホストア
ドレスバスHAB、チップイネーブル信号HCE、出力
イネーブル信号HOEならびに書き込みイネーブル信号
HWEによりメモリカード1を制御するレジスタ、たと
えば、コマンド、ステータスレジスタを用いて状態を管
理したり処理の要求などを行っている。
【0089】また、それぞれの信号線SB1,SB2に
は、たとえば、100Ω程度の抵抗Rによりプルアップ
されている。さらに、マイクロコンピュータ10、ゲー
トアレイ11ならびにメモリ4,5における電源入力端
子とグランド入力端子との間には、それぞれ0.1μF程
度のノイズ対策用のコンデンサであるコンデンサCが設
けられている。
【0090】また、メモリカード1は、電源電圧VCC
ホストから供給されており、そのインタフェース近傍、
すなわち、コネクタ3(図2)の近傍には、1μF程度
の電源安定化のためのコンデンサであるコンデンサCが
設けられている。
【0091】次に、メモリカード1の製造工程を図9〜
図11により説明する。
【0092】まず、電子部品が実装される前のプリント
配線基板2は、たとえば、4層配線基板となっており、
図9に示すように、2枚のプリント配線基板2が外枠S
Wにより支持された2枚取りの構成となっている。
【0093】そして、図10に示すように、裏面2bに
額縁状のダム枠DWが連設されたプリント配線基板2に
おいて、それぞれのダム枠DWの中心部の裏面2bに直
接半導体チップCHを所定の接着材により接着する(ス
テップS101)。
【0094】次に、接着された半導体チップCHに形成
された電極部と、プリント配線基板2の裏面2bにおい
て、半導体チップCHの周辺部近傍に形成された電極部
とをボンディングワイヤにより電気的に接続を行う(ス
テップS102)。
【0095】この時、プリント配線基板2の表面2aに
は、電子部品が実装されていないのでプリント配線基板
2を確実に固定することができ、ボンディング時にプリ
ント配線基板2の振動の発生を防止でき、ボンディング
の超音波エネルギが分散消失することなくボンディング
部分に伝達されるので、ワイヤボンディングの信頼性を
向上することができる。
【0096】その後、ダム枠DW内に樹脂Jをポッティ
ングし、パッケージの形成を行い(ステップS10
3)、COB実装のマイクロコンピュータ10、ゲート
アレイ11を形成する。
【0097】そして、COB実装が終了すると、プリン
ト配線基板2の表面2aに、スクリーン印刷によるはん
だペーストの塗布を行う。この時、表面2aは、すべて
の実装部品が表面実装となるので、スクリーン印刷の禁
止領域がないので容易にかつ実装面積を有効に使用する
ことができる。
【0098】次に、表面2aにメモリ4,5やリセット
IC7などのすべての表面実装部品を実装し(ステップ
S104)、プリント配線基板2の表面2aのみをリフ
ローソルダリングすることにより、はんだを再融解し、
表面実装部品の電気的接続を行う(ステップS10
5)。
【0099】よって、マイクロコンピュータ10、ゲー
トアレイ11をCOB実装した後にプリント配線基板2
の表面2aだけをリフローソルダリングするので、CO
B実装に用いられるプリント配線基板2に形成されたワ
イヤボンディングされる電極部のはんだによる汚染を防
止することができる。
【0100】その後、不要となる外枠SWを、たとえ
ば、ルータ加工などによって切断し、連なったプリント
配線基板2をそれぞれ1枚のプリント配線基板2に分離
した後(ステップS106)、各々のプリント配線基板
2にコネクタ3(図2)をはんだにより電気的に接続さ
せて、検査工程により電気的な検査および選別を行う。
【0101】そして、コネクタ3の上下面と対向するメ
モリケースMKの上蓋K1、下蓋K2におけるステンレ
ス板SKの内面(第1接触面)、すなわち、プラスチッ
ク枠PWが形成されていない周辺部近傍に接着用のテー
プを貼り付ける。また、COB実装されたマイクロコン
ピュータ10、ゲートアレイ11のパッケージの表面と
対向する下蓋K2のステンレス板SKの内面には、プリ
ント配線基板2の固定用の両面テープ12を貼り付け
る。
【0102】その後、上蓋K1と下蓋K2とを重ね合わ
せ、上蓋K1、下蓋K2の3辺に形成されたプラスチッ
ク枠PWを超音波などにより融着させ、他の1辺は、前
述した接着用のテープにより、コネクタの上下面と上蓋
K1、下蓋K2のステンレス板SKの内面を接着させ、
ケーシングを行い(ステップS107)、メモリカード
1が完成することになる。
【0103】また、このケーシングにより、下蓋K2の
内面に貼り付けられた両面テープ12によってマイクロ
コンピュータ10、ゲートアレイ11のパッケージの表
面が下蓋K2と接着固定し、プリント配線基板2を確実
に固定することになる。
【0104】それにより、本実施の形態によれば、以下
の効果を得ることができる。
【0105】(1)マイクロコンピュータ10、ゲート
アレイ11のパッケージとメモリケースMKとを両面テ
ープ12によって接着固定することにより、耐衝撃性を
大幅に向上することができる。
【0106】(2)プリント配線基板2の表面2aに電
子部品を表面実装し、裏面2bをCOB実装のみとする
ことにより、メモリカード1の薄型化が可能となり、製
造効率を向上でき、リペアなどの作業性も向上させるこ
とができる。
【0107】(3)メモリ4、5を隣接して実装し、そ
の下方および左側方に水晶発振子6、リセットIC7や
チップ部品8などの電子部品を集中して配置することに
より、電子部品を高密度に実装でき、かつ配線の引き回
しを簡素化できるので耐ノイズ性も向上させることがで
きる。
【0108】(4)プリント配線基板2にダム枠DWを
設けたことにより、両面テープ12により、容易に確実
な接着を行うことができる。
【0109】また、本実施の形態では、両面テープ12
によってプリント配線基板2とメモリケースMKを接着
して固定を行っているが、たとえば、図12に示すよう
に、メモリケースMKの上蓋K1、下蓋K2におけるプ
ラスチック枠PWに、コネクタ3が設けられた辺と対向
する一辺のプリント配線基板2の端縁を挟み込む固定部
材(第2接触面)KTを設け、この固定部材KTにより
前述した端縁を圧着固定するようにしてもよい。
【0110】それにより、プリント配線基板2の一方の
端縁がコネクタ3と接着されたメモリケースMKに固定
され、その対向辺の端縁が固定部材KTによって圧着さ
れているので、プリント配線基板2の両端縁が確実に固
定されていることになり、振動や衝撃などによるチップ
割れなどを防ぐことができる。
【0111】また、固定部材KTによりプリント配線基
板2の端縁を固定した場合、COB実装されたパッケー
ジの表面とメモリケースMKの内面との両面テープによ
る固定が不要となるので、プリント配線基板2の両面に
面実装の電子部品を搭載することができる。
【0112】さらに、前記実施の形態においては、メモ
リ4を2段重ねのTCP構造としたが、たとえば、図1
3(a)、(b)に示すように、メモリ4を2段重ねの
UTSOP(Ultra Thin Small Ou
tline Package)構造とすることにより、
耐衝撃性を大幅に向上することができる。
【0113】これは、UTSOPのパッケージがTCP
構造のパッケージに比べて2倍の曲げ抗折強度を有して
いるためである。
【0114】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0115】たとえば、前記実施の形態においては、デ
ジタルカメラにより撮影した画像をデジタルデータを保
存するメモリカードであったが、このメモリカードだけ
でなく、カード形パーソナルコンピュータやカード形P
DA(Personal Digital Assis
tants)などのカード形の情報通信機器であれば、
メモリカードの耐衝撃性を大幅に向上しながら厚さを薄
型化することが可能である。
【0116】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0117】(1)本発明によれば、プリント配線基板
にCOB実装の電子部品を実装することにより、メモリ
カードの厚さを薄型化することができる。
【0118】(2)また、本発明では、COB実装の電
子部品の前記パッケージ表面とケースの内面に両面テー
プなどの固定用接着材によってプリント配線基板を確実
に固定でき、耐衝撃性能を大幅に向上することができ
る。
【0119】(3)さらに、本発明においては、プリン
ト配線基板の額縁状のダム枠により、COB実装の電子
部品におけるパッケージを均一の高さに、かつパッケー
ジ表面を平坦化して形成することができる。
【0120】(4)また、本発明によれば、ケースの第
2接触面により、プリント配線基板の両周辺部を確実に
固定できるので、耐衝撃性能を大幅に向上することがで
きる。
【0121】(5)さらに、本発明では、一方の実装面
にCOB実装の電子部品のみを実装し、他方の実装面に
表面実装形パッケージおよびチップ部品の電子部品のみ
を実装することにより、はんだスクリーン印刷などが容
易となり、ボンディング時においても確実にワイヤボン
ディングを行うことができる。
【0122】(6)また、本発明においては、上記
(1)〜(5)により、メモリカードの耐衝撃性を大幅
に向上しながら厚さを薄型化でき、製品の生産性も向上
させることができ、かつ製品管理を容易にすることがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるメモリカードに用
いられるメモリケースの説明図である。
【図2】(a),(b)は、本発明の一実施の形態による
メモリカードの電子部品が実装されたプリント配線基板
の説明図である。
【図3】本発明の一実施の形態によるメモリカードの構
成の説明図である。
【図4】(a),(b)は、本発明の一実施の形態による
メモリカードに用いられるプリント配線基板の説明図で
ある。
【図5】本発明の一実施の形態によるメモリカードの寸
法を示す説明図である。
【図6】本発明の一実施の形態によるメモリカードの機
能構成の説明図である。
【図7】本発明の一実施の形態によるメモリカードの接
続構成の説明図である。
【図8】本発明の一実施の形態によるメモリカードの回
路図プリント配線基板の接続構成の説明図である。
【図9】本発明の一実施の形態によるメモリカードに用
いられるプリント配線基板の構成説明図である。
【図10】本発明の一実施の形態によるメモリカードの
製造工程図である。
【図11】本発明の一実施の形態によるメモリカードの
製造工程図である。
【図12】本発明の他の実施の形態によるメモリカード
の構成の説明図である。
【図13】本発明の他の実施の形態によるメモリカード
に構成の説明図である。
【符号の説明】
1 メモリカード 2 プリント配線基板 2a 表面 2b 裏面 3 コネクタ 4 メモリ 5 メモリ 6 水晶発振子 7 リセットIC 8 チップ部品 10 マイクロコンピュータ 11 ゲートアレイ 12 両面テープ(固定用接着材) K1 上蓋(第1のケース体) K2 下蓋(第2のケース体) MK メモリケース(ケース) SK ステンレス板 PW プラスチック枠 L1〜L5 ランド P 接続ピン(リード端子) DW ダム枠 J 樹脂 CH 半導体チップ BW ボンディングワイヤ ZF 絶縁性フィルム H ホスト HM ホストマイコン LB ローカルバス HB ホストバス CB 制御信号バス LAB ローカルアドレスバス LDB ローカルデータバス CLK クロック信号 LCE チップイネーブル信号 LOE 出力イネーブル信号 LWE 書き込みイネーブル信号 HAB ホストアドレスバス HDB ホストデータバス HCE チップイネーブル信号 HOE 出力イネーブル信号 HWE 書き込みイネーブル信号 SB1,SB2 信号線 VCC 電源電圧 R 抵抗 C コンデンサ SW 外枠 KT 固定部材(第2接触面)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩田 茂雅 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 井上 清 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 有馬 英夫 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 山本 健一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 長谷部 昭男 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 中村 寿雄 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内 (72)発明者 松本 哲郎 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを実装面に直接貼り付け、
    ボンディングワイヤにより電極部と電気的接続を行い、
    樹脂により封止したパッケージを形成して実装するCO
    B実装の電子部品を有した両面実装用のプリント配線基
    板と、 前記プリント配線基板の1つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 内面に前記コネクタを固定する第1接触面を形成した第
    1のケース体と第2のケース体と、 前記それぞれのケース体を相互に外周部内面により接合
    されたケースとよりなることを特徴とするメモリカー
    ド。
  2. 【請求項2】 請求項1記載のメモリカードにおいて、
    前記パッケージ表面と前記パッケージ表面に対向する前
    記ケースの内面とを固定用接着材により接着固定した構
    造よりなることを特徴とするメモリカード。
  3. 【請求項3】 請求項2記載のメモリカードにおいて、
    前記固定用接着材が、両面テープであることを特徴とす
    るメモリカード。
  4. 【請求項4】 請求項2記載のメモリカードにおいて、
    前記プリント配線基板に、前記樹脂を注ぎ入れることに
    よりパッケージが形成される額縁状のダム枠を設け、前
    記ダム枠内に前記COB実装の電子部品を形成したこと
    を特徴とするメモリカード。
  5. 【請求項5】 請求項1記載のメモリカードにおいて、
    前記ケースに、前記1つの側辺に対して平行な他の側辺
    部を固定する第2接触面を形成し、前記プリント配線基
    板を前記コネクタと前記側辺部とにより前記ケースに固
    定するようにしたことを特徴とするメモリカード。
  6. 【請求項6】 半導体チップを実装面に直接貼り付け、
    ボンディングワイヤにより電極部と電気的接続を行い、
    樹脂により封止したパッケージを形成して実装するCO
    B実装の電子部品を有した両面実装用のプリント配線基
    板と、 前記プリント配線基板の1つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 第1のケース体と第2のケース体とを有し、前記第1の
    ケース体および前記第2のケース体が相互に外周部内面
    により接合されたケースとを有し、 前記それぞれのケース体の内面に、前記コネクタを固定
    する第1接触面と、前記1つの側辺に対して平行な他の
    側辺部を圧着する第2接触面とを形成し、前記プリント
    配線基板を前記コネクタと前記側辺部とにより前記ケー
    スに固定するようにしたことを特徴とするメモリカー
    ド。
  7. 【請求項7】 半導体チップを実装面に直接貼り付け、
    ボンディングワイヤにより電極部と電気的接続を行い、
    樹脂により封止したパッケージを形成して実装するCO
    B実装の電子部品を有した両面実装用のプリント配線基
    板と、 前記プリント配線基板に配置され、前記樹脂を注ぎ入れ
    ることによりパッケージが形成される額縁状のダム枠
    と、 前記プリント配線基板の1つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 内面に前記コネクタを固定する第1接触面を形成した第
    1のケース体と第2のケース体と、 前記それぞれのケース体を相互に外周部内面により接合
    されたケースとよりなることを特徴とするメモリカー
    ド。
  8. 【請求項8】 請求項7記載のメモリカードにおいて、
    前記パッケージ表面と前記パッケージ表面に対向する前
    記ケースの内面とを固定用接着材により接着固定した構
    造よりなることを特徴とするメモリカード。
  9. 【請求項9】 請求項8記載のメモリカードにおいて、
    前記固定用接着材が、両面テープであることを特徴とす
    るメモリカード。
  10. 【請求項10】 一方の実装面に、半導体チップを実装
    面に直接貼り付け、ボンディングワイヤにより電極部と
    電気的接続を行い、樹脂により封止したパッケージを形
    成して実装するCOB実装の電子部品のみを実装し、他
    方の実装面に、表面実装形パッケージおよびチップ部品
    からなる電子部品を実装した両面実装用のプリント配線
    基板と、 前記プリント配線基板の1つの側辺に沿って配置され、
    前記プリント配線基板に設けられた電極に接続されるリ
    ード端子により前記プリント配線基板に固定されるコネ
    クタと、 内面に前記コネクタを固定する第1接触面を形成した第
    1のケース体と第2のケース体と、 前記それぞれのケース体を相互に外周部内面により接合
    されたケースとよりなることを特徴とするメモリカー
    ド。
  11. 【請求項11】 請求項10記載のメモリカードにおい
    て、前記ケースに、前記1つの側辺に対して平行な他の
    側辺部を固定する第2接触面を形成し、前記プリント配
    線基板を前記コネクタと前記側辺部とにより前記ケース
    に固定するようにしたことを特徴とするメモリカード。
  12. 【請求項12】 請求項10記載のメモリカードにおい
    て、前記プリント配線基板に、前記樹脂を注ぎ入れるこ
    とによりパッケージが形成される額縁状のダム枠を設
    け、前記ダム枠内に前記COB実装の電子部品を形成し
    たことを特徴とするメモリカード。
  13. 【請求項13】 請求項12記載のメモリカードにおい
    て、前記パッケージ表面と前記パッケージ表面に対向す
    る前記ケースの内面とを固定用接着材により接着固定し
    た構造よりなることを特徴とするメモリカード。
  14. 【請求項14】 請求項13記載のメモリカードにおい
    て、前記固定用接着材が、両面テープであることを特徴
    とするメモリカード。
  15. 【請求項15】 表面実装用の電子部品が実装され、所
    定のメモリ機能を有する両面実装用のプリント配線基板
    がケースに内設されたメモリカードの製造方法であっ
    て、 一方の実装面に額縁状のダム枠が設けられた前記プリン
    ト配線基板を用意し、前記プリント配線基板の一方の実
    装面に、半導体チップを直接貼り付け、前記半導体チッ
    プと前記プリント配線基板の電極部とをボンディングワ
    イヤにより電気的に接続し、前記ダム枠内に樹脂をポッ
    ティングして封止したパッケージを形成したCOB実装
    を行う工程と、 前記プリント配線基板にCOB実装した後に、前記プリ
    ント配線基板の他方の実装面に、表面実装形パッケージ
    およびチップ部品を実装し、前記プリント配線基板にお
    ける他方の実装面のみをはんだリフローする工程とを有
    したことを特徴とするメモリカードの製造方法。
JP6498397A 1997-03-18 1997-03-18 メモリカードおよびその製造方法 Withdrawn JPH10250275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6498397A JPH10250275A (ja) 1997-03-18 1997-03-18 メモリカードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6498397A JPH10250275A (ja) 1997-03-18 1997-03-18 メモリカードおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH10250275A true JPH10250275A (ja) 1998-09-22

Family

ID=13273813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6498397A Withdrawn JPH10250275A (ja) 1997-03-18 1997-03-18 メモリカードおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH10250275A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015296A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd メモリカード
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
WO2004063981A1 (ja) * 2003-01-08 2004-07-29 Sony Corporation 外部記憶装置
KR100794865B1 (ko) 2006-04-28 2008-01-14 킹맥스 디지탈 인코포레이티드 멀티-메모리 카드 팩키지 구조 및 이의 제조 방법
CN100380401C (zh) * 2003-01-08 2008-04-09 索尼株式会社 外部存储设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
JP2002015296A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd メモリカード
WO2004063981A1 (ja) * 2003-01-08 2004-07-29 Sony Corporation 外部記憶装置
CN100380401C (zh) * 2003-01-08 2008-04-09 索尼株式会社 外部存储设备
US7551450B2 (en) 2003-01-08 2009-06-23 Sony Corporation External memory device
KR100794865B1 (ko) 2006-04-28 2008-01-14 킹맥스 디지탈 인코포레이티드 멀티-메모리 카드 팩키지 구조 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
CN102693746B (zh) 半导体器件
US9412720B2 (en) Semiconductor package having supporting plate and method of forming the same
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US20070066102A1 (en) Semiconductor memory device and usb memory device using the same
JP2001177051A (ja) 半導体装置及びシステム装置
JPH09246465A (ja) Loc型半導体チップの積層チップパッケージ
KR19990063110A (ko) 반도체 장치
JPH04284661A (ja) 半導体装置
KR101737591B1 (ko) 공동-지원을 갖는 마이크로전자 패키지 및 마이크로전자 조립체
KR20180067695A (ko) 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용
US6798307B2 (en) Sheet substrate for crystal oscillator and method of manufacturing surface-mount crystal oscillators using same
JPH10250275A (ja) メモリカードおよびその製造方法
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
US6469903B1 (en) Flexible printed circuit and semiconductor device
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール
JPH09107067A (ja) 半導体装置
JP2974686B2 (ja) 配線基板
CN217214692U (zh) 闪存卡
JPH04267361A (ja) リードレスチップキャリア
JP2764518B2 (ja) Tab用キャリヤテープおよびこれを用いたテープキャリヤパッケージ
JP4046218B2 (ja) 電子装置
TW548804B (en) Semiconductor device and its manufacturing method
JP2796119B2 (ja) 半導体デバイスおよびメモリモジュールデバイス
JPH10294424A (ja) 半導体集積回路装置、それを用いた電子装置およびメモリカード
JP2001085592A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601