KR20180067695A - 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용 - Google Patents

제어된 임피던스 부하를 갖는 고대역폭 메모리 응용 Download PDF

Info

Publication number
KR20180067695A
KR20180067695A KR1020187015188A KR20187015188A KR20180067695A KR 20180067695 A KR20180067695 A KR 20180067695A KR 1020187015188 A KR1020187015188 A KR 1020187015188A KR 20187015188 A KR20187015188 A KR 20187015188A KR 20180067695 A KR20180067695 A KR 20180067695A
Authority
KR
South Korea
Prior art keywords
microelectronic
package
contacts
assembly
terminals
Prior art date
Application number
KR1020187015188A
Other languages
English (en)
Inventor
주오웬 순
용 첸
경모 방
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20180067695A publication Critical patent/KR20180067695A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

마이크로전자 조립체는, 각각이 제1, 제2, 제3 및 제4 접속 영역들을 순차적으로 통과하는 복수의 신호 도체를 포함하는 어드레스 버스, 및 제1 및 제2 마이크로전자 패키지들을 포함할 수 있다. 제1 마이크로전자 패키지는 제1 및 제2 마이크로전자 요소들을 포함할 수 있고, 제2 마이크로전자 패키지는 제3 및 제4 마이크로전자 요소들을 포함할 수 있다. 각각의 마이크로전자 요소는 각자의 접속 영역을 통해 어드레스 버스에 전기적으로 결합될 수 있다. 제1 접속 영역과 제2 접속 영역 사이의 전기적 특성은 제2 접속 영역과 제3 접속 영역 사이의 전기적 특성의 동일한 허용오차 안에 있을 수 있다.

Description

제어된 임피던스 부하를 갖는 고대역폭 메모리 응용
본 출원의 주제는 마이크로전자 패키지들, 회로 패널들, 및 하나 이상의 마이크로전자 패키지 및 회로 패널을 포함하는 마이크로전자 조립체들에 관한 것이다.
반도체 칩들은 통상 개별적인 사전패키징된(prepackaged) 유닛들로서 제공된다. 표준 칩은 큰 전방 면(front face)이 칩의 내부 회로에 접속되는 접점들을 갖는 편평한 직사각형 본체를 가진다. 각각의 개별 칩은 전형적으로 칩의 접점들에 접속되는 외부 단자들을 갖는 패키지 내에 포함된다. 이어서, 단자들, 즉 패키지의 외부 접속점들은 인쇄 회로 보드와 같은 회로 패널에 전기적으로 접속하도록 구성된다. 많은 종래의 설계에서, 칩 패키지는 칩 자체의 면적보다 상당히 더 큰 회로 패널의 면적을 점유한다. 전방 면을 갖는 편평한 칩에 관하여 본 개시에서 사용되는 바와 같이, "칩의 면적"은 전방 면의 면적을 지칭하는 것으로 이해되어야 한다.
크기는 칩들의 임의의 물리적 배열에서 중요한 고려사항이다. 칩들의 보다 콤팩트한 물리적 배열에 대한 요구가 휴대용 전자 장치들의 급속한 진보와 더불어 훨씬 더 강해졌다. 단지 예로서, 통상 "스마트폰들"로 지칭되는 장치들은 휴대 전화의 기능들을, 고해상도 디스플레이들 및 관련 이미지 처리 칩들과 함께, 강력한 데이터 프로세서들, 메모리 및 보조 장치들, 예컨대 위성 위치확인 시스템 수신기들, 전자 카메라들 및 근거리 통신망 접속부들과 통합시킨다. 그러한 장치들은 완전한 인터넷 접속성, 최대 해상도 비디오를 포함하는 엔터테인먼트, 내비게이션, 전자 뱅킹 등과 같은 능력들을 모두 포켓-사이즈 장치에서 제공할 수 있다.
복합 휴대용 장치들은 다수의 칩을 작은 공간 내에 패킹(packing)하는 것을 필요로 한다. 또한, 칩들 중 일부는 통상 "I/O들"로 지칭되는 많은 입력 및 출력 접속부들을 갖는다. 이러한 I/O들은 다른 칩들의 I/O들과 상호접속되어야 한다. 상호접속부를 형성하는 구성요소들은 조립체의 크기를 크게 증가시키지 않아야 한다. 유사한 요구들이 다른 응용들에서, 예를 들어 성능 향상 및 크기 감소가 필요한 인터넷 검색 엔진들에서 사용되는 것들과 같은 데이터 서버들에서 발생한다.
메모리 저장 어레이들, 특히 동적 랜덤 액세스 메모리 칩들(DRAM들) 및 플래시 메모리 칩들을 포함하는 반도체 칩들은 통상 단일칩 또는 다중칩 패키지들 및 조립체들 내에 패키징된다. 각각의 패키지는 그 내부의 단자들과 칩들 사이에서 신호들, 전력, 및 접지를 운반하기 위한 많은 전기 접속부를 갖는다. 전기 접속부들은 상이한 종류의 도체들, 예컨대 칩의 접점-보유 표면에 대해 수평 방향으로 연장되는 수평 도체들, 예컨대 트레이스(trace)들, 빔 리드(beam lead)들 등, 칩의 표면에 대해 수직 방향으로 연장되는 비아(via)들과 같은 수직 도체들, 및 칩의 표면에 대해 수평 방향 및 수직 방향 둘 모두로 연장되는 와이어 본드(wire bond)들을 포함할 수 있다.
종래의 마이크로전자 패키지들은 메모리 저장 어레이 기능을 주로 제공하도록 구성되는 마이크로전자 요소, 즉 임의의 다른 기능보다 메모리 저장 어레이 기능을 제공하기 위해 더 많은 수의 능동 장치를 구현하는 마이크로전자 요소를 포함할 수 있다. 마이크로전자 요소는 DRAM 칩, 또는 그러한 반도체 칩들의 전기적으로 상호접속되는 적층된 조립체일 수 있거나 이를 포함할 수 있다.
위의 설명을 고려할 때, 특히 패키지들이 실장되고 서로 전기적으로 상호접속될 수 있는 회로 패널들 또는 다른 마이크로전자 구성요소들에서, 회로 패널들 또는 다른 마이크로전자 구성요소들의 설계에 있어서의 소정의 개선들이, 그들의 기능적 유연성 또는 전기적 성능을 개선하기 위해 이루어질 수 있다.
마이크로전자 조립체는, 각각이 제1, 제2, 제3 및 제4 접속 영역들을 순차적으로 통과하는 복수의 신호 도체를 포함하는 어드레스 버스, 및 제1 및 제2 마이크로전자 패키지들을 포함할 수 있다. 제1 마이크로전자 패키지는 제1 및 제2 마이크로전자 요소들을 포함할 수 있고, 제2 마이크로전자 패키지는 제3 및 제4 마이크로전자 요소들을 포함할 수 있다. 각각의 마이크로전자 요소는 각자의 접속 영역을 통해 어드레스 버스에 전기적으로 결합될 수 있다. 제1 접속 영역과 제2 접속 영역 사이의 전기적 특성은 제2 접속 영역과 제3 접속 영역 사이의 전기적 특성의 동일한 허용오차 안에 있을 수 있다.
특정 실시예에서, 전기적 특성은 전기 트레이스 길이일 수 있다. 일례에서, 전기적 특성은 전기적 전파 지연일 수 있다. 예시적인 실시예에서, 전기적 특성은 신호 도체들의 특성 임피던스일 수 있다. 특정 예에서, 전기적 특성은 각자의 접속 영역과 접속된 마이크로전자 요소로부터 어드레스 버스에 인가되는 전기 부하에 있어서의 차이일 수 있다.
마이크로전자 조립체는, 각각이 제1, 제2, 제3 및 제4 접속 영역들을 순차적으로 통과하는 복수의 신호 도체를 포함하는 어드레스 버스, 및 제1 및 제2 마이크로전자 패키지들을 포함할 수 있다. 제1 마이크로전자 패키지는 제1 및 제2 마이크로전자 요소들을 포함할 수 있고, 제2 마이크로전자 패키지는 제3 및 제4 마이크로전자 요소들을 포함할 수 있다. 각각의 마이크로전자 요소는 각자의 접속 영역을 통해 어드레스 버스에 전기적으로 결합될 수 있다.
일 실시예에서, 마이크로전자 조립체는 어드레스 버스에 전기적으로 결합된 제어기 요소를 또한 포함할 수 있다. 제어기 요소는 어드레스 버스 상에서 송신하기 위한 어드레스 신호들의 생성을 제어하도록 구성될 수 있다. 특정 예에서, 제1, 제2, 제3 및 제4 마이크로전자 요소들 각각은 제1, 제2, 제3 및 제4 마이크로전자 요소들 중 임의의 다른 것과 실질적으로 동일한 부하를 어드레스 버스에 인가하도록 구성될 수 있다. 예시적인 실시예에서, 제1 접속 영역과 제2 접속 영역 사이의 신호 도체들의 특성 임피던스들, 및 제2 접속 영역과 제3 접속 영역 사이의 신호 도체들의 특성 임피던스들은 동일한 허용오차 안에 있을 수 있다.
일례에서, 제2, 제3 및 제4 접속 영역들 각각은 각자의 제1, 제2 및 제3 접속 영역들로부터의 각자의 제1, 제2 및 제3 상대 지연들에서 어드레스 버스로부터 어드레스 신호들을 수신하도록 구성될 수 있다. 제1, 제2 및 제3 상대 지연들 사이의 임의의 차이는 동일한 허용오차 안에 있을 수 있다. 특정 실시예에서, 제2, 제3 및 제4 접속 영역들 각각은 각자의 제1, 제2 및 제3 접속 영역들로부터의 각자의 제1, 제2 및 제3 상대 전기 길이들을 가질 수 있다. 제1, 제2 및 제3 상대 전기 길이들 사이의 임의의 차이는 동일한 허용오차 안에 있을 수 있다.
일 실시예에서, 각각의 마이크로전자 요소는 각자의 접속 영역에서만 어드레스 버스에 전기적으로 결합될 수 있다. 특정 예에서, 각각의 마이크로전자 패키지는 기판을 가질 수 있고, 각각의 마이크로전자 패키지 내의 각각의 마이크로전자 요소의 전방 표면은 그곳에서 요소 접점들을 가질 수 있고, 제1 및 제3 마이크로전자 요소들의 전방 표면은 각자의 기판의 표면과 대면할 수 있다. 제2 및 제4 마이크로전자 요소들의 전방 표면은 각각 제1 및 제3 마이크로전자 요소들의 후방 표면 위를 적어도 부분적으로 덮을 수 있다. 예시적인 실시예에서, 각각의 마이크로전자 패키지는 상부에 기판 접점들을 가진 표면을 갖는 기판을 가질 수 있다.
각각의 마이크로전자 패키지 내의 각각의 마이크로전자 요소의 전방 표면은 표면으로부터 멀어지는 쪽을 향할 수 있고, 전방 표면 위로 연장되는 전기 전도성 구조체를 통해 기판 접점들과 결합된 요소 접점들을 그곳에서 가질 수 있다. 마이크로전자 요소들의 전방 표면들은 표면에 평행한 단일 평면 내에 배열될 수 있다. 일례에서, 각각의 마이크로전자 패키지는 기판을 가질 수 있다. 각각의 마이크로전자 패키지 내의 각각의 마이크로전자 요소의 전방 표면은 그곳에서 요소 접점들을 가질 수 있고, 각자의 마이크로전자 패키지의 기판의 표면에 평행한 단일 평면 내에 배열될 수 있다. 각각의 마이크로전자 요소의 요소 접점들은 각자의 마이크로전자 패키지의 기판의 표면에서 전도성 요소들에 대면하여 연결될 수 있다.
특정 실시예에서, 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 가질 수 있다. 일 실시예에서, 각각의 마이크로전자 요소는 임의의 다른 기능보다 메모리 저장 어레이 기능을 제공하기 위해 더 많은 수의 능동 장치를 구현할 수 있다. 특정 예에서, 어드레스 버스는 제1 및 제2 마이크로전자 패키지들 내의 회로에 의해 사용가능한 모든 어드레스 신호들을 운반하도록 구성될 수 있다. 예시적인 실시예에서, 어드레스 버스는 각각의 마이크로전자 패키지로 전송되는 모든 명령 신호들을 운반하도록 구성될 수 있으며, 이때 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 및 열 어드레스 스트로브 신호들이다. 일례에서, 어드레스 버스는 기록 인에이블, 행 어드레스 스트로브, 및 열 어드레스 스트로브 신호들을 운반하도록 구성될 수 있다.
특정 실시예에서, 어드레스 버스는 각각의 마이크로전자 패키지로 전송되는 모든 명령 신호들을 운반하도록 구성될 수 있으며, 이때 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 열 어드레스 스트로브, 활성화, 및 패리티 신호들이다. 일 실시예에서, 어드레스 버스는 기록 인에이블, 행 어드레스 스트로브, 열 어드레스 스트로브, 활성화, 및 패리티 신호들을 운반하도록 구성될 수 있다. 특정 예에서, 마이크로전자 조립체는 어드레스 버스를 포함하는 회로 패널을 또한 포함할 수 있다. 제1 및 제2 마이크로전자 패키지들은 회로 패널의 동일한 표면의 각자의 제1 및 제2 영역들 위를 덮을 수 있다.
예시적인 실시예에서, 시스템은 전술한 마이크로전자 조립체, 및 마이크로전자 조립체에 전기적으로 접속된 하나 이상의 다른 전자 구성요소를 포함할 수 있다. 일례에서, 시스템은 하우징을 또한 포함할 수 있다. 마이크로전자 조립체 및 하나 이상의 다른 전자 구성요소는 하우징과 조립될 수 있다.
마이크로전자 조립체는 상부에 어드레스 버스를 갖는 지지체를 포함하는 회로 패널을 포함할 수 있으며, 어드레스 버스는 어드레스 신호들을 송신하기 위한 복수의 신호 도체를 포함하고, 회로 패널은 지지체의 표면에서 전도성 패널 접점들을 갖고, 패널 접점들은 신호 도체들에 전기적으로 결합되고, 패널 접점들의 제1, 제2, 제3 및 제4 세트들을 포함한다. 마이크로전자 조립체는 지지체의 표면의 각자의 상이한 제1 및 제2 영역들에서 패널 접점들에 각각 연결되는 제1 및 제2 마이크로전자 패키지들을 또한 포함할 수 있다.
제1 패키지는 어드레스 신호들을 수신하기 위해 제1 패키지의 패키징 구조체를 통해 패널 접점들의 각자의 제1 및 제2 세트들에 전기적으로 결합된 제1 및 제2 마이크로전자 요소들을 포함할 수 있다. 제2 패키지는 어드레스 신호들을 수신하기 위해 제2 마이크로전자 패키지의 패키징 구조체를 통해 패널 접점들의 각자의 제3 및 제4 세트들에 전기적으로 결합된 제3 및 제4 마이크로전자 요소들을 포함할 수 있다. 패널 접점들의 제1, 제2 및 제3 세트들의 기하학적 중심들은 각각 패널 접점들의 제2, 제3 및 제4 세트들의 기하학적 중심들로부터의 제1, 제2 및 제3 상대 이격 거리(relative separation distance)들을 가질 수 있다. 제1, 제2 및 제3 상대 이격 거리들은 실질적으로 동일할 수 있다.
일 실시예에서, 제1 및 제2 마이크로전자 요소들은 제1 패키지의 단자들의 각자의 제1 및 제2 세트들을 통해 패널 접점들의 각자의 제1 및 제2 세트들에 전기적으로 결합될 수 있고, 제3 및 제4 마이크로전자 요소들은 제2 마이크로전자 패키지의 단자들의 각자의 제3 및 제4 세트들을 통해 패널 접점들의 각자의 제3 및 제4 세트들에 전기적으로 결합될 수 있다. 단자들의 제1 및 제2 세트들은 제1 패키지의 서로 반대편에 있는 각자의 제1 및 제2 주변 영역들 내에 배치될 수 있고, 단자들의 제3 및 제4 세트들은 제2 패키지의 서로 반대편에 있는 각자의 제3 및 제4 주변 영역들 내에 배치될 수 있다.
특정 예에서, 각각의 주변 영역은 지지체의 표면을 향하는 각자의 패키지의 표면의 폭의 주변 1/3을 점유할 수 있다. 예시적인 실시예에서, 단자들은 제1 및 제2 마이크로전자 패키지들 내의 회로에 의해 사용가능한 어드레스 신호들 모두를 운반하도록 구성될 수 있다. 일례에서, 단자들의 세트들 각각은 동일한 어드레스 신호들 모두를 운반하도록 구성될 수 있다. 특정 실시예에서, 제1 및 제2 세트들 중의 단자들 중 대응하는 단자들의 신호 할당들은 제1 세트와 제2 세트 사이의 이론적 축에 관하여 대칭일 수 있다. 일 실시예에서, 제1 및 제2 세트들 중의 단자들 중 대응하는 단자들의 신호 할당들은 제1 세트와 제2 세트 사이의 이론적 축에 관하여 대칭이 아닐 수 있다.
시스템은 복수의 신호 도체를 포함하는 어드레스 버스를 상부에 갖는 지지체, 및 신호 도체들에 전기적으로 결합된, 지지체의 표면에 있는 전도성 접점들의 제1, 제2, 제3 및 제4 세트들을 포함할 수 있다. 접점들의 세트들의 기하학적 중심들은 공통의 이론적 축을 따라 서로 동일하게 이격될 수 있다. 시스템은 제1 및 제2 마이크로전자 요소들을 포함하는 마이크로전자 패키지를 또한 포함할 수 있다. 접점들의 세트들 중 적어도 제1 세트는 제1 마이크로전자 요소에 전기적으로 결합될 수 있다. 접점들의 세트들 중 적어도 제2 세트는 제2 마이크로전자 요소에 결합될 수 있다.
일 실시예에서, 제1 마이크로전자 요소는 접점들의 제1 세트에만 결합된 어드레스 입력들을 가질 수 있고, 제2 마이크로전자 요소는 접점들의 제2 세트에만 결합된 어드레스 입력들을 가질 수 있다. 특정 예에서, 각각의 마이크로전자 요소는 임의의 다른 기능보다 메모리 저장 어레이 기능을 제공하기 위해 더 많은 수의 능동 장치를 구현할 수 있다. 예시적인 실시예에서, 접점들의 세트들 각각은 마이크로전자 패키지들 내의 회로에 의해 사용가능한 어드레스 정보 및 마이크로전자 패키지들로 전송되는 명령 신호들을 운반하도록 구성될 수 있다. 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 및 열 어드레스 스트로브 신호들을 포함할 수 있다.
도 1a는 본 발명의 실시예에 따른 마이크로전자 패키지 및 회로 패널을 포함하는 마이크로전자 조립체의 단면도.
도 1b는 도 1a에 도시된 마이크로전자 패키지의 개략 평면도.
도 1c는 도 1a에 도시된 마이크로전자 요소들 중 하나의 개략 평면도.
도 1d는 도 1a에 도시된 마이크로전자 패키지 내의 어드레스 신호들을 위한 전기 접속부들의 개략도.
도 2는 도 1a에 도시된 마이크로전자 패키지를 포함하는 마이크로전자 조립체 내의 어드레스 신호들을 위한 전기 접속부들의 개략도.
도 3a는 본 발명의 다른 실시예에 따른 마이크로전자 패키지 및 회로 패널을 포함하는 마이크로전자 조립체의 단면도.
도 3b는 도 3a에 도시된 마이크로전자 패키지의 하나의 잠재적 개략 평면도.
도 3c는 도 1a에 도시된 마이크로전자 패키지 내의 어드레스 신호들을 위한 전기 접속부들의 개략도.
도 3d는 도 3a에 도시된 마이크로전자 패키지의 다른 잠재적 개략 평면도.
도 3e 내지 도 3h는 도 3a에 도시된 마이크로전자 패키지의 마이크로전자 요소들의 대안적인 구성들의 단면도들.
도 3i는 도 3a에 도시된 마이크로전자 패키지의 다른 잠재적 개략 평면도.
도 4a는 도 3a에 도시된 마이크로전자 패키지를 포함하는 마이크로전자 조립체 내의 어드레스 신호들을 위한 전기 접속부들의 개략도.
도 4b는 도 4b에 도시된 마이크로전자 조립체의 회로 패널의 일부분의 단면도.
도 5는 본 발명의 일 실시예에 따른 시스템의 개략도.
도 1a 및 도 1b는 특정 타입의 마이크로전자 패키지(10)를 예시한다. 도 1a 및 도 1b에 나타난 바와 같이, 마이크로전자 패키지(10)는 패키징 구조체, 예를 들어 유전체 요소 또는 기판(20), 예컨대 유전체 재료, 예컨대 산화물, 질화물 또는 이들의 조합, 에폭시, 폴리이미드, 열경화성 재료 또는 열가소성 재료, 또는 다른 중합체 재료, 또는 FR-4 또는 BT 수지 구조체일 수 있거나, 예를 들어 테이프-자동화 본딩("TAB")에서 이용되는 테이프의 일부분일 수 있는, 에폭시-유리와 같은 복합 재료와 같은, 그러나 이에 제한되지 않는, 유기 또는 무기 유전체 재료를 포함하거나 그것으로 본질적으로 이루어지는 지지 요소를 포함할 수 있다. 유전체 요소(20)는 서로 반대로 향하고 있는 제1 및 제2 표면들(21, 22)을 갖는다.
일부 경우들에서, 유전체 요소(20)는 기판의 평면에서(기판의 제1 표면(21)에 평행한 방향으로) 낮은 열팽창 계수("CTE"), 즉 섭씨 1도당 12 ppm(parts per million)(이하, "ppm/℃") 미만의 CTE를 갖는 재료, 예컨대 반도체 재료, 예를 들어 규소, 또는 유전체 재료, 예컨대 세라믹 재료 또는 이산화규소, 예컨대 유리로 본질적으로 이루어질 수 있다. 대안적으로, 기판(20)은 중합체 재료, 예컨대 폴리이미드, 에폭시, 열가소성, 열경화성 플라스틱, 또는 다른 적합한 중합체 재료로 본질적으로 이루어질 수 있는, 또는 복합 중합체-무기 재료, 예컨대 특히 BT 수지(비스말레이미드 트라이아진)의 유리 강화 구조체 또는 에폭시-유리, 예컨대 FR-4를 포함하거나 그것으로 본질적으로 이루어지는 시트-유사 기판을 포함할 수 있다. 일례에서, 그러한 기판(20)은 유전체 요소의 평면에서, 즉 그의 표면을 따른 방향으로 30 ppm/℃ 미만의 CTE를 갖는 재료로 본질적으로 이루어질 수 있다.
도 1a 및 도 1b에서, 유전체 요소(20)의 제1 표면(21)에 평행한 방향들은 본 명세서에서 "수평" 또는 "측"방향들로 지칭되는 반면, 제1 표면에 수직인 방향들은 본 명세서에서 상향 또는 하향 방향들로 지칭되고 또한 본 명세서에서 "수직" 방향들로 지칭된다. 본 명세서에서 지칭되는 방향들은 지칭되는 구조체들의 좌표계(frame of reference) 내에 있다. 따라서, 이러한 방향들은 중력 좌표계에서 수직 "위" 또는 "아래" 방향들에 대해 임의의 배향으로 놓일 수 있다.
하나의 특징부가 다른 특징부보다 "표면 위로" 더 큰 높이에 배치된다는 기재는, 하나의 특징부가 다른 특징부보다 표면으로부터 멀어지는 동일한 직교 방향으로 더 큰 거리에 있다는 것을 의미한다. 반대로, 하나의 특징부가 다른 특징부보다 "표면 위로" 더 작은 높이에 배치된다는 기재는, 하나의 특징부가 다른 특징부보다 표면으로부터 멀어지는 동일한 직교 방향으로 더 작은 거리에 있다는 것을 의미한다.
제1 및 제2 개구들(26a, 26b)은 유전체 요소(20)의 제1 및 제2 표면들(21, 22) 사이에서 연장될 수 있다. 도 1a에서 볼 수 있는 바와 같이, 유전체 요소(20)는 관통 연장되는 2개의 개구(26a, 26b)를 가질 수 있다. 개구들(26a, 26b)의 최장 치수들은 제1 및 제2 평행 축들(29a, 29b)(집합적으로, 축들(29))을 한정할 수 있다. 제1 및 제2 평행 축들(29a, 29b)은 축들(29a, 29b) 사이에 위치되는 유전체 요소(20)의 제2 표면(22)의 중앙 영역(23)을 한정할 수 있다. 제2 표면의 제1 주변 영역(28a)이 축(29a)과 유전체 요소의 주변 에지(27a) 사이에 배치된다. 제2 표면의 제2 주변 영역(28b)이 축(29b)과 주변 에지(27a) 반대편에 있는 유전체 요소의 주변 에지(27b) 사이에 배치된다. 이하, 단자가 기판의 개구와 기판 또는 패키지의 주어진 특징부, 예컨대 그의 주변 에지 사이에 배치된다는 기재는, 단자가 개구의 축과 주어진 특징부 사이에 배치된다는 것을 의미할 것이다.
유전체 요소(20)는 유전체 요소(20)의 제2 표면(22)에서 복수의 단자(25), 예컨대 전도성 패드, 랜드(land) 또는 전도성 포스트(post)를 가질 수 있다. 구성요소, 예컨대 인터포저(interposer), 마이크로전자 요소, 회로 패널, 기판 등에 관하여 본 개시에서 사용되는 바와 같이, 전기 전도성 요소가 구성요소의 표면"에" 있다는 기재는, 구성요소가 임의의 다른 요소와 조립되지 않은 때, 전기 전도성 요소가 구성요소 외부로부터 구성요소의 표면을 향해 구성요소의 표면에 수직인 방향으로 이동하는 이론상의 점과의 접촉에 이용가능하다는 것을 나타낸다. 따라서, 기판의 표면에 있는 단자 또는 다른 전도성 요소는 그러한 표면으로부터 돌출될 수 있거나; 그러한 표면과 동일 평면 상에 있을 수 있거나; 기판 내의 구멍 또는 함몰부(depression) 내에 그러한 표면에 대해 리세스되어 있을 수 있다.
단자들(25)은 회로 패널(60), 예컨대 특히 인쇄 와이어링 보드, 연성 회로 패널, 소켓, 다른 마이크로전자 조립체 또는 패키지, 인터포저 또는 수동 구성요소 조립체의 접점들과 같은 외부 구성요소의 대응하는 전기 전도성 요소들과의 마이크로전자 패키지(10)의 접속을 위한 종단점들로서 기능할 수 있다. 일례에서, 그러한 회로 패널은 마더보드 또는 DIMM 모듈 보드일 수 있다. 특정 예에서, 회로 패널(60)은 30 ppm/℃ 미만의 CTE를 갖는 요소를 포함할 수 있다. 일 실시예에서, 그러한 요소는 반도체, 유리, 세라믹 또는 액정 중합체 재료로 본질적으로 이루어질 수 있다.
일례에서, 유전체 요소(20)의 제2 표면(22)의 중앙 영역(23) 내에 배치되는 단자들(25a)은 어드레스 신호들을 운반하도록 구성될 수 있다. 이러한 단자들은 본 명세서에서 "제1 단자들"로 지칭된다. 제1 단자들(25a)은 어드레스 정보를 운반하도록 구성된 단자들을 포함한다. 예를 들어, 마이크로전자 요소들(30a, 30b)이 DRAM 반도체 칩들이거나 이들을 포함할 때, 제1 단자들(25a)의 각각의 그룹은 패키지 내의 마이크로전자 요소 내의 메모리 저장 어레이의 모든 이용가능한 어드레싱가능 메모리 위치들 중에서 어드레싱가능 메모리 위치를 결정하기 위해, 패키지 내의 회로, 예컨대 행 어드레스 및 열 어드레스 디코더들, 및 마이크로전자 요소들(30) 중 하나 이상의 뱅크 선택 회로에 의해 사용가능한, 마이크로전자 패키지(10)로 전송되는 충분한 어드레스 정보를 운반하도록 구성될 수 있다. 특정 실시예에서, 제1 단자들(25a)은 그러한 메모리 저장 어레이 내의 어드레싱가능 메모리 위치를 결정하기 위해 마이크로전자 패키지(10) 내의 그러한 회로에 의해 사용되는 모든 어드레스 정보를 운반하도록 구성될 수 있다.
일례에서, 제1 단자들(25a)은 마이크로전자 요소의 명령-어드레스 버스의 신호들의 그룹 각각; 즉 마이크로전자 패키지로 전송되는 명령 신호들, 어드레스 신호들, 뱅크 어드레스 신호들 및 클럭 신호들을 운반하도록 구성될 수 있으며, 여기서 명령 신호들은 기록 인에이블, 행 어드레스 스트로브 및 열 어드레스 스트로브 신호들을 포함하고, 클럭 신호들은 어드레스 신호들을 샘플링하는 데 사용되는 클럭들이다. 클럭 신호들이 다양한 타입의 것일 수 있지만, 일 실시예에서, 이러한 단자들에 의해 운반되는 클럭 신호들은 차동 또는 참 및 보수 클럭 신호들로서 수신되는 차동 클럭 신호들의 하나 이상의 쌍일 수 있다.
마이크로전자 요소들(30a, 30b)이 DDR3 타입 칩들을 포함하는 특정 예에서, 마이크로전자 요소들로 전송되는 명령 신호들은 기록 인에이블("WE"), 행 어드레스 스트로브("RAS") 및 열 어드레스 스트로브("CAS") 신호들을 포함할 수 있다. 마이크로전자 요소들(30a, 30b)이 DDR4 타입 칩들을 포함하는 일례에서, 마이크로전자 요소들로 전송되는 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 열 어드레스 스트로브, 활성화(ACT) 및 패리티("PAR") 신호들을 포함할 수 있다. 전술한 명령 신호들을 수신하도록 구성되는 DDR3 또는 DDR4 칩들을 포함하는 패키지들 내의 그러한 접점들 및/또는 단자들은 본 명세서에 설명되는 실시예들 중 임의의 것에 포함될 수 있다.
도 1b에 추가로 나타난 바와 같이, 제1 단자들(25a)에 더하여, 제2 단자들(25b)의 그룹들이 제2 표면의 제1 주변 영역(28a)에 그리고 제2 주변 영역(28b)에 각각 배치될 수 있다. 일례에서, 제2 단자들(25b)은 데이터 스트로브 신호들, 또는 다른 신호들 또는 기준 전위들, 예컨대 칩 선택, 리셋, 전원 전압들, 예컨대 Vdd, Vddq, 및 접지, 예컨대 Vss 및 Vssq 중 하나 이상을 운반하도록 구성될 수 있다. 제2 단자들(25b)은 데이터 신호들 및 또한 데이터 마스크들 및 종단 저항기들에 대한 병렬 종단들을 턴온 또는 턴오프하는 데 사용되는 "온 다이 터미네이션"(on die termination, ODT) 신호들을 운반하도록 할당된 단자들을 포함할 수 있다.
전형적으로, 제2 단자들은 각각의 DRAM 마이크로전자 요소 내의 적어도 메인 메모리 저장 어레이의 랜덤 액세스 어드레싱가능 위치들로의 데이터의 기록 및 그들로부터의 데이터의 판독을 위해 모든 양방향 데이터 신호들을 운반하도록 구성된다. 그러나, 일부 경우들에서, 제2 단자들 중 일부는 메모리 저장 어레이로의 데이터의 기록을 위해 마이크로전자 요소에 입력할 단방향 데이터 신호들을 운반할 수 있고, 제1 단자들 중 일부는 메모리 저장 어레이로부터 판독된 데이터에 기초하여 마이크로전자 요소로부터 출력된 단방향 데이터 신호들을 운반할 수 있다.
마이크로전자 패키지(10)는 외부 구성요소와의 접속을 위해 단자들(25)에 부착되는 연결 요소들(11)을 포함할 수 있다. 연결 요소들(11)은 예를 들어 솔더(solder), 주석, 인듐, 공융 조성물 또는 이들의 조합과 같은 본드 금속, 또는 전기 전도성 페이스트, 전기 전도성 접착제 또는 전기 전도성 매트릭스 재료와 같은 다른 연결 재료, 또는 임의의 또는 모든 그러한 본드 금속들 또는 전기 전도성 재료들의 조합의 매스(mass)들일 수 있다. 특정 실시예에서, 단자들(25)과 외부 구성요소(예컨대, 회로 패널(60))의 접점들 사이의 연결부들은 공히 소유된 미국 특허 출원 제13/155,719호 및 제13/158,797호에 기술된 바와 같은 전기 전도성 매트릭스 재료를 포함할 수 있으며, 이 미국 특허 출원들의 개시 내용은 이에 의해 본 명세서에 참고로 포함된다. 특정 실시예에서, 연결부들은 유사한 구조를 가질 수 있거나, 본 명세서에 기술되는 방식으로 형성될 수 있다.
마이크로전자 패키지(10)는 유전체 요소(20)의 제1 표면(21)을 향하는 전방 면(31)을 각각 갖는 복수의 마이크로전자 요소(30)를 포함할 수 있다. 마이크로전자 요소들(30)이 도 1a 및 다른 도면들에서 축들(29)에 평행한 방향으로 서로 오프셋된 것으로 도시되지만, 이것이 필요하지는 않다. 마이크로전자 요소들(30)의 그러한 오프셋은 도면들에서 마이크로전자 요소들의 서로에 대한 중첩 위치의 개선된 명료함을 위해 도시된다. 특정 실시예에서, 마이크로전자 요소들(30) 각각의 주변 에지들(34a)은 제1 공통 평면 내에 놓일 수 있으며, 마이크로전자 요소들 각각의 주변 에지들(34a) 반대편의 주변 에지들(34b)은 제2 공통 평면 내에 놓일 수 있다.
일례에서, 마이크로전자 요소들(30)은 각각 동적 랜덤 액세스 메모리("DRAM") 저장 어레이와 같은 메모리 저장 요소를 포함할 수 있거나, 그것은 주로 DRAM 저장 어레이(예컨대, DRAM 집적 회로 칩)로서 기능하도록 구성된다. 본 명세서에서 사용되는 바와 같이, "메모리 저장 요소"는, 예컨대 전기 인터페이스를 통한 데이터의 전송을 위해, 데이터를 저장하고 그로부터 검색하는 데 사용가능한 회로와 함께, 어레이로 배열되는 다수의 메모리 셀을 지칭한다. 일례에서, 마이크로전자 요소들(30) 각각은 메모리 저장 어레이 기능을 가질 수 있다. 특정 실시예에서, 각각의 마이크로전자 요소(30)는 임의의 다른 기능보다 메모리 저장 어레이 기능을 제공하기 위해 더 많은 수의 능동 장치를 구현할 수 있다.
도 1c에 추가로 나타난 바와 같이, 각각의 마이크로전자 요소(30)는 그의 전방 표면(31)에서 노출되는 복수의 전기 전도성 요소 접점(35)을 가질 수 있다. 각각의 마이크로전자 요소(30)의 접점들(35)은 전방 면의 영역의 중앙 부분을 점유하는 전방 면(31)의 중앙 영역(37) 내에 배치되는 하나(도 5c) 또는 둘 이상(도시되지 않음)의 열(36)로 배열될 수 있다. 마이크로전자 요소의 면(예컨대, 전방 면, 후방 면)에 관하여 본 명세서에서 사용되는 바와 같이, "중앙 영역"은 에지들(32a, 32b)에 직교하는 방향에 있어서 마이크로전자 요소(30)의 서로 반대편에 있는 주변 에지들(32a, 32b) 사이의 거리(38)의 중간 1/3(41c)을 점유하는, 영역(37)과 같은, 영역을 의미한다.
중앙 영역(37)은 주변 영역들(43a, 43b) 사이에 배치되며, 이러한 주변 영역들 각각은 중앙 영역(37)과 각자의 주변 에지(32a 또는 32b) 사이에 놓이고, 각각의 주변 영역은 또한 서로 반대편에 있는 주변 에지들(32a, 32b) 사이의 거리(38)의 각자의 1/3(41a 또는 41b)을 커버하는 영역을 점유한다. 도 1c에 도시된 특정 예에서, 각각의 마이크로전자 요소(30)의 접점들(35)이 마이크로전자 요소의 중앙 영역(37) 내에 배열될 때, 접점들은 마이크로전자 요소를 양분하는 축(39)을 따라 배열될 수 있다. 도 1a에 도시된 바와 같이, 각각의 마이크로전자 요소(30)의 접점들(35)은 개구들(26) 중 적어도 하나와 정렬될 수 있다. 일례에서, 마이크로전자 요소(30a)의 접점들은 개구들(26) 중 하나와만 정렬될 수 있고, 마이크로전자 요소(30b)의 접점들은 개구들(26) 중 다른 하나와만 정렬될 수 있다.
마이크로전자 패키지(10) 내의 마이크로전자 요소들(30)은 (마이크로전자 요소들(30)과 같은) 반도체 칩들이 그들의 접점들(35)을 통해 송신 및 수신하는 시그널링의 타입을 지정하는 여러 상이한 표준들, 예컨대 JEDEC의 표준들 중 하나에 따라 구성될 수 있다.
따라서, 일례에서, 마이크로전자 요소들(30) 각각은 DDRx 타입의 것일 수 있는데, 즉 JEDEC 더블 데이터 레이트 DRAM 표준들(DDR3, DDR4) 중 하나, 또는 그들의 후속 표준들 중 하나 이상(집합적으로, "DDRx")에 따라 구성될 수 있다. 각각의 DDRx 타입 마이크로전자 요소는 그의 접점들에 결합되는 명령 및 어드레스 정보를 (예컨대, 클럭 사이클의 상승 에지에서) 클럭 사이클당 한 번과 같은 제1 샘플링 레이트로 샘플링하도록 구성될 수 있다. 특정 예들에서, DDRx 타입 마이크로전자 요소들은 양방향 데이터 신호들을 송신 및 수신하는 데 사용되는 4개, 8개 또는 16개의 접점을 가질 수 있으며, 각각의 그러한 양방향 신호는 "DQ" 신호로 지칭된다. 대안적으로, 패키지의 제1 단자들은 패키지에 입력되는 데이터 신호들 또는 "D" 신호들 및 패키지로부터 출력되는 데이터 신호들 "Q"와 같은 단방향 데이터 신호들을 운반하도록 구성될 수 있거나, 양방향 및 단방향 데이터 신호들의 조합을 운반하도록 구성될 수 있다.
다른 예에서, 마이크로전자 요소들(30) 각각은 LPDDRx 타입의 것일 수 있는데, 즉 JEDEC 저전력 더블 데이터 레이트 DRAM 표준들(LPDDR3) 중 하나 또는 그의 후속 표준들 중 하나 이상(집합적으로, "LPDDRx")에 따라 구성될 수 있다. DQ 신호들을 운반하도록 할당되는 32개의 접점을 갖는 LPDDRx 타입 DRAM 칩들이 이용가능하다. 다른 차이들도 존재한다. LPDDRx 타입 DRAM 칩 상의 각각의 접점(35)은 2개의 상이한 신호를 인터리빙 방식(interleaved fashion)으로 동시에 운반하는 데 사용될 수 있다. 예를 들어, 그러한 DRAM 칩 상의 각각의 접점(35)은 클럭 사이클의 상승 에지에서 샘플링되는 하나의 신호를 운반하도록 할당될 수 있으며, 또한 클럭 사이클의 하강 에지에서 샘플링되는 다른 신호를 운반하도록 할당될 수 있다.
따라서, LPDDRx 타입 칩들에서, 각각의 마이크로전자 요소(30a, 30b)는 그의 접점들에 입력되는 명령 및 어드레스 정보를 (예컨대, 클럭 사이클의 상승 에지 및 하강 에지 둘 모두에서) 클럭 사이클당 두 번과 같은 제2 샘플링 레이트로 샘플링하도록 구성될 수 있다. 따라서, 어드레스 정보 또는 명령-어드레스 버스 정보를 운반하는 LPDDRx DRAM 칩 상의 접점들의 수가 또한 감소될 수 있다. LPDDRx 타입 칩들의 특정 예에서, 각각의 마이크로전자 요소(30a, 30b)의 접점들(35) 중 하나 이상은 클럭 사이클의 하나의 에지에서 어드레스 정보를 그리고 클럭 사이클의 다른 에지에서 명령 정보를 운반하도록 구성될 수 있으며, 따라서 단일 접점이 명령 및 어드레스 정보를 교번하여 수신하는 데 사용될 수 있다. 명령 및 어드레스 정보를 교번하여 수신하도록 구성되는 그러한 접점들 및/또는 단자들은 본 명세서에 설명되는 실시예들 중 임의의 것에 포함될 수 있다.
접점들(35)과 단자들(25) 사이의 전기 접속부들은 리드들, 예컨대 와이어 본드들(40), 또는 리드들의 적어도 부분들이 개구들(26) 중 적어도 하나와 정렬되는 다른 가능한 구조체를 포함할 수 있다. 예를 들어, 도 1a에 나타난 바와 같이, 전기 접속부들 중 적어도 일부는, 유전체 요소(20) 내의 개구(26)의 에지를 넘어 연장되고, 하나의 단부에서 마이크로전자 요소의 접점(35)에 그리고 다른 단부에서 유전체 요소(20)의 전도성 요소(24)에 연결되는 와이어 본드(40)를 포함할 수 있다. 일 실시예에서, 유전체 요소와 마이크로전자 요소의 접점들 사이의 전기 접속부들 중 적어도 일부는 리드 본드들, 즉 유전체 요소 상의 다른 전도성 요소들과 일체이고, 유전체 요소(20)의 제1 및 제2 표면들(21, 22) 중 하나 또는 둘 모두를 따라 측방향으로 연장되고, 마이크로전자 요소들 중 하나 이상의 접점들에 본딩되는 리드들을 통해 이루어질 수 있으며, 이때 각각의 리드는 개구들(26) 중 적어도 하나와 정렬되는 부분을 갖는다.
도 1a 내지 도 1d의 실시예에서, 패키지의 제1 단자들(25a)을 통과하는 적어도 일부 신호들은 마이크로전자 요소들(30) 중 적어도 2개에 공통일 수 있다. 이러한 신호들은 단자들(25)로부터 마이크로전자 요소들(30)의 대응하는 접점들(35)로 유전체 요소의 제1 및 제2 표면들(21, 22)에 평행한 방향들로 유전체 요소(20) 상에서 또는 그 내에서 연장되는 전도성 트레이스들과 같은 접속부들을 통해 라우팅될 수 있다. 예를 들어, 유전체 요소(20)의 제2 표면(22)의 중앙 영역(23) 내에 배치되는 제1 단자(25a)는 전도성 트레이스, 전도성 요소(24), 예컨대 본드 패드, 및 전도성 요소(24) 및 접점(35)에 연결되는 와이어 본드(40)를 통해 각각의 마이크로전자 요소(30)의 전도성 접점(35)과 전기적으로 결합될 수 있다.
도 1a를 다시 참조하면, 제2 마이크로전자 요소(30b)의 전방 표면(31)과 유전체 요소(20)의 제1 표면(21)의 일부분 사이에 스페이서(14)가 위치될 수 있다. 그러한 스페이서(14)는 예를 들어 이산화규소와 같은 유전체 재료, 규소와 같은 반도체 재료로부터 제조될 수 있으며, 접착제의 하나 이상의 층(13, 15)을 포함할 수 있다. 일 실시예에서, 스페이서(14)는 제1 마이크로전자 요소(30a)의, 그의 전방 표면(31)과 후방 표면(33) 사이의 두께(T2)와 실질적으로 동일한, 유전체 요소(20)의 제1 표면(21)에 실질적으로 수직인 수직 방향(V)에서의 두께(T1)를 가질 수 있다. 게다가, 하나 이상의 접착제 층(13, 15)은 제1 마이크로전자 요소(30a)와 유전체 요소(20) 사이에, 제1 마이크로전자 요소와 제2 마이크로전자 요소(30a, 30b) 사이에, 제2 마이크로전자 요소(30b)와 스페이서(14) 사이에, 그리고 스페이서(14)와 유전체 요소(20) 사이에 위치될 수 있다.
마이크로전자 패키지(10)는, 선택적으로 마이크로전자 요소들(30)의 후방 표면들(33)을 덮거나, 부분적으로 덮거나, 덮이지 않은 상태로 둘 수 있는 봉지재(encapsulant)(50)를 또한 포함할 수 있다. 예를 들어, 도 1a에 도시된 마이크로전자 패키지(10)에서, 봉지재는 마이크로전자 요소들(30)의 후방 표면들(33) 상으로 유동되거나, 스텐실링되거나(stenciled), 스크리닝되거나(screened), 분배될 수 있다. 마이크로전자 패키지(10)는, 선택적으로 와이어 본드들(40) 및 유전체 요소(20)의 전도성 요소들(24)을 덮을 수 있는 봉지재(도시되지 않음)를 추가로 포함할 수 있다. 그러한 봉지재는 또한 선택적으로 개구들(26) 내로 연장될 수 있고, 그것은 마이크로전자 요소들(30)의 접점들(35)을 덮을 수 있다.
도 1d에서 볼 수 있는 바와 같이, 마이크로전자 패키지(10)의 메모리 어레이들(U0, U1) 각각은 마이크로전자 패키지 상의 제1 단자들(25a)의 세트에 대한 공유 전기 접속부(2)를 가질 수 있다.
도 2를 참조하면, 본 발명의 태양에 따르면, 마이크로전자 조립체(1)는 클램셀 배열로 회로 패널(60)과 조립된 제1 및 제2 마이크로전자 패키지들(10a, 10b)을 포함할 수 있다. 구체적으로, 도 2에 나타난 바와 같이, 패키지들(10a, 10b)은 회로 패널(60)의 제1 및 제2 표면들(61, 62)에서 각자의 패널 접점들에 서로 반대편에 있도록 실장될 수 있으며, 따라서 제1 패키지(10a)는 제2 패키지(10b)와 동일하거나 실질적으로 동일한 회로 패널의 면적을 점유한다.
마이크로전자 조립체(1)의 마이크로전자 패키지들(10) 각각은 전술된 바와 같은 제1 및 제2 마이크로전자 요소들(30)을 포함하는 유사한 구조를 가질 수 있다. 도 2에서 볼 수 있는 바와 같이, 마이크로전자 패키지들(10) 내의 마이크로전자 요소들(30)의 메모리 어레이들(U0 내지 U39) 각각은 회로 패널(60) 상의 어드레스 버스 또는 명령/어드레스 버스(3)의 접속 영역(70)에 대한 공유 전기 접속부(2)를 가질 수 있다.
도 3a 및 도 3b는 도 1a 및 도 1b의 마이크로전자 패키지(10)의 변형인 마이크로전자 패키지(110)를 예시한다. 마이크로전자 패키지(110)의 각각의 특징부 또는 요소는, 이하에서 달리 설명되는 것을 제외하고는, 마이크로전자 패키지(10)의 대응하는 특징부 또는 요소와 동일할 수 있다.
도 3a 및 도 3b에 나타난 바와 같이, 마이크로전자 패키지(110)는 패키징 구조체, 예를 들어 유전체 요소 또는 기판(120)을 포함할 수 있다. 유전체 요소(120)는 서로 반대로 향하고 있는 제1 및 제2 표면들(121, 122)을 갖는다. 개구들(126a, 126b)의 최장 치수들은 제1 및 제2 평행 축들(129a, 129b)을 한정할 수 있다. 제1 및 제2 평행 축들(129a, 129b)은 축들(129a, 129b) 사이에 위치되는 유전체 요소(120)의 제2 표면(122)의 중앙 영역(123)을 한정할 수 있다. 제2 표면(122)은 축(129a)과 유전체 요소(120)의 주변 에지(127a) 사이의 제1 주변 영역(128a), 및 축(129b)과 유전체 요소의 주변 에지(127b) 사이의 제2 주변 영역(128b)을 갖는다.
마이크로전자 패키지(110)는 외부 구성요소와의 접속을 위해 단자들(125)에 부착되는 연결 요소들(111)을 포함할 수 있다. 마이크로전자 패키지(110)는 유전체 요소(120)의 제1 표면(121)을 향하는 전방 면(131)을 각각 갖는 복수의 마이크로전자 요소(130)를 포함할 수 있다. 도 3a에 추가로 나타난 바와 같이, 각각의 마이크로전자 요소(130)는 그의 전방 표면(131)에서 노출되는 복수의 전기 전도성 요소 접점(135)을 가질 수 있다. 접점들(135)과 단자들(125) 사이의 전기 접속부들은 리드들, 예컨대 와이어 본드들(140), 또는 리드들의 적어도 부분들이 개구들(126) 중 적어도 하나와 정렬되는 다른 가능한 구조체를 포함할 수 있다.
도 3b에 추가로 나타난 바와 같이, 제1 단자들(125a)의 제1 및 제2 그룹들(115a, 115b)은 제2 표면의 제1 주변 영역(128a)에 그리고 제2 주변 영역(128b)에 각각 배치될 수 있다. 제1 단자들(25a)과 마찬가지로, 제1 단자들(125a)은 어드레스 신호들 및 어드레스 정보를 운반하도록 구성된 단자들을 포함한다.
특정 실시예에서, 제1 단자들(125a)의 제1 그룹(115a)은 제1 마이크로전자 요소(130a) 내의 어드레싱가능 메모리 위치를 결정하기 위해 마이크로전자 패키지(10) 내의 회로에 의해 사용되는 모든 어드레스 정보를 운반하도록 구성될 수 있고, 제1 단자들(125b)의 제2 그룹(115b)은 제2 마이크로전자 요소(130b) 내의 어드레싱가능 메모리 위치를 결정하기 위해 마이크로전자 패키지(10) 내의 회로에 의해 사용되는 모든 어드레스 정보를 운반하도록 구성될 수 있다. 일례에서, 제1 단자들(125a)의 각각의 그룹(115a, 115b)은 대응하는 제1 및 제2 마이크로전자 요소(130a, 130b)의 명령-어드레스 버스의 신호들의 그룹 각각, 즉 마이크로전자 패키지로 전송되는 명령 신호들, 어드레스 신호들, 뱅크 어드레스 신호들 및 클럭 신호들을 운반하도록 구성될 수 있다.
일례에서, 제1 주변 영역(128a) 내에 배치된 제1 단자들(125a)의 제1 그룹(115a)은 제2 주변 영역(128b) 내에 배치된 제1 단자들의 제2 그룹(115b)의 신호 할당들과 이론적 축(101)에 관하여 대칭인 신호 할당들을 가질 수 있다. 이론적 축(101)은 개구들 각각의 종축에 평행하게 연장되며, 각자의 개구들의 근접 에지들 사이에 배치된다. 특정 실시예에서, 제1 주변 영역(128a) 내에 배치된 제1 단자들(125a)의 제1 그룹(115a)은 제2 주변 영역(128b) 내에 배치된 제1 단자들의 제2 그룹(115b)의 신호 할당들과 이론적 축(101)에 관하여 대칭이 아닌 신호 할당들을 가질 수 있다.
전형적으로, 이론적 축은 각자의 개구들의 근접 에지들 사이의 중간 거리에 또는 그 부근에 배치된다. 어드레스 정보를 운반하기 위한 단자들의 신호 할당들과 관련하여 본 명세서에서 사용되는 바와 같은 "대칭"은, 이론적 축의 제1 측에 있는 단자의 신호 할당이 제1 측에 있는 단자와는 축에 관하여 대칭인 위치에 축의 반대측에 있는 다른 단자의 것과 동일한 이름 및 수치 가중치를 갖는다는 것을 의미한다. 주어진 단자에 할당되는 어드레스 정보의 "수치 가중치"는 어드레스 정보에 의해 지정되는 어드레스의 장소들 내의 그 어드레스 정보의 장소를 지칭한다. 예를 들어, 어드레스는 20개의 어드레스 비트(A0. A19)에 의해 지정될 수 있다. 각각의 비트는 2^19(2의 19 제곱)를 나타내는 19의 수치 가중치를 갖는 최고순위 어드레스 정보 비트 A19로부터, 어드레스의 1의 장소인 2^0(2의 0 제곱)을 나타내는 0의 수치 가중치를 갖는 최저순위 어드레스 정보 비트 A0까지의 수치 가중치를 갖는다.
특정 실시예에서, 마이크로전자 패키지(110)의 제1 단자들(125a)의 제1 및 제2 그룹들(115a, 115b)은 이론적 축(101)에 관하여 모듈로-X 대칭을 갖도록 구성될 수 있다. 모듈로-X 대칭을 갖는 어드레스 및/또는 데이터 단자들의 그룹들을 갖는 마이크로전자 패키지들이 미국 특허 제8,441,111호 및 제9,123,555호에 도시 및 설명되어 있으며, 이들 미국 특허는 이에 의해 전체적으로 본 명세서에 참고로 포함된다.
마이크로전자 패키지(110)의 일례에서, 이론적 축(101)의 제1 측에 있는 제1 단자들(125a)의 제1 그룹(115a)은 제1 마이크로전자 요소(130a)와만 전기적으로 결합될 수 있고, 이론적 축의 제2 측에 있는 제1 단자들의 제2 그룹(115b)은 제2 마이크로전자 요소(130b)와만 전기적으로 결합될 수 있다. 특정 예에서, 제1 단자들(125a)의 제1 그룹(115a)은 마이크로전자 패키지(110) 내의 메모리 액세스의 제1 랭크 또는 제1 채널과 전기적으로 결합될 수 있고, 제1 단자들의 제2 그룹(115b)은 마이크로전자 패키지 내의 메모리 액세스의 제2 랭크 또는 제2 채널과 전기적으로 결합될 수 있다.
일례에서, 유전체 요소(120)의 제2 표면(122)의 중앙 영역(123) 내에 배치된 제2 단자들(125b)은 데이터 스트로브 신호들, 또는 다른 신호들 또는 기준 전위들, 예컨대 칩 선택, 리셋, 전원 전압들, 예컨대 Vdd, Vddq 및 접지, 예컨대 Vss 및 Vssq 중 하나 이상을 운반하도록 구성될 수 있다. 제2 단자들(125b)은 데이터 신호들 및 또한 데이터 마스크들 및 종단 저항기들에 대한 병렬 종단들을 턴온 또는 턴오프하는 데 사용되는 "온 다이 터미네이션"(ODT) 신호들을 운반하도록 할당된 단자들을 포함할 수 있다.
도 3b의 실시예에서, 패키지의 제2 단자들(125b)을 통과하는 적어도 일부 신호들은 마이크로전자 요소들(130) 중 적어도 2개에 공통일 수 있다. 예를 들어, 유전체 요소(120)의 제2 표면(122)의 중앙 영역(123) 내에 배치되는 제2 단자(125a)는 전도성 트레이스, 전도성 요소(124), 예컨대 본드 패드, 및 전도성 요소(124) 및 접점(135)에 연결되는 와이어 본드(140)를 통해 각각의 마이크로전자 요소(130)의 전도성 접점(135)과 전기적으로 결합될 수 있다.
도 3b의 특정 예에서, 제1 및 제2 마이크로전자 요소들(130a, 130b)의 메모리 저장 어레이들은 2개의 비교적 넓은 메모리 랭크에 대한 액세스를 제공하도록 집합적으로 기능할 수 있다. 예를 들어, 단일 패키지(110)는, 패키지(110) 상의 32개의 제2 단자(125b)가 제1 마이크로전자 요소(130a)의 32개의 DQ 접점과 결합될 수 있고, 32개의 양방향 데이터 신호(DQ0. DQ31)를 운반하도록 할당될 수 있고, 또한 제2 마이크로전자 요소(130b)의 32개의 DQ 접점과 결합될 수 있는 32 비트 메모리 액세스의 2개의 랭크를 제공할 수 있다.
전술한 마이크로전자 패키지(110)의 단자 구성에 대한 대안에서, 도 3d는 제2 단자들의 2개의 그룹(225, 227)을 갖는 마이크로전자 패키지(210)를 도시하며, 이때 이들의 각각의 그룹은 마이크로전자 패키지(210)에 포함된 마이크로전자 요소들(230a, 230b) 중 하나 이상의 16개의 DQ 접점에 전기적으로 결합된 16개의 DQ 단자를 포함한다.
도 3d의 특정 예에서, 제1 및 제2 마이크로전자 요소들(130a, 130b)의 메모리 저장 어레이들이 단일의 비교적 넓은 메모리 랭크에 대한 액세스를 제공하도록 집합적으로 기능할 수 있다. 예컨대, 단일 패키지(110)는, 제1 마이크로전자 요소(130a)의 16개의 DQ 접점이 16개의 양방향 데이터 신호(DQ0. DQ15)를 운반하도록 할당되는 패키지 상의 DQ 단자들(125b)의 제1 그룹(123)에 결합되고, 제2 마이크로전자 요소(130b)의 16개의 DQ 접점이 16개의 다른 양방향 데이터 신호(DQ0. DQ15)를 운반하도록 할당되는 패키지 상의 DQ 단자들(25a)의 제2의 상이한 그룹(127)에 결합되는 32 비트 메모리 액세스의 단일 랭크를 제공할 수 있다. 이 경우, 32 비트 단일 랭크 메모리 액세스를 지원하기 위해 32개의 DQ 단자 상에서 32개의 양방향 데이터 신호가 동시에 전송된다. 구체적으로, 32개의 양방향 데이터 신호가 상기 32개의 DQ 단자를 통해 상기 제1 및 제2 마이크로전자 요소들에 의해 동시에, 즉 동일한 클럭 사이클 상에서 수신되며, 32개의 양방향 데이터 신호가 상기 32개의 DQ 단자를 통해 상기 제1 및 제2 마이크로전자 요소들에 의해 동시에, 동일한 클럭 사이클 상에서 출력된다.
도 3c에서 볼 수 있는 바와 같이, 마이크로전자 패키지(110) 또는 마이크로전자 패키지(210)의 메모리 어레이들(U0, U1) 각각은 마이크로전자 패키지 상의 제1 단자들(125a 또는 225a)의 그의 각자의 그룹(115a, 115b 또는 215a, 215b)에 대한 독립적인 전기 접속부(102a, 102b)를 가질 수 있다.
도 1a 및 도 3a에는 마이크로전자 요소들(30, 130)이 패키지 기판의 제1 표면을 향하는 그들의 전방 면들을 갖는 기판의 접점들에 와이어 본딩되는 것으로 도시되지만, 이것이 필요하지는 않다. 예를 들어, 도 3e를 참조하면, 마이크로전자 패키지(310)는 전술한 마이크로전자 패키지들(10, 110, 210)의 변형이다. 마이크로전자 패키지(310)는 그의 전방 면(331)에서 요소 접점들(335)을 각각 갖는 2개의 마이크로전자 요소(330a, 330b)를 가지며, 이때 전방 면들은 기판(320)의 제1 표면(321)으로부터 멀어지는 쪽을 향한다. 마이크로전자 요소들(330)은 각각 기판의 제1 표면(321)에서 요소 접점들(335)과 기판 접점들(324) 사이에서 전방 면(331) 위로 연장되는 와이어 본드들(340)과 같은 전기 전도성 구조체에 의해 기판(320)의 전도성 요소들과 전기적으로 접속된다. 기판 접점들(324)은 기판(320)의 제2 표면(322)에서 단자들(325)과 전기적으로 접속된다. 도 3e에 도시된 바와 같이, 마이크로전자 요소들(330)의 전방 면들(331)은 기판(320)의 제1 표면(321)에 평행한 단일 평면(P1) 내에 배열될 수 있다.
도 3f를 참조하면, 마이크로전자 패키지(410)는 전술한 마이크로전자 패키지들(10, 110, 210, 310)의 다른 변형이다. 마이크로전자 패키지(410)는 그의 전방 면(431)에서 요소 접점들(435)을 각각 갖는 2개의 마이크로전자 요소(430a, 430b)를 가지며, 이때 전방 면들은 기판(420)의 제1 표면(421) 쪽을 향한다. 마이크로전자 요소들(430)의 요소 접점들(435)은 그들 사이에서 연장되는 전도성 연결 재료(412)에 의해 기판(420)의 제1 표면(421)에서 기판 접점들(424)에 대면하여 연결된다. 기판 접점들(424)은 기판(420)의 제2 표면(422)에서 단자들(425)과 전기적으로 접속된다. 도 3f에 도시된 바와 같이, 마이크로전자 요소들(430)의 전방 면들(431)은 기판(420)의 제1 표면(421)에 평행한 단일 평면(P2) 내에 배열될 수 있다.
도 3g를 참조하면, 마이크로전자 패키지(610)는 전술한 마이크로전자 패키지들(10, 110, 210, 310, 410)의 다른 변형이다. 마이크로전자 패키지(610)는 그의 전방 면(631)에서 요소 접점들(635)을 각각 갖는 2개의 적층된 마이크로전자 요소(630a, 630b)를 가지며, 이때 전방 면들은 기판(620)의 제1 표면(621)으로부터 멀어지는 쪽을 향한다. 마이크로전자 요소들(630)의 요소 접점들(635)은 그들 사이에서 연장되는 전기 전도성 구조체, 예컨대 필름-오버-와이어 본드들(612)에 의해 기판(620)의 제1 표면(621)에서 기판 접점들(627)에 전기적으로 결합될 수 있다. 기판 접점들(626)은 기판(620)의 제2 표면(622)에서 단자들(625)과 전기적으로 접속될 수 있다.
도 3g에 도시된 바와 같이, 마이크로전자 요소들(630a, 630b)의 요소 접점들(635)은 2개의 인접한 평행한 열로 배치될 수 있고, 요소 접점들은 각자의 마이크로전자 요소의 전방 면(631)의 중앙 영역(637) 내에 배치될 수 있다. 도 1c를 참조하여 전술한 바와 같이, 마이크로전자 요소들(630)의 전방 면(631)의 중앙 영역은 에지들에 직교하는 방향에 있어서 마이크로전자 요소의 서로 반대편에 있는 주변 에지들(632) 사이의 거리의 중간 1/3을 점유할 수 있다.
도 3h를 참조하면, 마이크로전자 패키지(710)는 전술한 마이크로전자 패키지들(10, 110, 210, 310, 410, 610)의 다른 변형이다. 마이크로전자 패키지(710)는 그의 전방 면(731)에서 요소 접점들(735)을 각각 갖는 2개의 적층된 마이크로전자 요소(730a, 730b)를 가지며, 이때 전방 면들은 기판(720)의 제1 표면(721)으로부터 멀어지는 쪽을 향한다. 마이크로전자 요소들(730a, 730b)의 요소 접점들(735)은 2개의 인접한 평행한 열로 배치될 수 있고, 요소 접점들은 각자의 마이크로전자 요소의 전방 면(731)의 중앙 영역(737) 내에 배치될 수 있다. 요소 접점들(735)은 재분배 층(736b)의 전도성 요소들(736a)에 의해 전방 면(731)의 주변 에지들(732)에 인접한 재분배 접점들(739)로 라우팅될 수 있다.
마이크로전자 요소들(730a, 730b)의 재분배 접점들(739)은 2개의 평행한 열로 배치될 수 있고, 재분배 접점들은 각자의 마이크로전자 요소의 전방 면(731)의 주변 영역들(738) 내에 배치될 수 있다. 마이크로전자 요소들(730)의 전방 면(731)의 주변 영역들(738)은 각각 에지들에 직교하는 방향에 있어서 마이크로전자 요소의 서로 반대편에 있는 주변 에지들(732) 사이의 거리의 주변 1/3을 점유할 수 있다. 재분배 접점들(739)은 그들 사이에서 연장되는 전기 전도성 구조체, 예를 들어 와이어 본드들(712)에 의해 기판(720)의 제1 표면(721)에서 기판 접점들(727)에 전기적으로 결합될 수 있다. 기판 접점들(727)은 기판(720)의 제2 표면(722)에서 단자들(725)과 전기적으로 접속될 수 있다.
전술한 마이크로전자 패키지들(110, 210)의 단자 구성에 대한 대안에서, 도 3i는 도 3a 및 도 3e 내지 도 3h에 도시된 다양한 패키지들에 적용할 수 있는 볼 맵(ball map)을 갖는 마이크로전자 패키지(810)를 도시한다. 마이크로전자 패키지(810)는 기판(820)의 제1 표면(821) 상의 단자들(825)의 예시적인 볼아웃 맵(ballout map)을 가지며, 여기서 단자들(A0 내지 A17)은 제1 단자들(825a)일 수 있는 어드레스 단자들이고, 단자들(DQ0 내지 DQ3)은 제2 단자들(825b)일 수 있는 데이터 단자들이다. 볼아웃 맵 상의 다른 단자들(825)은 도 3i에 도시된 바와 같을 수 있다. 일례에서, 마이크로전자 패키지(810) 내의 마이크로전자 요소들(830a, 830b)은 JEDEC 더블 데이터 레이트 DRAM 표준 DDR4 중 하나에 따라 구성될 수 있다.
도 3a 내지 도 3d의 실시예의 다른 변형에서, 도 3a의 마이크로전자 요소들(130a, 130b)은 도 3e 및 도 3f의 마이크로전자 요소들(330, 430)의 나란한 배열과 유사하게 서로 인접하게 배치될 수 있으며, 이때 전방 면들은 기판(120)의 제1 표면(121) 쪽을 향하고, 기판의 제1 표면에 평행한 단일 평면 내에 배열된다. 그러나, 이 변형에서는, 도 3a 내지 도 3d의 실시예와 유사하게, 마이크로전자 요소들(130a, 130b) 각각은 기판(120)을 관통하여 연장되는 개구들(126a, 126b)과 정렬된 리드들(예를 들어, 와이어 본드들(140))에 의해 기판 접점들(124)에 전기적으로 접속될 수 있다.
도 3a 내지 도 3i의 실시예들의 또 다른 변형에서, 기판은 생략될 수 있고, 따라서 마이크로전자 패키지(110, 210, 310, 또는 410)는 마이크로전자 요소들 중 하나 또는 둘 모두의 전방 면(131, 331 또는 431) 위를 덮는 전기 전도성 재분배 층을 포함하는 패키징 구조체를 갖는 마이크로전자 요소들(130, 230, 330, 또는 430)의 형태일 수 있다. 재분배 층은 패키지의 유전체 층을 관통하여 마이크로전자 요소들의 요소 접점들(135, 335, 또는 435)까지 연장되는 전기 전도성 금속화 비아들을 갖는다. 재분배 층은 단자들(125, 225, 325 또는 425) 및 단자들과 전기적으로 접속된 트레이스들을 포함할 수 있으며, 따라서 단자들은 예컨대 금속화 비아들을 통해 또는 금속화 비아들 및 전기 전도성 트레이스들을 통해 요소 접점들과 전기적으로 접속된다. 이 경우, 패키지는 "상부에 재분배 층을 갖는 웨이퍼 레벨 패키지"로 지칭될 수 있다. 추가 변형에서, 전술한 바와 같은 상부에 재분배 층을 갖는 그러한 마이크로전자 패키지는 마이크로전자 요소들의 하나 이상의 에지를 넘어 측방향으로 연장되는 유전체 층의 영역들 상에 배치된 단자들(125, 225, 335 또는 435)의 하나 이상의 열을 가질 수 있다. 이 경우, 패키지(1410)는 "상부에 재분배 층을 갖는 팬아웃 웨이퍼 레벨 패키지"로 지칭될 수 있다.
도 4a를 참조하면, 본 발명의 태양에 따르면, 마이크로전자 조립체(100)는 도 4a에 도시된 바와 같은 클램셀 배열로 또는 다른 배열들로(예를 들어, 회로 패널(160)의 제1 표면(161) 상에서만) 회로 패널(160)과 조립될 수 있는 복수의 마이크로전자 패키지(110)를 가질 수 있다. 도시된 예에서, 마이크로전자 패키지들(110)은 복수의 메모리 저장 어레이(U0 내지 U39)를 가질 수 있으며, 이때 각각의 마이크로전자 패키지는 제1 단자들(125a)의 대응하는 그룹(115a 또는 115b)을 통해 각각 독립적으로 액세스가능한 2개의 메모리 저장 어레이를 갖는다.
마이크로전자 조립체(100)는 각각이 제1, 제2, 제3 및 제4 접속 영역들(171, 172, 173, 174)과 같은 회로 패널(160)의 접속 영역들을 순차적으로 통과하는 복수의 신호 도체를 포함할 수 있는 어드레스 버스 또는 명령-어드레스 버스(103)를 포함할 수 있다. 버스(103)는 회로 패널(160)의 일부분일 수 있는 지지체 내에서 또는 그것 상에서 연장될 수 있다. 버스(103)는 어드레스 신호들 또는 어드레스 및 명령 신호들을 송신하기 위한 복수의 신호 도체를 포함할 수 있다. 회로 패널(160)은 지지체의 표면에서 전도성 패널 접점들(165)을, 예컨대 회로 패널의 제1 표면(161)에서 전도성 패널 접점들(165a)을 그리고 회로 패널의 제2 표면(162)에서 전도성 패널 접점들(165b)을 가질 수 있다.
일례에서, 어드레스 버스(103)는 마이크로전자 패키지(130) 내의 회로에 의해 사용가능한 모든 어드레스 신호들을 운반하도록 구성될 수 있다. 특정 예(예를 들어, DDR3 칩들)에서, 어드레스 버스(103)는 마이크로전자 패키지들(130) 각각으로 전송되는 모든 명령 신호들을 운반하도록 구성될 수 있으며, 이때 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 및 열 어드레스 스트로브 신호들이다. 일 실시예(예를 들어, DDR4 칩들)에서, 마이크로전자 패키지들(130) 각각으로 전송되는 모든 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 열 어드레스 스트로브, 활성화, 및 패리티 신호들일 수 있다. 마이크로전자 패키지들(130) 각각의 제1 단자들(125a)은 각자의 마이크로전자 패키지 내의 회로에 의해 사용가능한 모든 어드레스 신호들을 운반하도록 구성될 수 있다.
도 4a에 나타난 바와 같이, 패키지들(110a, 110b)은 회로 패널(160)의 제1 및 제2 표면들(161, 162)에서 각자의 패널 접점들에 서로 반대편에 있도록 실장될 수 있으며, 따라서 제1 패키지(110a)는 패키지(110b)와 동일하거나 실질적으로 동일한 회로 패널의 면적을 점유한다. 마이크로전자 패키지들 각각은 전술된 바와 같은 제1 및 제2 마이크로전자 요소들(130a, 130b)을 포함하는 유사한 구조를 가질 수 있다.
회로 패널(160), 예컨대 인쇄 회로 보드, 모듈 카드 등에서, 명령-어드레스 버스의 이러한 전술된 신호들: 즉 명령 신호들, 어드레스 신호들, 뱅크 어드레스 신호들 및 클럭 신호들은 병렬로 그에 접속되는 다수의 마이크로전자 패키지(110)로, 특히 클램셀 구성으로 회로 패널의 서로 반대편에 있는 표면들에 실장된 제1 및 제2 마이크로전자 패키지(110a, 110b)로 버싱될(bussed) 수 있다.
회로 패널(160)은 각자의 제1 및 제2 표면들(161, 162)에서 노출되는 복수의 전기 전도성 제1 및 제2 패널 접점(165a, 165b)(집합적으로, 패널 접점들(165))을 가질 수 있다. 마이크로전자 패키지들(110)은 예를 들어 단자들(125)과 패널 접점들 사이에서 연장될 수 있는 연결 요소들(111)에 의해 패널 접점들(165)에 실장될 수 있다.
일 실시예에서, 각자의 마이크로전자 패키지들(110)의 제1 단자들(125a)은 기능적으로 그리고 기계적으로 매칭되며, 따라서 제1 단자들의 제1 및 제2 그룹들(115a, 115b) 각각은 동일한 기능을 갖는 각자의 마이크로전자 패키지(110)의 유전체 요소(120)의 제2 표면(122)에서 제1 단자들(125a)의 동일한 패턴을 가질 수 있지만, 각각의 마이크로전자 패키지(110)의 길이, 폭 및 높이의 특정 치수들은 다른 마이크로전자 패키지들의 것들과 상이할 수 있다.
일례에서, 각각의 마이크로전자 패키지(130)의 제1 단자들(125a)의 세트들 또는 그룹들(115a, 115b) 각각은 동일한 어드레스 신호들 모두를 운반하도록 구성될 수 있다. 도 4b에서 볼 수 있는 바와 같이, 특정 실시예에서, 각각의 마이크로전자 패키지(130)의 제1 단자들(125a)의 세트들 또는 그룹들(115a, 115b) 각각은 각자의 기판(120)의 제2 표면(122)의 서로 반대편에 있는 각자의 제1 및 제2 주변 영역(128a, 128b) 내에 배치될 수 있다. 일 실시예에서, 각각의 주변 영역(128a, 128b)은 회로 패널(160)의 제1 표면(161)을 향하는 각자의 마이크로전자 패키지(130)의 제2 표면의 폭의 주변 1/3을 점유할 수 있다. 그러나, 주변 영역들(128a, 128b)의 폭들은 동일하거나 상이할 수 있으며, 각각의 주변 영역은 중앙 영역(123)과 동일하거나 상이한 폭을 가질 수 있다.
마이크로전자 조립체(100)는 어드레스 버스 또는 명령-어드레스 버스(103)에 전기적으로 결합된 제어기 패키지(104)를 추가로 포함할 수 있다. 제어기 패키지(104)는 버스(103) 상에서 송신하기 위한 어드레스 신호들의 생성을 제어하도록 구성된 제어기 요소를 포함할 수 있다. 일례에서, 제1 및 제2 마이크로전자 패키지들(110)은 지지체 또는 회로 패널(160)의 동일한 표면의 각자의 제1 및 제2 영역들 위를 덮을 수 있고, 제어기 패키지(104)는 회로 패널의 제3 영역 위를 덮을 수 있다. 그러한 제어기 패키지(104)는 마이크로전자 조립체(100)의 실시예들에 포함될 수 있는데, 이 경우에 조립체는 레지스터를 갖는 DIMM이다. 다른 실시예들에서, 마이크로전자 조립체는 제어기 패키지(104)를 포함하지 않을 수 있는데, 이 경우에 조립체는 레지스터를 갖지 않는 DIMM, 예를 들어 UDIMM(unregistered DIMM)이다.
도 4b에 예시된 바와 같이, 어드레스 버스 또는 명령-어드레스 버스(103)에 의해 전송된 신호들은 복수의 마이크로전자 패키지(110)가 접속되는 회로 패널(160)과 같은 회로 패널 상의 접속 위치들 사이에서 하나 이상의 방향(D1)으로 라우팅될 수 있으며, 따라서 버스의 신호들은 상이한 시간들에 각각의 접속 영역(171, 172, 173, 174)에 도달한다.
하나 이상의 방향(D1)은 하나 이상의 마이크로전자 요소(130) 상의 복수의 접점(135)의 하나 이상의 열(136)이 연장되는 방향(D2)(도 1c)을 횡단하거나 그에 직교할 수 있다. 그러한 방식으로, 회로 패널(160) 상의(즉 그것 상의 또는 그것 내의) 명령-어드레스 버스(130)의 신호 도체들은 일부 경우들에서 회로 패널(160)에 접속된 또는 접속될 마이크로전자 패키지(110) 내의 마이크로전자 요소(130) 상의 접점들(135)의 하나 이상의 열(136)에 평행한 방향(D2)으로 서로 이격될 수 있다.
도 4b에 도시된 실시예에서, 마이크로전자 패키지들(110a, 110c)은 회로 패널(160)의 제1 표면(161)의 각자의 상이한 제1 및 제2 영역들(160a, 160b)에서 패널 접점들(165a)에 각각 연결되는 제1 및 제2 마이크로전자 패키지들일 수 있다. 제1 마이크로전자 패키지(110a)는 제1 및 제2 마이크로전자 요소들(130a, 130b)을 포함할 수 있으며, 제2 마이크로전자 패키지(110c)는 제3 및 제4 마이크로전자 요소들(130c, 130d)을 포함할 수 있다.
마이크로전자 패키지들(110a, 110c)의 제1 단자들(125a)은 패널 접점들(165a)의 제1, 제2, 제3 및 제4 세트들(166, 167, 168, 169)에 전기적으로 결합될 수 있다. 이어서, 패널 접점들(165a)의 제1, 제2, 제3 및 제4 세트들(166, 167, 168, 169)은 버스(103)의 신호 도체들에 전기적으로 결합될 수 있다. 일례(예를 들어, DDR3 칩들)에서, 패널 접점들(165a)의 세트들(166, 1167, 168, 169) 각각은 마이크로전자 패키지들(110) 내의 회로에 의해 사용가능한 어드레스 정보 및 마이크로전자 패키지들로 전송되는 명령 신호들을 운반하도록 구성될 수 있으며, 이때 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 및 열 어드레스 스트로브 신호들이다. 일 실시예(예를 들어, DDR4 칩들)에서, 마이크로전자 패키지들로 전송되는 명령 신호들은 기록 인에이블, 행 어드레스 스트로브, 열 어드레스 스트로브, 활성화, 및 패리티 신호들일 수 있다.
마이크로전자 요소들(130a, 130b, 130c, 130d) 각각은 어드레스 신호들 또는 어드레스 및 명령 신호들을 수신하기 위해 패널 접점들(165a)의 각자의 세트(166, 167, 168, 169)를 통해 그리고 각자의 마이크로전자 패키지의 패키징 구조체(예컨대, 제1 단자들(125a))를 통해 접속 영역들(171, 172, 173, 174) 각자에서 버스(103)의 신호 도체들에 전기적으로 결합될 수 있다.
도 4b에 도시된 실시예에서, 제1, 제2, 제3 및 제4 마이크로전자 요소들(130a, 130b, 130c, 130d) 각각은 제1, 제2, 제3 및 제4 접속 영역들(171, 172, 173, 174) 각자에서만 버스(103)에 전기적으로 결합될 수 있다. 특정 예에서, 제1 마이크로전자 패키지(110a)의 제1 마이크로전자 요소(130a)는 패널 접점들(165a)의 제1 세트(166)에만 결합된 어드레스 입력들을 가질 수 있고, 제1 마이크로전자 패키지(110a)의 제2 마이크로전자 요소(130b)는 패널 접점들(165a)의 제2 세트(167)에만 결합된 어드레스 입력들을 가질 수 있다.
도 4b에 도시된 예에서, 패널 접점들(165a)의 각자의 제1, 제2 및 제3 세트(166, 167, 168)의 기하학적 중심들(G1, G2, G3)은 각각 패널 접점들의 제2, 제3 및 제4 세트들(167, 168, 169)의 기하학적 중심들(G2, G3, G4)로부터의 제1, 제2 및 제3의 실질적으로 동일한 상대 이격 거리들(S1, S2, S3)을 갖는다. 일례에서, 제1, 제2 및 제3의 실질적으로 동일한 상대 이격 거리들(S1, S2, S3) 사이의 임의의 차이는 동일한 허용오차, 예를 들어 ±0.5 mm의 동일한 허용오차, 또는 특정 실시예에서 이격 거리들 중 어느 하나의 ±1%의 동일한 허용오차 안에 있을 수 있다.
일 실시예에서, 패널 접점들(165a)의 각자의 제1, 제2, 제3 및 제4 세트(166, 167, 168, 169)의 기하학적 중심들(G1, G2, G3, G4)은 회로 패널(160)의 제1 표면(161)에 평행하게 연장되는 공통의 이론적 축(170)을 따라 서로 동일하게 이격될 수 있다. 본 명세서에서 사용되는 바와 같이, 요소들이 공통의 이론적 축을 따라 서로에 대해 "동일하게 이격된다"는 기재는, 요소들 중 인접한 요소들 사이의 이격에 있어서의 실제 차이가 관련 분야의 기술자에게 알려진 통상적인 제조 허용오차 안에 있다는 것을 의미한다.
도 4a 및 도 4b의 실시예에서, 제1 접속 영역과 제2 접속 영역(171, 172) 사이의 전기적 특성은 제2 접속 영역과 제3 접속 영역(172, 173) 사이의 전기적 특성의 동일한 허용오차 안에 있을 수 있다. 전기적 특성은 예를 들어 전기 트레이스 길이, 전기 전파 지연, 신호 도체들의 특성 임피던스, 또는 각자의 접속 영역과 접속된 마이크로전자 요소로부터 어드레스 버스에 인가되는 전기 부하에 있어서의 차이일 수 있다.
일 실시예에서, 제1, 제2 및 제3 접속 영역들(171, 172, 173) 각각은 각자의 제2, 제3 및 제4 접속 영역들(172, 173, 174)로부터의 각자의 제1, 제2 및 제3 상대 전기 길이들(즉, 전기 트레이스 길이들)을 가질 수 있으며, 제1, 제2 및 제3 상대 전기 길이들 사이의 임의의 차이는 동일한 허용오차, 예를 들어 ±0.5 mm의 동일한 허용오차 또는 특정 실시예에서 상대 전기 길이들 중 어느 하나의 ±1%의 동일한 허용오차 안에 있을 수 있다. 특정 실시예에서, 제1 접속 영역과 제2 접속 영역(171, 172) 사이의 전기 트레이스 길이가 제2 접속 영역과 제3 접속 영역(172, 173) 사이의 전기 트레이스 길이의 동일한 허용오차 안에 있을 수 있다.
특정 실시예에서, 제2, 제3 및 제4 접속 영역들(172, 173, 174) 각각은 각자의 제1, 제2 및 제3 접속 영역들(171, 172, 173)로부터의 각자의 제1, 제2 및 제3 상대 지연(즉, 전기 전파 지연)에서 버스(103)로부터 어드레스 신호들을 수신하도록 구성될 수 있고, 제1, 제2 및 제3 상대 지연들 사이의 임의의 차이는 동일한 허용오차, 예를 들어 상대 지연들 중 어느 하나의 ±1%의 동일한 허용오차 안에 있을 수 있다. 특정 실시예에서, 제1 접속 영역과 제2 접속 영역(171, 172) 사이의 전기 전파 지연이 제2 접속 영역과 제3 접속 영역(172, 173) 사이의 전기 전파 지연의 동일한 허용오차 안에 있을 수 있다.
일례에서, 제1 접속 영역과 제2 접속 영역(171, 172) 사이의 버스(103)의 신호 도체들의 특성 임피던스, 및 제2 접속 영역과 제3 접속 영역(172, 173) 사이의 신호 도체들의 특성 임피던스가 동일한 허용오차, 예를 들어 ±5 옴의 동일한 허용오차 안에 있을 수 있다. 마찬가지로, 제1 접속 영역과 제2 접속 영역(171, 172) 사이의 버스(103)의 신호 도체들의 특성 임피던스, 제2 접속 영역과 제3 접속 영역(172, 173) 사이의 버스(103)의 신호 도체들의 특성 임피던스, 및 제3 접속 영역과 제4 접속 영역(173, 174) 사이의 신호 도체들의 특성 임피던스는 동일한 허용오차, 예를 들어 ±5 옴의 동일한 허용오차 안에 있을 수 있다.
일례에서, 제1, 제2, 제3 및 제4 마이크로전자 요소들(130a, 130b, 130c, 130d) 각각은 예컨대 ±5 옴의 허용오차 내에서 제1, 제2, 제3 및 제4 마이크로전자 요소들 중 임의의 다른 것과 실질적으로 동일한 부하(즉, 전기 부하)를 버스(103)에 인가하도록 구성될 수 있다. 특정 실시예에서, 제1 및 제2 접속 영역들(171, 172)을 통해 어드레스 버스(103)에 인가되는 전기 부하에 있어서의 차이는, 제2 및 제3 접속 영역들(172, 173)을 통해 어드레스 버스에 인가되는 전기 부하에 있어서의 차이의 동일한 허용오차 안에 있을 수 있다. 예를 들어, 어드레스 버스에 인가되는 전기 부하에 있어서의 차이의 동일한 허용오차는 ±5 옴의 허용오차 안에 있을 수 있다.
(마이크로전자 요소들 중 하나에만 각각 접속된 제1 단자들의 독립 그룹들(115a, 115b)을 통한) 어드레스 버스 또는 명령/어드레스 버스(103)에 대한 독립 전기 접속들을 각각 갖는 마이크로전자 요소들(130)을 포함하는 마이크로전자 패키지들(110)을 구비한 본 명세서에서 설명되는 마이크로전자 조립체(100)의 예들에서, 전기 부하들은 플라이-바이 버스(fly-by bus)(103)의 신호 도체들을 따라 더 균일하게 분배될 수 있다.
도 2의 마이크로전자 조립체(1)에 비해, 마이크로전자 조립체(100)의 구조는 버스(103)를 따른 인접한 접속 영역들 사이의 더 양호한 임피던스 매칭 및 버스를 따른 더 많은 대역폭 능력을 생성하여, 더 높은 주파수의 신호들을 처리할 수 있다. 본 발명자들은 사용 시에, 도 2의 마이크로전자 조립체(1)에 비해, 마이크로전자 조립체(100)의 구조가 상당히 더 낮은 반사를 생성하여서, 조립체가 더 양호하게 신호를 송신하면서 더 높은 대역폭에서 동작하게 할 수 있다는 것을 확인하였다.
도 4b에서 마이크로전자 요소들(130)은 모두가 공통 평면(P3) 내에서 연장되는 그들의 전방 면들(131)을 갖는 것으로 도시되지만, 이것이 필요하지는 않다. 특정 예에서, 마이크로전자 패키지들(110a, 110c) 각각은 도 1a, 도 3e, 도 3f 중 임의의 것에 도시된 바와 같이 구성된 마이크로전자 요소들(130) 또는 도시되지 않은 다른 구성들을 가질 수 있다. 예를 들어, 일 실시예에서, 각각의 마이크로전자 패키지 내의 각각의 마이크로전자 요소의 전방 표면은 그곳에서 요소 접점들을 가질 수 있고, 제1 및 제3 마이크로전자 요소들(130a, 130c)의 전방 표면은 각자의 기판(120)의 제1 표면(121)과 대면할 수 있고, 제2 및 제4 마이크로전자 요소들(130b, 130d)의 전방 표면들은 각각 제1 및 제3 마이크로전자 요소들의 후방 표면 위를 적어도 부분적으로 덮을 수 있다.
일 실시예에서, 접속 영역들(171, 172, 173, 174)은 모두가 단일 회로 패널 상에 배치될 필요는 없다. 예를 들어, 제1 패키지의 마이크로전자 요소들이 결합되는 접속 영역들(171, 172)은 제2 패키지에 결합된 접속 영역들(173, 174)이 배치된 회로 패널 이외의 회로 패널 상에 배치될 수 있다.
위의 도 1a 내지 도 4b를 참조하여 전술된 마이크로전자 패키지들, 회로 패널들, 및 마이크로전자 조립체들은 도 5에 도시된 시스템(500)과 같은 다양한 전자 시스템들의 구성에 이용될 수 있다. 예를 들어, 본 발명의 추가의 실시예에 따른 시스템(500)은, 다른 전자 구성요소들(508, 510, 511)과 함께, 전술된 바와 같은 패키지들, 회로 패널들, 및 조립체들과 같은 복수의 모듈 또는 구성요소(506)를 포함한다.
도시된 예시적인 시스템(500)에서, 시스템은 회로 패널, 마더보드, 또는 연성 인쇄 회로 보드와 같은 라이저 패널(riser panel)(502)을 포함할 수 있고, 회로 패널은 모듈들 또는 구성요소들(506, 508, 510)을 서로 상호접속시키는 다수의 도체(504)를 포함할 수 있으며, 도 5에는 이들 중 하나만이 도시된다. 그러한 회로 패널(502)은 신호들을 시스템(500) 내에 포함된 마이크로전자 패키지들 및/또는 마이크로전자 조립체들 각각으로 그리고 그로부터 전송할 수 있다. 그러나, 이는 단지 예시적인 것이며, 모듈들 또는 구성요소(506)들 사이의 전기 접속들을 이루기 위한 임의의 적합한 구조체가 사용될 수 있다.
특정 실시예에서, 시스템(500)은 반도체 칩(508)과 같은 프로세서를 또한 포함할 수 있으며, 따라서 각각의 모듈 또는 구성요소(506)가 클록 사이클에서 N개의 데이터 비트들을 병렬로 전송하도록 구성될 수 있고, 프로세서가 클록 사이클에서 M개의 데이터 비트들을 병렬로 전송하도록 구성될 수 있으며, 이때 M은 N 이상이다.
도 5에 도시된 예에서, 구성요소(508)는 반도체 칩이고, 구성요소(510)는 디스플레이 스크린이지만, 임의의 다른 구성요소가 시스템(500)에 사용될 수 있다. 물론, 도 5에는 예시의 명료함을 위해 2개의 추가 구성요소(508, 511)만이 도시되지만, 시스템(500)은 임의의 수의 그러한 구성요소들을 포함할 수 있다.
모듈들 또는 구성요소들(506) 및 구성요소들(508, 511)은 파선들로 개략적으로 도시된 공통 하우징(501) 내에 실장될 수 있으며, 원하는 회로를 형성하기 위해 필요에 따라 서로 전기적으로 상호접속될 수 있다. 하우징(501)은 예를 들어 휴대 전화 또는 개인 휴대 정보 단말기에서 사용가능한 타입의 휴대용 하우징으로서 도시되며, 스크린(510)은 하우징의 표면에서 노출될 수 있다. 구조체(506)가 이미징 칩과 같은 감광(light-sensitive) 요소를 포함하는 실시예들에서, 광을 구조체로 라우팅하기 위해 렌즈(511) 또는 다른 광학 장치가 또한 제공될 수 있다. 역시, 도 5에 도시된 단순화된 시스템은 단지 예시적인 것이며, 데스크톱 컴퓨터, 라우터 등과 같은 통상적으로 고정식 구조체로 여겨지는 시스템들을 비롯한 다른 시스템들이 위에서 논의된 구조체들을 사용하여 제조될 수 있다.
다양한 종속항 및 그것에 기재된 특징들은 최초 청구범위에 제시된 것과 상이한 방식으로 조합될 수 있음을 인식할 것이다. 개별 실시예들과 관련하여 기술된 특징들이 기술된 실시예들 중 다른 것들과 공유될 수 있음을 또한 인식할 것이다.
본 명세서의 발명이 특정 실시예들을 참조하여 기술되었지만, 이들 실시예는 단지 본 발명의 원리들 및 응용들을 예시하는 것에 불과하다는 것이 이해되어야 한다. 따라서, 많은 변경이 예시적인 실시예들에 대해 이루어질 수 있고 다른 배열들이 첨부된 청구범위에 의해 한정되는 바와 같은 본 발명의 사상 및 범주로부터 벗어남이 없이 안출될 수 있다는 것을 이해하여야 한다.

Claims (24)

  1. 마이크로전자 조립체로서,
    각각이 제1 접속 영역, 제2 접속 영역, 제3 접속 영역, 및 제4 접속 영역을 순차적으로 통과하는 복수의 신호 도체들을 포함하는 어드레스 버스; 및
    제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 - 상기 제1 마이크로전자 패키지는 제1 마이크로전자 요소 및 제2 마이크로전자 요소를 포함하고, 상기 제2 마이크로전자 패키지는 제3 마이크로전자 요소 및 제4 마이크로전자 요소를 포함하며, 각각의 마이크로전자 요소는 각자의 접속 영역을 통해 상기 어드레스 버스에 전기적으로 결합됨 -
    를 포함하며,
    상기 제1 접속 영역과 제2 접속 영역 사이의 전기적 특성은 상기 제2 접속 영역과 제3 접속 영역 사이의 전기적 특성의 동일한 허용오차(tolerance) 안에 있는, 마이크로전자 조립체.
  2. 제1항에 있어서, 상기 전기적 특성은 전기 트레이스 길이인, 마이크로전자 조립체.
  3. 제1항에 있어서, 상기 전기적 특성은 전기 전파 지연인, 마이크로전자 조립체.
  4. 제1항에 있어서, 상기 전기적 특성은 상기 신호 도체들의 특성 임피던스인, 마이크로전자 조립체.
  5. 제1항에 있어서, 상기 전기적 특성은 각자의 접속 영역과 접속된 상기 마이크로전자 요소로부터 상기 어드레스 버스에 인가되는 전기 부하에 있어서의 차이인, 마이크로전자 조립체.
  6. 제1항에 있어서, 각각의 마이크로전자 요소는 각자의 접속 영역에서만 상기 어드레스 버스에 전기적으로 결합되는, 마이크로전자 조립체.
  7. 제1항에 있어서, 상기 마이크로전자 조립체는 상기 어드레스 버스에 전기적으로 결합된 제어기 요소를 추가로 포함하며, 상기 제어기 요소는 상기 어드레스 버스 상에서 송신하기 위한 어드레스 신호들의 생성을 제어하도록 구성되는, 마이크로전자 조립체.
  8. 제1항에 있어서, 각각의 마이크로전자 패키지는 기판을 갖고, 각각의 마이크로전자 패키지 내의 각각의 마이크로전자 요소의 전방 표면은 상기 전방 표면에서 요소 접점들을 갖고, 상기 제1 마이크로전자 요소 및 제3 마이크로전자 요소의 전방 표면은 각자의 기판의 표면과 대면하고, 상기 제2 마이크로전자 요소 및 제4 마이크로전자 요소의 전방 표면들은 각각 상기 제1 마이크로전자 요소 및 제3 마이크로전자 요소의 후방 표면 위를 적어도 부분적으로 덮는, 마이크로전자 조립체.
  9. 제1항에 있어서, 각각의 마이크로전자 패키지는 상부에 기판 접점들을 가진 표면을 갖는 기판을 갖고, 각각의 마이크로전자 패키지 내의 각각의 마이크로전자 요소의 전방 표면은 상기 표면으로부터 멀어지는 쪽을 향하고, 상기 전방 표면 위로 연장되는 전기 전도성 구조체를 통해 상기 기판 접점들과 결합된 요소 접점들을 상기 전방 표면에서 가지며, 상기 마이크로전자 요소들의 전방 표면들은 상기 표면에 평행한 단일 평면 내에 배열되는, 마이크로전자 조립체.
  10. 제1항에 있어서, 각각의 마이크로전자 패키지는 기판을 갖고, 각각의 마이크로전자 패키지 내의 각각의 마이크로전자 요소의 전방 표면은 상기 전방 표면에서 요소 접점들을 갖고, 각자의 마이크로전자 패키지의 상기 기판의 표면에 평행한 단일 평면 내에 배열되며, 각각의 마이크로전자 요소의 상기 요소 접점들은 각자의 마이크로전자 패키지의 상기 기판의 표면에서 전도성 요소들에 대면하여 연결되는, 마이크로전자 조립체.
  11. 제1항에 있어서, 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 갖는, 마이크로전자 조립체.
  12. 제1항에 있어서, 각각의 마이크로전자 요소는 임의의 다른 기능보다 메모리 저장 어레이 기능을 제공하기 위해 더 많은 수의 능동 장치들을 구현하는, 마이크로전자 조립체.
  13. 제1항에 있어서, 상기 어드레스 버스는 상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 내의 회로에 의해 사용가능한 모든 어드레스 신호들을 운반하도록 구성되는, 마이크로전자 조립체.
  14. 제1항에 있어서, 상기 어드레스 버스는 기록 인에이블, 행 어드레스 스트로브, 및 열 어드레스 스트로브 신호들을 운반하도록 구성되는, 마이크로전자 조립체.
  15. 제1항에 있어서, 상기 마이크로전자 조립체는 상기 어드레스 버스를 포함하는 회로 패널을 추가로 포함하며, 상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지는 상기 회로 패널의 동일한 표면의 각자의 제1 영역 및 제2 영역 위를 덮는, 마이크로전자 조립체.
  16. 제1항에 따른 마이크로전자 조립체, 및 상기 마이크로전자 조립체에 전기적으로 접속된 하나 이상의 다른 전자 구성요소를 포함하는, 시스템.
  17. 제16항에 있어서, 상기 시스템은 하우징을 추가로 포함하며, 상기 마이크로전자 조립체 및 상기 하나 이상의 다른 전자 구성요소는 상기 하우징과 조립되는, 시스템.
  18. 마이크로전자 조립체로서,
    상부에 어드레스 버스를 갖는 지지체를 포함하는 회로 패널 - 상기 어드레스 버스는 어드레스 신호들을 송신하기 위한 복수의 신호 도체들을 포함하고, 상기 회로 패널은 상기 지지체의 표면에서 전도성 패널 접점들을 갖고, 상기 패널 접점들은 상기 신호 도체들에 전기적으로 결합되고, 상기 패널 접점들의 제1 세트, 제2 세트, 제3 세트, 및 제4 세트를 포함함 -; 및
    각각이 상기 지지체의 표면의 각자의 상이한 제1 영역 및 제2 영역에서 상기 패널 접점들과 연결된 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 - 상기 제1 패키지는 상기 어드레스 신호들을 수신하기 위해 상기 제1 패키지의 패키징 구조체를 통해 패널 접점들의 각자의 제1 세트 및 제2 세트에 전기적으로 결합된 제1 마이크로전자 요소 및 제2 마이크로전자 요소를 포함하고, 상기 제2 패키지는 상기 어드레스 신호들을 수신하기 위해 상기 제2 마이크로전자 패키지의 패키징 구조체를 통해 패널 접점들의 각자의 제3 세트 및 제4 세트에 전기적으로 결합된 제3 마이크로전자 요소 및 제4 마이크로전자 요소를 포함함 -
    를 포함하며,
    상기 패널 접점들의 제1 세트, 제2 세트, 및 제3 세트의 기하학적 중심들은 각각 상기 패널 접점들의 제2 세트, 제3 세트, 및 제4 세트의 기하학적 중심들로부터의 제1 상대 이격 거리(relative separation distance), 제2 상대 이격 거리 및 제3 상대 이격 거리를 갖고, 상기 제1 상대 이격 거리, 제2 상대 이격 거리, 및 제3 상대 이격 거리는 실질적으로 동일한, 마이크로전자 조립체.
  19. 제18항에 있어서, 상기 제1 마이크로전자 요소 및 제2 마이크로전자 요소는 상기 제1 패키지의 단자들의 각자의 제1 세트 및 제2 세트를 통해 패널 접점들의 각자의 제1 세트 및 제2 세트에 전기적으로 결합되고, 상기 제3 마이크로전자 요소 및 제4 마이크로전자 요소는 상기 제2 마이크로전자 패키지의 단자들의 각자의 제3 세트 및 제4 세트를 통해 패널 접점들의 각자의 제3 세트 및 제4 세트에 전기적으로 결합되며,
    상기 단자들의 제1 세트 및 제2 세트는 상기 제1 패키지의 서로 반대편에 있는 각자의 제1 주변 영역 및 제2 주변 영역 내에 배치되고, 상기 단자들의 제3 세트 및 제4 세트는 상기 제2 패키지의 서로 반대편에 있는 각자의 제3 주변 영역 및 제4 주변 영역 내에 배치되는, 마이크로전자 조립체.
  20. 제19항에 있어서, 각각의 주변 영역은 상기 지지체의 표면을 향하는 각자의 패키지의 표면의 폭의 주변 1/3을 점유하는, 마이크로전자 조립체.
  21. 제18항에 있어서, 상기 단자들은 상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 내의 회로에 의해 사용가능한 어드레스 신호들 모두를 운반하도록 구성되는, 마이크로전자 조립체.
  22. 제18항에 있어서, 상기 단자들의 세트들 각각은 동일한 어드레스 신호들 모두를 운반하도록 구성되는, 마이크로전자 조립체.
  23. 제18항에 있어서, 상기 제1 세트 및 제2 세트 중의 단자들 중 대응하는 단자들의 신호 할당들은 상기 제1 세트와 제2 세트 사이의 이론적 축에 관하여 대칭인, 마이크로전자 조립체.
  24. 제18항에 있어서, 상기 제1 세트 및 제2 세트 중의 단자들 중 대응하는 단자들의 신호 할당들은 상기 제1 세트와 제2 세트 사이의 이론적 축에 관하여 대칭이 아닌, 마이크로전자 조립체.
KR1020187015188A 2015-11-09 2016-11-07 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용 KR20180067695A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/935,705 US9484080B1 (en) 2015-11-09 2015-11-09 High-bandwidth memory application with controlled impedance loading
US14/935,705 2015-11-09
PCT/US2016/060841 WO2017083230A1 (en) 2015-11-09 2016-11-07 High-bandwidth memory application with controlled impedance loading

Publications (1)

Publication Number Publication Date
KR20180067695A true KR20180067695A (ko) 2018-06-20

Family

ID=57189457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187015188A KR20180067695A (ko) 2015-11-09 2016-11-07 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용

Country Status (6)

Country Link
US (2) US9484080B1 (ko)
EP (1) EP3374994A4 (ko)
KR (1) KR20180067695A (ko)
CN (1) CN108352178A (ko)
TW (1) TW201727638A (ko)
WO (1) WO2017083230A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) * 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Family Cites Families (286)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670208A (en) 1970-07-13 1972-06-13 Logic Dynamics Inc Microelectronic package, buss strip and printed circuit base assembly
US4599634A (en) 1978-08-15 1986-07-08 National Semiconductor Corporation Stress insensitive integrated circuit
US5210639A (en) 1983-12-30 1993-05-11 Texas Instruments, Inc. Dual-port memory with inhibited random access during transfer cycles with serial access
US5163024A (en) 1983-12-30 1992-11-10 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US4747081A (en) 1983-12-30 1988-05-24 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
JPS6193694A (ja) 1984-10-15 1986-05-12 松下電器産業株式会社 集積回路装置
JPH0115997Y2 (ko) 1984-11-27 1989-05-11
JPS63232389A (ja) 1987-03-20 1988-09-28 株式会社日立製作所 面実装パツケ−ジの配線方式
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5369552A (en) 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
US5731633A (en) 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JPH07147386A (ja) 1993-09-29 1995-06-06 Toshiba Micro Electron Kk 半導体装置とその製造方法およびそれに用いる器具
JPH0823149A (ja) 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
SE509201C2 (sv) 1994-07-20 1998-12-14 Sandvik Ab Aluminiumoxidbelagt verktyg
JP3487524B2 (ja) 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2626604B2 (ja) 1994-12-28 1997-07-02 日本電気株式会社 半導体装置のリード加工装置
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
WO1996038031A2 (en) 1995-05-26 1996-11-28 Rambus, Inc. Chip socket assembly and chip file assembly for semiconductor chips
JP3869045B2 (ja) 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
TW312044B (en) 1996-02-23 1997-08-01 Mitsubishi Electric Corp The semiconductor package
JPH09237800A (ja) 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US20040061220A1 (en) 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
WO1997044859A1 (en) 1996-05-24 1997-11-27 Tessera, Inc. Connectors for microelectronic elements
US6125419A (en) 1996-06-13 2000-09-26 Hitachi, Ltd. Bus system, printed circuit board, signal transmission line, series circuit and memory module
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6323436B1 (en) 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH1143503A (ja) 1997-07-25 1999-02-16 Nippon Mektron Ltd 変性アクリル系ゴムの製造法
JPH1187640A (ja) 1997-09-09 1999-03-30 Hitachi Ltd 半導体装置および電子装置
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6343019B1 (en) 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
US6742098B1 (en) 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US6261867B1 (en) 1998-03-13 2001-07-17 Stratedge Corporation Method of making a package for microelectronic devices using iron oxide as a bonding agent
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US5949700A (en) 1998-05-26 1999-09-07 International Business Machines Corporation Five square vertical dynamic random access memory cell
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
JP3420703B2 (ja) 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3484985B2 (ja) 1998-08-17 2004-01-06 東亞合成株式会社 光硬化型接着剤組成物
JP3179420B2 (ja) 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
JP3490314B2 (ja) 1998-12-24 2004-01-26 シャープ株式会社 マルチチップ型半導体装置
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6856013B1 (en) 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
JP3914651B2 (ja) 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
JP2000315776A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2000340737A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
KR100393095B1 (ko) 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
US6252264B1 (en) 1999-07-30 2001-06-26 International Business Machines Corporation Integrated circuit chip with features that facilitate a multi-chip module having a number of the chips
JP2001053243A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
SG83742A1 (en) 1999-08-17 2001-10-16 Micron Technology Inc Multi-chip module with extension
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6307769B1 (en) 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
JP2001203318A (ja) 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3815936B2 (ja) 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2001223324A (ja) 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
KR100408616B1 (ko) 2000-03-21 2003-12-03 미쓰비시덴키 가부시키가이샤 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말
US6518794B2 (en) 2000-04-24 2003-02-11 International Business Machines Corporation AC drive cross point adjust method and apparatus
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
TW445608B (en) 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP2001339043A (ja) 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
JP2002076252A (ja) 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6577004B1 (en) 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
US6462423B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6980184B1 (en) 2000-09-27 2005-12-27 Alien Technology Corporation Display devices and integrated circuits
JP2002118199A (ja) 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
US6658530B1 (en) 2000-10-12 2003-12-02 Sun Microsystems, Inc. High-performance memory module
DE10055001A1 (de) 2000-11-07 2002-05-16 Infineon Technologies Ag Speicheranordnung mit einem zentralen Anschlussfeld
JP4608763B2 (ja) 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6628528B2 (en) 2000-11-30 2003-09-30 Theodore Zale Schoenborn Current sharing in memory packages
US20020122902A1 (en) 2000-11-30 2002-09-05 Tetsuji Ueda Blank for an optical member as well as vessel and method of producing the same
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6528408B2 (en) 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
DE10126310B4 (de) 2001-05-30 2006-05-18 Infineon Technologies Ag Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
KR100415281B1 (ko) 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
JP5004385B2 (ja) 2001-08-03 2012-08-22 ルネサスエレクトロニクス株式会社 半導体メモリチップとそれを用いた半導体メモリ装置
DE10139085A1 (de) 2001-08-16 2003-05-22 Infineon Technologies Ag Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
JP2005506690A (ja) 2001-10-09 2005-03-03 テッセラ，インコーポレイテッド 積層パッケージ
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6831301B2 (en) 2001-10-15 2004-12-14 Micron Technology, Inc. Method and system for electrically coupling a chip to chip package
KR100454123B1 (ko) 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
SG118103A1 (en) 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
US6692987B2 (en) 2001-12-12 2004-02-17 Micron Technology, Inc. BOC BGA package for die with I-shaped bond pad layout
US6686819B2 (en) 2002-02-01 2004-02-03 Intel Corporation Dual referenced microstrip
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6740821B1 (en) 2002-03-01 2004-05-25 Micron Technology, Inc. Selectively configurable circuit board
JP2003264256A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
TW567593B (en) 2002-03-21 2003-12-21 Nanya Technology Corp Packaging method of memory and apparatus of the same
US7109588B2 (en) 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
KR100460063B1 (ko) 2002-05-03 2004-12-04 주식회사 하이닉스반도체 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP2004063767A (ja) 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
DE10234951B4 (de) 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
US6765288B2 (en) 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US6969914B2 (en) 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
JP4221238B2 (ja) 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
JP2004128155A (ja) 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
JP3742051B2 (ja) 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US7550842B2 (en) 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
DE10259221B4 (de) 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP2004221215A (ja) 2003-01-14 2004-08-05 Renesas Technology Corp 半導体装置
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6961259B2 (en) 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US6879028B2 (en) 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
JP4072505B2 (ja) 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
TW200419752A (en) 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
US7102217B2 (en) 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
JP3940694B2 (ja) 2003-04-18 2007-07-04 株式会社東芝 半導体装置及びその製造方法
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US20040245617A1 (en) 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US6947304B1 (en) 2003-05-12 2005-09-20 Pericon Semiconductor Corp. DDR memory modules with input buffers driving split traces with trace-impedance matching at trace junctions
JP4046026B2 (ja) 2003-06-27 2008-02-13 株式会社日立製作所 半導体装置
US7145226B2 (en) 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
US7183643B2 (en) 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
TWI358776B (en) 2003-11-08 2012-02-21 Chippac Inc Flip chip interconnection pad layout
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7989940B2 (en) 2003-12-19 2011-08-02 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures
US7262507B2 (en) 2003-12-26 2007-08-28 Nec Electronics Corporation Semiconductor-mounted device and method for producing same
US7181584B2 (en) 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
JP4119866B2 (ja) 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4647243B2 (ja) 2004-05-24 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4543755B2 (ja) 2004-05-31 2010-09-15 パナソニック株式会社 半導体集積回路
KR20050119414A (ko) 2004-06-16 2005-12-21 삼성전자주식회사 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7260691B2 (en) 2004-06-30 2007-08-21 Intel Corporation Apparatus and method for initialization of a double-sided DIMM having at least one pair of mirrored pins
US7139183B2 (en) * 2004-07-21 2006-11-21 Hewlett-Packard Development Company, L.P. Logical arrangement of memory arrays
JP4058642B2 (ja) 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
US6943057B1 (en) 2004-08-31 2005-09-13 Stats Chippac Ltd. Multichip module package and fabrication method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
DE102004049356B4 (de) 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20060081983A1 (en) 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
TWI256092B (en) 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2006172122A (ja) 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
JP4674850B2 (ja) 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
KR100615606B1 (ko) 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
JP4707446B2 (ja) 2005-04-26 2011-06-22 富士通セミコンダクター株式会社 半導体装置
KR101070913B1 (ko) 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7414312B2 (en) 2005-05-24 2008-08-19 Kingston Technology Corp. Memory-module board layout for use with memory chips of different data widths
US7402911B2 (en) 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US7414917B2 (en) 2005-07-29 2008-08-19 Infineon Technologies Re-driving CAwD and rD signal lines
KR20080049807A (ko) 2005-10-03 2008-06-04 로무 가부시키가이샤 반도체 장치
US7372169B2 (en) 2005-10-11 2008-05-13 Via Technologies, Inc. Arrangement of conductive pads on grid array package and on circuit board
JP4906047B2 (ja) 2005-11-28 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置
TWI279897B (en) 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
US20080185705A1 (en) 2005-12-23 2008-08-07 Tessera, Inc. Microelectronic packages and methods therefor
US20070187836A1 (en) 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
KR20070088177A (ko) 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US7368319B2 (en) 2006-03-17 2008-05-06 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US20070241441A1 (en) 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
JP5026736B2 (ja) 2006-05-15 2012-09-19 パナソニックヘルスケア株式会社 冷凍装置
US7535110B2 (en) 2006-06-15 2009-05-19 Marvell World Trade Ltd. Stack die packages
JP2007013146A (ja) 2006-06-26 2007-01-18 Renesas Technology Corp 半導体集積回路装置
JP4362784B2 (ja) 2006-07-06 2009-11-11 エルピーダメモリ株式会社 半導体装置
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7793043B2 (en) 2006-08-24 2010-09-07 Hewlett-Packard Development Company, L.P. Buffered memory architecture
DE102006042775B3 (de) 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
JP4791924B2 (ja) 2006-09-22 2011-10-12 株式会社東芝 半導体記憶装置
US7472477B2 (en) 2006-10-12 2009-01-06 International Business Machines Corporation Method for manufacturing a socket that compensates for differing coefficients of thermal expansion
US20080088030A1 (en) 2006-10-16 2008-04-17 Formfactor, Inc. Attaching and interconnecting dies to a substrate
US7719121B2 (en) 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
JP4389228B2 (ja) 2006-11-29 2009-12-24 エルピーダメモリ株式会社 メモリモジュール
US7692278B2 (en) 2006-12-20 2010-04-06 Intel Corporation Stacked-die packages with silicon vias and surface activated bonding
US7518226B2 (en) 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
JP2008198841A (ja) 2007-02-14 2008-08-28 Elpida Memory Inc 半導体装置
KR101257912B1 (ko) 2007-02-14 2013-04-24 삼성전자주식회사 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
JP4751351B2 (ja) 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
JP4913640B2 (ja) 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7644216B2 (en) 2007-04-16 2010-01-05 International Business Machines Corporation System and method for providing an adapter for re-use of legacy DIMMS in a fully buffered memory environment
TW200842998A (en) 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7696629B2 (en) 2007-04-30 2010-04-13 Chipmos Technology Inc. Chip-stacked package structure
SG148054A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
TWI335055B (en) 2007-06-29 2010-12-21 Chipmos Technologies Inc Chip-stacked package structure
CN201111933Y (zh) * 2007-08-17 2008-09-10 永采科技资讯股份有限公司 高效能内存测试模块
US7906853B2 (en) 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
KR20090043898A (ko) 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
JP5497266B2 (ja) 2008-01-31 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体モジュール、基板および配線方法
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
TWM338433U (en) 2008-02-14 2008-08-11 Orient Semiconductor Elect Ltd Multi-chip package structure
JP2009200101A (ja) 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置
JP2009206429A (ja) 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US8228679B2 (en) 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
TWI362732B (en) 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US7855445B2 (en) 2008-04-29 2010-12-21 Silicon Laboratories, Inc. Circuit device including rotated stacked die
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US7838975B2 (en) 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8276269B2 (en) 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
US8294251B2 (en) 2008-06-30 2012-10-23 Sandisk Technologies Inc. Stacked semiconductor package with localized cavities for wire bonding
US8245105B2 (en) 2008-07-01 2012-08-14 International Business Machines Corporation Cascade interconnect memory system with enhanced reliability
JP2010056139A (ja) 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
JP2010080801A (ja) 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
JP2010093109A (ja) 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
KR101479461B1 (ko) 2008-10-14 2015-01-06 삼성전자주식회사 적층 패키지 및 이의 제조 방법
JP5056718B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
KR20100046760A (ko) 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
JP2010147070A (ja) 2008-12-16 2010-07-01 Elpida Memory Inc 半導体装置
US7839163B2 (en) 2009-01-22 2010-11-23 International Business Machines Corporation Programmable through silicon via
TWM363079U (en) 2009-03-24 2009-08-11 Xintec Inc Semiconductor device and layout structure for array package
TWM398313U (en) 2009-03-27 2011-02-11 Molex Inc Microelectronic component support with reinforced structure
TWI401785B (zh) 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
CN102396030B (zh) 2009-04-17 2014-10-29 惠普公司 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统
KR101601847B1 (ko) 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
JP2010278318A (ja) 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP2010282510A (ja) 2009-06-05 2010-12-16 Elpida Memory Inc メモリモジュール
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
JP5593053B2 (ja) 2009-10-09 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
TWI390645B (zh) 2009-10-22 2013-03-21 Powertech Technology Inc 背對背晶片組堆疊的封裝方法與構造
US8304286B2 (en) 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
JP2011155203A (ja) 2010-01-28 2011-08-11 Elpida Memory Inc 半導体装置
US8907457B2 (en) 2010-02-08 2014-12-09 Micron Technology, Inc. Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8654663B2 (en) 2010-04-05 2014-02-18 Nec Laboratories America, Inc. MU-MIMO-OFDMA systems and methods for multi-rank CQI computation and precoder selection
KR20110138945A (ko) 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
JP2013533571A (ja) 2010-06-25 2013-08-22 シンボリック・ロジック・リミテッド メモリデバイス
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8357563B2 (en) 2010-08-10 2013-01-22 Spansion Llc Stitch bump stacking design for overall package size reduction for multiple stack
DE112011102705A5 (de) 2010-08-13 2013-05-29 Tesa Se Verfahren zur Kapselung einer elektronischen Anordnung
TWI533412B (zh) 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
US8815645B2 (en) 2010-09-23 2014-08-26 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
KR101766725B1 (ko) 2010-10-06 2017-08-09 삼성전자 주식회사 칩 스택을 구비하는 반도체 장치, 반도체 시스템 및 그 제조 방법
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
JP4979097B2 (ja) 2010-12-06 2012-07-18 ルネサスエレクトロニクス株式会社 マルチチップモジュール
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9143140B2 (en) 2011-02-15 2015-09-22 Cavium, Inc. Multi-function delay locked loop
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
BR112013025345A2 (pt) 2011-04-01 2017-10-17 Prad Res & Development Ltd pacote de módulo de múltiplos chips de alta temperatura, método para fabricar um pacote de módulo de múltiplos chips de alta temperatura, e pacote de módulo de múltiplos chips de alta temperatura
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
JP2012222326A (ja) 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
KR20130005465A (ko) 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
US8421237B2 (en) 2011-07-07 2013-04-16 Cisco Technology, Inc. Stacked memory layers having multiple orientations and through-layer interconnects
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
WO2013052080A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
TWM426922U (en) 2011-11-08 2012-04-11 Wistron Neweb Corp Memory card connector
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8902680B2 (en) 2013-01-23 2014-12-02 Micron Technology, Inc. Identifying stacked dice
US8723329B1 (en) * 2013-03-15 2014-05-13 Invensas Corporation In-package fly-by signaling
US9070423B2 (en) * 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
KR20150017276A (ko) 2013-08-06 2015-02-16 삼성전자주식회사 리프레쉬 레버리징 효율을 향상시키는 휘발성 메모리 장치의 리프레쉬 방법
KR102064870B1 (ko) 2013-08-16 2020-02-11 삼성전자주식회사 반도체 패키지
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9484080B1 (en) * 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading

Also Published As

Publication number Publication date
US9484080B1 (en) 2016-11-01
US20170133081A1 (en) 2017-05-11
EP3374994A1 (en) 2018-09-19
TW201727638A (zh) 2017-08-01
WO2017083230A1 (en) 2017-05-18
CN108352178A (zh) 2018-07-31
US10026467B2 (en) 2018-07-17
EP3374994A4 (en) 2019-06-19

Similar Documents

Publication Publication Date Title
US10643977B2 (en) Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US9530458B2 (en) Stub minimization using duplicate sets of signal terminals
US9423824B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8441111B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8659142B2 (en) Stub minimization for wirebond assemblies without windows
US8917532B2 (en) Stub minimization with terminal grids offset from center of package
KR101692792B1 (ko) 이중 채널 메모리를 포함하는 마이크로전자 패키지 및 마이크로전자 조립체
US9368477B2 (en) Co-support circuit panel and microelectronic packages
KR20180067695A (ko) 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용
US9293444B2 (en) Co-support for XFD packaging
US9928883B2 (en) TFD I/O partition for high-speed, high-density applications
US9640282B1 (en) Flexible I/O partition of multi-die memory solution
US11139283B2 (en) Abstracted NAND logic in stacks

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application