JP5004385B2 - 半導体メモリチップとそれを用いた半導体メモリ装置 - Google Patents
半導体メモリチップとそれを用いた半導体メモリ装置 Download PDFInfo
- Publication number
- JP5004385B2 JP5004385B2 JP2001236421A JP2001236421A JP5004385B2 JP 5004385 B2 JP5004385 B2 JP 5004385B2 JP 2001236421 A JP2001236421 A JP 2001236421A JP 2001236421 A JP2001236421 A JP 2001236421A JP 5004385 B2 JP5004385 B2 JP 5004385B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- substrate
- chip
- memory device
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は半導体メモリチップとそのメモリチップを用いた半導体メモリ装置に関する。
【0002】
【従来の技術】
スタティクRAMやダイナミックRAMに代表される大容量のメモリ(半導体メモリ装置)は、半導体基板に高密度に配列された複数のメモリセルと各メモリセルの読み書きを制御する制御回路とが形成されてなる半導体メモリチップがパッケージ内に封止されてなり、基板上に実装されて使用される。
従来の半導体メモリ装置は、その端子の配列パターンが各機種ごとに固定されており、例えば、メモリ容量を大きくするために複数の半導体メモリ装置を基板上に実装する場合には、通常、基板の一方の面に並べて実装して使用していた。
【0003】
【発明が解決しようとする課題】
しかしながら、従来のように半導体メモリ装置を基板上に並置して実装した場合には、実装面積が大きくなったり、配線長が長くなる等の問題があった。
また、基板の両面に実装しようとすると、半導体メモリ装置の端子の配列が各機種ごとに1つのパターンに固定されており、配線長を期待したほど短くすることができず、実装基板における配線パターンが複雑になる等の不都合があった。
【0004】
そこで、本発明は、比較的単純な配線パターンを有する実装基板の両面に実装することができ、安価に製造することができる半導体メモリ装置とその半導体メモリ装置の構成に適した半導体メモリチップを提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明に係る半導体メモリチップは、半導体基板に複数のメモリセルとメモリセルの読み書きを制御する制御回路とが形成されてなり、該制御回路に信号を入出力するための複数の電極パッドが一方の主面に形成された半導体メモリチップにおいて、
上記電極パッドのうちの少なくとも1対の電極パッドは、いずれか一方を選択して接続することにより上記制御回路を動作させることができる選択接続電極パッドであり、かつその2つの選択接続電極パッドは上記一方の主面において縦又は横の1つのチップ中心線を挟んで両側に配置され、上記制御回路は制御動作のタイミングを制御する信号を発生するクロックバッファ回路として2つの第1と第2のクロックバッファ回路を有し、上記1対の選択接続電極パッドは、上記第1のクロックバッファ回路に接続された第1CLKパッド電極と上記第2のクロックバッファ回路に接続された第2CLKパッド電極とからなることを特徴とする。
【0006】
このように構成された半導体メモリチップは、少なくとも1対の電極パッドを、上記選択接続電極パッドとし、かつその2つの選択接続電極パッドを上記一方の主面において縦又は横の1つのチップ中心線を挟んで両側に配置しているので、
そのいずれを選択するかによって、パッケージ等と組み合わせた時の端子配列の変更が可能となり、端子配列設計の自由度を向上させることができる。
【0007】
また、上記半導体メモリチップは、スタティクRAMであってもよいし、ダイナミックRAMであってもよい。
【0008】
また、本発明に係る半導体メモリチップにおいて、上記1対の選択接続電極パッドは上記1つの中心線に対して対称に配置されていることが好ましい。
【0009】
本発明に係る半導体メモリ装置は、上記半導体メモリチップと、一方の面に上記半導体メモリチップの電極パッドがそれぞれ接続される基板パッド電極を有しかつ他方の面に該基板パッド電極とそれぞれ導通する複数の端子を有するパッケージ又は基板とを備えた半導体メモリ装置であって、上記複数の端子は、同種の信号が入力又は出力される端子が上記パッケージ又は基板の他方の面において縦又は横の1つの中心線に対して対称になるようにかつ上記1対の選択接続電極パッドに対応して設けられた2つの選択接続端子が上記1つの中心線に対して対称になるように配置されたことを特徴とする。
これにより、同一の半導体メモリチップと上記パッケージ又は基板とを用いて、例えば、半導体メモリチップと上記パッケージ又は基板との間の接続を変更するだけで、上面実装用及び裏面実装用の半導体メモリ装置を容易に構成できる。
【0010】
また、本発明に係る半導体メモリ装置において、上記パッケージ又は基板は、ボールグリッドアレイパッケージ又はボールグリッドアレイ基板であることが好ましい。
【0011】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る実施の形態の半導体メモリ装置について説明する。
本発明に係る半導体メモリ装置は、図2に示すように、半導体メモリチップ(ICチップ)1と該ICチップ1が一方の面に設けられたボールグリッドアレイ(BGA)基板10とによって構成されたスタティク・ランダム・アクセス・メモリ(SRAM)、より具体的には、18MシンクロナスSRAMである。
【0012】
本実施の形態において、ICチップ1は、複数のメモリセルとメモリセルの読み書きを制御する制御回路とが半導体基板に高密度に形成され、その半導体基板の一方の面に信号を入出力するための複数の電極パッドが形成されて構成される。
尚、本明細書において、制御回路とは、複数のメモリセルからなるメモリセルアレイにおけるアドレス指定やデータ入出力に関する回路、各メモリセルの読み書きを制御する回路を含む広い意味に用いており、アドレス回路、クロック回路(CLKバッファ)、データ入出力回路を含むものである。
【0013】
ここで、特に、本実施の形態のICチップ1は、図1に示すように、制御回路の動作タイミングを制御する信号を発生するクロック回路として、第1のクロックバッファ回路(第1CLKバッファ)4と第2のクロックバッファ回路(第2CLKバッファ)6を有しており、それらのうちのいずれか一方のみにチップ外部から制御信号を入力して動作させることにより、メモリとして動作が可能な回路構成としている。
また、本実施の形態のICチップ1において、第1CLKバッファ4にチップ外部から制御信号を入力するための第1CLKパッド3と、第2CLKバッファ6にチップ外部から制御信号を入力するための第2CLKパッド5とがチップの縦の中心線の両側に対称に配置される。
この第1CLKパッド3と第2CLKパッド5はいずれか一方が外部との接続に用いられる選択接続電極パッドであり、選択された電極パッドから制御信号が入力される。
【0014】
また、図1のICチップ1において、パッド2は、第1CLKパッド3と第2CLKパッド5以外の、例えば、アドレス入力用、データ入出力用の電極パッドを示している。
尚、図示はしていないが、後述のアドレス端子A17に対応するアドレス入力用の電極パットも1対の電極パッドにより構成され、その一方が選択されて接続される選択接続電極パッドである。
【0015】
また、本実施の形態において、BGA基板10は、例えば、多層配線基板であり、一方の面にICチップ1の第1CLKパッド3、第2CLKパッド5及びパッド2にそれぞれ対応する第1基板パッド電極13、第2基板パッド電極15及び基板パッド電極12が形成され、他方の面に第1基板パッド電極13、第2基板パッド電極15及び各基板パッド電極12にそれぞれ接続された端子電極が形成されることにより構成される。
【0016】
ここで、BGA基板10において、第1基板パッド電極13に対応して他方の面に形成される端子電極と、第2基板パッド電極15に対応して他方の面に形成される端子電極とは、他方の面において、縦又は横の一方の基板中心線に対して対称に配置される(図4におけるK3とK9)。
また、BGA基板10において、1つのアドレス端子に対応して形成された選択接続電極パッドに対応して他方の面に形成される2つの端子電極も、他方の面において、縦又は横の一方の基板中心線に対して対称に配置される(図4におけるB5とB7)。
さらに、BGA基板10において、基板パッド電極12にそれぞれ対応して形成される端子電極のうち、同種の信号が入力又は出力されるための端子は、基板中心線に対して対称になるように配置されている。
【0017】
本実施の形態では、上述のように構成された半導体メモリチップ(ICチップ)1とBGA基板10とを用いて、次のように接続されることにより、上面実装用端子配列半導体メモリ装置(第1タイプ半導体メモリ装置)と裏面実装用端子配列半導体メモリ装置(第2タイプ半導体メモリ装置)の2つのタイプの半導体メモリ装置が構成される。
【0018】
(上面実装用の第1タイプ半導体メモリ装置)
本実施の形態において、第1タイプ半導体メモリ装置は、図2に示すように、半導体メモリチップがBGA基板10の一方の面に実装(ダイボンディング)され以下のように接続されることにより構成される。
すなわち、半導体メモリチップ1のパッド2は、それぞれ対応する基板パッド電極12にワイヤーボンディングされる。
そして、第1CLKバッファ4に接続された第1CLKパッド3が、対応する第1基板パッド電極13にワイヤーボンディングされる。
この上面実装用の第1タイプ半導体メモリ装置では、第2CLKバッファ6に接続された第2CLKパッド5は、対応する第2基板パッド電極15には接続されない。
【0019】
以上のようにして構成された上面実装用の第1タイプ半導体メモリ装置の、BGA基板10の他方の面(実装面)の複数の端子は、例えば、図4に示すように配列される。
図4における各記号は、それぞれ以下の表1に示すように定義される端子である。
表1
【0020】
図4において、B行5列(以下、B5という。)に位置する端子と、B行7列(以下、B7という。)に位置する端子は、ICチップ1において1つのアドレス端子用に形成された選択接続電極パッドに対応して形成された2つの端子である。すなわち、B5に位置する端子とB7に位置する端子は、そのうちのいずれか一方のみを接続用に使用する選択接続端子であり、本実施の形態の上面実装用の第1タイプ半導体メモリ装置においては、B7に位置する端子をアドレス入力端子として用いている。
また、K行3列(以下、K3という。)に位置する端子とK行9列(以下、K9という。)に位置する端子は、ICチップ1の第1CLKパッド3と第2CLKパッド5に対応して形成された、いずれか一方のみを接続用に使用する選択接続端子であり、第1タイプ半導体メモリ装置においては、K3に位置する端子をクロック入力端子(CLK)として用いている。
本実施の形態において、2つの選択接続端子対がそれぞれ、基板の実装面において基板中心線に対して線対称に配置され、そのうちのいずれか一方を外部との接続用に使用している。
【0021】
また、BGA基板10の実装面に形成された複数の端子のうち上記選択接続端子(B5,B7,K3,K9)を除く端子は、同種の信号が入力又は出力される端子が実装面の縦の中心線(6列)に対して対称になるように配置される。
例えば、アドレス端子であるA6,A7端子の対称の位置に、同じくアドレス端子であるA9,A8端子が設けられ、A3端子の対称の位置にA11端子が設けられ、A5,A4,A16端子の対称の位置にA10,A12,A13端子が設けられる。
また、データ入出力端子であるDQg,DQc,DQh,DQd端子の対称の位置にそれぞれ、同じくデータ入出力端子であるDQb,DQf,DQa,DQe端子が設けられる。
【0022】
このように、本実施の形態では、1対の選択接続端子は、実装面において線対称の位置に設けられているが、実際に接続に利用されるのはその一方であることから接続の有無という点からみれば非対称であり、その他の端子は実装面において線対称の位置に設けられかつそれぞれ実際に接続されることから接続の有無についても対称配置となっている。
【0023】
(裏面実装用の第2タイプ半導体メモリ装置)
本実施の形態において、第2タイプ半導体メモリ装置102は、図3に示すように、半導体メモリチップ1がBGA基板10の一方の面に実装(ダイボンディング)され以下のように接続されることにより構成される。
すなわち、半導体メモリチップ1のパッド2は、第1タイプ半導体メモリ装置101と同様、それぞれ対応する基板パッド電極12にワイヤーボンディングされる。
そして、第2CLKバッファ6に接続された第2CLKパッド5が、対応する第2基板パッド電極15にワイヤーボンディングされる。
この裏面実装用の第2タイプ半導体メモリ装置では、第1CLKバッファ4に接続された第1CLKパッド5は、対応する第1基板パッド電極13には接続されていない。
【0024】
以上のようにして構成された裏面実装用の第2タイプ半導体メモリ装置において、BGA基板10の他方の面(実装面)の複数の端子は、その実装面を第1タイプ半導体メモリ装置の実装面と対向させたときに、互いに同一の端子が対向するように配列される。
ここで、同一の端子が対向するとは、同種の端子という場合とは異なり、アドレス端子A0に対してアドレス端子A0、アドレス端子A1に対してアドレス端子A1、データ入出力端子DQaに対してデータ入出力端子DQaというように、番号等も含めて一致する端子が対向することをいう。
従って、選択接続端子について言えば、図5に示すように、B5の位置にアドレス端子A17が配置され、B7の位置が非接続端子NCとされる。
また、K9の位置にクロック端子(CLK)が配置され、K3の位置が非接続端子NCとされる。
【0025】
以上のように、第2タイプ半導体メモリ装置においては、B5に位置する端子とB7に位置する端子とからなる一対の選択接続端子のうちのB5に位置する端子をアドレス入力端子として用い、K3に位置する端子とK9に位置する端子とからなる一対の選択接続端子のうちのK9に位置する端子をクロック入力端子(CLK)として用いている。
【0026】
以上説明したことから明らかなように、本実施の形態の第2タイプ半導体メモリ装置においても、一対の端子からなる選択接続端子は、基板の実装面において基板中心線に対して線対称に配置され、そのうちのいずれか一方を外部との接続用に使用し、BGA基板10の実装面に形成された複数の端子のうち上記選択接続端子(B5,B7,K3,K9)を除く端子は、同種の信号が入力又は出力される端子が実装面の縦の中心線(6列)に対して対称になるように配置される。
【0027】
(第1タイプ及び第2タイプ半導体メモリ装置の応用例)
次に、本実施の形態の上面実装用の第1タイプ半導体メモリ装置と裏面実装用の第2タイプ半導体メモリ装置の応用例について説明する。
本実施の形態の第1タイプ及び第2タイプ半導体メモリ装置は、図6(a)(b)に示すように、実装基板200の一方の面に第1タイプの半導体メモリ装置101を実装し、その第1タイプの半導体メモリ装置101に対向するように実装基板200の他方の面に第2タイプの半導体メモリ装置102を実装する。
この際、裏面実装用の第2タイプ半導体メモリ装置は、その各端子が第1タイプ半導体メモリ装置の対応する同一の端子と互いに対向するように設けられ、対向する端子間は一部の端子間を除いて実装基板200に設けられたスルーホールに形成された電極201により直接接続される。
スルーホールに形成された電極201により直接接続されない端子は、チップイネーブル端子E1♯,E2,E3及びチップイネーブルプログラム端子EP2,EP3であり、これらの端子はそれぞれ別個に外部回路と接続されて第1タイプ半導体メモリ装置又は第2タイプ半導体メモリ装置の選択、非選択の制御に用いられる。
【0028】
以上のように構成された応用例では、実装基板200の両面に第1タイプ及び第2タイプの半導体メモリ装置を実装できるので、実装面積を一方の面に複数の半導体メモリ装置を並置して実装した場合に比較して半分にできる。
また、本応用例では、実装基板200の上面と裏面に実装した第1タイプと第2タイプの半導体メモリ装置をスルーホールに形成した電極により直接接続できるので、配線長を短くでき、システム性能の向上が図れる。
【0029】
以上説明した本発明に係る実施の形態の特徴をまとめると以下のようになる。
(1)半導体メモリチップ(ICチップ)1において、例えば、1又は2以上の電極パッドを1対の選択接続電極パッドとし、その2つの電極パッドをチップの一つの中心線の両側に対称に配置することにより信号を供給する位置の選択を可能として端子配置設計の自由度を向上させている。
(2)また、(1)に関連して、ICチップ1において2つの第1のクロックバッファ回路4と第2のクロックバッファ回路6を形成し、その一方のみに制御信号を入力して動作させることにより動作が可能な回路構成とし、第1CLKバッファ4に接続された第1CLKパッド3と第2CLKバッファ6に接続された第2CLKパッド5とを、チップの一方の中心線の両側に対称に配置することによりクロック回路用に信号を供給する位置の選択を可能とし、端子配置設計の自由度を向上させている。
【0030】
(3)BGA基板10において、ICチップ1の選択接続電極パッドに対応する2つの端子(選択接続端子)を基板の1つの中心線に対して対称に配置することにより、接続を変更することにより対称に配置された2つの選択接続端子のうちの一方を選択することを可能にしている。
これらの種々の特徴を生かして、本実施の形態では、同一の半導体メモリチップ1とBGA基板10とを用いて、ワイヤーによる接続を変更するだけで、上面実装用及び裏面実装用の半導体メモリ装置(第1と第2の半導体メモリ装置)を容易に構成できる。
【0031】
以上のように、本発明に係る実施の形態の構成によれば、同一のICチップ1を用いて上面実装用及び裏面実装用の半導体メモリ装置を容易に製造することができるので、高密度実装が可能な半導体メモリ装置を生産性良く安価に製造することができる。
【0032】
以上の実施の形態では、SRAMについて説明したが、本発明はこれに限られるものではなく、例えば、ダイナミック・ランダム・アクセス・メモリ(DRAM)にも適用することができ、SRAMの場合と同様の作用効果が得られる。
また、以上の実施の形態では、BGA基板を用いた例について説明したが、本発明はこれに限定されるものではなく、BGAパッケージやさらにはピン端子を有するパッケージ等種々の展開が可能である。
【0033】
【発明の効果】
以上詳細に説明したように、本発明に係る半導体メモリチップは、複数のメモリセルと制御回路が形成されてなる半導体メモリチップにおいて、電極パッドのうちの少なくとも1対の電極パッドは、いずれか一方を選択して接続することにより上記制御回路を動作させることができる選択接続電極パッドであり、かつその2つの選択接続電極パッドは一方の主面において1つのチップ中心線を挟んで両側に配置されているので、そのいずれを選択するかによって、パッケージ等と組み合わせた時の端子配列の変更が可能となり、パッケージ等の端子配列設計の自由度を向上させることができる。
これにより、比較的単純な配線パターンを有する実装基板の両面に実装することができ、かつ安価に製造することができる半導体メモリ装置の構成に適した半導体メモリチップを提供することができる。
【0034】
また、本発明に係る半導体メモリチップにおいて、上記制御回路の制御動作のタイミングを制御する信号を発生するクロックバッファ回路として2つの第1と第2のクロックバッファ回路を形成して、上記1対の選択接続電極パッドを上記第1のクロックバッファ回路に接続された第1CLKパッド電極と上記第2のクロックバッファ回路に接続された第2CLKパッド電極とによって構成することができ、これにより、パッケージ等と組み合わせた場合のクロック用端子位置の変更が可能となる。
【0035】
また、上記半導体メモリチップを、スタティクRAMとすることにより、実装基板の両面に実装することができ、かつ安価に製造することができるSRAMメモリに適したSRAMメモリチップを提供することができる。
【0036】
また、上記半導体メモリチップを、ダイナミックRAMとすることにより、実装基板の両面に実装することができ、かつ安価に製造することができるDRAMメモリに適したDRAMメモリチップを提供することができる。
【0037】
また、本発明に係る半導体メモリチップにおいて、上記1対の選択接続電極パッドは上記1つの中心線に対して対称に配置することにより、端子配列の変更をより効率的にできる。
【0038】
本発明に係る半導体メモリ装置は、上記半導体メモリチップと、一方の面に上記半導体メモリチップの電極パッドが接続される基板パッド電極を有しかつ他方の面に該基板パッド電極とそれぞれ導通する複数の端子を有するパッケージ又は基板とを備え、上記複数の端子は、同種の信号が入力又は出力される端子が上記パッケージ又は基板の他方の面において縦又は横の1つの中心線に対して対称になるようにかつ上記1対の選択接続電極パッドに対応して設けられた2つの選択接続端子が上記1つの中心線に対して対称になるように配置されているので、同一の半導体メモリチップ1と上記パッケージ又は基板とを用いて、例えば、半導体メモリチップ1と上記パッケージ又は基板との間の接続を変更するだけで、上面実装用及び裏面実装用の半導体メモリ装置を容易に構成できる。
従って、本発明に係る半導体メモリ装置によれば、比較的単純な配線パターンを有する実装基板の両面に実装することができ、安価に製造することができる半導体メモリ装置を提供できる。
【0039】
また、本発明に係る半導体メモリ装置において、上記パッケージ又は基板を、ボールグリッドアレイパッケージ又はボールグリッドアレイ基板とすることにより、より高密度実装が可能な半導体メモリ装置を提供できる。
【図面の簡単な説明】
【図1】 本発明に係る実施の形態の半導体メモリチップの平面図である。
【図2】 本発明に係る実施の形態の上面用半導体メモリ装置の平面図である。
【図3】 本発明に係る実施の形態の裏面用半導体メモリ装置の平面図である。
【図4】 本発明に係る実施の形態の上面用半導体メモリ装置の端子配置を示す平面図である。
【図5】 本発明に係る実施の形態の裏面用半導体メモリ装置の端子配置を示す平面図である。
【図6】 本発明に係る実施の形態の上面用半導体メモリ装置及び裏面用半導体メモリ装置を用いた応用例の断面図(a)と平面図(b)である。
【符号の説明】
1 半導体メモリチップ(ICチップ)、2 パッド、3 第1CLKパッド、4 第1のクロックバッファ回路(第1CLKバッファ)、5 第2CLKパッド、6 第2のクロックバッファ回路(第2CLKバッファ)、10 ボールグリッドアレイ(BGA)基板、12 基板パッド電極、13 第1基板パッド電極、15 第2基板パッド電極、101 上面実装用の第1タイプ半導体メモリ装置、102 裏面実装用の第2タイプ半導体メモリ装置。
Claims (6)
- 半導体基板に複数のメモリセルとメモリセルの読み書きを制御する制御回路とが形成されてなり、該制御回路に信号を入出力するための複数の電極パッドが一方の主面に形成された半導体メモリチップにおいて、
上記電極パッドのうちの少なくとも1対の電極パッドは、いずれか一方を選択して接続することにより上記制御回路を動作させることができる選択接続電極パッドであり、かつその2つの選択接続電極パッドは上記一方の主面において縦又は横の1つのチップ中心線を挟んで両側に配置され、
上記制御回路は制御動作のタイミングを制御する信号を発生するクロックバッファ回路として2つの第1と第2のクロックバッファ回路を有し、上記1対の選択接続電極パッドは、上記第1のクロックバッファ回路に接続された第1CLKパッド電極と上記第2のクロックバッファ回路に接続された第2CLKパッド電極とからなることを特徴とする半導体メモリチップ。 - 上記半導体メモリチップは、スタティクRAMである請求項1に記載の半導体メモリチップ。
- 上記半導体メモリチップは、ダイナミックRAMである請求項1に記載の半導体メモリチップ。
- 上記1対の選択接続電極パッドは上記1つのチップ中心線に対して対称に配置された請求項1〜3のうちのいずれか1つに記載の半導体メモリチップ。
- 請求項1〜4のうちのいずれか1つに記載の半導体メモリチップと、一方の面に上記半導体メモリチップの電極パッドがそれぞれ接続される基板パッド電極を有しかつ他方の面に該基板パッド電極とそれぞれ導通する複数の端子を有するパッケージ又は基板とを備
えた半導体メモリ装置であって、
上記複数の端子は、同種の信号が入力又は出力される端子が上記パッケージ又は基板の他方の面において縦又は横の1つの中心線に対して対称になるようにかつ上記1対の選択接続電極パッドに対応して設けられた2つの選択接続端子が上記1つの中心線に対して対称になるように配置されたことを特徴とする半導体メモリ装置。 - 上記パッケージ又は基板は、ボールグリッドアレイパッケージ又はボールグリッドアレイ基板である請求項5に記載の半導体メモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236421A JP5004385B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体メモリチップとそれを用いた半導体メモリ装置 |
US10/176,679 US6818983B2 (en) | 2001-08-03 | 2002-06-24 | Semiconductor memory chip and semiconductor memory device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236421A JP5004385B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体メモリチップとそれを用いた半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051545A JP2003051545A (ja) | 2003-02-21 |
JP5004385B2 true JP5004385B2 (ja) | 2012-08-22 |
Family
ID=19067694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001236421A Expired - Fee Related JP5004385B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体メモリチップとそれを用いた半導体メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6818983B2 (ja) |
JP (1) | JP5004385B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100702016B1 (ko) | 2005-02-02 | 2007-03-30 | 삼성전자주식회사 | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 |
KR100871706B1 (ko) | 2007-03-13 | 2008-12-08 | 삼성전자주식회사 | 클럭 미러링 스킴을 구현하는 메모리 장치 및 이를장착하는 메모리 시스템 |
JP2009182104A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 半導体パッケージ |
JP5161667B2 (ja) * | 2008-06-23 | 2013-03-13 | スパンション エルエルシー | 半導体装置、半導体システム |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8659140B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
JP5887415B2 (ja) | 2011-10-03 | 2016-03-16 | インヴェンサス・コーポレイション | 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化 |
KR20140085497A (ko) | 2011-10-03 | 2014-07-07 | 인벤사스 코포레이션 | 직교 윈도가 있는 멀티-다이 와이어본드 어셈블리를 위한 스터브 최소화 |
WO2013052321A2 (en) * | 2011-10-03 | 2013-04-11 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8653646B2 (en) | 2011-10-03 | 2014-02-18 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8525327B2 (en) | 2011-10-03 | 2013-09-03 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
JP5964440B2 (ja) * | 2011-10-03 | 2016-08-03 | インヴェンサス・コーポレイション | ウインドウを用いないワイヤボンドアセンブリに対して端子の2重の組を使用するスタブ最小化 |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
CN114121873A (zh) * | 2020-08-25 | 2022-03-01 | 美光科技公司 | 具有球栅阵列的设备和系统及相关微电子装置和装置封装 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786526A (ja) * | 1993-09-14 | 1995-03-31 | Toshiba Corp | メモリ装置 |
JPH07131129A (ja) | 1993-11-05 | 1995-05-19 | Nippon Telegr & Teleph Corp <Ntt> | 両面実装形マルチチップモジュール |
JP2541487B2 (ja) | 1993-11-29 | 1996-10-09 | 日本電気株式会社 | 半導体装置パッケ―ジ |
JPH11150468A (ja) | 1997-11-18 | 1999-06-02 | Hitachi Ltd | 半導体集積回路 |
JPH11340421A (ja) * | 1998-05-25 | 1999-12-10 | Fujitsu Ltd | メモリ及びロジック混載のlsiデバイス |
JP2000315776A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
JP2000322885A (ja) * | 1999-05-07 | 2000-11-24 | Fujitsu Ltd | 半導体集積回路 |
JP2001167594A (ja) * | 1999-12-09 | 2001-06-22 | Sharp Corp | 半導体メモリ装置 |
JP3744825B2 (ja) * | 2000-09-08 | 2006-02-15 | セイコーエプソン株式会社 | 半導体装置 |
-
2001
- 2001-08-03 JP JP2001236421A patent/JP5004385B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-24 US US10/176,679 patent/US6818983B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003051545A (ja) | 2003-02-21 |
US6818983B2 (en) | 2004-11-16 |
US20030042623A1 (en) | 2003-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5004385B2 (ja) | 半導体メモリチップとそれを用いた半導体メモリ装置 | |
JP3744825B2 (ja) | 半導体装置 | |
US7999367B2 (en) | Stacked memory device | |
JP2870530B1 (ja) | スタックモジュール用インターポーザとスタックモジュール | |
US7875986B2 (en) | Semiconductor device | |
US6242814B1 (en) | Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly | |
US7227251B2 (en) | Semiconductor device and a memory system including a plurality of IC chips in a common package | |
US20030122239A1 (en) | Stack semiconductor chip package and lead frame | |
US20200402959A1 (en) | Stacked semiconductor package having an interposer | |
US7569428B2 (en) | Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same | |
US11594522B2 (en) | Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture | |
JPH08222602A (ja) | 半導体装置 | |
US20070246835A1 (en) | Semiconductor device | |
JP4754201B2 (ja) | 半導体装置 | |
US20070090500A1 (en) | Housed DRAM chip for high-speed applications | |
US6229726B1 (en) | Integrated circuit chip having multiple package options | |
JP4264750B2 (ja) | 半導体装置の製造方法 | |
US20240071967A1 (en) | Semiconductor die including an asymmetric pad arrays, a semiconductor die stack including the semiconductor die, and a high bandwidth memory including the semiconductor die stack | |
JP2001044325A (ja) | 半導体装置及び半導体モジュール | |
US20060186403A1 (en) | Semiconductor device | |
CN116207084A (zh) | 内存模块 | |
JP2009010397A (ja) | 半導体装置の製造方法 | |
JP2004328010A (ja) | 半導体装置 | |
KR20020041114A (ko) | 반도체 칩 및 그를 이용한 반도체 칩 패키지 | |
JPH10242413A (ja) | 半導体メモリ、配線基板及びメモリモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080801 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |