CN217214692U - 闪存卡 - Google Patents

闪存卡 Download PDF

Info

Publication number
CN217214692U
CN217214692U CN202220949364.4U CN202220949364U CN217214692U CN 217214692 U CN217214692 U CN 217214692U CN 202220949364 U CN202220949364 U CN 202220949364U CN 217214692 U CN217214692 U CN 217214692U
Authority
CN
China
Prior art keywords
carrier plate
main control
control chip
flash memory
memory card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220949364.4U
Other languages
English (en)
Inventor
张先念
刘清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202220949364.4U priority Critical patent/CN217214692U/zh
Application granted granted Critical
Publication of CN217214692U publication Critical patent/CN217214692U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

本实用新型提供了一种闪存卡，包括封装体以及封装在所述封装体内的载板、主控芯片、绝缘支架和至少一个存储晶粒；所述载板上设有多个第一焊盘和多个第二焊盘；所述存储晶粒通过第一胶粘层固定在所述载板的上表面，且所述存储晶粒通过第一引线与所述载板上的第一焊盘电连接；所述绝缘支架包括支撑部和与所述支撑部相连的承托部，所述支撑部固定在所述载板上，且所述承托部通过所述支撑部架设在至少一个所述存储晶粒的上方；所述主控芯片通过第二胶粘层固定在所述承托部的上表面，且所述主控芯片通过第二引线与所述载板上的第二焊盘电连接。本实用新型可在减小闪存卡尺寸的同时，避免存储晶粒受到主控芯片引线焊接时的作用力而损坏。

Description

闪存卡
技术领域
本实用新型涉及存储领域，更具体地说，涉及一种闪存卡。
背景技术
闪存卡是用来存储程序和各种数据信息的记忆部件。由于具有体积小、性能稳定等优点，闪存卡被广泛应用在手机、数码相机、便携式电脑、MP3和其他电子设备上。在闪存卡的封装体内，存储晶粒跟主控芯片通常在同一平面(即载板的同一表面)上打线接合。
随着微电子组装技术的发展，闪存卡朝着高密度、高集成、空间更小趋势发展，尤其是手机、数码相机、笔记本等电子产品的发展，闪存卡也在不断的随着电子产品的发展趋势越做越小。如图1所示，为了减小闪存卡的尺寸，载板尺寸也需要相应减小，出现了堆叠封装结构。在堆叠封装结构的封装体10内，存储晶粒12粘贴固定在载板11的上表面，主控芯片13则叠堆在存储晶粒12的上表面。
上述堆叠封装结构虽然减小了闪存卡的尺寸，但是由于主控芯片13在引线键合时，需要直接从主控芯片13的上方打线至载板11上的焊盘，在该过程中产生的作用力将传导至下方的存储晶粒12，并导致存储晶粒12受力损坏，存在一定的工艺风险。
实用新型内容
本实用新型要解决的技术问题在于，针对上述闪存卡堆叠封装结构中，主控芯片的打线操作易导致连接存储晶粒的引线出现损坏的问题，提供一种新的闪存卡。
本实用新型解决上述技术问题的技术方案是，提供一种闪存卡，包括封装体、载板、主控芯片、绝缘支架以及至少一个存储晶粒；所述载板上设有多个第一焊盘和多个第二焊盘；所述存储晶粒通过第一胶粘层固定在所述载板的上表面，且所述存储晶粒通过第一引线与所述载板上的第一焊盘电连接；所述绝缘支架包括支撑部和与所述支撑部相连的承托部，所述支撑部固定在所述载板上，且所述承托部通过所述支撑部架设在至少一个所述存储晶粒的上方；所述主控芯片通过第二胶粘层固定在所述承托部的上表面，且所述主控芯片通过第二引线与所述载板上的第二焊盘电连接；所述主控芯片、存储晶粒、绝缘支架及载板均封装在所述封装体内。
作为本实用新型的进一步改进，所述承托部呈平板状，所述支撑部连接在所述承托部的所有边缘，且所述支撑部与承托部共同构成倒扣的盒状；
所述支撑部以远离承托部的一端贴于载板的方式固定在载板上，并与所述承托部一起在所述载板的上表面形成密闭的中空腔体，至少一个存储晶粒及对应的第一引线和第一焊盘位于所述中空腔体内。
作为本实用新型的进一步改进，所述承托部呈平板状，所述支撑部连接在所述承托部的两个背向的边缘，且所述支撑部与所述承托部共同构成桥状；
所述支撑部以远离承托部的一端贴于载板的方式固定在载板上，至少一个存储晶粒的至少一部分位于所述承托部的下方。
作为本实用新型的进一步改进，多个所述第一焊盘在所述载板上沿第一方向排成两列，多个所述第二焊盘在所述载板上沿第二方向排成两列，所述第一方向和第二方向相互垂直；
至少一部分位于所述承托部下方的存储晶粒固定在两列第一焊盘和两列第二焊盘之间；所述存储晶粒的上表面包括两列沿第一方向排列的第一焊垫，且每一第一焊垫经由第一引线与所述载板上的一个第一焊盘电连接；固定在所述承托部上表面的主控芯片包括两列沿第二方向排列的第二焊垫，且每一第二焊垫经由第二引线与所述载板上的一个第二焊盘电连接。
作为本实用新型的进一步改进，在所述绝缘支架上，至少部分支撑部通过过渡部与所述承托部相连接，且与所述主控芯片电连接的第二引线越过所述过渡部与载板上的第二焊盘电连接。
作为本实用新型的进一步改进，所述承托部的上表面具有凹槽，所述主控芯片通过第二胶粘层固定在所述凹槽内。
作为本实用新型的进一步改进，所述凹槽的深度小于所述主控芯片的厚度。
作为本实用新型的进一步改进，在平行于所述承托部的上表面的平面内，所述凹槽的尺寸大于所述主控芯片的尺寸，且所述凹槽的侧壁与所述主控芯片的侧壁之间填充有导热胶片。
作为本实用新型的进一步改进，所述导热胶片延伸到所述承托部的上表面。
作为本实用新型的进一步改进，所述支撑部的远离所述承托部的一端具有粘贴沿，所述支撑部通过所述粘贴沿粘贴固定在所述载板的上表面。
本实用新型具有以下有益效果：通过绝缘支架将主控芯片堆叠在存储晶粒的上方，在减小闪存卡尺寸的同时，使得主控芯片在引线键合时受到的作用力由绝缘支架吸收，从而避免存储晶粒受到主控芯片引线焊接时的作用力而损坏。
附图说明
图1是现有闪存卡的堆叠封装结构的示意图；
图2是本实用新型实施例提供的闪存卡的结构示意图；
图3是本实用新型另一实施例提供的闪存卡的结构示意图；
图4是本实用新型实施例提供的闪存卡在固定主控芯片之前的结构示意图；
图5是本实用新型实施例提供的闪存卡在固定主控芯片之后的结构示意图；
图6是本实用新型又一实施例提供的闪存卡的结构示意图；
图7是本实用新型实施例提供的闪存卡中主控芯片固定在绝缘支架的承托部的机构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图2所示，是本实用新型实施例提供的闪存卡的结构示意图，该闪存卡可以为任何以闪存(FLASH)晶粒为存储介质的存储卡。本实施例的闪存卡包括封装体20、载板21、主控芯片23、绝缘支架28以及至少一个存储晶粒22，并且，上述主控芯片23、存储晶粒22、绝缘支架28及载板21均封装在封装体20内。具体地，可根据闪存卡的存储容量、单个存储晶粒22的存储容量等确定闪存卡所包括的存储晶粒22的数量。此外，封装体20的表面可以具有与封装体20内的载板21电连接的导电触片或导电焊盘等，通过导电触片或导电焊盘，可将闪存盘与上位机连接，从而实现数据读写。
其中，载板21即为引线框架(Substrate)，用于承载主控芯片23、存储晶粒22及被动元件(图中未示出)等，其主要由基板(具体可以为硬质基板、柔性薄膜基板和共烧陶瓷基板等)和位于基板上的铜箔(其厚度可以在1.5μm-18μm之间)构成，且该载板21上具有多个载板焊盘，载板焊盘之间或载板焊盘与导电触片之间通过铜箔电性连接。在本实施例中，载板焊盘具体包括多个第一焊盘211和多个第二焊盘212，上述第一焊盘211和第二焊盘212可具有相同尺寸。载板21的具体结构属于本领域的习知技术，在此不再赘述。
存储晶粒22具体可以为未封装的FLASH存储介质，例如NAND FLASH裸晶等，其通过第一胶粘层24固定在载板21的上表面，且存储晶粒22通过第一引线26与载板21上的第一焊盘211电连接。第一胶粘层24可由具有粘性的薄膜(DAF，Die Attach Film)或银浆(epoxy)构成。具体地，存储晶粒22的上表面可具有多个焊垫，第一引线26可采用引线键合(WireBonding)工艺将每一焊垫分别与一个第一焊盘211电连接。存储晶粒22的具体结构以及引线键合工艺属于本领域的习知技术，在此不再赘述。
绝缘支架28具体可由导热性能较好的硬质绝缘材料(例如聚合物、陶瓷、树脂、橡胶等)加工而成，其包括支撑部282和与支撑部282相连的承托部281。上述支撑部282固定在载板21上，且承托部281通过支撑部282架设在至少一个存储晶粒22的上方，即由支撑部282作为支撑脚将承托部281架起，且存储晶粒22位于承托部281与载板21之间的空间内。在本实用新型的一个实施例中，承托部281和支撑部282可为一体结构。
主控芯片23通过第二胶粘层25固定在承托部281的上表面，且主控芯片23通过第二引线27与载板21上的第二焊盘121电连接。第二胶粘层25可由具有粘性的薄膜(DAF，DieAttach Film)或银浆(epoxy)构成。具体地，存储晶粒22的上表面可具有多个焊垫，第二引线27可采用引线键合(Wire Bonding)工艺将存储晶粒22的每一焊垫分别与一个第二焊盘212电连接。上述主控芯片23同样可采用裸晶，其具体结构以及引线键合工艺属于本领域的习知技术，在此不再赘述。
上述闪存盘，通过绝缘支架28将主控芯片23堆叠在存储晶粒22的上方，在减小闪存卡尺寸的同时，使得主控芯片23在引线键合时受到的作用力由绝缘支架28吸收，而不会传导到存储晶粒22，从而避免存储晶粒22受到主控芯片23引线焊接时的作用力而损坏。并且，绝缘支架28还可实现主控芯片23的散热。同时，由于绝缘支架28采用绝缘材料，可防止主控芯片23与存储晶粒22存在电路不良、串电隐患出现。
结合图2-5所示，在本实用新型的一个实施例中，上述绝缘支架28的承托部281呈平板状，支撑部282连接在承托部281的所有边缘，且支撑部282与承托部281共同构成倒扣的盒状。支撑部282以远离承托部281的一端贴于载板21的方式固定在载板21上，并与承托部281一起在载板21的上表面形成密闭的中空腔体，至少一个存储晶粒22及对应的第一引线26和第一焊盘211位于中空腔体内。例如，承托部281可以为长方形，且该承托部281的长、宽均大于存储晶粒22、第一焊盘211在载板21上的分布区域，从而便于覆盖及保护存储晶粒22、第一焊盘211，同时，支撑部282突出于载板21的上表面的高度高于第一引线26的线弧高度，避免承托部281高度低于第一引线26的线弧高度而引起第一引线26变形而导致存储晶粒22工作运行受到影响，以及防止在绝缘支架28安装过程损坏第一引线26。
特别地，为降低闪存卡的整体厚度，在支撑部282固定在载板21时，承托部281可与载板21相平行。在实际应用中，绝缘支架28的承托部281可以为长方形、正方形、圆形、不规则形状，只要该承托部281可以与支撑部282一起构成的倒扣的盒状，并罩住第一引线26、存储晶粒22、第一焊盘211即可。
当绝缘支架28的边缘(即承托部281与支撑部282相接位置)为直角时，需在主控芯片23的焊垫与第二焊盘212键合过程中避开上述直角(由于第二引线27非常细，在打线时直角容易导致第二引线27断裂)，这将导致主控芯片23的焊垫与第二焊盘212间距过大，即使打线成功，过长的第二引线27也会使得成本增加，并且在后续的封装过程中也会因外力原因使得第二引线27更易断裂。结合图3-5所示，为避免第二引线过长，在绝缘支架28上，至少部分支撑部282通过过渡部283与承托部281相连接，且与主控芯片23电连接的第二引线27越过过渡部283与载板21上的第二焊盘212电连接。通过将绝缘支架28的直角设置为斜角、圆角或向下倾斜等不规则形状的过渡部283，可减少用于键合主控芯片23的焊垫与第二焊盘212的第二引线27长度，同时增加第二引线27焊接的可靠性。
在本实用新型的一个实施例中，绝缘支架28的承托部281呈平板状，在实际应用中，上述承托部281可以为长方形、正方形、圆形、不规则形状。支撑部282连接在承托部281的两个背向的边缘，且支撑部282与承托部281共同构成桥状。支撑部282以远离承托部281的一端贴于载板21的方式固定在载板21上，至少一个存储晶粒26的至少一部分位于承托部281的下方。在该实施中，承托部281无需完全覆盖下方的存储晶粒22，从而封装体20可填充到存储晶粒22的上方的区域。该结构同样可以通过绝缘支架28吸收主控芯片23在打线时的受力。
特别地，结合图6所示，多个第一焊盘211在载板21上沿第一方向X排成两列，多个第二焊盘212在载板21上沿第二方向Y排成两列，且第一方向X和第二方向Y相互垂直。至少一部分位于承托部281下方的存储晶粒22固定在两列第一焊盘211和两列第二焊盘212之间；存储晶粒22的上表面包括两列沿第一方向排列的第一焊垫(图中未示出)，且每一第一焊垫经由第一引线26与载板21上的一个第一焊盘电连接；固定在承托部281上表面的主控芯片23包括两列沿第二方向Y排列的第二焊垫(图中未示出)，且每一第二焊垫经由第二引线27与载板21上的一个第二焊盘212电连接。这样，可使得承托部281避开第一引线26，从而降低绝缘支架28的高度，利于降低闪存卡的整体厚度；同时，可将存储晶粒22的引线键合与主控芯片23的引线键合在同一工艺步骤中进行，简化工艺流程。
结合图4、图7所示，为便于降低闪存卡的整体高度，同时保护主控芯片23不受到损坏，可在绝缘支架28的承托部281的上表面设置凹槽2811，主控芯片23通过第二胶粘层25固定在凹槽2811内。并且，为方便主控芯片23的引线键合操作，上述凹槽2811的深度小于主控芯片23的厚度与第二胶粘层25的厚度之和，从而在主控芯片23固定在凹槽2811时，主控芯片23的上表面仍然突出于承托部281的上表面。
优选地，在平行于承托部281的上表面的平面内，上述凹槽2811的长、宽可大于主控芯片23的长、宽，即凹槽2811的尺寸大于所述主控芯片的尺寸，且凹槽2811的侧壁与主控芯片23的侧壁之间填充有导热胶片29。特别地，上述导热胶片29可延伸到承托部281的上表面，从而大大增加了导热胶片29与承托部281的接触面积，利于通过承托部281散热，以降低主控芯片23四周的环境温度，达到较好的散热效果。
为增强绝缘支架28与载板21的结合强度，结合图3所示，在支撑部282的远离承托部281的一端可设置粘贴沿284，该粘贴沿284可与支撑部282一体，且支撑部282通过粘贴沿284粘贴固定在载板21的上表面。在实际应用中，粘贴沿284可通过UV胶、热固型材料或环氧树脂胶等粘贴固定到载板21的表面。
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种闪存卡，其特征在于，包括封装体、载板、主控芯片、绝缘支架以及至少一个存储晶粒；所述载板上设有多个第一焊盘和多个第二焊盘；所述存储晶粒通过第一胶粘层固定在所述载板的上表面，且所述存储晶粒通过第一引线与所述载板上的第一焊盘电连接；所述绝缘支架包括支撑部和与所述支撑部相连的承托部，所述支撑部固定在所述载板上，且所述承托部通过所述支撑部架设在至少一个所述存储晶粒的上方；所述主控芯片通过第二胶粘层固定在所述承托部的上表面，且所述主控芯片通过第二引线与所述载板上的第二焊盘电连接；所述主控芯片、存储晶粒、绝缘支架及载板均封装在所述封装体内。
2.根据权利要求1所述的闪存卡，其特征在于，所述承托部呈平板状，所述支撑部连接在所述承托部的所有边缘，且所述支撑部与承托部共同构成倒扣的盒状；
所述支撑部以远离承托部的一端贴于载板的方式固定在载板上，并与所述承托部一起在所述载板的上表面形成密闭的中空腔体，至少一个存储晶粒及对应的第一引线和第一焊盘位于所述中空腔体内。
3.根据权利要求1所述的闪存卡，其特征在于，所述承托部呈平板状，所述支撑部连接在所述承托部的两个背向的边缘，且所述支撑部与所述承托部共同构成桥状；
所述支撑部以远离承托部的一端贴于载板的方式固定在载板上，至少一个存储晶粒的至少一部分位于所述承托部的下方。
4.根据权利要求3所述的闪存卡，其特征在于，多个所述第一焊盘在所述载板上沿第一方向排成两列，多个所述第二焊盘在所述载板上沿第二方向排成两列，所述第一方向和第二方向垂直；
至少一部分位于所述承托部下方的存储晶粒固定在两列第一焊盘和两列第二焊盘之间；所述存储晶粒的上表面包括两列沿第一方向排列的第一焊垫，且每一第一焊垫经由第一引线与所述载板上的一个第一焊盘电连接；固定在所述承托部上表面的主控芯片包括两列沿第二方向排列的第二焊垫，且每一第二焊垫经由第二引线与所述载板上的一个第二焊盘电连接。
5.根据权利要求2或3所述的闪存卡，其特征在于，在所述绝缘支架上，至少部分支撑部通过过渡部与所述承托部相连接，且与所述主控芯片电连接的第二引线越过所述过渡部与载板上的第二焊盘电连接。
6.根据权利要求1-4中任一项所述的闪存卡，其特征在于，所述承托部的上表面具有凹槽，所述主控芯片通过第二胶粘层固定在所述凹槽内。
7.根据权利要求6所述的闪存卡，其特征在于，所述凹槽的深度小于所述主控芯片的厚度。
8.根据权利要求6所述的闪存卡，其特征在于，在平行于所述承托部的上表面的平面内，所述凹槽的尺寸大于所述主控芯片的尺寸，且所述凹槽的侧壁与所述主控芯片的侧壁之间填充有导热胶片。
9.根据权利要求8所述的闪存卡，其特征在于，所述导热胶片延伸到所述承托部的上表面。
10.根据权利要求1-4中任一项所述的闪存卡，其特征在于，所述支撑部的远离所述承托部的一端具有粘贴沿，所述支撑部通过所述粘贴沿粘贴固定在所述载板的上表面。
CN202220949364.4U 2022-04-22 2022-04-22 闪存卡 Active CN217214692U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220949364.4U CN217214692U (zh) 2022-04-22 2022-04-22 闪存卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220949364.4U CN217214692U (zh) 2022-04-22 2022-04-22 闪存卡

Publications (1)

Publication Number Publication Date
CN217214692U true CN217214692U (zh) 2022-08-16

Family

ID=82775987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220949364.4U Active CN217214692U (zh) 2022-04-22 2022-04-22 闪存卡

Country Status (1)

Country Link
CN (1) CN217214692U (zh)

Similar Documents

Publication Publication Date Title
US9377825B2 (en) Semiconductor device
JP5154516B2 (ja) 太陽電池モジュール及び太陽電池モジュールの製造方法
US7352068B2 (en) Multi-chip module
KR101623880B1 (ko) 반도체 패키지
KR20030018642A (ko) 스택 칩 모듈
US20130062783A1 (en) Chip packaging structure and manufacturing method for the same
US20050189140A1 (en) Chip package structure
JPH03112688A (ja) Ｉｃカード
KR20160025945A (ko) 전자부품이 내장된 반도체 패키지
TW529109B (en) Flip chip type monolithic microwave integrated circuit package
JP3818359B2 (ja) 半導体装置、回路基板及び電子機器
KR102160786B1 (ko) 반도체 패키지
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
CN217214692U (zh) 闪存卡
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
CN100468728C (zh) 多芯片半导体封装结构及封装方法
KR20020015214A (ko) 반도체패키지
CN112908945A (zh) 一种封装组件、电子设备及封装方法
KR100393099B1 (ko) 반도체패키지
CN101431066B (zh) 具有可移动外接端子的半导体封装堆叠组合结构
CN220755377U (zh) 芯片封装结构及存储器
KR100444168B1 (ko) 반도체패키지
TW200839983A (en) Semiconductor package with wire-bonding connections
CN117042469A (zh) 芯片封装结构、存储器及芯片封装方法
JP4046218B2 (ja) 電子装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant