CN218385210U - 半导体封装结构 - Google Patents

Abstract

本申请提供了一种半导体封装结构，包括：管芯和引线框，其中，引线框，包括：管芯垫，用于承载管芯；复数个引脚，位于管芯垫周围并且通过复数个引线电连接管芯，管芯垫的上表面与复数个引脚的上表面齐平，所述管芯垫和所述复数个引脚具有一致且不变的厚度，所述管芯垫的所述下表面的粗糙度大于所述管芯垫的所述上表面的粗糙度。本申请的目的在于提供一种半导体封装结构，以至少实现半导体封装结构的薄化。

Description

半导体封装结构

技术领域

本实用新型的实施例涉及半导体领域，更具体地，涉及一种半导体封装结构。

背景技术

在现行的多行四方扁平无引脚(Multi-Row Quad Flat No Leads， Multi-RowQFN)结构中，其引脚(Lead)越长，打线(Wire Bond)工艺成本越少。但长引脚具有如下诸多问题。

参见图1A至图3，引脚120越长，越可有效减少打线(将引脚120电连接至管芯140)的长度(图1A中引线130的长度)，降低打线工艺成本。然而，引脚120由于缺少支撑，在打线工艺中容易发生摇晃，并产生变形与偏移，从而影响成品的工作性能(Workability)。并且，这种变形与偏移还会导致在形成模塑料150之后，出现如图1B所示的引脚120外露现象。

一种改善摇晃问题的方法是在引脚120和管芯垫(die attach paddle) 110的背侧设置胶带(Tape)160来固定引脚120，如图2A-图2B所示，其中图2B是仰视图，胶带160设置为环状，以固定引脚120。但是，由于引线框100(包括引脚120和管芯垫110)表面存在残留物(比如，二次胶) 或气泡，胶带160与引线框100之间会存在缝隙(gap)。后续形成模塑料 150的工序中，随着注入模塑料150，压力增加，部分模塑料150(例如，树脂)进入缝隙覆盖引脚120和管芯垫110的表面，如图2A中虚线框中的部分所示，造成溢胶问题。因此，利用胶带改善摇晃问题又会引入气泡、残胶、溢胶等新的问题，同时工艺成本也较高。

而在图1A所示的Multi-Row QFN结构的单体化制程中，通常采用切割(saw)工艺将多个相连的Multi-Row QFN结构切割成多个单个的 Multi-Row QFN结构。由于引线框100的金属材质(例如，Cu)具有延展性，在实施切割的Multi-Row QFN结构的四个边缘处，引脚120会随着切割方向延展，而造成如图3所示的毛边问题(burr issue)。可以通过降低切割工艺的进刀速度或者转速减少毛边的产生，但这会影响产出效率 (UPH)。

除此之外，如图1A所示，现有的Multi-Row QFN结构在制备之前，预先在底部覆盖材质为镍钯金的预镀框架(Pre-Plating Frame，PPF)镀层 170，来保护引线框100的底面。但这种预镀会提高相应的材料成本。并且，现有的Multi-Row QFN结构的引线框100包括引脚120和管芯垫110，引脚120包括长手指部分1200和外围部分1202，现有的Multi-Row QFN结构通常较厚，不利于产品微小化。

实用新型内容

针对相关技术中存在的问题，本申请的目的在于提供一种半导体封装结构，引线框的管芯垫和引脚具有一致且不变的厚度，有效地薄化了半导体封装结构。

为实现上述目的，本申请提供了一种半导体封装结构，包括管芯和引线框，引线框包括用于承载管芯的管芯垫和复数个引脚；复数个引脚位于管芯垫周围并且通过复数个引线电连接管芯，管芯垫的上表面与复数个引脚的上表面齐平，所述管芯垫和所述复数个引脚具有一致且不变的厚度，所述管芯垫的所述下表面的粗糙度大于所述管芯垫的所述上表面的粗糙度。在一些实施例，管芯垫的下表面的粗糙度大于管芯垫的上表面的粗糙度。

在一些实施例，还包括模塑料，模塑料覆盖引线框、复数个引脚、复数个引线，并且位于引线框和复数个引脚之间，模塑料的下表面与管芯垫的下表面齐平。

在一些实施例，模塑料的与管芯垫接触的部分的下表面具有与管芯垫连续的内凹沟槽。

在一些实施例，引脚的厚度小于50μm。

在一些实施例，引脚的厚度小于30μm。

在一些实施例，管芯垫的侧面具有蚀刻痕迹。

在一些实施例，复数个引脚的与模塑料接触的侧面具有蚀刻痕迹。

在一些实施例，还包括镀层，镀层覆盖管芯垫的下表面、复数个引脚的下表面。

在一些实施例，复数个引脚的下表面与管芯垫的下表面齐平。

在一些实施例，引线框还包括路由线路，路由线路位于复数个引脚与管芯垫之间，模塑料覆盖路由线路。

在一些实施例，路由线路的上表面与管芯垫的上表面、复数个引脚的上表面齐平。

在一些实施例，路由线路的厚度小于复数个引脚的厚度以及管芯垫的厚度。

在一些实施例，还包括绝缘材料，绝缘材料覆盖路由线路的下表面。

在一些实施例，引脚的内部引脚的厚度小于外部引脚的厚度。

在一些实施例，绝缘材料是阻焊剂。

在一些实施例，绝缘材料与模塑料的材料不同。

在一些实施例，绝缘材料的下表面相对于模塑料凹陷。

在一些实施例，路由线路的下表面具有蚀刻痕迹。

在一些实施例，镀层的材料包括锡。

在一些实施例，引线框的材料包括铜。

在一些实施例，复数个引脚的下表面具有内凹沟槽。

附图说明

图1A至图3示出了现有技术的半导体封装结构的示意图。

图4A是根据本申请实施例的半导体封装结构的示意图，图4B示出了本申请的实施例的研磨痕迹。

图5是根据本申请另一实施例的半导体封装结构的示意图。

图6A至图6E2是根据本申请实施例的半导体封装结构形成方法的各个步骤的各种视角的示意性视图(例如，主视视角图和仰视视角图)。

图7A至图7H2是根据本申请另一实施例的半导体封装结构形成方法的各个步骤的各种视角的示意性视图(例如，主视视角图和仰视视角图)。

具体实施方式

为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。

本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。

为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。

图4A示出了根据本申请实施例的半导体封装结构的示意图。半导体封装结构1000包括管芯200和引线框300。其中，引线框300包括管芯垫320 以及多个引脚310。管芯垫320设置在管芯200的下方，用以承载管芯200。在一些实施例中，管芯200可以通过管芯附接膜210连接至管芯垫320上。多个引脚310设置在管芯垫320的周围并且通过多条引线330电连接至管芯200。管芯垫320的上表面322与引脚310的上表面312齐平。并且，多个引脚310的每一个的上表面312均与管芯垫320的上表面322齐平。本申请的实施例中，管芯垫320和复数个引脚310具有一致且不变的厚度，与现有技术(例如图1A)相比，相当于本申请的实施例的引线框300只保留现有技术(例如图1A)的长手指部分1200的厚度，有效地减薄了半导体封装结构1000的厚度。

在一些实施例中，管芯垫320的下表面324、复数个引脚310的下表面具有研磨痕迹。图4B以引脚310的底面为例，示出了研磨痕迹的形状，其中具有多条内凹沟槽401。在一些实施例中，管芯垫320、引脚310的厚度是内凹沟槽401的深度的十倍或以上，因此，内凹沟槽401的存在对管芯垫320、引脚310的整体厚度的影响忽略不计。在一些实施例中，引线框300的材质包括铜。在一些实施例中，本申请的半导体封装结构1000是薄多行四方扁平无引脚(Thin Multi-Row QFN)结构。

根据一些实施例，管芯垫320的上表面322不具备研磨痕迹，与之相比，具有研磨痕迹的下表面324更加粗糙，管芯垫320下表面324的粗糙度大于管芯垫320上表面322的粗糙度。

继续参考图4A，半导体封装结构1000还设置有位于引线框300上方、并且围绕多个引脚310、多个引线330、管芯200以及管芯垫320的模塑料 400。在一些实施例中，模塑料400的材料包括树脂。模塑料400向下延伸进管芯垫320和引脚310之间，并且模塑料400的下表面424和管芯垫320 的下表面324齐平。在一些实施例中，模塑料400的下表面424也具有研磨痕迹。在一些实施例中，模塑料400的下表面424与管芯垫320的下表面324形成连续的内凹沟槽401。

在一些实施例中，可以通过同一道研磨工序同时形成管芯垫320的下表面324和模塑料400的下表面424，在与管芯垫320的下表面324接触之处，模塑料400的下表面424与管芯垫320的下表面324形成连续的研磨痕迹。

引脚310的下表面314和管芯垫320的下表面324齐平。并且，引脚 310的下表面314和模塑料400的下表面424同样齐平。在一些实施例中，引脚310的下表面314具有研磨痕迹。在一些实施例中，引脚310的下表面314和模塑料400的下表面424形成连续的研磨痕迹。

在一些实施例中，可以通过同一道研磨工序同时形成引脚310的下表面314和模塑料400的下表面424，在与引脚310的下表面314接触之处，模塑料400的下表面424与引脚310的下表面314形成连续的研磨痕迹。在一些实施例中，可以通过同一道研磨工序一起形成引脚310的下表面 314、模塑料400的下表面424和管芯垫320的下表面324，在与管芯垫320 的下表面324以及引脚310的下表面314的接触之处，模塑料400的下表面424分别形成与管芯垫320的下表面324连续的研磨痕迹以及与引脚310 的下表面314连续的研磨痕迹。

在一些实施例中，引脚310和管芯垫320材质相同，引脚310的下表面314的粗糙度和管芯垫320的下表面324的粗糙度相同。

在一些实施例中，管芯垫320的上表面322具有蚀刻痕迹，例如，管芯垫320的上表面为铜块湿蚀刻平滑表面。引脚310的上表面312具有蚀刻痕迹。在一些实施例中，蚀刻痕迹比研磨痕迹更加光滑。在一些实施例中，管芯垫320的上表面322和引脚310的上表面312具有相同的粗糙度。

在一些实施例中，可以在同一道蚀刻工序中一起形成管芯垫320的上表面322和引脚310的上表面312。

在一些实施例中，管芯垫320的与模塑料400相接触的周侧面326具有蚀刻痕迹。引脚310的与模塑料400相接触的周侧面316具有蚀刻痕迹。在一些实施例中，引脚310的周侧面316和管芯垫320的周侧面326具有相同的粗糙度。

在一些实施例中，可以在同一道蚀刻工序中一起形成引脚310的周侧面316和管芯垫320的周侧面326。

在一些实施例中，管芯垫320的上表面322、管芯垫320的周侧面326、引脚310的上表面312以及引脚310的周侧面316具有相同的粗糙度。

在一些实施例中，可以在同一道工序中，一起形成管芯垫320的上表面322、管芯垫320的周侧面326、引脚310的上表面312以及引脚310的周侧面316。在一些实施例中，可以采用蚀刻工艺一起形成管芯垫320的上表面322、管芯垫320的周侧面326、引脚310的上表面312以及引脚 310的周侧面316。

在一些实施例中，引脚310的厚度小于50μm。在一些实施例中，引脚310厚度小于30μm。

引线框300的下方还设置有镀层340。镀层340覆盖管芯垫320的下表面324以及引脚310的下表面314。在一些实施例中，镀层340是电镀锡。在一些实施例中，镀层340的材料包括银。

图5示出了根据本申请另一实施例的半导体封装结构1001的示意图。与图4A所示实施例不同的是，本实施例中，半导体封装结构1001的引线框300还包括路由(Router)线路360。路由线路360设置在引脚310和管芯垫320之间，并且由模塑料400覆盖。路由线路360的上表面362与引脚310的上表面312以及管芯垫320的上表面322齐平。并且，路由线路 360的下表面364相对于引脚310的下表面314和管芯垫320的下表面324 向上凹陷，路由线路360的下表面364高于引脚310的下表面314和管芯垫320的下表面324，并且因此，路由线路360的厚度小于引脚310的厚度以及管芯垫320的厚度。本实施例中的半导体封装结构1001是薄多行路由进阶式四方扁平无引脚(Thin Multi Row Routable Advanced QFN，Thin MultiRow Routable aQFN)结构。

在一些实施例中，路由线路360的上表面362具有蚀刻痕迹。在一些实施例中，路由线路360的上表面362与引脚310的上表面312以及与管芯垫320的上表面322的粗糙度相同。在一些实施例中，路由线路360的下表面364具有蚀刻痕迹。

在一些实施例中，路由线路360的与模塑料400相接触的周侧面366 具有蚀刻痕迹。在一些实施例中，路由线路360的周侧面366与引脚310 的周侧面316以及与管芯垫320的周侧面326的粗糙度相同。在一些实施例中，路由线路360的上表面362、引脚310的上表面312、管芯垫320的上表面322和路由线路360的周侧面366、引脚310的周侧面316以及管芯垫320的周侧面326的粗糙度相同。

路由线路360的下表面364处还设置有绝缘材料370。绝缘材料370 覆盖路由线路360的下表面364，并且绝缘材料370的下表面374相对于模塑料400的下表面424向上凹陷。绝缘材料370的材料与模塑料400的材料不同。绝缘材料370用以预防短路。在一些实施例中，绝缘材料370 可以是阻焊剂涂层(solder resist coating)。

本申请的半导体封装结构1000、1001的管芯垫320和引脚310具有一致且不变的厚度(蚀刻痕迹和/或研磨痕迹造成的粗糙度变化所引起的厚度的微小变化不计)，相比于现有技术的实施例减薄了所得产品的厚度，有利于产品的微小化。本申请的实施例的半导体封装结构1000、1001的管芯垫320的下表面、引脚310的下表面齐平并且都具有研磨痕迹，不会存在现有技术的例如图1A所示的管芯垫110、引脚120下表面处向上凹陷的表面的侧蚀刻痕迹(由下半蚀刻工艺形成)。

本申请还提供了一种形成半导体封装结构1000的方法。图6A-图6E2 示出了根据本申请实施例的半导体封装结构1000的形成方法的各个步骤不同视角的示意性视图。其中，带有相同字母的视图序号(例如图6D1和图6D2)示出的是同一步骤中不同视角的示意图。图6A、图6B、图6C、图6D1、图6E1分别示出了各步骤中的截面图。图6D2、图6E2示出了对应于图6D1、图6E1的仰视图。

参考图6A，提供基板500。在一些实施例中，基板500是引线框。在一些实施例中，在基板500的上表面502处采用例如半蚀刻(Half etching) 工艺开凹槽504。其中，多个凹槽504环绕基板500的中心设置。多个凹槽504将基板500划分为位于中心处的中心区520和位于边缘处的边缘区 510。在一些实施例中，基板500的材料包括铜。

参考图6B，在中心区520上方设置管芯200。在一些实施例中，管芯 200通过管芯附接膜210连接至中心区520处的基板500的上表面502。同时，设置多个引线330连接管芯200和基板500的边缘区510、连接中心区520和边缘区510。引线330的一部分的一端连接至管芯200的上表面，另一端连接至边缘区510的上表面；引线330的另一部分的一端连接至中心区520的上表面，另一端连接至边缘区510的上表面。由于中心区520 和边缘区510还通过基板500的下部相连接，中心区520和边缘区510属于一个整体，因此，在连接引线330时，中心区520和边缘区510不会相对摇晃。

参考图6C，采用例如模制(Molding)工艺形成模塑料400。其中，形成的模塑料400是上述图4A中所示的模塑料400。模塑料400围绕基板500 的上表面502，并且包封引线330和管芯200。其中，模塑料400填充凹槽 504。在一些实施例中，模塑料400的材料包括树脂。

结合参考图6D1-图6D2，去除基板500的部分下部(如图6C中虚线框所示部分)并且暴露凹槽504处的模塑料400。在一些实施例中，可以采用例如半蚀刻制程，从基板500的下表面开始蚀刻基板500至暴露凹槽 504处的模塑料400。执行去除步骤后的基板500下部形成新的下表面508。

图6A-图6D2是以一个基板500的结构单元进行的示例，在实际生产过程中，多个基板500结构单元相互连接，并且，在图6A所示的步骤时，半蚀刻工艺同时在相邻的基板500结构单元之间形成条形坝(dam bar)，其厚度可以与基板500的凹槽504下方的部分相同，在执行图6D1-图6D2 中所示的去除操作的同一道工序中，可以一起去除条形坝，形成多个单个的基板500结构单元。以完成各个基板500结构单元的单体化。单体化后的单个基板500结构单元在后续工序中用于形成单个的半导体封装结构 1000。

接下来继续阐述后续步骤，下述的各后续步骤的示意图继续以一个基板500结构单元为示例进行说明。

结合参考图6E1-图6E2，采用例如带状研磨(Strip Grinding)制程平坦化基板500的底部和模塑料400，使得基板500的下表面508和模塑料 400的下表面424平坦且共面。之后在基板500的下表面508处形成镀层 340。形成的镀层340完全覆盖中心区520以及边缘区510的暴露下表面。在一些实施例中，采用电镀工艺形成镀层340。在一些实施例中，镀层340的材料为可回流(Reflowable)材料。在一些实施例中，镀层340是电镀锡。在一些实施例中，镀层340的材料包括银。

至此形成了如图4A中所示的半导体封装结构1000。其中，中心区520 形成为管芯垫320，边缘区510形成为引脚310。在一些实施例中，引脚 310的厚度小于50μm。在一些实施例中引脚310的厚度小于30μm。

本申请还示出了根据另一实施例的半导体封装结构1001的形成方法。图7A-图7H2示出了根据本申请另一实施例的半导体封装结构1001的形成方法各个步骤不同视角的示意性视图。其中，带有相同字母的视图序号(例如图7C1和图7C2)示出的是同一步骤中不同视角的示意图。图7A、图 7B、图7C、图7D1、图7E1、图7F1、图7G、图7H1分别示出了各步骤中主视视角的示意图。图7D2、图7E2、图7F2、图7H2对应示出了图7D1、图7E1、图7F1、图7H1中部分结构的仰视视角的示意图。在本实施例的形成方法中，图7A-图7E2所示的实施步骤与上述图6A-图6E2所示的实施步骤类似，因此可以参考上述图6A-图6E2各实施步骤实施本形成方法中图7A-图7E2的步骤。为行文方便，不再过多赘述图7A-图7E2实施步骤与图6A-图6E2实施步骤的相同之处。

参考图7A，提供基板500。基板500具有多个凹槽504，多个凹槽504 将基板500划分为位于中心处的中心区520、位于边缘处的边缘区510、以及位于中心区520和边缘区510之间的过渡区530。

参考图7B，在中心区520上方设置管芯200。同时，设置多个引线330 连接管芯200和基板500的、过渡区530和边缘区510。引线330的一部分的一端连接至管芯200的上表面，另一端连接至边缘区510的上表面；引线330的另一部分的一端连接至边缘区510的上表面，另一端连接至过渡区530的上表面502。

参考图7C，形成模塑料400。其中，模塑料400填充凹槽504。

结合参考图7D1-图7D2，去除基板500的部分下部结构(如图7C中虚线框所示)并且暴露凹槽504处的模塑料400。执行去除步骤后的基板 500下部形成新的下表面508。

结合参考图7E1-图7E2，平坦化基板500的底部和模塑料400，使得基板500的下表面508和模塑料400的下表面424平坦且共面。之后在基板500的下表面508处形成完全覆盖中心区520、边缘区510以及过渡区 530的镀层340。

结合参考图7F1-图7F2，在图7E1-图7E2形成的结构的基础上，去除过渡区530下表面处的镀层340，使得过渡区530的下表面508暴露。在一些实施例中，可以采用激光烧蚀(Laser ablation)工艺去除镀层340。

参考图7G，减薄过渡区530的厚度。在一些实施例中，采用例如蚀刻工艺，从过渡区530的下表面508向上蚀刻，使得过渡区530形成相对于模塑料400的下表面424向上凹陷的下表面508’。

结合参考图7H1-图7H2，在过渡区530的凹陷表面508’上设置绝缘材料570。形成的绝缘材料570完全覆盖过渡区530。在一些实施例中，绝缘材料570可以是阻焊剂涂层。

至此形成图5所示的半导体封装结构1001。其中，基板500的过渡区 530形成为半导体封装结构1001的路由线路360，中心区520形成为管芯垫320，边缘区510形成为引脚310。

本申请的实施例提供的半导体封装结构1000/1001的形成方法，调整了设置引线330与去除基板500下部分以形成引脚310(或引脚310与路由线路360)的工艺顺序，通过先设置引线330再形成引脚310(或引脚 310与路由线路360)的工艺顺序，避免了传统工艺中先形成长引脚，再打线所存在的摇晃问题，进一步避免了传统工艺在形成模塑料时，引脚的外露问题。并且，本申请中引脚310摇晃问题的解决并未借助胶带等辅助装置，因此，也避免了由使用胶带所带来的气泡或者局部溢胶等问题，并节约了成本。

本申请提供的半导体封装结构1000/1001的形成方法中，基于去除基板500的部分下部结构的实施方式，并不需要在基板500底部预镀PPF镀层，仅需在去除基板500的下部结构之后形成镀层340。比之传统的预镀实施方式，本申请的实施方式成本更低。

本申请提供的半导体封装结构1000/1001的形成方法中，去除基板500 的部分下部结构以及后续的平坦化工艺，减薄了基板500的厚度，最终的管芯垫320和引脚310具有一致不变的厚度，路由线路360的厚度可以更小，使得得到的半导体封装结构1000/1001的厚度更小。本申请提供的形成方法从多个方面实现半导体封装结构1000/1001的薄化。

另外，与传统的单体化工艺方式(例如切割)相比较，本申请中所提供的单体化工艺方式还具备避免毛边问题的优势。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：

管芯；

引线框，包括：

管芯垫，用于承载所述管芯；

复数个引脚，位于所述管芯垫周围并且通过复数个引线电连接所述管芯，所述管芯垫的上表面与所述复数个引脚的上表面齐平，所述管芯垫和所述复数个引脚具有一致且不变的厚度，所述管芯垫的下表面的粗糙度大于所述管芯垫的所述上表面的粗糙度。

2.根据权利要求1所述的半导体封装结构，其特征在于，还包括：

模塑料，覆盖所述引线框、所述复数个引脚、所述复数个引线，并且位于所述引线框和所述复数个引脚之间，所述模塑料的下表面与所述管芯垫的下表面齐平。

3.根据权利要求2所述的半导体封装结构，其特征在于，所述模塑料的与所述管芯垫接触的部分的下表面具有与所述管芯垫连续的内凹沟槽。

4.根据权利要求2所述的半导体封装结构，其特征在于，还包括：

镀层，覆盖所述管芯垫的下表面、所述复数个引脚的下表面。

5.根据权利要求1或4所述的半导体封装结构，其特征在于，所述复数个引脚的下表面与所述管芯垫的下表面齐平。

6.根据权利要求2所述的半导体封装结构，其特征在于，所述引线框还包括：

路由线路，位于所述复数个引脚与所述管芯垫之间，所述模塑料覆盖所述路由线路。

7.根据权利要求6所述的半导体封装结构，其特征在于，所述路由线路的上表面与所述管芯垫的上表面、所述复数个引脚的上表面齐平。

8.根据权利要求6或7所述的半导体封装结构，其特征在于，所述路由线路的厚度小于所述复数个引脚的厚度以及所述管芯垫的厚度。

9.根据权利要求6或7所述的半导体封装结构，其特征在于，还包括：

绝缘材料，覆盖所述路由线路的下表面。

10.根据权利要求1所述的半导体封装结构，其特征在于，所述复数个引脚的下表面具有内凹沟槽。

Images