KR20070112095A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20070112095A
KR20070112095A KR1020070110334A KR20070110334A KR20070112095A KR 20070112095 A KR20070112095 A KR 20070112095A KR 1020070110334 A KR1020070110334 A KR 1020070110334A KR 20070110334 A KR20070110334 A KR 20070110334A KR 20070112095 A KR20070112095 A KR 20070112095A
Authority
KR
South Korea
Prior art keywords
lead
resin
frame
gate
tab suspension
Prior art date
Application number
KR1020070110334A
Other languages
English (en)
Other versions
KR100809818B1 (ko
Inventor
다까히로 가스가
세이이찌 도미하라
가즈오 다사까
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
가부시끼가이샤 르네사스 기따 니혼 세미컨덕터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 가부시끼가이샤 르네사스 기따 니혼 세미컨덕터 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20070112095A publication Critical patent/KR20070112095A/ko
Application granted granted Critical
Publication of KR100809818B1 publication Critical patent/KR100809818B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

봉지체(封止體)와, 봉지체의 실장면에 리드 및 태브 현수 리드가 노출되고, 봉지체를 형성한 결과 잔류하는 게이트 경화 수지 및 에어벤트 경화 수지를 갖는 논 리드형 반도체 장치의 제조에 있어서, 봉지체를 형성하는 몰드 금형의 캐비티의 전체 둘레에 있어서 거리 수지가 흐르는 홈은 설치하지 않는다. 이 홈을 설치하지 않은 영역의 외측에는 게이트나 에어벤트를 설치한다. 캐비티와 게이트 및 에어벤트 사이의 수지의 흐름은, 인접하는 리드나 태브 현수 리드 사이의 간극을 통해서 행한다. 홈을 설치하지 않은 개소에서 리드나 태브 현수 리드를 절단하면, 게이트 경화 수지나 에어벤트 경화 수지는 그 표면이 리드나 태브 현수 리드와 동일하고 또한 평탄하기 때문에, 수지 찌꺼기나 수지 크랙의 발생을 억지할 수 있다.
논 리드형 반도체 장치, 태브 현수 리드, 에어벤트, 게이트, 패키지, 경화 수지

Description

반도체 장치의 제조 방법{A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 리드 프레임을 이용한 수지 봉지형 반도체 장치의 제조 기술에 관한 것으로, 특히, SON(Small 0utline Non-Leaded Package), QFN(Quad Flat Non-Leaded Package)와 같이, 외부 전극 단자(리드)를 실장면측에 노출시키는 반도체 장치의 제조에 적용하기에 유효한 기술에 관한 것이다.
수지 봉지형 반도체 장치는, 그 제조에 있어서 리드 프레임이 사용된다. 리드 프레임은 금속판을 정밀 프레스에 의한 펀칭이나 에칭에 의해서 소망 패턴으로 형성함으로써 제조된다. 리드 프레임은 반도체 칩을 고정하기 위한 태브 등으로 호칭되는 지지부나, 상기 지지부의 주위에 선단(내단(內端))을 향하게 하는 복수의 리드를 갖는다. 상기 태브는 리드 프레임의 프레임 부분에서 연장하는 태브 현수 리드에 의해서 지지되어 있다.
이러한 리드 프레임을 사용하여 수지 봉지형 반도체 장치를 제조하는 경우, 상기 리드 프레임의 태브에 반도체 칩을 고정함과 동시에, 상기 반도체 칩의 전극과 상기 리드의 선단을 도전성의 와이어로 접속하고, 그 후 와이어나 반도체 칩을 포함하는 리드 내단측을 절연성의 수지로 밀봉하여 봉지체(패키지)를 형성하고, 이어서 불필요한 리드 프레임 부분을 절단 제거함과 동시에 패키지로부터 돌출하는 리드나 태브 현수 리드를 절단한다. 리드는 편평한 상태 또는 성형되어 소정의 형상으로 된다.
수지 봉지(패키지)를 형성하는 트랜스퍼 몰드에 있어서의 문제를 해결하는 기술에 대해서는, 예를 들면, 일본국 특허 공개 평성 제5-326799호 공보, 일본국 특허 공개 제2000-61989호 공보, 일본국 특허 공개 평성 제5-299455호 공보에 기재된 기술이 알려져 있다.
이 기술에 있어서는, 수지 주입구(게이트)는 도시하지 않지만, 전제가 되는 종래 기술에 있어서는 수지 주입구는 하부 금형에 설치되어 있다는 것이 기재되어 있다. 따라서, 트랜스퍼 몰드 후의 상태에 있어서, 게이트 부분에서 경화한 수지(게이트 경화 수지라고 칭함)는 리드 프레임의 일면측에 소정의 높이를 갖고 연장하게 된다.
상기 일본국 특허 공개 제2000-61989호 공보에는, 트랜스퍼 몰드 프로세스시에, 성형된 플라스틱 패키지로부터 패키지와 동일면에서 러너를 분리하는 기술이 개시되어 있다. 즉, 트랜스퍼 몰드 다이는 수지가 캐비티내에 밀어넣어진 후에, 경화하기 전에, 캐비티에의 수지 입구에서 성형된 플라스틱 패키지와 동일 평면상에서 접촉하도록 드리워지는 이동 가능한 게이트를 갖는 구성으로 되어 있다. 따라서, 플라스틱 패키지와 동일면으로 러너를 절단할 수 있다.
동 문헌에는, 러너 내에서 경화한 수지를 제거하였을 때, 플라스틱 패키지의 에지에 러너 부분에서 경화한 수지가 잔류하고, 이 잔류물에 기인하여, 그 후의 리드 형성이나 트리밍 프로세스에서 장해가 발생하는 것이 기재되어 있다. 문제점을 동 문헌으로부터 인용하여 하기에 기재한다.
① 리드의 트리밍이나 다이의 형성에 손상을 제공하여, 제조 수율 및 생산 처리량이 저하되어, 고가의 다이의 수리가 필요해진다.
② 리드의 트리밍이나 형성 프로세스에 있어서, 리드 프레임으로부터 플라스틱 패키지가 박리되어, 완성품에 있어서의 신뢰성의 문제가 발생할 가능성이 있다
③ 플라스틱 패키지에 잔존물이 부착한 그대로는, 심각한 결과를 초래하게 된다. 전형적으로는 각 패키지를 조사하여, 잔존물은 전부 수작업으로 제거하기 때문에, 인건비가 증대하여, 제조 처리량이 저하된다.
본 기술에서는 트랜스퍼 몰드 후에도, 러너의 단편(斷片)이 플라스틱 패키지에 부착하여 남는 일이 없고, 성형된 리드 프레임으로부터 러너를 분리하는 것이 가능해진다. 따라서, 수작업으로 잔존물을 제거하는 작업이 불필요하게 됨과 동시에, 잔존물에 의한 리드의 트리밍이나 형성 기구에 주는 손상을 피할 수 있어, 패키지된 반도체 장치에의 손상도 피할 수 있다.
본 기술은 수지 잔존물이 리드 굴곡 등의 트리밍 공정에서 장해로 되기 때문에, 리드 프레임에 러너 제거 후에도 잔존물을 발생시키지 않는다고 하는 기술 사상으로서, 게이트 부분, 즉 패키지의 부착 부분의 리드 절단에 대한 기재는 없고, 그 문제점에 대해서는 언급되어 있지 않다.
상기 일본국 특허 공개 평성 제5-299455호 공보에는, 수지 봉지부를 형성하 기 위한 게이트 부분에서 경화한 수지 부분을 패키지로부터 분리할 때, 탑재편 상에 게이트 잔류물이 크게 잔존하지 않도록, 수지 봉지부의 부착부에 있어서 게이트를 사전에 단차 형상으로 얇게 하고, 게이트 경화 수지의 제거시 탑재편 상에 얇고 또한 짧게 게이트 경화 수지를 잔류시키는 기술이다.
이 기술에서는 게이트 잔류가 발생하는 탑재편 부분을 절단하는 고려는 보이지 않는다.
한편, 리드 프레임을 이용하여 제조하는 수지 봉지형 반도체 장치의 하나로서, 리드 프레임의 일면측에 편면 몰드를 행하여 패키지를 형성하고, 패키지의 실장면측에 외부 전극 단자인 리드를 노출시켜, 패키지의 둘레면으로부터 의도적으로 리드를 돌출시키지 않은 반도체 장치 구조로서, SON이나 QFN 등의 논 리드형 반도체 장치가 알려져 있다.
반도체 장치의 소형화, 외부 전극 단자가 되는 리드 굴곡 방지 등의 관점에서 편면 몰드에 의한 SON이나 QFN 등의 논 리드형 반도체 장치가 사용되고 있다.
논 리드형 반도체 장치의 외형은 주로 수지 봉지체(패키지)와, 그 주위에 형성되는 리드 절단 부위에 의해 결정되기 때문에, QFP(Quad Flat Package)나, SOP(Small Outline Package)라고 일반적으로 불리는 패키지의 주위에 리드를 배치하는 타입의 반도체 장치에 비하여, 반도체 장치를 소형화할 수 있다. 리드 절단 부위란, 펀치에 의해서 리드를 절단할 때에, 절단선과 패키지 사이에 다이를 대는 영역을 확보함으로써 발생하고, 예를 들면 본 명세서의 실시 형태에 있어서는, 폭 약 0.1mm로 형성되어 있다.
여기서, 종래의 편면 몰드에 의한 논 리드형 반도체 장치의 제조에 있어서의 문제에 대하여 설명한다.
최초로, QFN의 제조를 예로 하여, 리드 프레임의 일면측에 수지 봉지체(패키지)가 트랜스퍼 몰드에 의해서 형성된 것에 대하여 설명한다.
도 31은 트랜스퍼 몰드에 의해 형성된 수지 봉지체와 단위 리드 프레임 패턴을 나타내는 평면도이다. 동 도면에 나타내는 바와 같이, 리드 프레임(1)은 사각 틀 형상의 프레임부(2)와, 이 프레임부(2)의 각 변의 내측에서 안쪽을 향하여 연장하는 복수의 리드(3)와, 프레임부(2)의 4 코너에서 프레임 안쪽으로 연재하고, 중앙의 태브(도시하지 않음)를 지지하는 태브 현수 리드(4)(도면에서는 1개만 나타냄)를 갖는 구조로 되어 있다. 수지 봉지체(패키지)(5)는 단위 리드 프레임 패턴(6)의 중앙 부분에 형성되고, 각 리드(3)의 선단 부분(내단 부분)은 패키지(5) 내에 연장하고 있다. 각 리드(3)의 하면은 패키지(5)로부터 노출되어 있다. 이 노출하는 리드 부분이, 반도체 장치가 된 시점에서 면 실장용의 외부 전극 단자로 된다.
또한, 도시는 하지 않지만, 패키지(5) 내에는 상기 태브 상에 고정된 반도체 칩이 위치하고 있다. 그리고, 상기 반도체 칩의 전극과 리드(3)의 내단은 도전성의 와이어에 의해서 전기적으로 접속되어 있다.
트랜스퍼 몰드시, 리드 프레임(1)의 1개의 코너부(도 31에서는 우측 상부 코너부)에 게이트(G)가 위치하고, 이 게이트로부터 몰드 금형의 캐비티 내에 수지가 주입되어 패키지(5)가 형성된다. 이 때, 캐비티 내의 공기는 리드 프레임(1)의 남 은 3개의 코너부에 위치하는 에어벤트(E)로부터 몰드 금형의 밖으로 빠져나간다. 따라서, 게이트 및 에어벤트에도 수지가 진입하게 되어, 수지의 경화에 의해서 이들 부분의 수지도 경화한다. 이하, 게이트 부분에서 경화한 수지를 게이트 경화 수지(7)라고 부르고, 에어벤트 부분에서 경화한 수지를 에어벤트 경화 수지(9)라고 부르기로 한다.
직사각 형상으로 형성되는 패키지(5)는 각부(코너부)가 흠지거나 하지 않도록, 일반적으로 도 31에 도시한 바와 같이 모따기 가공이 실시되어 사면(8)으로 되어 있다. 이 사면(8)은 게이트 부분에서는 크고, 에어벤트 부분에서는 작게 되어 있다.
트랜스퍼 몰드 후, 수지의 경화가 종료한 시점에서 수지를 안내하는 러너의 내부 등에서 경화한 수지는 제거된다. 도 31은 러너 경화 수지 등 제거된 상태를 나타내는 것으로, 게이트 경화 수지(7)나 에어벤트 경화 수지(9)가 잔류하는 도면이다.
도 32는 리드 프레임(1), 패키지(5), 에어벤트 경화 수지(9), 러너 경화 수지(10) 및 게이트 경화 수지(7)를 모식적으로 나타낸 측면도이다. 또한, 도 33은 리드 프레임(1), 태브 현수 리드(4), 패키지(5) 및 게이트 경화 수지(7) 등을 나타내는 모식적 단면도이다. 도 32에 도시한 바와 같이, 러너 경화 수지(10)의 제거시, 게이트 부분에서 경화한 수지는 패키지(5)와 일체로 되기 때문에, 도중에서 파단되어, 측방에서 보아 산 모양의 게이트 경화 수지(7)가 잔류한다. 즉, 게이트 경화 수지(7)는 패키지(5)로부터 멀어짐에 따라서 그 두께는 두꺼워지고, 또한 선 단은 파단된 상태가 된다.
이와 같이, 게이트 경화 수지(7)를, 패키지로부터 멀어짐에 따라서 그 두께가 두꺼워지는 형상으로 하여, 게이트 경화 수지를 파단 제거할 때에 되도록 패키지의 근방에서 파단에 이르도록 설계한 경우에도, 게이트 경화 수지의 잔류를 완전히 방지할 수는 없고, 발생하는 잔류 게이트 경화 수지의 크기, 형상도 다양하다.
또한, 도 33에 도시한 바와 같이, 태브 현수 리드(4)의 양측에는, 점점으로 도시한 바와 같이 경화한 수지가 잔류하게 된다. 즉, 트랜스퍼 몰드시, 게이트에 연통하는 공간으로서, 몰드 금형의 상하부 금형의 분할면과 게이트부에 위치하는 태브 현수 리드(4)와 이웃하는 리드(3)에 의해 형성되는 공간이 형성되고, 이 공간에 들어온 수지의 경화가 상기 점점으로 나타내는 경화 수지 부분이다. 이 경화 수지 부분은 일반적으로 수지 버(11)라고 불린다. 이 수지 버(11)의 두께는 몰드 금형의 상하부 금형의 분할면이 리드 프레임의 표리면에 밀착하는 상태에서는 리드(3)의 두께와 동일하다.
그러나, 리드 프레임과 몰드 금형의 상하부 금형의 분할면 사이에 몰드 클램핑(mold clamping)했을 때, 분할면과 리드 프레임 사이에 간극이 발생하는 경우에는, 이 간극에도 수지가 들어가, 리드 표면 등에 소위 수지 플래시가 발생한다. 이 수지 플래시가 발생하는 상태에서는, 상기 수지 버(11)의 두께는 리드의 두께보다는 두꺼워진다.
트랜스퍼 몰드 후, 패키지(5)의 둘레면으로부터 돌출하는 리드(3)나 태브 현수 리드(4)를 패키지(5)의 주연부에서 절단함으로써 논 리드형 반도체 장치(QFN)를 제조한다. 이 때, 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)의 크기가 리드 절단 부위 내에 들어가지 않지 않을 정도로 큰 경우에는, 리드 절단시에 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)도 절단된다.
도 34는 태브 현수 리드(4)와 함께, 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)를 다이(15)와 펀치(16)에 의해서 절단하는 상황을 나타내는 모식도이다. 리드(3)의 절단도 마찬가지 구조의 다이와 펀치에 의해서 행해진다.
그러나 도 34에 있는 바와 같이, 게이트 경화 수지(7)가 패키지 측부에 잔류하고 있는 경우에는, 통상의 리드 절단시와는 반대로 실장면측에 다이(15)를 대어 절단하는 것이 필수로 된다. 이것은 게이트 경화 수지(7)의 존재에 의해서, 패키지측의 리드 표면의 평탄성이 상실되어 있는 데다가, 게이트 경화 수지(7)의 잔류량이 가지각색이기 때문에, 다이(15)를 안정적으로 리드에 댈 수 없기 때문이다.
상술한 바와 같이, 게이트 경화 수지(7)는 펀치(16)를 향하여 돌출한 형상으로 되기 때문에, 도 35에 도시한 바와 같이, 절단시에, 펀치(16)에는 최초 게이트 경화 수지(7)가 펀치(16)에 접촉하여 응력이 가해지기 때문에, 응력 집중에 의해서 파손되고, 균열, 이지러짐이 생김과 동시에, 수지 찌꺼기가 다발한다는 것이 판명되었다.
이 수지 찌꺼기는 주위로 비산하여, 다른 리드 프레임 부분에 부착할뿐만아니라, 도 34에 도시한 바와 같이, 수지 찌꺼기(17)는 다이(15)나 펀치(16)의 절단에 관여하는 면이나, 게이트 경화 수지(7)나 태브 현수 리드(4)의 절단면에도 부착한다는 것을 알았다. 즉, 수지 찌꺼기는 ① 상기와 같이 펀치가 게이트 경화 수지 에 닿을 때 미소하게 수지가 깨뜨려져서 발생하거나, ② 절단후, 펀치가 소정의 위치로 되돌아갈 때, 절단면과 마찰함으로써 발생한다. 또한, 수지 찌꺼기는 제품 반송시의 진동에 의해서도 탈락하여, 절단 금형을 오염시키거나, 다른 제품 부분에 재부착한다.
논 리드형 반도체 장치에서는, 패키지의 이면에 노출되는 리드면이 외부 전극 단자면이 되고 실장면이 되기 때문에, 이 면에 절연성의 수지 찌꺼기가 부착하거나, 혹은 압착되면, 실장 상태에서 전기적 절연 상태가 발생하여, 반도체 장치의 안정 동작을 방해할 우려가 있다.
또한, 게이트 경화 수지 부분의 절단시에, 균열이 크면, 패키지 내부에까지 균열(크랙)이 생기게 되고, 내습성의 저하를 초래하여, 신뢰성이 낮아진다.
또한, 도 34에 도시하는 바와 같이, 절단선을 끼워서 리드의 실장면측에 다이(15)를 대고, 실장면과 역측에서 펀치(16)로 절단하는 방법을 취하면, 리드의 실장면측에 절단 버가 발생하여, 실장면의 평탄성이 상실되어 신뢰성이 낮아진다.
종래, 논 리드형 반도체 장치는, 도 36에 도시한 바와 같은 플로우차트에 나타내는 방법으로 제조되고 있다. 논 리드형 반도체 장치는 단계 201∼단계 207의 각 공정을 거쳐 제조된다. 즉, 작업 개시 후, 칩 본딩(S201), 와이어 본딩(S202), 몰드(S203), 게이트 끝 절단(S204), 도금(S205), 복합 절단 금형에 의한 핀치 커트(S206) 및 리드 선단 컷트(S207)의 각 공정을 거쳐 제조되어, 작업은 종료한다.
이 제조 방법에서는, 도금 공정 전에 게이트 끝 절단(S204)을 행하여, 게이트부 태브 현수 리드를 일정한 길이로 펀칭하기 때문에, 수지 찌꺼기가 발생해도 이 수지 찌꺼기는 도금의 후처리인 세정에 의해서 제거된다는 점에서, 전술한 바와 같은 수지 찌꺼기에 의한 문제는 적다.
그러나, 이 제조 방법에서는 프레스 기계를 사용하는 절단 공정은 게이트 끝 절단(S204)과, 복합 절단 금형에 의한 핀치 컷트(S206) 및 리드 선단 컷트(S207)가 2회 행해지기 때문에, 반도체 장치의 제조 비용이 높아지는 난점이 있다.
따라서, 프레스 기계에 의한 절단 공정을 하나로 하여 제조 비용의 저감을 도모하는 제조 방법을 본 출원인은 채용하고 있다. 도 37은 이 제조 방법을 채용한 플로우차트를 나타낸다.
논 리드형 반도체 장치는, 단계 301∼ 단계 307의 각 공정을 거쳐 제조된다. 즉, 작업 개시 후, 칩 본딩(S301), 와이어 본딩(S302), 몰드(S303), 도금(S304), 복합 절단 금형에 의한 게이트 크래시(S305) 및 핀치 컷트(S306) 및 리드 선단 컷트(S307)의 각 공정을 거쳐 제조되어, 작업은 종료한다.
복합 절단 금형은 하나의 프레스 기계에 장착되고, 리드 프레임의 간헐 이동과 복합 절단 금형에 의한 절단 동작에 의해서, 게이트부와 게이트부의 태브 현수 리드의 절단(일 개소를 직선형으로 절단하는 게이트 크래시)과, 패키지를 지지하는 잔류 태브 현수 리드를 절단하는 핀치 컷트와, 모든 리드를 패키지의 부착 부분에서 절단하는 리드 선단 컷트에 의해서 반도체 장치를 완성시켜, 작업을 종료한다.
도 38(a), (b)는 게이트 크래시 동작을 나타내는 모식도이다. 게이트 크래시를 채용하는 제조 방법에서는, 리드 프레임(1)의 하면에 패키지(5)가 위치하는 상태에서 가공 처리가 행해진다.
즉, 리드 프레임(1)의 상측에 다이(15)가 위치하고, 하측으로부터 펀치(16)가 상승하여 게이트 경화 수지(7)와 이 게이트 경화 수지(7)와 함께 연장하는 태브 현수 리드(4)를 절단한다. 펀치(16)는 소정의 길이로 절단하는 구조가 아니라, 나이프 에지와 같이 되어, 게이트 경화 수지(7) 및 태브 현수 리드(4)를 절단할뿐이다. 또한, 펀치(16)의 절단 후의 이동 동작에서 태브 현수 리드(4)를, 도 38(a)에 도시한 바와 같이 절곡된다. 이 게이트 경화 수지(7) 및 태브 현수 리드(4)의 절단시에도 수지 찌꺼기(17)는 발생한다.
이 게이트 크래시 가공을 행함으로써, 핀치 컷트(S306)에서의 게이트 경화 수지 및 그 부분의 태브 현수 리드 절단이 불필요해져, 수지 찌꺼기의 발생량을 적게 할 수 있다. 또한, 게이트부의 수지 크랙이나 태브 현수 리드의 절단 불량을 저감하는 이점이 있다.
그러나, 이 게이트 크래시에서는 도 38(b)에 도시한 바와 같이, 절단형(다이)이 개방될 때, 절단된 수지면과 다이가 마찰하고, 수지 찌꺼기가 비산되어, 리드면에 부착한다는 것이 판명되었다. 도 38(b)의 화살표는 형(型) 개방시에 수지 찌꺼기(17)가 비산하여 리드(도면에서는 태브 현수 리드이지만, 패키지(5)의 이 면에는 도시하지 않은 리드도 나란히 배열되어 있음) 상에 부착하는 상황을 나타내는 것이다.
본 발명의 목적은, 편면 몰드에 의해서 제조하는 논 리드형 반도체 장치의 제조에 있어서, 게이트 경화 수지나 에어벤트 경화 수지의 절단시에, 수지 찌꺼기의 발생을 억제하여 외부 전극 단자에 수지 찌꺼기가 부착하는 것을 방지하는 기술을 제공하는 데에 있다.
본 발명의 다른 목적은, 편면 몰드에 의해서 제조하는 논 리드형 반도체 장치의 제조에 있어서, 게이트 경화 수지나 에어벤트 경화 수지의 절단시에, 수지 크랙의 발생을 억제하여 반도체 장치의 내습성 저하나 외관 불량 발생을 방지하는 기술을 제공하는 데에 있다.
본 발명의 상기 및 그 밖에의 목적과 신규 특징은 본 명세서의 기술 및 첨부 도면에서 명확하게 될 것이다.
본원에 있어서 개시되는 발명 중 대표적이지만 개요를 간단히 설명하면, 하기와 같다.
(1) 절연성 수지로 이루어지는 봉지체와, 상기 봉지체의 실장면에 리드 및 태브 현수 리드가 노출되고, 상기 봉지체를 형성하는 결과 잔류하는 게이트 경화 수지 및 에어벤트 경화 수지를 포함하는 반도체 장치에 있어서, 상기 게이트 경화 수지 및 에어벤트 경화 수지는 태브 현수 리드와 리드 사이의 부분에 수지 버의 두께와 동일 또는 그보다도 작은 두께로 되어 존재하고 있다.
이러한 반도체 장치는 이하의 제조 방법에 의해서 제조된다.
프레임부와, 이 프레임부로부터 프레임 안쪽으로 돌출하는 복수의 리드와, 상기 프레임부으로부터 프레임 안쪽으로 돌출하여 선단 부분에서 태브를 지지하는 복수의 태브 현수 리드를 갖는 리드 프레임을 준비하는 공정과, 상기 태브의 일면에 반도체 칩을 고정하는 공정과, 상기 반도체 칩의 전극과 상기 리드를 전기적으로 접속하는 공정과, 상기 반도체 칩이나 상기 리드를 절연성 수지로 이루어지는 봉지체로 피복함과 동시에, 상기 봉지체의 실장면에 상기 리드나 상기 태브 현수 리드를 노출시키는 공정과, 상기 리드나 상기 태브 현수 리드를 절단하는 공정을 포함하는 반도체 장치의 제조 방법에 있어서, 상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간을 수지의 유로로서 사용하여 상기 봉지체를 형성함과 동시에, 상기 리드나 상기 태브 현수 리드는 상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간에서 경화한 수지 부분에서 절단한다.
또한, 상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간의 외측에는 몰드 금형에 설치한 게이트가 설치되고, 수지는 상기 게이트를 통과하고, 상기 높이 공간을 지나 흘러가서 상기 봉지체가 형성된다. 또한, 상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간의 외측에는 몰드 금형에 설치한 에어벤트가 설치되고, 상기 수지는 상기 높이 공간을 통과하고, 상기 에어벤트를 통과한다.
상기 (1)의 수단에 따르면, (a) 봉지체(패키지)의 주위로부터 돌출하는 리드나 태브 현수 리드의 절단과, 패키지를 형성할 때 발생하는 게이트 경화 수지나 에 어벤트 경화 수지의 절단은, 모두 동일한 두께의 부분에서 또한 표리면이 평탄한 부분에서 절단하기 때문에, 게이트 경화 수지 및 에어벤트 경화 수지에 부분적으로 절단시의 응력이 크게 가해지는 일없이 펀치와 다이로 절단할 수 있기 때문에, 수지 찌꺼기의 발생을 종래의 절단 방법에 비하여 대폭 적게 할 수 있음과 동시에, 수지 크랙의 발생을 억지할 수 있다.
(b) 수지 찌꺼기의 발생을 억지할 수 있기 때문에, 수지 찌꺼기의 비산에 기인하는 외부 전극 단자로 되는 리드 표면에의 수지 찌꺼기의 부착, 압착 및 압착에 기인하는 상처의 발생을 억지할 수 있고, 실장시의 솔더빌리티의 확보를 도모할 수 있어, 실장 수율을 높일 수 있음과 동시에, 논 리드형 반도체 장치의 실장의 신뢰성을 높일 수 있다.
(c) 매트릭스형의 리드 프레임에서는, 단위 리드 프레임 패턴이 종횡으로 정렬 배치되는 구조로 되기 때문에, 수지 찌꺼기의 비산 방지는, 소정 단위 리드 프레임 패턴 주위의 단위 리드 프레임 패턴에의 수지 찌꺼기의 오염 방지가 되어, 제조 수율의 향상을 현격히 도모할 수 있다.
(d) 수지 찌꺼기의 발생을 억지할 수 있기 때문에, 절단 금형의 수지 찌꺼기에 의한 오염을 방지할 수 있고, 절단 금형을 부착하는 프레스 기계의 가동율의 향상을 도모할 수 있다.
(e) 패키지 주위의 게이트 경화 수지 및 에어벤트 경화 수지는, 리드와 리드 사이의 수지 버(burr) 또는 태브 현수 리드와 리드 사이의 수지 버와 일체화하고, 표리면도 수지 버의 표리면과 동일하기 때문에, 논 리드형 반도체 장치의 패키지 주위에, 게이트 경화 수지나 에어벤트 경화 수지를 눈으로 확인하기가 어렵고, 외관적으로도 깨끗하고 바람직하여 상품성이 높아진다.
(f) 생산성, 수율 향상으로부터 반도체 장치의 제조 비용을 저감할 수 있다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 하기와 같다.
(1) 논 리드형 반도체 장치의 제조에 있어서의 게이트 경화 수지 및 에어벤트 경화 수지를 절단할 때, 수지 찌꺼기나 수지 크랙의 발생을 억지할 수 있기 때문에, 제조 수율이나 제품 품질의 향상을 도모할 수 있다.
(2) 논 리드형 반도체 장치의 제조에 있어서의 게이트 경화 수지 및 에어벤트 경화 수지를 절단할 때, 수지 찌꺼기나 수지 크랙의 발생을 억지할 수 있기 때문에, 절단 장치 등의 수지 찌꺼기에 따르는 가동율 저하를 방지할 수 있어, 반도체 장치의 제조 비용 저감을 도모할 수 있다.
이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다. 또, 발명의 실시 형태를 설명하기 위한 전체 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙여, 그 반복의 설명은 생략한다.
(실시 형태 1)
도 1 내지 도 24는 본 발명의 일 실시 형태(실시 형태 1)인 반도체 장치의 제조 방법에 관한 도면이다.
가장 먼저 본 실시 형태 1의 반도체 장치의 제조 방법에 의해서 제조된 논 리드형 반도체 장치의 일례인 QFN에 대하여 설명한다. 도 2는 반도체 장치의 정면도, 도 3은 반도체 장치의 평면도, 도 4는 반도체 장치의 저면도, 도 5는 도 3의 B-B선을 따라 자른 단면도, 도 6은 도 3의 C-C선을 따라 자른 단면도이다.
QFN 형의 반도체 장치(20)는, 도 2 내지 도 4에 도시한 바와 같이, 봉지체(절연성 봉지체: 패키지)(5)는 편평의 사각형체(직사각형체)로 이루어짐과 동시에, 각부(코너부)는 모따기 가공이 실시되어 사면(8)으로 되어 있다. 일 개소의 사면(8)은 크고, 패키지(5)의 형성시, 수지를 주입한 수지 주입 개소로 되어 있다. 또한, 다른 3 개소의 사면(8)은 작게 되고, 패키지(5)의 성형시 공기가 도피하는 에어벤트 부분으로 되어 있다.
패키지(5)는 도 2, 도 5 및 도 6에 도시한 바와 같이, 패키지(5)의 측면은 패키지(5)를 트랜스퍼 몰드법으로 형성했을 때, 몰드 금형으로부터 빠져나가기 쉽도록 경사면으로 되어 있다. 따라서, 상기 어느 도면에서나 하면이 되는 실장면(21)의 크기에 비하여 상면(22)은 작게 되어 있다.
패키지(5)의 이면, 즉 실장면(21)의 주연부에는 리드(3)가 노출되어 있다. 각 변에 있어서, 리드(3)는 예를 들면 소정의 피치로 배치되어 있다. 또한, 패키지(5)의 4 코너, 즉 사면(8)의 각 중앙에 대응하는 실장면(21)의 주연부에는 태브 현수 리드(4)가 노출되어 있다.
도 5 및 도 6에 도시한 바와 같이, 리드(3) 및 태브 현수 리드(4)의 패키지(5)에 피복되는 면, 즉 피복면(3a, 4a)에서의 패키지(5)의 상승 에지(5a)에서 외 측으로 미소하게 리드(3)가 돌출된다. 이것은 리드(3) 및 태브 현수 리드(4)를 절단할 때의 다이의 받침부로 되는 부분으로, 예를 들면, 0.1mm 이하로 되어 있다. 각 리드(3)의 사이 및 태브 현수 리드(4)와 리드(3) 사이에는 수지 버(11)가 존재하지만, 이 수지 버(11)도 다이와 펀치에 의해서 절단되기 때문에, 패키지(5)의 주연부에서는 수지 버(11)의 에지와 리드(3) 및 태브 현수 리드(4)의 선단 에지가 요철하는 일없이 직선적으로 된다.
한편, 트랜스퍼 몰드에 의해서 패키지(5)를 형성할 때, 상기의 수지 주입 개소 및 에어벤트 부분은 모두 수지가 들어가고, 또한 수지의 경화 처리시에 경화하여, 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)를 형성한다.
본 실시 형태 1에서는, 반도체 장치의 제조 방법에 있어서 후술하지만, 도 1(a), (b)에 도시한 바와 같이, 수지 주입 개소(게이트:G)는, 패키지(5)의 에지의 부분에서 소정의 길이(a)에 걸쳐서, 태브 현수 리드(4)와 그 양측의 리드(3) 사이의 공간(리드(3)나 태브 현수 리드(4)의 두께에 대응하는 높이 공간)에서 형성되고, 태브 현수 리드(4)나 리드(3)의 두께 이상으로 외측으로 돌출하지 않은 공간으로 되어 있다. 따라서, 길이(a)의 게이트 부분에서 경화한 수지, 즉 게이트 경화 수지(7)의 두께는 리드(3)나 태브 현수 리드(4)의 두께와 일치 또는 그것보다도 작게 되고, 리드(3)와 리드(3) 사이에 형성되는 수지 버(11)와 동일한 두께로 되어, 표리 모두 평탄면이 된다. 그리고, 리드(3) 및 태브 현수 리드(4)의 절단은, 이 길이(a)의 영역에서 절단되기 때문에, 본 실시 형태 1의 반도체 장치(20)에서는 도 3 및 도 1(a)에는 부호(7)로서 나타내고 있지만 게이트 경화 수지(7)의 흔적은 수 지 버(11)와 비교하여 눈에 띄지 않는다.
그러나, 상기 길이(a)의 외측에는 몰드 금형에 홈으로서 게이트용 홈이 설치되기 때문에, 도 1(a) 및 (b)의 리드 프레임(1)을 나타내는 상태에서는, 길이(a)의 외측에는 리드(3)의 두께 이상으로 게이트 경화 수지가 돌출해 있고, 프레임부의 위에 탑재된 형상으로 되어 있다. 이러한 형상을 취함으로써 게이트의 단면적을 충분히 확보할 수 있다.
또한, 에어벤트 개소(E)에 있어서도 게이트 부분과 동일하고, 에어벤트는 패키지(5)의 에지로부터 소정의 길이(b)에 걸쳐서 태브 현수 리드(4)와 그 양측의 리드(3) 사이의 공간에서 형성되고, 태브 현수 리드(4)나 리드(3)의 두께 이상으로 외측으로 돌출하지 않은 공간으로 되어 있다. 따라서, 길이(b)의 부분에서 경화한 수지, 즉 에어벤트 경화 수지(9)의 두께는 리드(3)나 태브 현수 리드(4)의 두께와 일치 또는 그것보다도 작고, 리드(3)와 리드(3) 사이에 형성되는 수지 버(11)와 동일하게 되어, 표리 모두 평탄면이 된다. 그 결과, 본 실시 형태 1의 반도체 장치(20)에서는 도 3 및 도 1(a)에는 부호(9)로서 나타내고 있지만, 에어벤트 경화 수지(9)의 흔적은 수지 버(11)와 비교하여 눈에 띄지 않는다. 그러나, 상기 길이(b)의 외측에는, 몰드 금형에 홈으로서 에어벤트가 설치되기 때문에, 도 1(a) 및 (b)의 리드 프레임(1)을 나타내는 상태에서는, 에어벤트 경화 수지(9)가 리드의 위에 명료하게 존재하게 된다.
반도체 장치(20)는 도 5 및 도 6에 도시한 바와 같이, 패키지(5) 내에 태브(25)를 갖고 있다. 이 태브(25)의 상면에는 접합재(26)를 통해서 반도체 칩(27) 이 고정되어 있다. 상기 태브(25)는 반도체 칩(27)보다도 작은 소태브로 되어 있다. 이 태브(25)는 상기 4개의 태브 현수 리드(4)에 의해 지지되는 구조로 되어 있다. 즉, 태브(25) 및 태브 현수 리드(4)는 일체로 되어 있다.
또한, 반도체 칩(27)의 표면에 형성된 도시하지 않은 전극과 리드(3)의 내단 부분은 도전성의 와이어(28)로 전기적으로 접속되어 있다. 태브(25), 반도체 칩(27), 와이어(28)는 패키지(5) 내에 위치하고 있다. 또, 반도체 칩(27)의 전극과 리드(3)를 전기적으로 접속하는 접속 수단은 다른 구성이어도 좋다.
또한, 태브 현수 리드(4)를 외부 전극 단자로서 사용하는 경우에는, 반도체 칩(27)의 접지 전극과 태브 현수 리드(4)를 와이어(28)로 접속해도 좋다.
도 7은 반도체 장치(20)를 배선 기판(29)에 실장한 단면도이다. 배선 기판(29)의 일면에는 상기 반도체 장치(20)의 외부 전극 단자로 되는 리드(3)나 태브 현수 리드(4)에 대응하여, 랜드(30)가 설치되어 있다. 그리고, 이들 랜드(30) 상에 반도체 장치(20)의 외부 전극 단자가 되는 리드(3)나 태브 현수 리드(4)가 중첩되고, 또한 접합재(31)를 통해 전기적으로 접속되어 있다.
이어서, 구체적인 반도체 장치(20)의 제조에 대하여 설명한다. 도 8은 본 실시 형태 1에 의한 논 리드형 반도체 장치, 즉 QFN의 제조 방법을 나타내는 플로우차트이다. 반도체 장치(20)는 단계 101∼ 단계 106의 각 공정을 거쳐 제조된다.
즉, 작업 개시 후, 칩 본딩(S101), 와이어 본딩(S102), 몰드(S103), 도금(S104), 복합 절단 금형에 의한 핀치 컷트(S105) 및 리드 선단 컷트(S106)의 각 공정을 거쳐 제조되어, 작업은 종료한다.
본 실시 형태 1의 반도체 장치(20)의 제조에 있어서는, 도 9에 도시한 바와 같은 매트릭 구성의 리드 프레임(1)이 준비된다. 이 리드 프레임(1)은 단위 리드 프레임 패턴(6)이 X 방향을 따라서 4 행, Y 방향을 따라서 14 열 배치되고, 1장의 리드 프레임(1)으로부터 56개의 반도체 장치(20)를 제조할 수 있다. 리드 프레임(1)의 양측에는 리드 프레임(1)의 반송이나 위치 결정에 사용하는 가이드 구멍 랜드(35a∼35d)가 설치되어 있다.
또한, 각 열의 사이에는 트랜스퍼 몰드시 러너가 위치한다. 따라서 러너 경화 수지를 리드 프레임(1)으로부터 떼어놓기 위해서, 이젝트 터빈을 관통할 수 있는 이젝트 터빈 구멍(36)이 설치되어 있다. 또한, 이 러너로부터 분기하여, 캐비티에 흐르는 게이트 부분에서 경화한 게이트 경화 수지를 리드 프레임(1)으로부터 떼어놓기 위해서, 이젝트 터빈을 관통할 수 있는 이젝트 터빈 구멍(37)이 설치되어 있다.
도 10은 단위 리드 프레임 패턴(6)을 나타내는 평면도이다. 단위 리드 프레임 패턴(6)은 직사각 프레임 형상의 프레임부(2)와, 이 프레임부(2)의 각 변의 내측에서 안쪽을 향하여 연장하는 복수의 리드(3)와, 프레임부(2)의 4 코너에서 프레임 안쪽으로 연장하여, 중앙의 태브(25)를 지지하는 태브 현수 리드(4)를 갖는 패턴으로 되어 있다. 상기 프레임부(2)는 각 변에서 그 변 방향으로 슬릿(38)이 단속적으로 설치되고, 리드(3)를 지지하는 프레임부 부분이 탄력적으로 변화할 수 있게 되어 있다.
이젝트 터빈 구멍(37)과 면한 태브 현수 리드(4)의 프레임부 각부(코너부)가 게이트(G)가 위치하는 개소이고, 프레임부(2)의 다른 3개의 코너부가 에어벤트(E)가 위치하는 개소이다.
도 14는 단위 리드 프레임 패턴(6)과, 몰드 금형의 한쪽 형(型)의 분할면에 형성된 오목부를 나타내는 도면이다. 리드(3)의 도중 부분을 가로지르는 에지를 갖는 사각형 부분이 패키지(5)를 형성하기 위한 캐비티(40)이고, 프레임부(2)의 우측상부, 우측 하부, 좌측 하부의 코너부의 작은 직사각형 부분이 에어벤트용 홈(41)이고, 프레임부(2)의 좌측 상부의 코너부가 게이트용 홈(42)이다. 프레임부(2)의 좌측의 변을 따라서 러너용 홈(43)가 설치되어 있다. 러너용 홈(43)의 폭의 중앙 부분에 이젝트 터빈 구멍(36)이 설치되고, 게이트용 홈(42)의 폭의 중앙 부분에 이젝트 터빈 구멍(37)이 설치되어 있다.
캐비티(40)와 에어벤트용 홈(41) 사이의 길이(b) 영역에는 에어벤트용으로서의 홈은 설치되지 않고, 이 영역을 포함하는 부분의 태브 현수 리드(4), 인접하는 리드(3) 및 프레임부 부분으로 둘러싸이는 영역에서 에어벤트 영역(44)을 형성하고 있다. 이 에어벤트 영역(44)에는 에어벤트용 홈(41)의 내단 부분이 중첩되고, 캐비티(40)로부터 흘러나간 공기가 이 에어벤트 영역(44)을 통과하여 에어벤트용 홈(41)에 유입되게 되어 있다.
또한, 캐비티(40)와 게이트용 홈(42) 사이의 길이(a)의 영역에는 게이트용의 홈은 설치되지 않고, 이 영역을 포함하는 부분의 태브 현수 리드(4), 인접하는 리드(3) 및 프레임부 부분에서 둘러싸이는 영역에서 게이트 영역(45)을 형성하고 있다. 이 게이트 영역(45)에는 게이트용 홈(42)의 내단 부분이 중첩되고, 게이트용 홈(42)를 흐르는 수지가 이 게이트 영역(45)을 통과하여 캐비티(40)에 유입하도록 되어 있다.
또한, 태브 현수 리드(4)는 도중에서 일단의 계단 형상으로 절곡되어 태브(25)가 부상하게 되어 있다.
이러한 리드 프레임(1)을 이용하여 반도체 장치(20)가 제조된다. 즉, 도 11에 도시한 바와 같이, 태브(25) 상에 반도체 칩(27)이 도시하지 않은 접합재를 통해 고정된다(칩 본딩: S101). 또한, 반도체 칩(27)의 전극(46)과 리드(3)의 내단은 도전성의 와이어(28)로 전기적으로 접속된다(와이어 본딩: S102).
다음에, 조립이 종료된 리드 프레임(1)에 대하여 편면 몰드를 행하여 패키지(5)를 형성한다(몰드: S103). 이 편면 몰드는 트랜스퍼 몰드 장치에 의해서 행한다. 도 13은 트랜스퍼 몰드 장치의 하부 금형(51)과 상부 금형(52)으로 이루어지는 몰드 금형(50)에, 칩 본딩 및 와이어 본딩이 종료한 리드 프레임(1)이 몰드 클램핑된다.
도 13에 도시한 바와 같이, 상부 금형(52)의 분할면(52a)은 평탄하게 되어, 리드 프레임(1)의 일면이 밀착한다. 하부 금형(51)의 분할면(51a)에는, 상술한 바와 같이 패키지(5)를 형성하기 위한 캐비티(40), 이 캐비티(40)에 녹은 수지를 안내하는 도시하지 않은 러너용 홈 및 게이트용 홈(42), 에어벤트용 홈(41)이 설치되어 있다.
하부 금형(51)의 분할면(51a)에 있어서, 캐비티(40) 주위의 전체 둘레는 리드 프레임(1)의 두께, 즉 리드(3) 및 태브 현수 리드(4)의 두께와 동일한 치수만큼 우묵하게 들어간 면(53)을 갖고 있다. 따라서, 이 우묵하게 들어간 면(53)과 상부 금형(52)의 분할면(52a)에 의해 리드(3) 및 태브 현수 리드(4)는 밀착 상태로 하부 금형(51)과 상부 금형(52)에 몰드 클램핑된다. 태브(25)와 반도체 칩(27)은 캐비티(40)의 중단(中段)에 부유하는 상태가 된다.
러너용 홈 및 게이트용 홈(42)을 통해서 녹은 수지(레진)(55)를 보냄으로써, 게이트 영역(45)을 지나서 캐비티(40)에 수지(55)가 유입된다. 캐비티(40) 내의 공기는 에어벤트 영역(44)을 지나서 에어벤트용 홈(41)으로 들어가고, 캐비티(40)로부터 빠져나간다. 이 공기의 배출에 따라서 수지(55)도 에어벤트 영역(44) 및 에어벤트용 홈(41)으로 들어간다.
따라서, 계속되는 수지의 큐어 처리(경화 처리)에 의해서, 몰드 금형(50) 내의 수지는 경화한다. 도 12는 몰드 금형(50)을 형(型) 개방해서 본 수지 경화 부분의 도면이다.
도 12에 도시한 바와 같이, 단위 리드 프레임 패턴(6)의 중앙에는 패키지(5)가 형성되어 있다. 또한, 패키지(5)의 좌측에는 러너용 홈 내에서 경화하여 형성된 러너 경화 수지(10)가 존재하고, 게이트용 홈(42) 내에서 경화하여 형성된 게이트 경화 수지(7)가 존재하고, 패키지(5)의 우측 상부, 우측 하부, 좌측 하부의 각 코너부의 연장 상에 형성된 에어벤트용 홈(41) 내에서 경화하여 형성된 에어벤트 경화 수지(9)가 존재한다.
도 12에 있어서, 점점(이지(梨地))을 실시한 부분이, 리드(3)나 태브 현수 리드(4) 및 프레임부(2)와 동일한 두께의 수지 부분, 즉 수지 버(11)이다. 패키 지(5)의 4 코너의 태브 현수 리드(4)의 양측에는 게이트 영역(45)이나 에어벤트 영역(44)이 존재하고, 각각의 내부에 게이트 경화 수지(7)나 에어벤트 경화 수지(9)가 형성되어 있다.
다음에, 도금 처리가 행하여진다(S104). 이 도금 처리는 반도체 장치(20)의 실장시에 사용되는 것으로, 패키지(5)의 실장면(21)에 노출되는 리드(3)나 태브 현수 리드(4)의 표면에, 도시는 하지 않지만 예를 들면, 20∼30㎛ 정도의 두께로 형성된다.
다음에, 도 16에 도시한 바와 같이, 프레스 기계에 의해서 핀치 컷트(S105) 및 리드 선단 컷트(S106)를 행한다. 이 핀치 컷트(4 코너의 태브 현수 리드(4)의 절단)과 리드 선단 컷트(X·Y 방향을 따라서 연장하는 리드의 절단)는, 프레스 기계에 장착한 복합 절단 금형에 의해서 행한다.
핀치 컷트는 도 16에 도시한 바와 같이, 다이(15a)와 스트리퍼(60a) 사이에 리드 프레임(1)를 클램프하고, 4 코너의 태브 현수 리드(4)와, 태브 현수 리드(4)의 양측으로 퍼지는 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)를 다 같이 펀치(16a)에 의한 펀칭에 의해서 절단한다. 절단편(61a)는 다이(15a)의 공간 부분을 낙하하고, 진공 흡착 등에 의한 강제 배기에 의해 소정 개소에 모아진다.
이와 같이, 리드의 두께 내에 들어간 게이트 영역(45)이나 에어벤트 영역(44)을 형성함으로써, 패키지측의 리드면에 다이를 대는 영역이 확보되고, 리드의 실장면측으로부터 펀치로 절단할 수 있게 된다. 또, 게이트 경화 수지(7)의 파단 제거시에 잔류하는 게이트 경화 수지(7)는, 어느 정도의 크기의 변동을 가지고 있다고 해도 핀치 컷트용 다이(15a)의 공간 부분에 확실하게 들어가기 때문에, 잔류한 게이트 경화 수지(7)에 의해서 절단시의 다이 및 펀치의 안정성을 상실하는 일은 없다.
도 17은 다이(15a)와 펀치(16a)를 나타내는 모식적 평면도이다. 또한, 도 15는 태브 현수 리드(4)와 이 태브 현수 리드(4)의 양측에 위치하는 게이트 경화 수지(7)와, 태브 현수 리드(4)와 이 태브 현수 리드(4)의 양측에 위치하는 에어벤트 경화 수지(9)를 절단한 리드 프레임을 나타내는 평면도이다.
도 18은 태브 현수 리드(4)와 이 태브 현수 리드(4)의 양측에 위치하는 게이트 경화 수지(7)를 다이(15a)와 펀치(16a)로 절단한 상태를 나타내는 도면이다. 도 18에 도시한 바와 같이, 패키지(5)의 부착부의 태브 현수 리드(4)의 절단 부분에서는, 게이트 경화 수지(7)는 태브 현수 리드(4)와 이 태브 현수 리드(4)의 양측의 리드(3) 및 프레임부(2)에 의해 둘러싸인 공간에, 프레임부(2) 및 태브 현수 리드(4) 및 리드(3)와 동일한 두께로 형성된다.
게이트 경화 수지(7)의 표리면이 리드(3) 및 태브 현수 리드(4) 등의 표리면과 동일면으로 보호되고 또한 평탄하기 때문에, 수지 찌꺼기의 발생을 극단적으로 적게 할 수 있다. 또한, 게이트 경화 수지(7)는 프레임부(2), 리드(3), 태브 현수 리드(4)에 보호된 상태에서 절단되기 때문에, 수지 크랙이 발생하지 않게 되어, 패키지(5) 내 깊숙이까지 크랙이 연장되는 일이 없다. 따라서, 패키지의 내습성도 향상된다.
리드 선단 컷트는, 복합 절단 금형에서는 X 방향 리드 절단과 Y 방향 리드 절단의 2 공정으로 나누어진다. 즉, X 방향 리드 절단은 도 20에 도시한 바와 같이, 다이(15b)와 스트리퍼(60b) 사이에 리드 프레임(1)을 클램프하고, 펀치(16b)로 X 방향을 따라서 연장하는 리드(3)를 펀칭한다. 다이(15b)와 펀치(16b)의 패턴은 도 21에 도시한 바와 같이 되고, 펀칭된 후의 리드 프레임(1)은 도 19에 도시된 바와 같이 된다. 또, 절단편(61b)는 다이(15b)의 공간 부분을 낙하하고, 진공 흡착 등에 의한 강제 배기에 의해서 소정 개소에 모아진다.
Y 방향 리드 절단은 도 23에 도시한 바와 같이, 다이(15c)와 스트리퍼(60c) 사이에 리드 프레임(1)을 클램프하고, 펀치(16c)로 Y 방향을 따라서 연장하는 리드(3)를 펀칭한다. 다이(15c)와 펀치(16c)의 패턴은, 도 24에 도시한 바와 같이 되고, 펀칭된 후의 리드 프레임(1)은 도 22에 도시된 바와 같이 된다. 이 단계에서 패키지(5)는 리드 프레임(1)의 프레임부(2)로부터 절단 분리되어, 논 리드형 반도체 장치(QFN)(20)가 제조된다. 또한, 절단편(61c)은 다이(15c)의 공간 부분을 낙하하여, 진공 흡착 등에 의한 강제 배기에 의해서 소정 개소에 모아진다.
상기 핀치 컷트 및 리드 선단 컷트는 패키지(5)의 부착부에서 절단되고, 예를 들면, 리드(3)나 태브 현수 리드(4)의 돌출 길이는 0.1mm 이하로 된다. 이 경우에 있어서도, 리드(3)나 태브 현수 리드(4)의 선단선과 수지 버(11)나 게이트 경화 수지(7)나 에어벤트 경화 수지(9)의 절단선은 요철이 되지 않고, 직선적으로 된다.
도 25는 리드(3), 태브(25) 및 태브 현수 리드(4)가 동일 평면 상에 위치하는 플랫한 리드 프레임을 이용하여 제조한 다른 반도체 장치(20)를 나타내는 단면 도이고, 도 26는 상기 다른 반도체 장치의 저면도이다. 이러한 구조는 태브(25) 및 태브 현수 리드(4) 전체가 패키지(5)의 실장면(21)에 노출되기 때문에, 배선 기판 등의 실장 기판에 고정한 경우, 노출한 태브(25) 및 태브 현수 리드(4)의 면이 열 방산면이 되어, 반도체 칩(27)의 열을 패키지(5)의 밖으로 빠르게 방산할 수 있는 실익이 있다. 그 결과, 반도체 장치(20)의 안정 동작이 가능하게 된다.
또한, 리드 프레임의 상태에서 그 표면에 도금막이 설치되어 있는 경우에는, 도 8의 플로우차트에 나타내는 도금 처리는 불필요해진다.
본 실시 형태 1에 따르면, 이하의 효과를 갖는다.
(1) 패키지(5)의 주위에서 돌출하는 리드(3)나 태브 현수 리드(4)의 절단과, 패키지(5)를 형성할 때 발생하는 게이트 경화 수지(7)나 에어벤트 경화 수지(9)의 절단은, 모두 동일한 두께의 부분에서 또한 표리면이 평탄한 부분에 다이 및 펀치를 대어 절단하기 때문에, 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)에 부분적으로 절단시의 응력이 크게 가해지는 일없이 펀치와 다이로 절단할 수 있기 때문에, 수지 찌꺼기(17)의 발생을 종래의 절단 방법에 비하여 대폭 적게 할 수 있다.
(2) 상기 (1)에 의해, 수지 찌꺼기(17)의 발생을 억지할 수 있기 때문에, 수지 찌꺼기(17)의 비산에 기인하는 외부 전극 단자로 되는 리드 표면에의 수지 찌꺼기(17)의 부착, 압착 및 압착에 기인하는 상처의 발생을 억지할 수 있고, 실장시의 솔더빌리티의 확보를 도모할 수 있어, 실장 수율을 높일 수 있음과 동시에, 논 리드형 반도체 장치(20)의 실장의 신뢰성을 높일 수 있다.
(3) 상기 (2)에 의해, 매트릭스형의 리드 프레임에서는, 단위 리드 프레임 패턴(6)이 종횡으로 정렬 배치되는 구조가 되기 때문에, 수지 찌꺼기(17)의 비산 방지는 소정 단위 리드 프레임 패턴(6) 주위의 단위 리드 프레임 패턴(6)에의 수지 찌꺼기(17)의 오염 방지가 되어, 제조 수율의 향상을 현격히 도모할 수 있다.
(4) 상기 (1)에 의해, 수지 찌꺼기(17)의 발생을 억지할 수 있기 때문에, 절단 금형의 수지 찌꺼기(17)에 의한 오염을 방지할 수 있고, 절단 금형을 부착하는 프레스 기계의 가동율의 향상을 도모할 수 있다.
(5) 패키지(5)의 주위의 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)는, 표리면이 수지 버(11)의 표리면과 동일하기 때문에, 논 리드형 반도체 장치(20)의 패키지(5)의 주위에, 게이트 경화 수지(7)나 에어벤트 경화 수지(9)를 눈으로 확인하기가 어렵고, 외관적으로도 깨끗하고 바람직하여 상품성이 높아진다.
(6) 패키지(5)의 주위에서 돌출하는 리드(3)나 태브 현수 리드(4)의 절단과, 패키지(5)를 형성할 때 발생하는 게이트 경화 수지(7)나 에어벤트 경화 수지(9)의 절단은, 모두 동일한 두께의 부분에서 또한 표리면이 평탄한 부분에서 절단하기 때문에, 게이트 경화 수지(7) 및 에어벤트 경화 수지(9)에 부분적으로 절단시의 응력이 크게 가해지는 일없이 펀치와 다이로 절단할 수 있기 때문에, 패키지(5)의 내부로 향하는 수지 크랙이 발생하지 않게 된다. 이 결과, 이 수지 크랙이 전해져 수분이 패키지(5) 내에 진입하지 않게 되어, 패키지(5)의 내습성이 향상됨과 동시에, 제조 수율이 높아진다.
(7) 상기 (2)∼(4) 및 (6)에 의해, 생산성이 높고, 또한 수율의 향상으로부터 반도체 장치의 제조 비용의 저감을 달성할 수 있다. 예를 들면, 수율은 0.5% 정도 향상된다.
(실시 형태 2)
도 27 내지 도 29는 본 발명의 다른 실시 형태(실시 형태 2)인 반도체 장치의 제조 방법에 관한 도면이고, 도 27는 트랜스퍼 몰드 상태를 나타내는 모식적 단면도, 도 28는 편면 몰드된 리드 프레임을 나타내는 모식적 평면도, 도 29는 게이트 경화 수지 및 에어벤트 경화 수지와 이들에 중첩되는 태브 현수 리드를 절단하는 상태를 나타내는 모식적 단면도이다.
본 실시 형태 2에서는, 상기 실시 형태 1에 있어서, 도 27에 도시한 바와 같이, 프레임부(2)의 각 코너부로 되는 수지 주입 개소(G) 및 공기 배출 개소(E)에, 그 개소의 태브 현수 리드(4) 상에도 폭 d의 게이트(70) 및 폭 e의 에어벤트(71)를 설치한 점이 다르다. 게이트(70) 및 에어벤트(71)의 두께는 리드(3)나 태브 현수 리드(4)의 두께보다도 f 정도 두껍게 되어 있다. 이 두께 f는 예를 들면 20∼30㎛ 정도의 두께이고, 또한 평탄한 면으로 되어 있다.
또, 게이트(70)와 에어벤트(71)의 홈 깊이는 달라도 된다. 이 경우, 홈 바닥은 후공정에서 수지 찌꺼기를 발생시키지 않도록 평탄하게 한다.
게이트(70)는 태브 현수 리드(4)의 폭보다도 넓고, 게이트 영역(45)과 태브 현수 리드(4)의 양측에서 중첩되어, 연통 상태에 있다. 또한, 에어벤트(71)는 태브 현수 리드(4)의 폭보다도 넓고, 에어벤트 영역(44)과 태브 현수 리드(4)의 양측에서 중첩되어, 연통 상태에 있다. 이 결과, 도 28에 도시한 바와 같이, 트랜트퍼 몰드 후의 리드 프레임(1)의 상태에서는, 패키지(5)와 게이트 경화 수지(7) 사이에 폭 d의 게이트 경화 수지(7a)가 형성되고, 패키지(5)와 에어벤트 경화 수지(9) 사이에 폭 e의 에어벤트 경화 수지(9a)가 형성된다.
게이트 경화 수지(7a)와 이것에 중첩되는 태브 현수 리드(4)의 절단과, 에어벤트 경화 수지(9a)와 이것에 중첩되는 태브 현수 리드(4)의 절단은, 상기 실시 형태 1과 마찬가지로, 도 29에 도시한 바와 같이, 다이(15a)와 펀치(16a)에 의해 절단한다.
이 절단에 있어서도, 게이트 경화 수지(7a) 및 에어벤트 경화 수지(9a)는 다이(15a)에 접촉 지지되는 부분은 평탄하기 때문에, 상기 실시 형태 1과 마찬가지로 수지 찌꺼기의 발생이나 수지 크랙의 발생이 일어나기 어렵게 된다.
또, 게이트 폭 d 및 에어벤트 폭 e는 태브 현수 리드(4)의 폭보다도 크게 하여, 게이트 영역(45) 및 에어벤트 영역(44)의 각각과 연결되도록 하여, 수지 주입 시의 저항이 보다 작아지도록 해도 좋다.
또, 4 코너의 태브 현수 리드(4) 상에 형성된 게이트 경화 수지(7a) 및 에어벤트 경화 수지(9a)의 높이를 맞춤으로써, 핀치 컷트를 보다 안정적으로 행할 수 있다.
본 실시 형태 2에 있어서도 상기 실시 형태 1과 마찬가지로, 수지 찌꺼기 및 수지 크랙의 발생 방지를 도모할 수 있음과 동시에 수율의 향상을 도모할 수 있다.
(실시 형태 3)
도 30은 본 발명의 다른 실시 형태(실시 형태 3)인 반도체 장치의 제조 방법에 의해서 편면 몰드된 리드 프레임 부분을 나타내는 모식적 평면도이다. 본 실시 형태 3에서는 게이트나 에어벤트를 태브 현수 리드(4)에 중첩하지 않은 방법이다. 즉, 도 30(a)에서는 게이트를 프레임부(2)와 교차하도록 설치하여 선단을 게이트 영역(45)에 연통시키는 구성이다. 또한, 에어벤트를 프레임부(2)와 교차하도록 설치하여 선단을 에어벤트 영역(44)에 연통시키는 구성이다.
또한, 도 30(b)에서는 게이트를 프레임부(2)와 교차하도록 설치하여 선단을 태브 현수 리드(4)와 리드(3) 사이의 공간이나 리드(3)끼리의 공간에 연통시키는 구성이다. 또한, 에어벤트를 프레임부(2)와 교차하도록 설치하여 선단을 태브 현수 리드(4)와 리드(3) 사이의 공간이나 리드(3)끼리의 공간에 연통시키는 구성이다.
이와 같이, 몰드 금형의 분할면에 설치하는 홈에 의한 게이트나 에어벤트의 내단은, 패키지(5)를 형성하기 위한 캐비티(40)의 에지로부터 소정의 거리 떨어진 구성으로 하고, 그 동안은 몰드 금형 상하부 금형의 리드(3)나 태브 현수 리드(4)의 표리면과 동일면이 되는 면과, 인접하는 리드(3)의 측면 또는 리드(3)와 태브 현수 리드(4)의 측면에 의한 공간을, 수지 유로로 하는 것이다.
본 실시 형태 3에 있어서도, 상기 실시 형태 1과 마찬가지로, 수지 찌꺼기 및 수지 크랙의 발생 방지를 도모할 수 있음과 동시에 수율의 향상을 도모할 수 있다. 또, 게이트나 에어벤트의 레이아웃은 도 30에 나타내는 것에 한정되는 일은 없다.
이상 본 발명자에 의해서 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈 하지 않은 범위에서 여러 가지로 변경 가능한 것은 물론이다, 예를 들면, 패키지의 실장면의 양측에 외부 전극 단자로서의 리드를 노출시키는 SON에 대하여도 본 발명을 마찬가지로 적용할 수 있고, 마찬가지 효과를 갖을 수 있다. 본 발명은 적어도 논 리드형 반도체 장치에는 적용할 수 있다.
본 발명에 있어서, 시트 몰드법을 채용함으로써 패키지 이면의 전극 노출 형상을 보다 적합하게 할 수 있다. 시트 몰드법이란, 리드 프레임을 상부 금형과 하부 금형 사이에 협지하는 경우에, 하부 금형과 리드 프레임 사이에 유연한 수지 시트를 개재시켜 금형의 협지력에 의해서 리드 프레임의 특히 전극 부분을 시트에 침식되게 한 상태에서 수지 봉지함으로써, 전극 실장면에 대하여 패키지의 이면을 오프셋시킨 형태로 하는 기술이다. 이러한 방법을 채용하는 경우에는, 게이트 경화 수지(7)의 이면도 리드 이면으로부터 오프셋한 모양이 된다. 그 때문에, 시트 몰드법을 본 발명의 실시 형태에 적용한 경우에는, 게이트 경화 수지 두께가 리드 프레임 두께보다도 작아지는 경우가 있다.
본 실시 형태에 있어서, 패키지 코너부에는 태브 현수 리드(4)가 노출되는 구조를 기재하였지만, 발명은 태브 현수 리드(4)가 패키지 코너부에 노출되어 있는 타입에 한정하는 것이 아니라, 예를 들면 태브 현수 리드(4)를 갖지 않은 경우나, 또는 태브 현수 리드(4)가 코너부 이외의 부분에 형성되어 있는 경우에 적용해도 된다. 이 경우에는 게이트 영역(45)은 인접하는 외부 전극 단자(리드) 사이의 영역에 설치하도록 해도 좋다.
도 1은 본 발명의 일 실시 형태(실시 형태 1)인 반도체 장치의 제조 방법에 의해서 편면 몰딩된 리드 프레임 부분을 나타내는 모식적 평면도.
도 2는 본 실시 형태 1의 반도체 장치의 정면도.
도 3은 본 실시 형태 1의 반도체 장치의 평면도.
도 4는 본 실시 형태 1의 반도체 장치의 저면도.
도 5는 도 3의 B-B선을 따라 자른 단면도.
도 6은 도 3의 C-C선을 따라 자른 단면도.
도 7은 본 실시 형태 1의 반도체 장치의 실장 상태를 나타내는 단면도.
도 8은 본 실시 형태 1의 반도체 장치의 제조 방법을 나타내는 플로우차트.
도 9는 본 실시 형태 1의 반도체 장치의 제조 방법에서 사용하는 리드 프레임을 나타내는 평면도.
도 10은 상기 리드 프레임에 있어서의 단위 리드 프레임 패턴 부분을 나타내는 평면도.
도 11은 본 실시 형태 1의 반도체 장치의 제조 방법에 있어서, 리드 프레임에 반도체 칩을 고정하고, 반도체 칩의 전극과 리드내 단부분을 와이어로 접속한 상태를 나타내는 평면도.
도 12는 본 실시 형태 1의 반도체 장치의 제조 방법에 있어서, 편면 몰드에 의해서 리드 프레임의 일면에 패키지를 형성한 상태를 나타내는 평면도.
도 13은 본 실시 형태 1의 반도체 장치의 제조 방법에 있어서, 리드 프레임 의 일면에 패키지를 형성하는 상태를 나타내는 평면도.
도 14는 상기 편면 몰드에 있어서의 몰드 금형으로 형성되는 캐비티나 수지 유로와 리드 프레임과의 상관을 나타내는 평면도.
도 15는 본 실시 형태 1의 반도체 장치의 제조 방법에 있어서, 태브 현수 리드와 이 태브 현수 리드의 양측에 위치하는 게이트 경화 수지 또는 에어벤트 경화 수지를 절단한 리드 프레임을 나타내는 평면도.
도 16은 상기 게이트 경화 수지 등을 절단하는 상태를 나타내는 모식도.
도 17은 상기 게이트 경화 수지 등을 절단하는 절단 금형을 나타내는 모식적 평면도.
도 18은 상기 게이트 경화 수지 등을 절단하는 절단 금형을 나타내는 모식적 단면도.
도 19는 본 실시 형태 1의 반도체 장치의 제조 방법에 있어서, X 방향을 따라서 연장하는 리드를 절단한 리드 프레임을 나타내는 평면도.
도 20은 상기 X 방향을 따라서 연장하는 리드를 절단하는 상태를 나타내는 모식도.
도 21은 상기 X 방향을 따라서 연장하는 리드를 절단하는 절단 금형을 나타내는 모식적 평면도.
도 22는 본 실시 형태 1의 반도체 장치의 제조 방법에 있어서, Y 방향을 따라서 연장하는 리드를 절단하여 얻은 반도체 장치와, 잔류하는 리드 프레임 부분을 나타내는 평면도.
도 23은 상기 Y 방향을 따라서 연장하는 리드를 절단하는 상태를 나타내는 모식도.
도 24는 상기 Y 방향을 따라서 연장하는 리드를 절단하는 절단 금형을 나타내는 모식적 평면도.
도 25는 본 실시 형태 1에 있어서, 리드, 태브 및 태브 현수 리드가 동일 평면상에 위치하는 편평한 리드 프레임을 이용하여 제조한 다른 반도체 장치를 나타내는 단면도.
도 26은 상기 다른 반도체 장치의 저면도.
도 27은 본 발명의 다른 실시 형태(실시 형태 2)인 반도체 장치의 제조 방법에 있어서의 트랜스퍼 몰드 상태를 나타내는 모식적 단면도.
도 28은 본 실시 형태 2의 반도체 장치의 제조 방법에 있어서, 편면 몰드된 리드 프레임을 나타내는 모식적 평면도.
도 29는 본 실시 형태 2의 반도체 장치의 제조 방법에 있어서, 게이트 경화 수지 및 에어벤트 경화 수지와 이들에 중첩되는 태브 현수 리드를 절단하는 상태를 나타내는 모식적 단면도.
도 30은 본 발명의 다른 실시 형태(실시 형태 3)인 반도체 장치의 제조 방법에 의해서 편면 몰드된 리드 프레임 부분을 나타내는 모식적 평면도.
도 31은 트랜스퍼 몰드에 의해서 일면에 패키지가 형성된 종래의 리드 프레임을 나타내는 평면도.
도 32는 상기 리드 프레임의 모식적 측면도.
도 33은 상기 리드 프레임의 게이트 경화 수지나 수지 버 등을 나타내는 모식적 단면도.
도 34는 종래의 태브 현수 리드와, 태브 현수 리드에 중첩되는 게이트 경화 수지나 에어벤트 경화 수지를 절단하는 상태를 나타내는 모식도.
도 35는 종래의 태브 현수 리드와, 이 태브 현수 리드에 중첩되는 게이트 경화 수지를 절단하는 상태를 나타내는 모식도.
도 36은 종래의 논 리드형 반도체 장치의 제조 방법을 나타내는 플로우차트.
도 37은 게이트 크래시 공정을 포함하는 논 리드형 반도체 장치의 제조 방법을 나타내는 플로우차트.
도 38은 상기 게이트 크래시 동작을 나타내는 모식도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 리드 프레임
2 : 프레임부
3 : 리드
3a, 4a : 피복면
4 : 태브 현수 리드
5 : 패키지
5a : 상승 에지
6 : 단위 리드 프레임 패턴
7, 7a : 게이트 경화 수지
8 : 사면
9, 9a : 에어벤트 경화 수지
10 : 러너 경화 수지
11 : 수지 버
15, 15a∼15c : 다이
16, 16a∼16c : 펀치
17 : 수지 찌꺼기
20 : 반도체 장치
21 : 실장면
22 : 상면
25 : 태브
26 : 접합재
27 : 반도체 칩
28 : 와이어
29 : 배선 기판
30 : 랜드
31 : 접합재
35a∼35d : 가이드 구멍 랜드
36, 37 : 이젝트 터빈 구멍
38 : 슬릿
40 : 캐비티
41 : 에어벤트용 홈
42 : 게이트용 홈
43 : 러너용 홈
44 : 에어벤트 영역
45 : 게이트 영역
45a : 게이트
50 : 몰드 금형
51 : 하부 금형
51a, 52a : 분할면
52 : 상부 금형
53 : 우묵하게 들어간 면
55 : 수지(레진)
60a, 60b, 60c : 스트리퍼
61a, 61b, 61c : 절단편
70 : 게이트
71 : 에어벤트

Claims (5)

  1. 프레임부와, 이 프레임부로부터 프레임 안쪽으로 돌출하는 복수의 리드와, 상기 프레임부로부터 프레임 안쪽으로 돌출하여 선단 부분에서 태브를 지지하는 복수의 태브 현수 리드를 갖는 리드 프레임을 준비하는 공정과,
    상기 태브의 일면에 반도체 칩을 고정하는 공정과,
    상기 반도체 칩의 전극과 상기 리드의 내단을 접속 수단에 의해 전기적으로 접속하는 공정과,
    상기 반도체 칩이나 상기 리드 내단 부분을 트랜스퍼 몰드에 의해 절연성 수지로 이루어지는 봉지체로 피복함과 동시에, 이 트랜스퍼 몰드시 상기 봉지체의 실장면에 상기 리드나 상기 태브 현수 리드를 노출시키는 공정과,
    상기 리드나 상기 태브 현수 리드를 절단하는 공정을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 봉지체의 전체 둘레에서는 상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간을 수지의 유로로서 사용하여 상기 봉지체를 형성함과 동시에, 상기 리드나 상기 태브 현수 리드는 상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간에서 경화한 수지 부분에서 절단하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간의 외측에는 몰드 금형에 설치한 게이트가 설치되고, 수지는 상기 게이트를 통과하고, 상기 높이 공간을 흘러 지나가서 상기 봉지체가 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1항에 있어서,
    상기 리드나 태브 현수 리드의 측면만으로 형성되는 높이 공간의 외측에는 몰드 금형에 설치한 에어벤트가 설치되고, 상기 수지는 상기 높이 공간을 통과하고, 상기 에어벤트를 통과하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1 표면과, 상기 제1 표면과 반대측의 제2 표면을 가지는 판상의 리드 프레임으로서, 또한, 프레임부와, 이 프레임부로부터 프레임 안쪽으로 돌출하는 복수의 리드와, 상기 프레임부의 각부로부터 프레임 안쪽으로 돌출하여 선단 부분에서 태브를 지지하는 복수의 태브 현수 리드를 가지는 리드 프레임을 준비하는 공정과,
    상기 태브의 제1 표면측에 반도체 칩을 고정하는 공정과,
    상기 반도체 칩의 전극과 상기 리드의 내단을 접속 수단에 의해 전기적으로 접속하는 공정과,
    상기 반도체 칩 및 상기 리드 내단 부분을 트랜스퍼 몰드에 의해 절연성 수지로 이루어지는 봉지체로 피복함과 동시에, 상기 봉지체의 이면으로부터 상기 리드 및 상기 태브 현수 리드의 각각의 제2 표면을 노출시키는 공정과,
    상기 리드 프레임의 프레임부와 상기 리드의 사이 및 상기 리드 프레임의 프레임부와 상기 태브 현수 리드의 사이를 절단하는 공정을 가지는 반도체 장치의 제조 방법에 있어서,
    상기 봉지체로 피복하는 공정은,
    상기 리드 프레임의 프레임부와 상기 리드 및 상기 태브 현수 리드의 사이에서 상기 리드 프레임을 몰드 금형으로 몰드 클램핑하는 공정과,
    상기 리드 프레임의 제1 표면에 상기 몰드 금형이 밀착하는 부분으로서, 상기 태브 현수 리드 및 상기 태브 현수 리드의 양측에 배치된 리드에 의해 규정된 공간으로부터 상기 몰드 금형의 캐비티내에 절연성 수지를 주입하는 공정을 가지며,
    상기 리드 프레임을 절단하는 공정은,
    상기 몰드 금형이 밀착하는 부분의 리드 프레임의 제1 표면을 절단 금형의 다이로 지지하는 공정과,
    상기 몰드 금형이 밀착하는 부분에 있어서, 상기 리드 프레임의 제2 표면측으로부터 절단 금형의 펀칭으로 상기 리드 프레임을 타발하는 것에 의해 상기 리드 프레임의 프레임부와 상기 태브 현수 리드를 분리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4항에 있어서,
    상기 태브 현수 리드 및 상기 태브 현수 리드의 양측에 배치된 리드에 의해 서 규정된 공간의 외측에는 몰드 금형에 설치한 게이트가 설치되고, 상기 절연성 수지는 상기 게이트를 통과하고, 상기 공간을 통과하여 상기 몰드 금형의 캐비티로 주입되고,
    상기 절연성 수지는, 상기 캐비티내에 위치하는 부분과, 상기 게이트 내에 위치하는 부분과, 상기 캐비티내 및 상기 게이트 내의 부분을 연결하도록 형성된 상기 공간내의 부분을 가지며,
    상기 절단 금형의 펀칭에 의한 상기 리드 프레임의 타발은, 상기 공간내의 부분의 수지를 동시에 절단하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020070110334A 2000-08-18 2007-10-31 반도체 장치의 제조 방법 KR100809818B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00248744 2000-08-18
JP2000248744A JP3660861B2 (ja) 2000-08-18 2000-08-18 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010049507A Division KR20020014756A (ko) 2000-08-18 2001-08-17 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070112095A true KR20070112095A (ko) 2007-11-22
KR100809818B1 KR100809818B1 (ko) 2008-03-04

Family

ID=18738594

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020010049507A KR20020014756A (ko) 2000-08-18 2001-08-17 반도체 장치 및 그 제조 방법
KR1020070110334A KR100809818B1 (ko) 2000-08-18 2007-10-31 반도체 장치의 제조 방법
KR1020080027854A KR20080031246A (ko) 2000-08-18 2008-03-26 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020010049507A KR20020014756A (ko) 2000-08-18 2001-08-17 반도체 장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020080027854A KR20080031246A (ko) 2000-08-18 2008-03-26 반도체 장치

Country Status (4)

Country Link
US (4) US20020020929A1 (ko)
JP (1) JP3660861B2 (ko)
KR (3) KR20020014756A (ko)
TW (1) TW523897B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002370258A (ja) * 2001-06-18 2002-12-24 Apic Yamada Corp 樹脂モールド金型
MY130826A (en) * 2001-07-25 2007-07-31 Integrated Device Tech Lead formation, assembly strip test, and singulation method and system
US6720786B2 (en) 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
US6969918B1 (en) * 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
JP3773855B2 (ja) * 2001-11-12 2006-05-10 三洋電機株式会社 リードフレーム
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
JP2004259936A (ja) * 2003-02-26 2004-09-16 Disco Abrasive Syst Ltd Ｑｆｎ基板の処理方法
US20040227216A1 (en) * 2003-05-16 2004-11-18 Mortan Robert F. Flex resistant semiconductor die pad, leadframe, and package
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005159103A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
KR100574996B1 (ko) * 2004-11-25 2006-05-02 삼성전자주식회사 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드
JP4515276B2 (ja) * 2005-01-31 2010-07-28 日東電工株式会社 配線回路基板集合体
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
US7338841B2 (en) * 2005-04-14 2008-03-04 Stats Chippac Ltd. Leadframe with encapsulant guide and method for the fabrication thereof
US7485501B2 (en) * 2005-11-02 2009-02-03 Sandisk Corporation Method of manufacturing flash memory cards
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
US7482683B2 (en) * 2006-05-12 2009-01-27 Stats Chippac Ltd. Integrated circuit encapsulation system with vent
JP2008004570A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US8207600B2 (en) * 2007-03-30 2012-06-26 Stats Chippac Ltd. Integrated circuit package system with encapsulating features
US20090026656A1 (en) * 2007-07-23 2009-01-29 Bautista Jr Jesus Bajo Vented mold for encapsulating semiconductor components
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US7956475B2 (en) * 2008-12-16 2011-06-07 Stmicroelectronics Asia Pacific Pte. Ltd. Step cavity for enhanced drop test performance in ball grid array package
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
TWI419288B (zh) * 2009-01-23 2013-12-11 Advanced Semiconductor Eng 導線架條及其封膠方法與具有導線架之半導體封裝構造
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104465414B (zh) * 2009-07-06 2017-08-15 瑞萨电子株式会社 半导体器件的制造方法
JP4535513B2 (ja) * 2009-09-30 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP5149881B2 (ja) * 2009-09-30 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5507344B2 (ja) * 2010-06-08 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
JP6100612B2 (ja) 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10020211B2 (en) * 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
USD776664S1 (en) * 2015-05-20 2017-01-17 Chaya Coleena Hendrick Smart card
JP6479258B2 (ja) * 2016-03-29 2019-03-06 三菱電機株式会社 樹脂封止型電力半導体装置の製造方法
JP6677080B2 (ja) * 2016-05-30 2020-04-08 株式会社デンソー 半導体装置の製造方法
US9847283B1 (en) * 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
JP6981168B2 (ja) 2017-10-18 2021-12-15 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192154A (ja) 1988-01-28 1989-08-02 Nippon Motoroola Kk リードフレーム
JPH05299455A (ja) 1992-04-20 1993-11-12 Sharp Corp 半導体装置の製造方法
JPH05326799A (ja) 1992-05-25 1993-12-10 Sony Corp 半導体装置用リードフレーム及びこれを用いた半導体チップの樹脂封止方法
JPH07106488A (ja) * 1993-10-04 1995-04-21 Sharp Corp 半導体集積回路のリードフレーム
JPH0888308A (ja) 1994-09-15 1996-04-02 Toshiba Corp リードフレーム及び半導体装置の製造方法
TW359880B (en) 1995-08-30 1999-06-01 Samsung Electronics Co Ltd Method of manufacturing semiconductor chip package
JP3483994B2 (ja) * 1995-08-31 2004-01-06 ローム株式会社 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
JPH09115936A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置の樹脂封止用金型
JP3511768B2 (ja) 1995-11-30 2004-03-29 ソニー株式会社 半導体装置の製造方法
JP2787907B2 (ja) * 1995-12-15 1998-08-20 日本電気株式会社 半導体装置用樹脂封止金型
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
KR100255108B1 (en) * 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card
KR100244966B1 (ko) * 1997-12-30 2000-03-02 윤종용 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
JPH11220087A (ja) 1998-02-03 1999-08-10 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3085278B2 (ja) * 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
JP2000061989A (ja) 1998-08-19 2000-02-29 Mitsubishi Semiconductor America Inc トランスファ―モ―ルド装置および方法
JP3482888B2 (ja) 1998-10-12 2004-01-06 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP2000150761A (ja) 1998-11-18 2000-05-30 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JP2000208690A (ja) 1999-01-12 2000-07-28 Sony Corp リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
KR200309906Y1 (ko) 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
KR100355796B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure

Also Published As

Publication number Publication date
US20030087478A1 (en) 2003-05-08
US20040104490A1 (en) 2004-06-03
US20020020929A1 (en) 2002-02-21
US6664647B2 (en) 2003-12-16
JP3660861B2 (ja) 2005-06-15
US6800507B2 (en) 2004-10-05
KR20020014756A (ko) 2002-02-25
TW523897B (en) 2003-03-11
US6897093B2 (en) 2005-05-24
JP2002064114A (ja) 2002-02-28
US20020109242A1 (en) 2002-08-15
KR20080031246A (ko) 2008-04-08
KR100809818B1 (ko) 2008-03-04

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
JP4308528B2 (ja) 半導体装置及びその製造方法
KR100829278B1 (ko) 반도체장치 및 그 제조방법
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
JP3895570B2 (ja) 半導体装置
JP2012212897A (ja) 半導体装置
KR20050004059A (ko) 반도체 장치 및 리드 프레임
JP2003158234A (ja) 半導体装置及びその製造方法
JP2008113021A (ja) 半導体装置の製造方法
KR890004819B1 (ko) 수지봉합형 반도체장치의 제조방법
JP2011142337A (ja) 半導体装置の製造方法
JPS6084850A (ja) リ−ドフレ−ム
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
JP4200150B2 (ja) リードフレームの製造方法
JP2003229445A (ja) 半導体装置の製造方法
CN117766465A (zh) 具有经烧蚀的模具化合物和挤出接触件的无引线集成电路
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JP2011049604A (ja) 半導体装置の製造方法
JPH05206347A (ja) 半導体装置及びその製造方法及び半導体装置用リードフレーム
JP2004158594A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型
JP2005150126A (ja) リードフレームおよびそれを用いた樹脂封止半導体装置の製造方法
JPH08227961A (ja) 半導体装置用リードフレームおよびその製造方法
KR20050095722A (ko) 인쇄회로기판과의 솔더 접착력을 개선하는 반도체 패키지
JPH11340399A (ja) 半導体装置用リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee