JPH11340399A - 半導体装置用リードフレーム及びその製造方法 - Google Patents
半導体装置用リードフレーム及びその製造方法Info
- Publication number
- JPH11340399A JPH11340399A JP14802198A JP14802198A JPH11340399A JP H11340399 A JPH11340399 A JP H11340399A JP 14802198 A JP14802198 A JP 14802198A JP 14802198 A JP14802198 A JP 14802198A JP H11340399 A JPH11340399 A JP H11340399A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- plating
- lead
- resin mold
- bundling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
(57)【要約】
【課題】半導体装置用リードフレーム製造工程で、銀メ
ッキを施す際にリード電極の側面に沿って銀が樹脂モー
ルドを予定されている領域の外側に漏れ出るという課題
があった。 【解決手段】樹脂モールド部の領域内で、銀メッキ部よ
り外側にリード電極を相互に繋束する部分を設け、銀メ
ッキ後でリードフレーム製造完了前にこれを除去する。
ッキを施す際にリード電極の側面に沿って銀が樹脂モー
ルドを予定されている領域の外側に漏れ出るという課題
があった。 【解決手段】樹脂モールド部の領域内で、銀メッキ部よ
り外側にリード電極を相互に繋束する部分を設け、銀メ
ッキ後でリードフレーム製造完了前にこれを除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用リー
ドフレームの構造に関する。
ドフレームの構造に関する。
【０００２】
【従来の技術】ＩＣチップをプラスチックパッケージに
組立てる場合の一般的構造は図２のように、タブ３上に
ＩＣチップ１をエポキシ系接着剤などで固定し、パッド
電極２とリード電極４を金属細線で接続し、しかる後に
これらを覆うように樹脂モールド６するものであった。
組立てる場合の一般的構造は図２のように、タブ３上に
ＩＣチップ１をエポキシ系接着剤などで固定し、パッド
電極２とリード電極４を金属細線で接続し、しかる後に
これらを覆うように樹脂モールド６するものであった。
【０００３】
【発明が解決しようとする課題】しかし前述の従来技術
の図２に示す構造では、リードフレーム製造の過程でリ
ード電極４上に銀メッキ部５を施す時に銀が漏れ出て、
後のプラスチックパッケージ組立の際樹脂モールド６が
予定されている領域の外側に達するという問題がある。
の図２に示す構造では、リードフレーム製造の過程でリ
ード電極４上に銀メッキ部５を施す時に銀が漏れ出て、
後のプラスチックパッケージ組立の際樹脂モールド６が
予定されている領域の外側に達するという問題がある。
【０００４】この場合、樹脂モールドの外に達した銀
が、半導体装置の実使用時にマイグレーションを起こ
し、リード電極４同士が電気的にショートしてしまうと
いう問題を引き起こす。
が、半導体装置の実使用時にマイグレーションを起こ
し、リード電極４同士が電気的にショートしてしまうと
いう問題を引き起こす。
【０００５】その問題を防止するために、プラスチック
パッケージ組立工程中でリード電極４に半田メッキをす
る際に、前処理として脱銀処理を化学的に行なわねばな
らず、特殊な作業のためコストアップ等の問題があっ
た。
パッケージ組立工程中でリード電極４に半田メッキをす
る際に、前処理として脱銀処理を化学的に行なわねばな
らず、特殊な作業のためコストアップ等の問題があっ
た。
【０００６】本発明は、この様な問題点を解決するもの
で、その目的とするところは、銀漏れの発生しない半導
体装置用リードフレームを提供するところにある。
で、その目的とするところは、銀漏れの発生しない半導
体装置用リードフレームを提供するところにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置用リ
ードフレームにおいては、ＩＣチップとリードフレーム
と金属細線とを覆うように樹脂モールドして組立てる半
導体装置において、前記リードフレームには前記樹脂モ
ールド部の領域内で銀メッキ部５より外側にリードを相
互に繋束する部分を設け、銀メッキ後に前記繋束部を除
いた事、繋束部の除去をプレス法により行なう事を特徴
とする。
ードフレームにおいては、ＩＣチップとリードフレーム
と金属細線とを覆うように樹脂モールドして組立てる半
導体装置において、前記リードフレームには前記樹脂モ
ールド部の領域内で銀メッキ部５より外側にリードを相
互に繋束する部分を設け、銀メッキ後に前記繋束部を除
いた事、繋束部の除去をプレス法により行なう事を特徴
とする。
【０００８】
【発明の実施の形態】本発明を実施例をもとに詳細に説
明する。図１は、本発明の実施例で、半導体製造の平面
図である。なお、前述の従来例と同一部分には同じ符号
が付してある。
明する。図１は、本発明の実施例で、半導体製造の平面
図である。なお、前述の従来例と同一部分には同じ符号
が付してある。
【０００９】リードフレーム製造のプロセスでは、先ず
エッチング法またはプレス法によりタブ３，リード電極
４を所定の形状に作り、しかる後に銀メッキ部５を形成
するという順番である。
エッチング法またはプレス法によりタブ３，リード電極
４を所定の形状に作り、しかる後に銀メッキ部５を形成
するという順番である。
【００１０】前述のように、銀メッキはリード電極４の
主に側面を伝わり、後のプラスチックパッケージ組立の
工程で予定されている樹脂モールド６の外側迄に達する
ことがある。
主に側面を伝わり、後のプラスチックパッケージ組立の
工程で予定されている樹脂モールド６の外側迄に達する
ことがある。
【００１１】ところが、本発明においてはリードフレー
ムの樹脂モールド部の領域内で、銀メッキ部５より外側
にリードを相互に繋束する部分７を設けたので、銀メッ
キに際して銀がリード電極４の側面を伝わって樹脂モー
ルド部６より外側に漏れ出す事がなくなるのである。す
なわち、繋束部７は、銀漏れに対してダムの如き役割を
果たすのである。
ムの樹脂モールド部の領域内で、銀メッキ部５より外側
にリードを相互に繋束する部分７を設けたので、銀メッ
キに際して銀がリード電極４の側面を伝わって樹脂モー
ルド部６より外側に漏れ出す事がなくなるのである。す
なわち、繋束部７は、銀漏れに対してダムの如き役割を
果たすのである。
【００１２】半導体装置用リードフレームには、別の目
的で使用されるダムバーが広く知られている。
的で使用されるダムバーが広く知られている。
【００１３】このダムバーの名称で知られているもの
は、樹脂モールド６を形成する際に樹脂の薄バリが金型
の外側方向へ漏れ出すのを防止することを目的として設
置されており、樹脂モールド６のすぐ外側に設けられて
いる。ダムバーはリードフレーム製造の過程で形成さ
れ、プラスチックパッケージ組立工程中樹脂モールド部
６形成後に除去されるものである。従って目的も設置場
所も本発明のものとは全く異なっているのである。
は、樹脂モールド６を形成する際に樹脂の薄バリが金型
の外側方向へ漏れ出すのを防止することを目的として設
置されており、樹脂モールド６のすぐ外側に設けられて
いる。ダムバーはリードフレーム製造の過程で形成さ
れ、プラスチックパッケージ組立工程中樹脂モールド部
６形成後に除去されるものである。従って目的も設置場
所も本発明のものとは全く異なっているのである。
【００１４】もう１つ本発明と似ていて、目的も設置場
所も全く異なるリード電極繋束部とその除去について明
確にしておかねばならない。
所も全く異なるリード電極繋束部とその除去について明
確にしておかねばならない。
【００１５】それは、およそ２００本を超えるようなリ
ード電極４を有するプラスチックパッケージでは、タブ
３に面するリード電極４の相互の平面度合（Ｃｏｐｌａ
ｎａｒｉｔｙ）が得られにくく、パッド電極２とリード
電極４の銀メッキ部５とを金属細線（図中では省略）で
結線する際に、銀メッキ部５での接合不良が出やすい。
これを防止するため、リード電極４のタブ３に面する先
端同士を互いに繋束したままリードフレームの製造を行
ない、その最終工程でこの繋束部を除去加工するという
ものがある。
ード電極４を有するプラスチックパッケージでは、タブ
３に面するリード電極４の相互の平面度合（Ｃｏｐｌａ
ｎａｒｉｔｙ）が得られにくく、パッド電極２とリード
電極４の銀メッキ部５とを金属細線（図中では省略）で
結線する際に、銀メッキ部５での接合不良が出やすい。
これを防止するため、リード電極４のタブ３に面する先
端同士を互いに繋束したままリードフレームの製造を行
ない、その最終工程でこの繋束部を除去加工するという
ものがある。
【００１６】本発明の繋束部７の目的は、銀メッキ漏れ
防止であり、樹脂漏れ防止やリード電極４の相互の平面
度合（Ｃｏｐｌａｎａｒｉｔｙ）精度向上のためではな
い事、また本発明の繋合部７の設置位置は、樹脂モール
ド部６の領域内でかつ銀メッキ部５より外側である事を
特徴とし、樹脂モールド部６の外側や、リード電極４の
タブ３に面する先端部ではない事が、本発明を他のもの
から明確に独立したものとして位置づけているのであ
る。
防止であり、樹脂漏れ防止やリード電極４の相互の平面
度合（Ｃｏｐｌａｎａｒｉｔｙ）精度向上のためではな
い事、また本発明の繋合部７の設置位置は、樹脂モール
ド部６の領域内でかつ銀メッキ部５より外側である事を
特徴とし、樹脂モールド部６の外側や、リード電極４の
タブ３に面する先端部ではない事が、本発明を他のもの
から明確に独立したものとして位置づけているのであ
る。
【００１７】本発明の繋束部７を形成するには、リード
フレーム製造工程においてタブ３やリード電極４をエッ
チング法またはプレス法により形づくる際に同時に行な
えばよい。
フレーム製造工程においてタブ３やリード電極４をエッ
チング法またはプレス法により形づくる際に同時に行な
えばよい。
【００１８】銀メッキは、その後の工程で行なうので、
リード電極４の側面を伝わって銀漏れが生じようとして
も、繋束部７で阻止されるので、繋束部７以上に銀が漏
れ出る事はない。
リード電極４の側面を伝わって銀漏れが生じようとして
も、繋束部７で阻止されるので、繋束部７以上に銀が漏
れ出る事はない。
【００１９】繋束部７は、放置するとリード電極４同士
が電気的にショートしてしまうので、銀メッキ工程以降
除去してしまわなくてはならない。その適切な方法はプ
レス法である。
が電気的にショートしてしまうので、銀メッキ工程以降
除去してしまわなくてはならない。その適切な方法はプ
レス法である。
【００２０】繋束部７をプレス除去する際には留意点と
して、パンチの切れ刃がリード電極に食い込み、リード
電極の変形を生じさせないようにしなくてはならない。
そのためには、リード電極４から繋束部７の切断部が少
し凸形に残るようにするのが望ましく、凹形にならない
よう規格を定めるべきである。
して、パンチの切れ刃がリード電極に食い込み、リード
電極の変形を生じさせないようにしなくてはならない。
そのためには、リード電極４から繋束部７の切断部が少
し凸形に残るようにするのが望ましく、凹形にならない
よう規格を定めるべきである。
【００２１】およそ２００ピンを超えるリード電極４を
有する多ピンパッケージでは、すでにリード電極４のタ
ブ３に面する先端を繋束してリードフレームを製造し、
その最終工程でこの繋束部を除去する場合があることを
述べた（リード電極４のタブ側先端でのＣｏｐｌａｎａ
ｒｉｔｙ向上のため）。
有する多ピンパッケージでは、すでにリード電極４のタ
ブ３に面する先端を繋束してリードフレームを製造し、
その最終工程でこの繋束部を除去する場合があることを
述べた（リード電極４のタブ側先端でのＣｏｐｌａｎａ
ｒｉｔｙ向上のため）。
【００２２】このようなリードフレームにあっては、本
発明の銀メッキ部５の外側の繋束部７を除去するのと同
時にＣｏｐｌａｎａｒｉｔｙ向上のために設けた繋束部
の除去を行なえば大変能率的である。
発明の銀メッキ部５の外側の繋束部７を除去するのと同
時にＣｏｐｌａｎａｒｉｔｙ向上のために設けた繋束部
の除去を行なえば大変能率的である。
【００２３】あるいは、本発明の銀メッキ部５の外側の
繋束部７は、その設置場所が２００ピンを超える多ピン
パッケージのＣｏｐｌａｎａｒｉｔｙ向上のための繋束
部のそれと近く、後者の役割を同時に果たすため、後者
の設置を省略する事も可能な事がある。
繋束部７は、その設置場所が２００ピンを超える多ピン
パッケージのＣｏｐｌａｎａｒｉｔｙ向上のための繋束
部のそれと近く、後者の役割を同時に果たすため、後者
の設置を省略する事も可能な事がある。
【００２４】図１では、全てのリード電極４を繋束部７
で繋いでいるが、必ずしも全てでなくも良い。
で繋いでいるが、必ずしも全てでなくも良い。
【００２５】すなわち、タブ側先端から樹脂モールド外
形迄の短いリード程、樹脂モールド部６外への銀漏れが
生じやすく、長いリード程銀漏れが生じにくいか、全く
生じないという傾向があるため、短いリードに限定して
繋束部を設けてもよい。
形迄の短いリード程、樹脂モールド部６外への銀漏れが
生じやすく、長いリード程銀漏れが生じにくいか、全く
生じないという傾向があるため、短いリードに限定して
繋束部を設けてもよい。
【００２６】この限定的な繋束部７の設置法によると、
プレス法で繋束部７を除去する際に使用するパンチの切
れ刃の寿命管理上も望ましくなる。すなわち、切れ刃の
チッピング等による破損の頻度が低減するため、コスト
的にもパンチ交換工数的にも改善されるのである。
プレス法で繋束部７を除去する際に使用するパンチの切
れ刃の寿命管理上も望ましくなる。すなわち、切れ刃の
チッピング等による破損の頻度が低減するため、コスト
的にもパンチ交換工数的にも改善されるのである。
【００２７】繋束部７は、図１にあっては一重の輪状に
形成されているが、銀漏れの阻止能力上不十分な場合
は、二重にする事も有効である。
形成されているが、銀漏れの阻止能力上不十分な場合
は、二重にする事も有効である。
【００２８】
【発明の効果】第１に、銀メッキ部の銀がリード電極の
側面に沿って、樹脂モールドを予定されている領域の外
側に漏れ出るのを防ぐ事が可能という効果を有する。
側面に沿って、樹脂モールドを予定されている領域の外
側に漏れ出るのを防ぐ事が可能という効果を有する。
【００２９】第２に、これにより半導体装置使用時に樹
脂モールドの外へ漏れ出た銀がマイグレーションを生じ
て隣接リード電極間にショートを起こす問題を防止でき
る効果を有する。
脂モールドの外へ漏れ出た銀がマイグレーションを生じ
て隣接リード電極間にショートを起こす問題を防止でき
る効果を有する。
【００３０】第３に、従来銀漏れをプラスチックパッケ
ージ組立の際、半田メッキの前処理で化学的に脱銀処理
していたが、その作業を省略する事ができるという効果
を有する。
ージ組立の際、半田メッキの前処理で化学的に脱銀処理
していたが、その作業を省略する事ができるという効果
を有する。
【００３１】第４に、リード電極のタブ近傍の平面度合
（ Ｃｏｐｌａｎａｒｉｔｙ）を向上させられるという
副次的効果を有する。
（ Ｃｏｐｌａｎａｒｉｔｙ）を向上させられるという
副次的効果を有する。
【図１】本発明の実施例で、半導体装置の平面図。
【図２】従来技術の例で、半導体装置の平面図。
１ ＩＣチップ ２ パッド電極 ３ タブ ４ リード電極 ５ 銀メッキ部 ６ 樹脂モールド ７ 繋束部
Claims (2)
- 【請求項１】ＩＣチップとリードフレームと金属細線と
を覆うように樹脂モールドして組立てる半導体装置にお
いて、前記リードフレームには前記樹脂モールド部の領
域内で銀メッキ部５より外側にリード電極を相互に繋束
する部分を設け、銀メッキ後に前記繋束部を除くことを
特徴とした半導体装置用リードフレーム。 - 【請求項２】繋束部の除去をプレス法により行なう事を
特徴とした請求項１記載の半導体装置用リードフレーム
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14802198A JPH11340399A (ja) | 1998-05-28 | 1998-05-28 | 半導体装置用リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14802198A JPH11340399A (ja) | 1998-05-28 | 1998-05-28 | 半導体装置用リードフレーム及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340399A true JPH11340399A (ja) | 1999-12-10 |
Family
ID=15443343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14802198A Withdrawn JPH11340399A (ja) | 1998-05-28 | 1998-05-28 | 半導体装置用リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340399A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130200397A1 (en) * | 2012-02-03 | 2013-08-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1998
- 1998-05-28 JP JP14802198A patent/JPH11340399A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130200397A1 (en) * | 2012-02-03 | 2013-08-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8748907B2 (en) | 2012-02-03 | 2014-06-10 | Kabushiki Kaisha Toshiba | Optical coupling device |
| TWI476897B (zh) * | 2012-02-03 | 2015-03-11 | Toshiba Kk | 半導體裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917112B2 (ja) | 半導体装置 | |
| KR100809818B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101054602B1 (ko) | 반도체 장치의 제조 방법 | |
| CN105185752A (zh) | 半导体器件及其制造方法 | |
| US20030141577A1 (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
| KR890004819B1 (ko) | 수지봉합형 반도체장치의 제조방법 | |
| JPH08318328A (ja) | リード切断用金型 | |
| JPH11340399A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2866816B2 (ja) | リードフレーム | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JP2000183263A (ja) | 半導体パッケージの製造方法 | |
| JPH10154784A (ja) | リードフレームの製造方法 | |
| JPS6084850A (ja) | リ−ドフレ−ム | |
| JP4764608B2 (ja) | 半導体装置 | |
| JP2885723B2 (ja) | リードフレームを用いた半導体装置の製造方法 | |
| JP2934372B2 (ja) | 面実装型半導体装置の製造方法 | |
| JP2002026192A (ja) | リードフレーム | |
| JP2002223003A (ja) | パッケージ成形体とその製造方法及び発光装置 | |
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| JPH08288427A (ja) | 半導体装置 | |
| JPH08264702A (ja) | 半導体装置のリードフレーム及びこれを用いた半導体装置 | |
| JPH10284674A (ja) | 半導体装置及びその製造方法 | |
| JPH04276648A (ja) | 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品 | |
| JPH06151681A (ja) | 半導体装置の製造方法およびその製造において用いるリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |