JP2004200398A - 導電性ボールが端子と接続された電子部品及びその製造法 - Google Patents

導電性ボールが端子と接続された電子部品及びその製造法 Download PDF

Info

Publication number
JP2004200398A
JP2004200398A JP2002367068A JP2002367068A JP2004200398A JP 2004200398 A JP2004200398 A JP 2004200398A JP 2002367068 A JP2002367068 A JP 2002367068A JP 2002367068 A JP2002367068 A JP 2002367068A JP 2004200398 A JP2004200398 A JP 2004200398A
Authority
JP
Japan
Prior art keywords
insulating substrate
hole
conductive
electronic component
conductive ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002367068A
Other languages
English (en)
Other versions
JP4302972B2 (ja
Inventor
Hiroya Fujimoto
浩冶 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
K Tech Devices Corp
Original Assignee
K Tech Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by K Tech Devices Corp filed Critical K Tech Devices Corp
Priority to JP2002367068A priority Critical patent/JP4302972B2/ja
Publication of JP2004200398A publication Critical patent/JP2004200398A/ja
Application granted granted Critical
Publication of JP4302972B2 publication Critical patent/JP4302972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】絶縁基板1の一方の面に回路素子及びその端子と接続される導電性ボール4が配置された電子部品において、絶縁基板1面の所望の位置に確実に導電性ボールを固定する。
【解決手段】絶縁基板1の導電性ボール4が配置される位置に貫通孔7を有し、当該貫通孔7に導電性ボール4が一部落下した状態とする。このとき貫通孔7が導電性ボール4配置側に広がるテーパー状であることが好ましい。回路素子として好適なのは、抵抗素子及び/又はコンデンサ素子であり、多連、又はネットワークを構成しているものである。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、導電性ボールが端子と接続された電子部品及びその製造法に関するものである。
【0002】
【従来の技術】
絶縁基板の一方の面に回路素子及びその端子と接続される導電性ボールが配置された電子部品については、米国特許6,326,677号公報にその開示がある。かかる公報では、絶縁基板面が実質的に平滑であり、当該絶縁基板面の所定位置に電極ランドを有し、当該ランド上に導電性ボールが固定される構成を提案している。
【0003】
【発明が解決しようとする課題】
上記構成の実現で困難性を伴う事項の一つは、導電性ボールを端子となるべき位置に固定する手段である。その理由は、導電性ボールが、平滑面である絶縁基板面では転がり易いためである。また図4に示すように、絶縁基板51上に半田ペースト等の導電ペースト54を配し、当該半田ペースト上に導電性ボール53を絶縁基板51面にペーストの粘着力による仮固定をし、次いで当該導電ペースト54を加熱硬化させことで、絶縁基板51と導電性ボール53とを固定する手段も考えられる。しかしその場合には、導電ペースト54の揮発成分の飛散力や導電ペースト54の変性に伴う変形等が導電性ボール53を動かし、隣り合う導電性ボール53がくっついてしまう場合もある。
【0004】
そこで本発明が解決しようとする課題は、絶縁基板面の所望の位置に確実に導電性ボールを固定することである。
【0005】
【課題を解決するための手段】
上記課題を解決するため、絶縁基板1の一方の面に回路素子及びその端子と接続される導電性ボール4が配置された本発明の電子部品は、前記絶縁基板1の導電性ボール4が配置される位置に貫通孔7を有し、当該貫通孔7に導電性ボール4が一部落下した状態となっていることを特徴とする。
【0006】
上記本発明のように、絶縁基板1の一方の面に回路素子及びその端子と接続される導電性ボール4を配置している構成を採用している理由は、製造の容易化のためである。即ち絶縁基板1の両面に部材を形成するためには、一方の絶縁基板1面の部材の配置と、他方の絶縁基板1面の部材の配置との位置合わせの微調整が必要な場合がある。かかる調整は、絶縁基板1の両面を同時に見ることができないため困難を伴う。また一方の絶縁基板1面に部材を配置する際に、他方の絶縁基板1面の清浄さを維持する必要や、既に当該他方の絶縁基板1面に配置した部材を損傷しないよう配慮する必要があるため、製造工程設計に多大な制限がある。その点、絶縁基板1の一方の面に回路素子及びその端子と接続される導電性ボール4を配置している構成では、そのような困難さや制限が無いか若しくは少ない。
【0007】
上記「貫通孔7に導電性ボール4が一部落下した状態」とは、例えば図1に示すように、導電性ボール4の径よりも小さなサイズの貫通孔7に把捉された状態をいう。便宜上「落下した」という表現を用いているが、これは本発明の電子部品の製造工程において、「落下」の工程を必ず要する意味ではない。また「一部が落下」であるから、絶縁基板1面よりも外側にも導電性ボール4の部分が存在していることを要する。当該絶縁基板1面より外側に存在する導電性ボール4の部分が、いわゆるバンプとして回路板との接続に用いられることとなる。尚、上記「把捉」という語は、絶縁基板1が有する貫通孔7により単に捉まえられた状態を意味し、半田等の使用により、しっかりと「固定」又は「固着」された状態は含まない。
【0008】
上記「導電性ボール4」には、中実の、又は樹脂をコアとする半田ボールや、金属ボール等が含まれる。少なくとも導電性ボール4表面にはめっき技術等で形成された半田層が存在することが好ましい。回路板との接続に半田ペーストを用いる既存のリフロー設備を用いることができ、従来の成熟した技術を活用できるためである。そのため前記金属には、Snを含む半田との濡れ性の良好な銅、金等が好適である。これら半田ボール、半田層、半田ペーストに用いられる半田の合金組成は、Sn−Pb系合金を用いることができるのは言うまでもない。但し環境調和性の観点から、Pbを含まないSn単体、Sn−Bi系合金、Sn−In−Ag系合金、Sn−Bi−Zn系合金、Sn−Zn系合金、Sn−Ag−Bi系合金、Sn−Bi−Ag−Cu系合金、Sn−Ag−Cu系合金、Sn−Ag−In系合金、Sn−Ag−Cu−Sb系合金、Sn−Ag系合金、Sn−Cu系合金、Sn−Sb系合金から選ばれることが更に好ましい。
【0009】
上記「貫通孔7」は、絶縁基板1に予め設けられている。予め導電性ボール4配置位置として貫通孔7を設けることは、例えば絶縁基板1がアルミナ等からなるセラミックや、ガラス繊維混入エポキシ系樹脂等である場合には、それらを成型する金型等によりなされる。また貫通孔7の形成位置に合わせて、回路素子を構成する各部材を配置することにはそれ程大きな困難性はない。前述のように貫通孔7が導電性ボールを把捉する機構を利用できることとなれば、当該貫通孔7の存在によって、絶縁基板1面の所望の位置に確実に導電性ボール4を固定することができる。
【0010】
上記本発明の構成及びそれを基本とした好ましい電子部品の構成において、貫通孔7が導電性ボール4配置側に広がるテーパー状であることが好ましい。かかるテーパー状の貫通孔7は、例えば図1に示したものである。テーパー状とすることにより、貫通孔7による導電性ボール4の把捉が容易且つ確実となる。その理由は、導電性ボール4配置側の貫通孔7開口径を大きくすることができ、たとえ多少ずれた位置に導電性ボール4が配置されようとしても、結局は貫通孔7の内壁面に沿って導電性ボール4が移動し、位置修正された上で、貫通孔7により導電性ボール4が把捉されるためである。このように貫通孔7をテーパー状とすることは、上記金型の設計等により実現できる、比較的容易な事項である。
【0011】
上記本発明の構成及びそれを基本とした好ましい電子部品の構成において、回路素子として好適なのは、抵抗素子及び/又はコンデンサ素子であり、多連、又はネットワークを構成しているものである。例えば多連抵抗素子、ネットワーク抵抗素子、多連コンデンサ素子、ネットワークコンデンサ素子又はいわゆるCR複合素子である。これら素子は、絶縁基板1面に形成した場合、絶縁基板1の端部のみならず絶縁基板1の中央部等にも回路板との接続部を設けることで、通常のチップ型電子部品の用途が拡大する余地がある。それを実現するのが、任意の絶縁基板1面位置に、回路板との接続部としての導電性ボール4を配置することである。
【0012】
上記課題を解決するため、絶縁基板1の第1の面に回路素子及びその端子と接続される、本発明の導電性ボール4が配置された電子部品の製造法は、絶縁基板1として、導電性ボール4が配置される位置に貫通孔7を有するものを用い、第1の面に回路素子を形成する第1の工程と、前記貫通孔7位置に導電性ボール4を配置する第2の工程と、導電性ボール4と端子とを固定する第3の工程とをこの順に実施し、第1の工程の際には、回路素子の端子を上記貫通孔7周辺及び/又は内壁に形成し、第2の工程は、貫通孔7に導電性ボール4を一部落下させる過程を有することを特徴とする。
【0013】
ここで絶縁基板1の「第1の面に回路素子を形成する」第1の工程では、その際に、回路素子の端子を上記貫通孔7周辺及び/又は内壁に形成するとある。具体的には図1に示す電極2の存在状態であり、例えばスクリーン印刷法により電極2となるペースト状物質を第1の面の貫通孔7周辺に厚膜形成する際に、当該第1の面とは反対面の第2の面側から当該貫通孔7を通じて吸気することによる。かかる吸気によりペースト状物質が貫通孔7周辺ばかりでなく、貫通孔7内壁面にも付着させることができ、後に加熱等で当該ペースト状物質を硬化・安定化させることができる。
【0014】
また「貫通孔7に導電性ボール4を一部落下させる」第2の工程は、例えば絶縁基板1の第1の面上に多数の導電性ボールを供給し、且つ転がすことにより徐々に貫通孔7へ導電性ボール4を一部落下(把捉)させ、全ての貫通孔7に導電性ボール4が把捉されたら、余剰分の導電性ボール4を前記第1の面上から第1の面の外側に落下・除去させる工程である。
【0015】
また「導電性ボール4と端子とを固定する」第3の工程における「固定」には、上述した半田リフロー工程等が適用できる。
【0016】
上記本発明の製造法、及びそれを基本とした好ましい電子部品の製造法において、第2の工程が、第1の面の裏側の第2の面から貫通孔7を通じて吸気しながら実施することが好ましい。当該吸気が導電性ボール4を貫通孔7に引き寄せ、早期に導電性ボール4を全ての貫通孔7へ把捉することができ、製造の効率化が図れるためである。
【0017】
上記本発明の製造法、及びそれを基本とした好ましい電子部品の製造法において、第2の工程が、実質的に水平に維持された第1の面に過剰量の導電性ボール4を供給する第2aの工程と、その後導電性ボール4を全ての貫通孔7に一部落下させる第2bの工程と、その後上記第2の面から貫通孔7を通じて吸気しながら第1の面を傾ける第2cの工程とを有することが好ましい。
【0018】
第2bの工程により、導電性ボール4が全ての貫通孔7を実質的に塞ぐか、若しくは貫通孔7の貫通部を非常に狭くする。その状態で第2cの工程である、上記第2の面からの吸気をすることにより、貫通孔7に把捉された導電性ボール4が貫通孔7に引き寄せられる。その状態を維持しながら第1の面を傾けると、第2aの工程にて供給された過剰量の導電性ボール4のうち、余剰分が第1の面の外側に排除される。吸気による引き寄せ力を受けないためである。そして貫通孔7に把捉された、電子部品の端子として必要な導電性ボール4のみが第1の面に残ることとなる。
【0019】
また上記本発明の製造法、及びそれを基本とした好ましい電子部品の製造法において、貫通孔7が第1の面側に広がるテーパー状であることが好ましい。かかるテーパー状の貫通孔7は、例えば図1に示したものである。テーパー状とすることにより、貫通孔7による導電性ボール4の把捉が容易且つ確実となる。その理由は上述した通りである。更にテーパー状とすることにより、貫通孔7による導電性ボール4の把捉を早期に実現できる。その理由は、前記理由と略同じであり、導電性ボールが貫通孔7に把捉され易くなるためである。
【0020】
【発明の実施の形態】
アルミナセラミックからなる大型の絶縁基板1を用意する。当該大型の絶縁基板1の、後に導電性ボール4が配置される位置には貫通孔7が予め形成されている(図2(a))。かかる貫通孔7の断面形状は図1に示すようなテーパー状である。かかるテーパー形状は、図2(a)に示した絶縁基板1面側に広がる形状である。また当該大型の絶縁基板1の片面には縦横に分割用の溝が設けられており、かかる分割後の最小単位の絶縁基板1が単位電子部品を構成する。その溝を有する大型の絶縁基板1面に素子等を形成していく過程を、図面を参照しながら以下に説明する。かかる図面では、前記最小単位の絶縁基板1について示している。
【0021】
まず、図2(a)に示す絶縁基板1に対し、Ag−Pd系導電ペーストをスクリーン印刷し、その後焼成して、素子用の電極2兼及び共通電極11を得る(図2(b))。次に共通電極11と電極2の双方に接触するよう、酸化ルテニウムとガラスフリットを主成分とするメタルグレーズ系抵抗体ペーストをスクリーン印刷し、その後焼成して抵抗体3を得る(図2(c))。次に抵抗体3を覆うようにガラスペーストをスクリーン印刷し、その後焼成してガラス膜5を得る(図2(d))。次に電極2と共通電極11と抵抗体3で構成される抵抗素子の抵抗値を所望の値にするため、レーザ照射により抵抗体3にトリミング溝9を形成して抵抗値を調整する工程を経る(図2(e))。このとき前記ガラス膜5は、抵抗体3全体の損傷を極力抑えるよう作用する。次にエポキシ樹脂系ペーストにて、抵抗素子全体を保護するため、オーバーコート6をスクリーン印刷し、その後当該エポキシ樹脂ペーストを加熱硬化させる(図2(f))。オーバーコート6を配する際には、電極2及び共通電極11における必要な部分、即ち導電性ボール4と接触する部分を露出させる(図2(f))。次に当該部分に、半田ペースト12を図2(g)に示すようにスクリーン印刷により配する。
【0022】
次に過剰量の半田からなる導電性ボール4をオーバーコート6面に供給する(図3(a))。当該導電性ボール4の直径は、図1に示すように貫通孔7の広がった開口部と同等である。次に絶縁基板1を震とう装置により振動させる。すると過剰量の導電性ボール4が当該オーバーコート6面上で移動し、全ての貫通孔7へ導電性ボール4が一部落下する(図3(b))。全ての貫通孔7が導電性ボール4を把捉したら、絶縁基板1の下面全体を吸気できる装置(図示しない)により、必要な導電性ボール4を貫通孔7を通じて吸引・保持しつつ、余剰分の導電性ボール4を、絶縁基板1を傾けることによりオーバーコート6面から外に落下・排出する(図3(c))。そして貫通孔7に把捉された、ネットワーク抵抗器の端子として必要十分な導電性ボール4のみが第1の面に残ることとなる(図3(d))。
【0023】
次に、上記半田ペーストが溶融するが、導電性ボール4は実質的に溶融しない温度で所定時間加熱処理する。この半田からなる導電性ボール4と半田ペースト12のように、互いに融点の異なる半田の一方を溶融させると、他方の表層がいわゆる半田食われの現象が起こり、両者間の界面に新たな合金層が形成され、両者は融合する。本例の場合は、半田ペースト12の全てと導電性ボール4の表層が融合する。融合が十分でない場合は、予め導電性ボール4表面にバレルめっき等で半田ペーストと略同組成の層や、略同融点の層を設けておく等することが好ましい。また厚膜形成された電極2と半田ペースト12についても同様の融合現象が起こる。電極2と半田ペースト12との融合が十分でない場合は、予め電極2表面にバレルめっき等で半田ペースト12と略同組成の層や、略同融点の層を設けておく等することが好ましい。
【0024】
このようにして加熱融合させた導電性ボール4と絶縁基板1を、室温放置等で冷却することで、融合状態から固着状態となり安定化する。以上の過程を経ることで、本発明の電子部品を得ることができる。その後絶縁基板1に設けられている全ての分割用溝を開く方向に応力を付与して分割すると、個々の電子部品を得ることができる。
【0025】
本例では電子部品として、共通電極11を有するネットワーク抵抗器の製造方法について説明した。しかし本発明はこれに限定されないことは言うまでもないことである。他に、電子部品の素子が抵抗素子及び/又はキャパシタ素子であり、当該素子が多連又はネットワーク素子として絶縁基板1面に形成されるもの等にも適用できる。
【0026】
また本例では、絶縁基板1に分割用溝を設け、当該溝を開く方向に応力を付与して分割することにより、大型の絶縁基板1から個々の電子部品サイズの絶縁基板1を得たが、当該分割の手段はこれに限定されないことは言うまでもない。例えばダイヤモンドブレードを高速で回転させ、絶縁基板1を切断する、いわゆるダイシングによることも可能である。この場合、大型の絶縁基板1には溝は不要となる。
【0027】
また本例における、導電性ボール4を貫通孔に把捉させる工程では、絶縁基板1の裏側から吸気することにより、かかる工程の効率化を図ることができる。
【0028】
また本例では図1に示すように貫通孔7形状をテーパー状としたが、これに限定されないことは言うまでもない。例えば導電性ボール4の径よりも小さな径の円柱形状ともすることができる。
【0029】
また本例では、当初過剰に供給した導電性ボール4を排除する際に、絶縁基板1の下面全体を吸気できる装置により、必要な導電性ボール4を貫通孔7を通じて吸引・保持しつつ、余剰分の導電性ボール4をオーバーコート6面から外に落下・排出した。しかし、半田ペースト12の粘着力が十分な場合や貫通孔7の形状等によっては前記絶縁基板1の下面全体を吸気できる装置を要せずとも本発明の電子部品は作製可能な場合もある。
【0030】
上記絶縁基板1の下面全体を吸気できる装置の吸気力が強ければ、図3(c)の絶縁基板1を傾けた状態から更に絶縁基板1の上下を反転させる状態まで至らしめ、導電性ボール4を絶縁基板1の下にした状態で平滑な板面上等に載置し、次のリフロー工程に供することができる。すると、導電性ボール4高さの揃った電子部品を得ることができる点で好ましい。
【0031】
【発明の効果】
本発明により、絶縁基板面の所望の位置に確実に導電性ボールを固定することができた。
【図面の簡単な説明】
【図1】本発明の電子部品の一例を示す縦断面図である。
【図2】本発明の電子部品の製造過程の一例を示す図である。
【図3】本発明にかかる、絶縁基板の貫通孔に導電性ボールを把捉させる技術を示す図である。
【図4】従来の、絶縁基板の平滑面に導電性ボールを固定する技術を示す図である。
【符号の説明】
1.絶縁基板
2.電極
3.抵抗体
4.導電性ボール
5.ガラス
6.オーバーコート
7.貫通孔
9.トリミング溝
11.共通電極
12.半田ペースト
51.絶縁基板
53.導電性ボール
54.導体ペースト

Claims (7)

  1. 絶縁基板の一方の面に回路素子及びその端子と接続される導電性ボールが配置された電子部品において、
    前記絶縁基板の導電性ボールが配置される位置に貫通孔を有し、当該貫通孔に導電性ボールが一部落下した状態となっていることを特徴とする導電性ボールが端子と接続された電子部品。
  2. 貫通孔が導電性ボール配置側に広がるテーパー状であることを特徴とする請求項1記載の導電性ボールが端子と接続された電子部品。
  3. 回路素子が抵抗素子及び/又はコンデンサ素子であり、多連、又はネットワークを構成していることを特徴とする請求項1又は2記載の導電性ボールが端子と接続された電子部品。
  4. 絶縁基板の第1の面に回路素子及びその端子と接続される導電性ボールが配置された電子部品の製造法において、
    絶縁基板として、導電性ボールが配置される位置に貫通孔を有するものを用い、
    第1の面に回路素子を形成する第1の工程と、
    前記貫通孔位置に導電性ボールを配置する第2の工程と、
    導電性ボールと端子とを固定する第3の工程とをこの順に実施し、
    第1の工程の際には、回路素子の端子を上記貫通孔周辺及び/又は内壁に形成し、
    第2の工程は、貫通孔に導電性ボールを一部落下させる過程を有することを特徴とする導電性ボールが配置された電子部品の製造法。
  5. 第2の工程が、第1の面の裏側の第2の面から貫通孔を通じて吸気しながら実施することを特徴とする、請求項4記載の導電性ボールが配置された電子部品の製造法。
  6. 第2の工程が、実質的に水平に維持された第1の面に過剰量の導電性ボールを供給する第2aの工程と、
    その後導電性ボールを全ての貫通孔に一部落下させる第2bの工程と、
    その後第2の面から貫通孔を通じて吸気しながら第1の面を傾ける第2cの工程とを有することを特徴とする請求項4又は5記載の導電性ボールが配置された電子部品の製造法。
  7. 貫通孔が第1の面側に広がるテーパー状であることを特徴とする、請求項4〜6のいずれかに記載の導電性ボールが配置された電子部品の製造法。
JP2002367068A 2002-12-18 2002-12-18 導電性ボールが端子と接続された電子部品及びその製造法 Expired - Fee Related JP4302972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002367068A JP4302972B2 (ja) 2002-12-18 2002-12-18 導電性ボールが端子と接続された電子部品及びその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002367068A JP4302972B2 (ja) 2002-12-18 2002-12-18 導電性ボールが端子と接続された電子部品及びその製造法

Publications (2)

Publication Number Publication Date
JP2004200398A true JP2004200398A (ja) 2004-07-15
JP4302972B2 JP4302972B2 (ja) 2009-07-29

Family

ID=32764080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002367068A Expired - Fee Related JP4302972B2 (ja) 2002-12-18 2002-12-18 導電性ボールが端子と接続された電子部品及びその製造法

Country Status (1)

Country Link
JP (1) JP4302972B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278372A (ja) * 2005-03-28 2006-10-12 Nichicon Corp コンデンサ
KR20180070518A (ko) * 2016-12-16 2018-06-26 안상정 화합물 반도체 광소자
WO2023021670A1 (ja) * 2021-08-19 2023-02-23 オリンパス株式会社 半導体装置、撮像ユニット、内視鏡、および、半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219975A (ja) * 1998-01-30 1999-08-10 Kyocera Corp 半田ボールの整列方法
JP2000106379A (ja) * 1998-09-28 2000-04-11 Rohm Co Ltd バンプ形成方法
JP2001015632A (ja) * 1999-06-29 2001-01-19 Sharp Corp 半導体装置、その製造方法及び半導体装置用基板
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2001284168A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 薄膜電子部品および基板
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002299365A (ja) * 2001-04-02 2002-10-11 Nec Corp 球体吸着転写装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219975A (ja) * 1998-01-30 1999-08-10 Kyocera Corp 半田ボールの整列方法
JP2000106379A (ja) * 1998-09-28 2000-04-11 Rohm Co Ltd バンプ形成方法
JP2001015632A (ja) * 1999-06-29 2001-01-19 Sharp Corp 半導体装置、その製造方法及び半導体装置用基板
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2001284168A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 薄膜電子部品および基板
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002299365A (ja) * 2001-04-02 2002-10-11 Nec Corp 球体吸着転写装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278372A (ja) * 2005-03-28 2006-10-12 Nichicon Corp コンデンサ
KR20180070518A (ko) * 2016-12-16 2018-06-26 안상정 화합물 반도체 광소자
KR102437209B1 (ko) * 2016-12-16 2022-08-30 웨이브로드 주식회사 화합물 반도체 광소자를 제조하는 방법
WO2023021670A1 (ja) * 2021-08-19 2023-02-23 オリンパス株式会社 半導体装置、撮像ユニット、内視鏡、および、半導体装置の製造方法

Also Published As

Publication number Publication date
JP4302972B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
US5275330A (en) Solder ball connect pad-on-via assembly process
JP3239335B2 (ja) 電気的接続用構造体の形成方法およびはんだ転写用基板
US20080197173A1 (en) Method for Forming Solder Bump and Method for Mounting Semiconductor Device
EP0729178A1 (en) Rework process for semiconductor chips mounted on an organic substrate
US6373371B1 (en) Preformed thermal fuse
EP0624053A2 (en) Mounting device and method of connecting miniaturized electronic components by bump connections
EP3653026A1 (fr) Carte électronique comprenant des cms brasés sur des plages de brasage enterrées
US7560374B2 (en) Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold
JP2004200398A (ja) 導電性ボールが端子と接続された電子部品及びその製造法
WO2005124794A1 (ja) 導電性ボールが端子と接続された電子部品及びその製造法
JP4097310B2 (ja) 多層回路基板の製造方法
JP2007073617A (ja) 電極構造体、実装用基板及び突起電極並びにこれらの製造方法
TWI664686B (zh) 核柱的安裝方法
JP4590783B2 (ja) はんだボールの形成方法
JP4856362B2 (ja) 高電圧セラミックコンデンサ
WO2017110136A1 (ja) 電子部品の実装構造、電子部品および電子部品の実装構造の形成方法
JPH10322010A (ja) 部品の接着方法およびその方法に用いる部品
JP2004119866A (ja) 吸着コレットおよびそれを用いた素子の実装方法
JP3198331U (ja) 表面実装用ジャンパーチップ及び積層基板
JP2004172214A (ja) 半田ボールを用いる電子部品の製造方法
JPH07307341A (ja) バンプの形成方法
JP3951050B2 (ja) 半導体装置の製造方法
JP2004342904A (ja) 電子回路装置および電子回路装置の製造方法
JP3304854B2 (ja) 半田バンプ形成方法
JP2010087232A (ja) 電子部品および電子部品用基板ならびにそれらの製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20051130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees