CN106816417A - 一种高密度封装及其制造方法 - Google Patents
一种高密度封装及其制造方法 Download PDFInfo
- Publication number
- CN106816417A CN106816417A CN201710033551.1A CN201710033551A CN106816417A CN 106816417 A CN106816417 A CN 106816417A CN 201710033551 A CN201710033551 A CN 201710033551A CN 106816417 A CN106816417 A CN 106816417A
- Authority
- CN
- China
- Prior art keywords
- salient point
- substrate
- open tubular
- tubular column
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 92
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910000679 solder Inorganic materials 0.000 claims abstract description 50
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 238000003780 insertion Methods 0.000 claims description 15
- 230000037431 insertion Effects 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 238000005219 brazing Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 2
- 238000004021 metal welding Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 8
- 238000003466 welding Methods 0.000 abstract description 6
- 238000009713 electroplating Methods 0.000 abstract description 2
- 239000000155 melt Substances 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 7
- 230000005611 electricity Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000001089 thermophoresis Methods 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Abstract
本发明公开了一种高密度封装及其制造方法，包含基板和芯片两部分，基板与芯片通过凸点阵列连接。一部分设置有硬质金属空心柱提供凹槽，另一部分设置有硬质金属凸点与凹槽一一对应，将凸点对应插入于凹槽中，高温加热使预先沉积或电镀的焊料熔融，实现基板与芯片的连接。凹槽开口可以是漏斗形貌，其倾斜角优选为45°左右。本发明采用一种高密度封装，并可结合漏斗状开口，以简易的操作提高互连对准精度，提高互连的可靠性和稳定性，得到的封装结构具有较好的共面性。同时，本发明解决了实际芯片的翘曲度所导致的焊接问题，解决了传统封装因焊料蔓延而导致的短路、桥接。综上，本发明有助于达到更高密度的封装，可进一步推动电子器件的微型化发展。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种高密度封装及其制造方法。
背景技术
随着现代微电子技术的发展，电子设备对多功能性、高可靠性、轻巧微型化等特性的要求越来越高。微电子封装为半导体芯片与电路基板提供了彼此间的机械互连和电学连接，同时对芯片提供保护并改善半导体芯片与电路基板互连所存在的电迁移、热失配等问题。
作为微电子高密度封装的主流技术，微凸点互连具备良好的电学性能、抗电迁移能力，同时使得高密度、窄节距的电学互连封装得以实现和发展，并广泛应用在基于micro-LED的微显示、基于光传感面阵的高密度紫外、红外及可见光成像装置等。微显示和面阵成像装置都对显示或者传感的精度和良率要求越来越高，也就是对实现该器件的凸点倒装的密度和良率要求越来越高。
高密度阵列封装一般采用类似铜柱锡帽的工艺，通过回流来实现基板与芯片的连接。然而，由于铜柱凸块之间的距离太短，对准焊接回流时，熔融状态的焊料容易溢出并蔓延至阵列间距中，导致短路、桥接而半导体器件失效。而且，高密集度的铜柱易出现高度均一性不好、不平整的问题，高矮不一致的铜柱使得半导体芯片与电路基板对准互连时，某些阵点可能无法上下相接触而造成阵点连接失效即虚焊，封装结构的共面性不好。此外，回流后焊料凸块的表面接近球面，上下结构对准互连时，可能会沿着球面滑移而向侧面偏离导致整体封装结构的可能失效。实际封装过程中，芯片一般都会存在一定的翘曲度问题，当翘曲度较大时，可能无法对其进行正常的焊接封装。
发明内容
鉴于以上现有技术的不足，本发明的目的在于提供一种高密度封装。本发明的另一目的是要提供一种制作该高密度封装的方法。
为实现提供一种高密度封装的目的，本发明的技术方案为：
一种高密度封装，包含基板和芯片，基板与芯片通过凸点阵列连接，基板(或芯片)部分设置有硬质金属的空心柱，提供一个凹槽；芯片(或基板)部分有硬质金属凸点；硬质金属凸点一一对应地插入于硬质金属空心柱中；硬质金属凸点外壁或顶部与硬质空心柱内壁或底部通过凹槽中的金属焊料实现连接；
优选的，所述硬质金属空心柱的上表面为漏斗状开口，其斜面倾斜角度约为45°；进一步，在所述空心柱的漏斗开口顶部硬质金属上还沉积或者电镀有焊料层，基板与芯片键合时，凸点插入空心柱，高温加热使焊料熔融并沿着斜面向下流入空心柱，实现基板与芯片的互连；
或者，在所述硬质金属凸点顶部还有焊料金属帽，基板与芯片键合时，凸点插入空心柱后，高温加热使焊料金属在空心柱中熔融，实现基板与芯片的互连。
优选的，所述凸点硬质金属为Cu或Au，所述焊料为Sn、In，或含Sn、In的金属合金。
具体的，所述空心柱的凹槽截面尺寸大于凸点的横截面尺寸，优选的，凹槽的截面对角线宽度约为5μm，凸点的对角线宽度约为3μm。
为实现本发明提供一种高密度封装制造方法的目的，本发明的技术方案为：一种高密度封装的制造方法，包括如下步骤：
步骤S1：在基板部分设置大量硬质金属空心柱；
步骤S2：在芯片部分设置大量硬质金属凸点，与基板上的空心柱相一一对应；
步骤S3：在空心柱或凸点上电镀或者沉积软质金属焊料，将凸点对应插入于空心柱中；
步骤S4：加热使焊料熔融回流，实现凸点与空心柱的连接。
相对于现有技术，本发明所述技术方案的有益效果在于：
本发明采用硬质金属凸点、硬质凹槽和焊料相结合，通过凹槽限制了焊料的蔓延解决了传统封装因焊料蔓延而导致的短路、桥接问题，通过焊料熔融后表面高度调节解决凸点高度不一致和芯片翘曲导致的共面性问题，从而可以提高封装密度和互连的良率。
本发明的优选方案中硬质凹槽顶部开口为漏斗状的斜面形貌，可以提供更大的焊料容纳空间，从而以较低的凹槽深度提供更好的共面性容差。同时，凸点可沿着凹槽的斜面开口缓慢滑入于凹槽之中，解决了传统封装中的对准互连时凸点沿着回流后的焊料球面滑移问题，提高了高密度封装的对准精度。
上述芯片与基板依靠凸点插入凹槽中，再通过软焊料实现电学与机械互连，比传统的直接倒装对准焊接具有更大的相互接触面积。一方面，提高了基板与芯片互连的可靠性和稳定性；另一方面，有利于工作电流的分散开，降低电迁移和热迁移所造成的风险。
综上，本发明有助于达到更高密度的封装，可进一步推动电子器件的微型化发展。
附图说明
图1为实施例1的一种高密度封装结构示意图；
图2～图6为实施例1的一种高密度封装结构单元的主要制造步骤示意图；
图7为实施例2的一种高密度封装结构示意图；
图8～图12为实施例2的一种高密度封装结构单元的主要制造步骤示意图；
图13～图14为实施例3的一种高密度封装结构单元的主要制造步骤示意图。
附图标记：100——基板、110——金属焊盘、200——钝化层、210——光刻胶、300——凸点下金属化层、400——光刻胶、500——凹槽(金属空心柱)、600——芯片、610——金属焊盘、700——凸点
具体实施方式
下面参照附图，结合具体实施例，对本发明做进一步的详细说明。
实施例1
请参阅图1，其是本发明一种高密度封装的实施例1的结构示意图。所述高密度封装包含基板100和芯片600：基板100上设置有硬质金属凹槽500；芯片600上设置有硬质金属凸点700，凸点顶部覆盖有一层焊料。硬质金属凸点700一一对应地插入于硬质金属空心柱凹槽500中，硬质金属凸点顶部与硬质空心柱底部通过凹槽中的金属焊料实现连接。
以上所述硬质金属凸点700为Cu或Au，所述的焊料为Sn、In或者是含Sn、In的金属合金，如SnAg，SnAgCu，或者AuSn，SnBi等。
本实施例中空心柱凹槽500的界面尺寸大于凸点700的横截面尺寸，从而可以使硬质凸点700插入到凹槽500内。优选之一，凹槽500内壁为圆形，凸点700也为圆形，凹槽的直径为5μm，深度为10μm，硬质凸点直径为3μm，高度为10μm。如图1所示，由于翘曲等因素的影响，中间的单元凸点插入最深，焊料沿着凸点700与凹槽500间的缝隙向上蔓延，但焊料最高高度不超过凹槽；边上单元凸点插入最浅，凸点插入接近凹槽的底部。
以下详细说明本发明实施例1的高密度封装的制造步骤。请参阅图2到图6，其是一个凸点单元和对应凹槽单元的制造步骤示意图。
步骤S1：在基板100部分设置大量硬质金属空心柱500。具体如下：
如图2所示，基板100可以为硅、硅锗化合物、绝缘衬底上硅等半导体材料，也可以是陶瓷材料，基板上有金属布线层，布线层上为钝化层200，钝化层形成多个开口，开口的位置与金属焊盘110的位置分别对应，从而露出金属焊盘110。
在钝化层200和金属焊盘110表面沉积凸点下金属化层300。所述凸点下金属化层300可以选用但不局限于Ti/Pt/Au，Ni/Au，TiW/Au等组合中的一种。
如图3所示，利用匀胶机在所述凸点下金属化层300表面旋涂光刻胶400，再利用光刻版作为掩模曝光，显影，使光刻胶400图案化，形成环状窗口图形410。所述环状可以是圆环、矩形环或多边形环。
如图4所示，在所述窗口410中电镀Cu，高度为6-10μm。然后，去除剩余光刻胶以露出凸点下金属化层300的表面，并以电镀Cu为掩模去除光刻胶层下的凸点下金属化层。形成中空结构的铜柱，即凹槽500，凹槽的截面对角线宽度约为5μm，凹槽深度为10μm。
步骤S2：在芯片部分设置大量硬质金属凸点。具体如下：
利用匀胶、光刻、显影、电镀等工艺在芯片600部分形成大量金属铜柱凸点700，与基板上的空心柱凹槽500相一一对应，如图5所示。凸点700的对角线宽度约为3μm，凸点的高度为6-10μm；
步骤S3：沉积软质金属焊料，再将凸点插入空心柱。具体如下：
在凸点700顶部电镀得到软质金属焊料，焊料可选用Sn等，再将凸点700一一对应插入于空心柱凹槽500中；插入后的凸点700与凹槽内壁500左右各有1μm左右的间隙，如图6a所示。
步骤S4：实现凸点与空心柱的连接。具体如下：
加热使焊料熔融回流，熔融状态的焊料Sn因芯片部分硬质金属凸点700的挤压而在凹槽500内向上延伸，但并不容易溢出，实现了基板100与芯片600的互连，如图6b所示。
当芯片600部分的铜柱凸点700高度不一致或芯片600存在翘曲度时，可通过熔融状态的焊料得到缓冲调节，容纳范围约为4μm左右。
本实施例的高密度封装通过凹槽500限制了熔融焊料的溢出，解决传统封装因焊料蔓延到铜柱阵列间距中而导致的短路、桥接问题；通过凹槽500中焊料熔融后表面高度的调节，解决凸点700高度不一致和芯片翘曲导致的共面性问题，从而可以提高封装的密度和互连的良率。
实施例2
请参阅图7，其是本发明一种高密度封装的实施例2的结构示意图。所述高密度封装包含基板100和芯片600：基板100上设置有硬质金属凹槽500，凹槽的开口为漏斗形貌，其斜面的倾斜角为45°左右；芯片600上设置有硬质金属凸点700，硬质金属凸点顶部覆盖有焊料层。硬质金属凸点700一一对应地插入于硬质金属空心柱凹槽500时，可沿着空心柱开口处的漏斗状斜面缓慢滑入，硬质金属凸点顶部与硬质空心柱底部通过凹槽中的金属焊料实现连接。
本实施例优选：凹槽500内壁为圆形，凸点700也为圆形；凹槽的直径为5μm，深度为10μm；硬质凸点直径为3μm，高度为10μm；凹槽漏斗状开口的斜面倾斜角约为45°。硬质金属凸点700插入凹槽500后，凸点与凹槽的内壁间存在1μm左右的缝隙。如图7所示，由于翘曲等因素的影响，中间的单元凸点插入最深，焊料沿着凸点与凹槽间的缝隙向上蔓延，但焊料最高高度不超过凹槽；边上单元凸点插入最浅，凸点插入接近凹槽的底部。同时，凹槽500的漏斗形貌开口使其能容纳更多的焊料。
以下详细说明本发明实施例1的高密度封装的制造步骤。请参阅图8到图12，其是一个凸点单元和对应凹槽单元的制造步骤示意图。
步骤S1：在基板部分设置大量硬质金属空心柱。具体如下：
步骤S1a，提供带有金属焊盘110的半导体衬底100，在所述半导体衬底100表面旋涂非感光性聚酰亚胺200并烘烤，再在所述非感光性聚酰亚胺200上进行光刻胶210的旋涂和烘烤，如图8所示。利用光刻机进行选择性曝光，显影液去除已曝光的光刻胶及其底部的非感光性聚酰亚胺，并暴露出金属焊盘110。
显影过程中，适当延长显影时间，充分利用显影液显影能力的各向同性特征(即显影液对下层非感光性聚酰亚胺的纵向和横向可同时显影)，得到的非感光性聚酰亚胺钝化层200开口为漏斗形貌，其倾斜角约为45°左右；剥离剩余的光刻胶210；经固化后，得到所需的具有斜面形貌开口的非感光性聚酰亚胺钝化层200，开口位置与金属焊盘110相对应。
步骤S1b，在钝化层200和金属焊盘110表面沉积凸点下金属化层300，如图9所示。所述金属化层300可以选用Ti/Pt/Au的组合等。
步骤S1c，如图10所示，利用匀胶机在所述凸点下金属化层300表面旋涂光刻胶400，再利用光刻机选择性曝光，使光刻胶400图案化，以形成铜柱窗口图形410。所述窗口可以是圆环、矩形环或多边形环。
步骤S1d，如图11所示，在窗口410中电镀Cu，高度为6-10μm。然后，去除剩余光刻胶400以露出凸点下金属化层300的表面，并去除光刻胶层下的凸点下金属化层。由于非感光性聚酰亚胺钝化层200的斜面开口形貌，电镀得到的空心铜柱凹槽500的开口为漏斗状，其斜面倾斜角在45°左右。空心铜柱凹槽500的截面对角线宽度约为5μm，凹槽深度为10μm。
步骤S2：在芯片部分设置大量硬质金属凸点，其具体步骤与实施例1的步骤S2相同。
步骤S3：沉积软质金属焊料，再将凸点插入空心柱。具体如下：
在芯片部分硬质金属凸点700顶部电镀得到软质金属焊料，焊料可选用Sn等；再将凸点700一一对应插入于基板部分硬质金属空心柱凹槽500中。插入时，凸点700可沿着凹槽500开口处的漏斗状斜面缓慢滑入；插入后，凸点700与凹槽500内壁间存在1μm左右的缝隙，如图12a所示。
步骤S4：实现凸点与空心柱的连接。具体如下：
如图12b所示，高温回流后，熔融状态的焊料锡因实心柱状体500的挤压而向上延伸，但并不容易溢出，实现了半导体衬底100与芯片600的互连。
本实施例的高密度封装通过凹槽500及其漏斗形貌开口可容纳更多的焊料，进一步限制了熔融焊料的溢出，解决传统封装因焊料蔓延到铜柱阵列间距中而导致的短路、桥接问题；通过凹槽500中焊料熔融后表面高度的调节，解决凸点700高度不一致和芯片翘曲导致的共面性问题，从而可以提高封装的密度和互连的良率。基板与芯片键合时，凸点700可沿着凹槽500的漏斗斜面开口缓慢滑入于凹槽之中，解决了传统封装中的对准互连时凸点沿着回流后的焊料球面滑移问题，提高了高密度封装的对准精度。
实施例3
请参阅图14a和b，其是本发明一种高密度封装的实施例3的结构单元示意图。所述高密度封装包含基板100和芯片600：基板100上设置有硬质金属凹槽500，凹槽的开口为漏斗形貌，其斜面的倾斜角为45°左右，斜面上覆盖有焊料层；芯片600上设置有硬质金属凸点700。硬质金属凸点700一一对应地插入于硬质金属空心柱500时，可沿着空心柱凹槽顶部开口处的斜面形貌缓慢滑入；凹槽斜面开口处的熔融焊料向下蔓延至凹槽中，硬质金属凸点顶部与硬质空心柱底部通过凹槽中的金属焊料实现连接。
以下详细说明本发明实施例1的高密度封装的制造步骤。请参阅图13到图14，其是一个凸点单元和对应凹槽单元的制造步骤示意图。
步骤S1：在基板部分设置大量硬质金属空心柱。其基本步骤与实施例2的步骤S1相似，与实施例2的区别之处在于步骤S1d：
如图13所示，在窗口410中完成Cu的电镀之后，继续电镀一层软质金属焊料。然后，去除剩余光刻胶400以露出凸点下金属化层300的表面，并去除光刻胶层下的凸点下金属化层。
步骤S2：在芯片部分设置大量硬质金属凸点，其具体步骤与实施例1中的步骤S1相同。
步骤S3：凸点插入空心柱凹槽。具体如下：
将芯片部分的硬质金属凸点700一一对应插入于基板部分的硬质金属空心柱凹槽500中。插入时，凸点700可沿着凹槽500开口处的斜面缓慢滑入；插入后，凸点与凹槽内壁间存在1μm左右的缝隙，如图14a所示。
步骤S4：实现凸点与空心柱的连接。具体如下：
如图14b所示，基板100与芯片600键合时，同时高温加热，凹槽500开口处斜面上的焊料层处于熔融状态，并向下蔓延至凹槽内部。硬质金属凸点700顶部与硬质空心柱底部通过凹槽500中的金属焊料实现电学互连和机械连接。
Claims (11)
1.一种高密度封装，包含基板和芯片，基板与芯片通过凸点阵列连接，其特征在于：
基板(或芯片)部分设置有硬质金属的空心柱，提供一个凹槽；
芯片(或基板)部分有硬质金属凸点；
硬质金属凸点一一对应地插入于硬质金属空心柱中；
硬质金属凸点外壁或顶部与硬质空心柱内壁或底部通过凹槽中的金属焊料实现连接。
2.根据权利要求1所述的一种高密度封装，其特征在于：所述硬质金属空心柱的上表面为漏斗状开口，其斜面倾斜角度约为45°。
3.根据权利要求2所述的一种高密度封装，其特征在于：在所述空心柱的漏斗开口顶部硬质金属上还沉积或者电镀有焊料层，基板与芯片键合时，凸点插入空心柱，高温加热使焊料熔融并沿着斜面向下流入空心柱，实现基板与芯片的互连。
4.根据权利要求1所述的一种高密度封装，其特征在于：在所述硬质金属凸点顶部还有焊料金属帽，基板与芯片键合时，凸点插入空心柱后，高温加热使焊料金属在空心柱中熔融，实现基板与芯片的互连。
5.根据权利要求4所述的一种高密度封装，其特征在于：所述凸点硬质金属为Cu或Au，所述焊料为Sn、In，或含Sn、In的金属合金。
6.根据权利要求1所述的一种高密度封装，其特征在于：所述空心柱的凹槽截面尺寸大于凸点的横截面尺寸，优选的，凹槽的截面对角线宽度约为5μm，凸点的对角线宽度约为3μm。
7.根据权利要求1所述的一种高密度封装，其特征在于：所述空心柱的凹槽深度和凸点的高度优选为10μm左右，凸点顶部的焊料金属帽约为6μm高。
8.一种高密度封装的制造方法，其特征在于，包括如下步骤：
步骤S1：在基板部分设置大量硬质金属空心柱；
步骤S2：在芯片部分设置大量硬质金属凸点，与基板上的空心柱相一一对应；
步骤S3：在空心柱或凸点上电镀或者沉积软质金属焊料，将凸点对应插入于空心柱中；
步骤S4：加热使焊料熔融回流，实现凸点与空心柱的连接。
9.根据权利要求8所述的一种高密度封装的制造方法，其特征在于，步骤S1包括：
步骤S1.1：在基板上覆盖钝化层，并在相应位置形成开口以露出基板上的大量金属焊盘；
步骤S1.2：在钝化层和金属焊盘上沉积凸点下金属化层；
步骤S1.2：旋涂光刻胶，再图案化光刻显影，在对应金属焊盘的位置形成环状窗口，所述环状窗口可以是圆环、矩形环或多边形环；
步骤S1.3：环状窗口中电镀硬质金属材料，去除剩余光刻胶，得到大量金属空心柱。
10.根据权利要求9所述的一种高密度封装的制造方法，其特征在于：钝化层材料可选用非感光性聚酰亚胺，并适当延长显影时间以充分发挥显影液显影能力的各向同性特征，形成漏斗状的斜面开口，所述倾斜角在45°左右，基于钝化层的漏斗状斜面开口，电镀得到的硬质金属空心柱其开口也为漏斗状形貌，倾斜角约为45°。
11.根据权利要求8所述的一种高密度封装的制造方法，其特征在于：步骤S2还包括：
步骤S2.1：旋涂光刻胶，再图案化光刻显影，在对应金属焊盘的位置形成窗口图形，窗口图形的位置还与基板上空心柱相一一对应，所述窗口图形可以是圆形、矩形或多边形；
步骤S2.2：图形窗口中电镀硬质金属材料，去除剩余光刻胶，得到大量金属凸点，其位置与基板上的空心柱相对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710033551.1A CN106816417B (zh) | 2017-01-13 | 2017-01-13 | 一种高密度封装及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710033551.1A CN106816417B (zh) | 2017-01-13 | 2017-01-13 | 一种高密度封装及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106816417A true CN106816417A (zh) | 2017-06-09 |
| CN106816417B CN106816417B (zh) | 2019-02-12 |
Family
ID=59112351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710033551.1A Active CN106816417B (zh) | 2017-01-13 | 2017-01-13 | 一种高密度封装及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106816417B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029261A (zh) * | 2019-11-22 | 2020-04-17 | 徐州顺意半导体科技有限公司 | 一种生物识别模块及其制备方法 |
| CN111092019A (zh) * | 2019-11-22 | 2020-05-01 | 徐州顺意半导体科技有限公司 | 一种指纹识别模块及其制备方法 |
| CN111128913A (zh) * | 2019-12-24 | 2020-05-08 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
| CN112201629A (zh) * | 2020-09-01 | 2021-01-08 | 苏州通富超威半导体有限公司 | 一种倒装芯片封装结构及其制造方法 |
| CN113140684A (zh) * | 2021-04-16 | 2021-07-20 | 南京国兆光电科技有限公司 | 微型oled显示屏及其亮点缺陷激光修复方法 |
| CN114582744A (zh) * | 2022-02-18 | 2022-06-03 | 广东省科学院半导体研究所 | 一种高密度铜柱凸点键合互连的方法 |
| WO2022142864A1 (zh) * | 2020-12-28 | 2022-07-07 | 颀中科技（苏州）有限公司 | 芯片封装结构及芯片封装方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257453A (ja) * | 2000-03-09 | 2001-09-21 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
| CN1397092A (zh) * | 2000-02-02 | 2003-02-12 | 康宁股份有限公司 | 用倾斜壁基座进行的被动对齐 |
| US6531022B1 (en) * | 1996-06-07 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Mounting method of semiconductor element |
| CN101496168A (zh) * | 2006-07-31 | 2009-07-29 | 智识投资基金27有限责任公司 | 用于半导体倒装芯片封装的衬底和过程 |
| CN103378041A (zh) * | 2012-04-18 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 迹线上凸块芯片封装的方法和装置 |
| CN106024743A (zh) * | 2009-12-21 | 2016-10-12 | 英特尔公司 | 空腔互连技术中的焊料 |
-
2017
- 2017-01-13 CN CN201710033551.1A patent/CN106816417B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531022B1 (en) * | 1996-06-07 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Mounting method of semiconductor element |
| CN1397092A (zh) * | 2000-02-02 | 2003-02-12 | 康宁股份有限公司 | 用倾斜壁基座进行的被动对齐 |
| JP2001257453A (ja) * | 2000-03-09 | 2001-09-21 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
| CN101496168A (zh) * | 2006-07-31 | 2009-07-29 | 智识投资基金27有限责任公司 | 用于半导体倒装芯片封装的衬底和过程 |
| CN106024743A (zh) * | 2009-12-21 | 2016-10-12 | 英特尔公司 | 空腔互连技术中的焊料 |
| CN103378041A (zh) * | 2012-04-18 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 迹线上凸块芯片封装的方法和装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029261A (zh) * | 2019-11-22 | 2020-04-17 | 徐州顺意半导体科技有限公司 | 一种生物识别模块及其制备方法 |
| CN111092019A (zh) * | 2019-11-22 | 2020-05-01 | 徐州顺意半导体科技有限公司 | 一种指纹识别模块及其制备方法 |
| CN111092019B (zh) * | 2019-11-22 | 2021-11-02 | 绥化市鸿骏智能科技有限公司 | 一种指纹识别模块及其制备方法 |
| CN111128913A (zh) * | 2019-12-24 | 2020-05-08 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
| CN111128913B (zh) * | 2019-12-24 | 2022-02-11 | 中国航空工业集团公司北京长城航空测控技术研究所 | 一种芯片的倒装焊接封装结构及其方法 |
| CN112201629A (zh) * | 2020-09-01 | 2021-01-08 | 苏州通富超威半导体有限公司 | 一种倒装芯片封装结构及其制造方法 |
| CN112201629B (zh) * | 2020-09-01 | 2023-06-06 | 苏州通富超威半导体有限公司 | 一种倒装芯片封装结构及其制造方法 |
| WO2022142864A1 (zh) * | 2020-12-28 | 2022-07-07 | 颀中科技（苏州）有限公司 | 芯片封装结构及芯片封装方法 |
| CN113140684A (zh) * | 2021-04-16 | 2021-07-20 | 南京国兆光电科技有限公司 | 微型oled显示屏及其亮点缺陷激光修复方法 |
| CN114582744A (zh) * | 2022-02-18 | 2022-06-03 | 广东省科学院半导体研究所 | 一种高密度铜柱凸点键合互连的方法 |
| CN114582744B (zh) * | 2022-02-18 | 2022-11-22 | 广东省科学院半导体研究所 | 一种高密度铜柱凸点键合互连的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106816417B (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106816417B (zh) | 一种高密度封装及其制造方法 | |
| US9012266B2 (en) | Copper post solder bumps on substrates | |
| US7208834B2 (en) | Bonding structure with pillar and cap | |
| TWI279869B (en) | New under bump metallurgy structural design for high reliability bumped packages | |
| JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
| JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| CN103325760B (zh) | 形成于半导体基板上的导电凸块及其制法 | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| JP5645592B2 (ja) | 半導体装置の製造方法 | |
| KR20130130685A (ko) | 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법 | |
| TW201218344A (en) | Device and method of manufacturing low stress chip package array | |
| TW200820375A (en) | Solder pillar bumping and a method of making the same | |
| TWI669763B (zh) | 用於在半導體晶圓上形成柱狀凸塊的方法 | |
| CN102456659A (zh) | 半导体芯片及用于制造半导体芯片的布局制备方法 | |
| CN106356366A (zh) | 倒装芯片接合合金 | |
| CN111279473A (zh) | 具有柱形凸点和注模焊料的高纵横比焊料凸点以及与焊料凸点连接的倒装芯片的制造方法 | |
| US6977213B1 (en) | IC chip solder bump structure and method of manufacturing same | |
| TWI313051B (en) | Method and structure to enhance height of solder ball | |
| CN218975440U (zh) | 芯片导电柱 | |
| US20240113060A1 (en) | Heterogeneous solder bump structure | |
| CN117438407A (zh) | 一种便于焊接的倒装键合结构及其制备方法 | |
| TW201508876A (zh) | 多形體銅柱凸塊接合結構及其凸塊形成方法 | |
| CN117976637A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
| CN114597136A (zh) | 凸块封装结构和凸块封装结构的制备方法 | |
| CN110349870A (zh) | 晶圆级芯片封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |