CN112201629B - 一种倒装芯片封装结构及其制造方法 - Google Patents
一种倒装芯片封装结构及其制造方法 Download PDFInfo
- Publication number
- CN112201629B CN112201629B CN202010905177.1A CN202010905177A CN112201629B CN 112201629 B CN112201629 B CN 112201629B CN 202010905177 A CN202010905177 A CN 202010905177A CN 112201629 B CN112201629 B CN 112201629B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- opening
- photoresist pattern
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910000679 solder Inorganic materials 0.000 claims abstract description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052802 copper Inorganic materials 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 93
- 239000010410 layer Substances 0.000 claims description 76
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 238000002161 passivation Methods 0.000 claims description 21
- 238000004528 spin coating Methods 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 230000005574 cross-species transmission Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本申请公开了一种倒装芯封装结构及其制造方法，所述倒装芯片封装结构包括：基板，所述基板自表面凸设柱体，所述柱体设置有容纳腔，所述容纳腔的开口小于所述容纳腔的底部；芯片，所述芯片自表面凸设凸块，所述凸块能够插入所述容纳腔；焊料，所述焊料设置于所述凸块与所述容纳腔之间，用于连接所述基板与所述芯片。本申请的凸块能够插入柱体的容纳腔内，容纳腔的开口小于容纳腔的底部，柱体可以密闭容纳腔的开口，使得熔融的焊料不能从容纳腔溢出，避免相邻的两两铜柱体粘接在一起。
Description
技术领域
本申请涉及芯片技术领域，尤其涉及一种倒装芯片封装结构及其制造方法。
背景技术
芯片，又称集成电路，是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。
在倒装芯片封装过程中，通过回流来实现基板与芯片的连接。然而，由于铜柱之间的距离太短，熔融状态的焊料容易溢出，导致两两相邻的铜柱出现桥接问题。
发明内容
因此，本发明提供一种倒装芯片封装结构及其制造方法，至少部分地解决上面提到的问题。
本发明提供了一种倒装芯片封装结构，所述倒装芯片封装结构包括：
基板，所述基板自表面凸设柱体，所述柱体设置有容纳腔，所述容纳腔的开口小于所述容纳腔的底部；
芯片，所述芯片自表面凸设凸块，所述凸块能够插入所述容纳腔；
焊料，所述焊料设置于所述凸块与所述容纳腔之间，用于连接所述基板与所述芯片。
作为可实现的优选方式，所述柱体的截面呈凸字型，所述柱体包括第一部分和第二部分，
自所述柱体上表面向所述基板凹陷形成所述第一部分，
自所述第一部分的开口沿所述柱体的径向朝内延伸形成所述第二部分。
作为可实现的优选方式，所述第一部分的截面为圆环形，所述第二部分的截面为圆环形，所述第二部分的内径小于所述第一部分的内径，所述第二部分的外径等于所述第一部分的外径。
作为可实现的优选方式，所述凸块呈阶梯状，所述凸块包括第三部分和第四部分，所述第四部分用于插入所述容纳腔，所述第三部分用于密闭所述容纳腔的开口。
作为可实现的优选方式，所述第四部分的截面为圆形，所述第三部分的截面为圆形，所述第四部分的直径小于所述第三部分的直径。
作为可实现的优选方式，所述焊料包裹所述第四部分。
本发明提供了一种倒装芯片封装结构的制造方法，包括如下步骤：
在基板上设置若干个具有容纳腔的柱体；
在芯片设置若干个凸块；
在所述凸块上设置焊料；
所述凸块插入于所述容纳腔，每一个所述凸块对应一个所述容纳腔；
熔融所述焊料，实现所述基板与所述芯片连接。
作为可实现的优选方式，所述在基板上设置若干个具有容纳腔的柱体包括步骤：
在所述基板上设置第一金属焊盘；
第一钝化层覆盖所述基板，在所述第一钝化层相应位置形成第一开孔，以覆盖所述第一金属焊盘的边缘；
在所述第一钝化层和所述第一金属焊盘上覆盖第一保护层；
在所述第一保护层上形成第二开孔，以露出所述第一金属焊盘，所述第二开孔的尺寸小于所述第一开孔的尺寸；
在所述第一金属焊盘和所述第一保护层覆盖第一金属层；
在所述第一金属层旋涂第一光刻胶；
再对所述第一光刻胶选择性曝光，以得到第一光刻胶图案，所述第一光刻胶图案与所述柱体的第一部分相对应；
在所述第一光刻胶图案中电镀铜，以得到所述第一部分；
去除剩余的所述第一光刻胶；
在所述第一部分和所述第一金属层上旋涂第二光刻胶；
再对所述第二光刻胶选择性曝光，以得到第二光刻胶图案，所述第二光刻胶图案与所述柱体的第二部分相对应；
在所述第二光刻胶图案电镀铜，以得到所述第二部分；
去除剩余的所述第二光刻胶以露出所述第一金属层的表面，并去除所述第二光刻胶下的所述第一金属层。
作为可实现的优选方式，所述在芯片设置若干个凸块包括步骤；
在所述芯片上设置第二金属焊盘；
第二钝化层覆盖所述芯片，在所述第二钝化层相应位置形成第三开孔，以覆盖所述第二金属焊盘的边缘；
在所述第二钝化层和所述第二金属焊盘上覆盖第二保护层；
在所述第二保护层上形成第四开孔，以露出所述第二金属焊盘，所述第四开孔的尺寸小于所述第三开孔的尺寸；
在所述第二金属焊盘和所述第二保护层覆盖第二金属层；
在所述第二金属层旋涂第三光刻胶；
再对所述第三光刻胶选择性曝光，以得到第三光刻胶图案，所述第三光刻胶图案与所述凸块的第三部分相对应；
在第三光刻胶中电镀铜，以得到所述第三部分；
去除剩余的所述第三光刻胶；
在所述第三部分和所述第二金属层上旋涂第四光刻胶；
再对所述第四光刻胶选择性曝光，以得到第四光刻胶图案，所述第四光刻胶图案与所述凸块的第四部分相对应；
在所述第四光刻胶图案电镀铜，以得到所述第四部分。
去除剩余的所述第四光刻胶。
作为可实现的优选方式，所述在所述凸块上设置焊料包括步骤：
在所述凸块旋涂第五光刻胶；
再对所述第五光刻胶选择性曝光，以得到第五光刻胶图案；
在所述第五光刻胶图案电镀所述焊料；
去除剩余的所述第五光刻胶以露出所述第二金属层的表面，并去除所述第五光刻胶下的所述第二金属层。
本申请的凸块能够插入柱体的容纳腔内，容纳腔的开口小于容纳腔的底部，柱体可以密闭容纳腔的开口，使得熔融的焊料不能从容纳腔溢出，避免相邻的两两铜柱体粘接在一起；凸块呈阶梯状，进一步阻止熔融的焊料溢出容纳腔，避免相邻的两两铜柱体粘接在一起。焊料包裹凸块的第四部分，携带更多焊料进入容纳腔，有利于芯片与基板的连接。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请的实施方式的第一种倒装芯片封装结构的结构示意图；
图2是根据本申请的实施方式的第一种倒装芯片封装结构的结构示意图；
图3是根据本申请的实施方式的第二种倒装芯片封装结构的结构示意图；
图4是根据本申请的实施方式的第三种倒装芯片封装结构的结构示意图；
图5～图15是根据本申请的实施方式的步骤S111～步骤124的示意图；
图16是根据本申请的实施方式的一种基板结构示意图；
图17～图26是根据本申请的实施方式的步骤S211～步骤223的示意图；
图27是根据本申请的实施方式的一种凸块结构示意图；
图28是根据本申请的实施方式的步骤S5示意图；
图29～图32是根据本申请的实施方式的另一种基板结构的制造示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外还需要说明的是，为了便于描述，附图中仅示出了与申请相关的部分。
在本申请的描述中，需要理解的是，术语“径向”、“轴向”、“上“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接：可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
图2示出一种倒装芯片封装结构，该倒装芯片封装结构包括基板101、芯片201及焊料300。在基板101表面上凸设柱体107，该柱体107设置有容纳腔，该容纳腔的开口小于该容纳腔的底部。在芯片201表面上凸设凸块207，该凸块207能够插入上述容纳腔。焊料300设置于容纳腔内，熔融的焊料300用于连接凸块207与柱体107。
在本实施例中，在基板101表面上凸设若干个柱体107，柱体107呈圆柱体，柱体107的材料是铜。
自圆柱体的上表面向基板101凹陷形成容纳腔，该容纳腔的开口小于容纳腔的底部，容纳腔的截面可以呈凸形，如图2所示；容纳腔的截面也可以是梯形，如图3所示；或者容纳腔的截面可以是其他合适的图形。需要说明的是，此处的“截面”为垂直于基板101的截面。
在芯片201表面上凸设若干个凸块207，该凸块207与容纳腔相匹配，使得凸块207能够嵌入容纳腔。凸块207的材料是铜。
在相关技术中，在基板101上设置若干个具有容纳腔的铜柱体，芯片201上设置若干个铜凸块。在芯片201与基板101连接时，熔融焊料300使得相邻的两两铜柱体粘接在一起，导致桥接问题或短路问题。而本实施例的凸块207能够插入柱体107的容纳腔内，容纳腔的开口小于容纳腔的底部，柱体107可以密闭容纳腔的开口，使得熔融的焊料300不能从容纳腔溢出，避免相邻的两两铜柱体粘接在一起。
参考图1，在一些优选实施例中，呈圆柱体的柱体107包括第一部分1071和第二部分1072。自柱体107上表面向基板101凹陷形成第一部分1071，第一部分1071的截面为圆环形。自第一部分1071的开口沿柱体107的径向朝内延伸形成第二部分1072，第二部分1072的截面为圆环形。第二部分1072的外径与第一部分1071的外径相等，第二部分1072的内径小于第一部分1071的内径。需要说明的是，此处的“第一部分1071的截面”是指平行于基板101的截面；此处的“第二部分1072的截面”是指平行于基板101的截面。
柱体107设置有容纳腔，该容纳腔的截面呈凸字型，容纳腔的开口直径小于容纳腔的底部直径。需要说明的是，此处的“容纳腔的截面”是指垂直于基板101的截面。
在本实施例中，凸块207呈圆柱体，凸块207的直径略小于第二部分1072的内径，使得凸块207能够穿过第二部分1072，插入第一部分1071。
在凸块207端部设置焊料300。凸块207插入第一部分1071后，通过高温回流处理，熔融的焊料300填充容纳腔，如图2所示。凸块207密闭容纳腔的开口，阻止熔融的焊料300溢出容纳腔，避免相邻的两两铜柱体粘接在一起。
参考图4，在一些优选实施例中，凸块207呈阶梯状，包括第三部分2071和第四部分2072。第四部分2072的截面为圆形，第四部分2072的直径略小于第二部分1072的内径，使得第四部分2072能够穿过第二部分1072，进而插入第一部分1071。需要说明的是，此处的“第四部分2072的截面”是指平行于基板101的截面。
第三部分2071的截面为圆形，第三部分2071的直径大于第二部分1072的内径。在第四部分2072上设置焊料300，在第四部分2072插入第一部分1071后，第三部分2071抵靠于第二部分1072，使得第三部分2071密闭容纳腔的开口，进一步阻止熔融的焊料300溢出容纳腔，避免相邻的两两铜柱体粘接在一起。需要说明的是，此处的“第三部分2071的截面”是指平行于基板101的截面。
在一些优选实施例中，焊料300包裹第四部分2072。在第四部分2072穿过第二部分1072时，第四部分2072与第二部分1072间隙配合。上述焊料300的设置方式，使得凸块207携带更多焊料300进入容纳腔，有利于基板101与芯片201的连接。
针对上述的倒装芯片封装结构，其制造方法包括如下步骤：
步骤S1、参考图16，在基板101上设置若干个具有容纳腔的柱体107，柱体107的材料为铜，该柱体107的制造步骤如下：
S111、在基板101上设置第一金属焊盘102，基板101可以是硅、硅锗化合物或陶瓷等。第一金属焊盘102的材料是铜。
S112、参考图5，第一钝化层103覆盖基板101。
S113、参考图6，在第一钝化层103相应位置形成第一开孔1031，以覆盖第一金属焊盘102的边缘。第一钝化层103的材料可以是二氧化硅或氮化硅等。
S114、参考图6，在第一钝化层103和第一金属焊盘102上覆盖第一保护层104，第一保护层104的材料是聚酰亚胺。
S115、参考图7，采用光刻工艺在第一保护层104上形成第二开孔1041，以露出第一金属焊盘102，第二开孔1041的尺寸小于第一开孔1031的尺寸。
S116、参考图8，在第一金属焊盘102和第一保护层104上覆盖第一金属层105，第一金属层105的材料包括铜层和钛层。钛层能够实现粘附和阻挡金属铜进入基板101和第一金属焊盘102，铜层作为柱体107的电极。
S117、参考图9，在第一金属层105旋涂第一光刻胶106A。
S118、参考图10，再对第一光刻胶106A选择性曝光，以得到第一光刻胶图案1061，第一光刻胶图案1061与第一部分1071相对应。
S119、参考图11，在第一光刻胶图案1061中电镀铜，以得到上述的第一部分1071，第一部分1071的截面为圆环形。
S120、参考图11，去除剩余的第一光刻胶106A。
S121、参考图12，在第一部分1071和第一金属层105上旋涂第二光刻胶106B。
S122、参考图13，再对第二光刻胶106B选择性曝光，以得到第二光刻胶图案1062，第二光刻胶图案1062与第二部分1072相对应。
S123、参考图14，在第二光刻胶图案1062中电镀铜，以得到第二部分1072，从而得到具有腔体的柱体107。
S124、参考图15，去除剩余的第二光刻胶106B以露出第一金属层105的表面，并去除第二光刻胶106B下的第一金属层105。
S2、参考图27，在芯片201设置若干个凸块207，凸块207呈阶梯状，凸块207的材料是铜，该凸块207的制造步骤如下：
S211、参考图17，在芯片201上设置第二金属焊盘202，第二金属焊盘202的材料是铜。
S212、参考图17，第二钝化层203覆盖芯片201，在第二钝化层203相应位置形成第三开孔2031，以覆盖第二金属焊盘202的边缘。第二钝化层203的材料可以是二氧化硅或氮化硅等。
S213、参考图17，采用沉积工艺在第二钝化层203和第二金属焊盘202上覆盖第二保护层204，第二保护层204的材料是聚酰亚胺。
S214、参考图17，采用光刻工艺在第二保护层204上形成第四开孔2041，以露出第二金属焊盘202，第四开孔2041的尺寸小于第三开孔2031的尺寸。
S215、参考图17，在第二金属焊盘202和第二保护层204覆盖第二金属层205，第二金属层205的材料包括铜层和钛层。钛层能够实现粘附和阻挡金属铜进入芯片201和第二金属焊盘202，铜层作为凸块207的电极。
S216、参考图17，在第二金属层205旋涂第三光刻胶206A。
S217、参考图18，再对第三光刻胶206A选择性曝光，以得到第三光刻胶图案2061，第三光刻胶图案2061与第三部分2071相对应。
S218、参考图19，在第三光刻胶图案2061中电镀铜，以得到第三部分2071。
S219、去除剩余的第三光刻胶206A以露出第二金属层205的表面。
S220、参考图20，在第三部分2071和第二金属层205上旋涂第四光刻胶206B。
S221、参考图21，再对第四光刻胶206B选择性曝光，以得到第四光刻胶图案2062，第四光刻胶图案2062与第四部分2072相对应。
S222、参考图22，在第四光刻胶图案2072中电镀铜，以得到第四部分2072，从而得到凸块207。
S223、去除剩余的第四光刻胶206B以露出第二金属层205的表面。
S3、凸块207设置焊料300，焊料300包括为Sn、In或者是含Sn、In的金属合金，如SnAg，SnAgCu，或者AuSn，SnBi等。该焊料300的设置步骤如下：
S310、参考图23，在凸块207和第二金属层205上旋涂第五光刻胶206C，
S311、参考图24，再对第五光刻胶206C选择性曝光，以得到第五光刻胶图案2063。
S312、参考图25，在第五光刻胶图案2063中电镀焊料300，焊料300包裹第四部分2072。
S313，参考图26，去除剩余的第五光刻胶206C以露出第二金属层205的表面，并去除第五光刻胶206C下的第二金属层205。
S4，凸块207插入于柱体107的容纳腔，每一个凸块207对应一个容纳腔。
S5，参考图28，高温回流焊料300，熔融的焊料300填满容纳腔，实现基板101与芯片201连接。
需要说明的是，在一些实施例中，在基板101上形成若干个容纳腔，该容纳腔的开口小于该容纳腔的底部，该容纳腔由柱体107和第一钝化层103构成。
该容纳腔的制造步骤如图29～图32所示。容纳腔的制造步骤可以参考步骤S111至步骤124，采用光刻工艺，故不再赘述。
上各实施例仅说明申请的技术方案而非对其限制，尽管参照各实施例对本申请进行详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (9)
1.一种倒装芯片封装结构，其特征在于，包括：基板，所述基板自表面凸设柱体，所述柱体设置有容纳腔，所述容纳腔的开口小于所述容纳腔的底部；芯片，所述芯片自表面凸设凸块，所述凸块能够插入所述容纳腔；焊料，所述焊料设置于所述凸块与所述容纳腔之间，用于连接所述基板与所述芯片，
其中，所述柱体的截面呈凸字型，所述柱体包括第一部分和第二部分，自所述柱体上表面向所述基板凹陷形成所述第一部分，自所述第一部分的开口沿所述柱体的径向朝内延伸形成所述第二部分。
2.根据权利要求1所述的倒装芯片封装结构，其特征在于，所述第一部分的截面为圆环形，所述第二部分的截面为圆环形，所述第二部分的内径小于所述第一部分的内径，所述第二部分的外径等于所述第一部分的外径。
3.根据权利要求1所述的倒装芯片封装结构，其特征在于，所述凸块呈阶梯状，所述凸块包括第三部分和第四部分，所述第四部分用于插入所述容纳腔，所述第三部分用于密闭所述容纳腔的开口。
4.根据权利要求3所述的倒装芯片封装结构，其特征在于，所述第四部分的截面为圆形，所述第三部分的截面为圆形，所述第四部分的直径小于所述第三部分的直径。
5.根据权利要求4所述的倒装芯片封装结构，其特征在于，所述焊料包裹所述第四部分。
6.一种倒装芯片封装结构的制造方法，其特征在于，包括如下步骤：
在基板上设置若干个具有容纳腔的柱体，所述容纳腔的开口小于所述容纳腔的底部，其中，所述柱体的截面呈凸字型，所述柱体包括第一部分和第二部分，自所述柱体上表面向所述基板凹陷形成所述第一部分，自所述第一部分的开口沿所述柱体的径向朝内延伸形成所述第二部分；
在芯片设置若干个凸块；在所述凸块上设置焊料；
所述凸块插入于所述容纳腔，每一个所述凸块对应一个所述容纳腔；
熔融所述焊料，实现所述基板与所述芯片连接。
7.根据权利要求6所述的倒装芯片封装结构的制造方法，其特征在于，所述在基板上设置若干个具有容纳腔的柱体包括步骤：
在所述基板上设置第一金属焊盘；
第一钝化层覆盖所述基板，在所述第一钝化层相应位置形成第一开孔，以覆盖所述第一金属焊盘的边缘；
在所述第一钝化层和所述第一金属焊盘上覆盖第一保护层；
在所述第一保护层上形成第二开孔，以露出所述第一金属焊盘，所述第二开孔的尺寸小于所述第一开孔的尺寸；
在所述第一金属焊盘和所述第一保护层覆盖第一金属层；
在所述第一金属层旋涂第一光刻胶；再对所述第一光刻胶选择性曝光，以得到第一光刻胶图案，所述第一光刻胶图案与所述柱体的第一部分相对应；
在所述第一光刻胶图案中电镀铜，以得到所述第一部分；去除剩余的所述第一光刻胶；在所述第一部分和所述第一金属层上旋涂第二光刻胶；
再对所述第二光刻胶选择性曝光，以得到第二光刻胶图案，所述第二光刻胶图案与所述柱体的第二部分相对应；
在所述第二光刻胶图案电镀铜，以得到所述第二部分；
去除剩余的所述第二光刻胶以露出所述第一金属层的表面，并去除所述第二光刻胶下的所述第一金属层。
8.根据权利要求6所述的倒装芯片封装结构的制造方法，其特征在于，所述在芯片设置若干个凸块包括步骤：
在所述芯片上设置第二金属焊盘；
第二钝化层覆盖所述芯片，在所述第二钝化层相应位置形成第三开孔，以覆盖所述第二金属焊盘的边缘；
在所述第二钝化层和所述第二金属焊盘上覆盖第二保护层；
在所述第二保护层上形成第四开孔，以露出所述第二金属焊盘，所述第四开孔的尺寸小于所述第三开孔的尺寸；在所述第二金属焊盘和所述第二保护层覆盖第二金属层；
在所述第二金属层旋涂第三光刻胶；
再对所述第三光刻胶选择性曝光，以得到第三光刻胶图案，所述第三光刻胶图案与所述凸块的第三部分相对应；
在第三光刻胶中电镀铜，以得到所述第三部分；
去除剩余的所述第三光刻胶；
在所述第三部分和所述第二金属层上旋涂第四光刻胶；
再对所述第四光刻胶选择性曝光，以得到第四光刻胶图案，所述第四光刻胶图案与所述凸块的第四部分相对应；
在所述第四光刻胶图案电镀铜，以得到所述第四部分；
去除剩余的所述第四光刻胶。
9.根据权利要求8所述的倒装芯片封装结构的制造方法，其特征在于，所述在所述凸块上设置焊料包括步骤：
在所述凸块旋涂第五光刻胶；
再对所述第五光刻胶选择性曝光，以得到第五光刻胶图案；
在所述第五光刻胶图案电镀所述焊料；
去除剩余的所述第五光刻胶以露出所述第二金属层的表面，并去除所述第五光刻胶下的所述第二金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010905177.1A CN112201629B (zh) | 2020-09-01 | 2020-09-01 | 一种倒装芯片封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010905177.1A CN112201629B (zh) | 2020-09-01 | 2020-09-01 | 一种倒装芯片封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112201629A CN112201629A (zh) | 2021-01-08 |
| CN112201629B true CN112201629B (zh) | 2023-06-06 |
Family
ID=74005249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010905177.1A Active CN112201629B (zh) | 2020-09-01 | 2020-09-01 | 一种倒装芯片封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112201629B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5848466A (en) * | 1996-11-19 | 1998-12-15 | Motorola, Inc. | Method for forming a microelectronic assembly |
| CN1555572A (zh) * | 2001-09-14 | 2004-12-15 | 西门子迪美蒂克股份公司 | 用于电子元件的中间支架和用于钎焊这种中间支架的方法 |
| JP2006147819A (ja) * | 2004-11-19 | 2006-06-08 | Fujitsu Ltd | 薄膜キャパシタ、その製造方法、及び、半導体装置 |
| CN102142418A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 半导体结构及半导体装置的制造方法 |
| CN103035604A (zh) * | 2012-12-17 | 2013-04-10 | 矽力杰半导体技术(杭州)有限公司 | 一种倒装芯片封装结构及其制作工艺 |
| KR20140023625A (ko) * | 2012-08-16 | 2014-02-27 | 성균관대학교산학협력단 | 요철 구조의 범프 및 이를 이용한 자가정렬 접합방법 |
| CN203934093U (zh) * | 2013-04-25 | 2014-11-05 | 三菱制纸株式会社 | 印刷布线板 |
| CN106816417A (zh) * | 2017-01-13 | 2017-06-09 | 南京大学 | 一种高密度封装及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210825A (ja) * | 2007-02-23 | 2008-09-11 | Nec Corp | 電子部品の実装構造及びその実装方法 |
| US20090020869A1 (en) * | 2007-07-17 | 2009-01-22 | Qing Xue | Interconnect joint |
| US8241963B2 (en) * | 2010-07-13 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed pillar structure |
| JP6124032B2 (ja) * | 2015-08-04 | 2017-05-10 | パナソニックＩｐマネジメント株式会社 | 実装構造体と実装構造体の製造方法 |
| US10755993B2 (en) * | 2016-03-16 | 2020-08-25 | Agency For Science, Technology And Research | Electrical connection structure, semiconductor package and method of forming the same |
| CN110197796B (zh) * | 2019-05-07 | 2020-12-01 | 哈尔滨理工大学 | 一种基于毛细填缝效应的cga器件焊柱成形方法 |
-
2020
- 2020-09-01 CN CN202010905177.1A patent/CN112201629B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5848466A (en) * | 1996-11-19 | 1998-12-15 | Motorola, Inc. | Method for forming a microelectronic assembly |
| CN1555572A (zh) * | 2001-09-14 | 2004-12-15 | 西门子迪美蒂克股份公司 | 用于电子元件的中间支架和用于钎焊这种中间支架的方法 |
| JP2006147819A (ja) * | 2004-11-19 | 2006-06-08 | Fujitsu Ltd | 薄膜キャパシタ、その製造方法、及び、半導体装置 |
| CN102142418A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 半导体结构及半导体装置的制造方法 |
| KR20140023625A (ko) * | 2012-08-16 | 2014-02-27 | 성균관대학교산학협력단 | 요철 구조의 범프 및 이를 이용한 자가정렬 접합방법 |
| CN103035604A (zh) * | 2012-12-17 | 2013-04-10 | 矽力杰半导体技术(杭州)有限公司 | 一种倒装芯片封装结构及其制作工艺 |
| CN203934093U (zh) * | 2013-04-25 | 2014-11-05 | 三菱制纸株式会社 | 印刷布线板 |
| CN106816417A (zh) * | 2017-01-13 | 2017-06-09 | 南京大学 | 一种高密度封装及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112201629A (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI556387B (zh) | 多晶片封裝結構、晶圓級晶片封裝結構及其製程 | |
| US6291264B1 (en) | Flip-chip package structure and method of fabricating the same | |
| TWI446491B (zh) | 半導體封裝及其製造方法 | |
| US7129576B2 (en) | Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps | |
| KR101043313B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7245011B2 (en) | Prevention of contamination on bonding pads of wafer during SMT | |
| US20040259325A1 (en) | Wafer level chip scale hermetic package | |
| US20080001241A1 (en) | Structure and method of making lidded chips | |
| CN111354690A (zh) | 芯片封装结构的形成方法 | |
| TWI772626B (zh) | 封裝結構及其製造方法 | |
| CN111403368B (zh) | 半导体封装体 | |
| US7612456B2 (en) | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device | |
| CN100592513C (zh) | 芯片组件和制造芯片组件的方法 | |
| KR19980079427A (ko) | 반도체 장치 및 그 제조 방법 | |
| US11404381B2 (en) | Chip package with fan-out structure | |
| CN103681576B (zh) | 具有无源能量元件的半导体封装器件 | |
| CN112201629B (zh) | 一种倒装芯片封装结构及其制造方法 | |
| US7144538B2 (en) | Method for making a direct chip attach device and structure | |
| TWI750423B (zh) | 半導體封裝以及製造半導體封裝的方法 | |
| JP2007059493A (ja) | 半導体装置およびその製造方法 | |
| US20190096836A1 (en) | Bump structure, semiconductor package including the bump structure, and method of forming the bump structure | |
| JP2023147595A (ja) | 光半導体パッケージの製造方法 | |
| KR20020071096A (ko) | 솔더 범프의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |