CN1555572A - 用于电子元件的中间支架和用于钎焊这种中间支架的方法 - Google Patents

用于电子元件的中间支架和用于钎焊这种中间支架的方法 Download PDF

Info

Publication number
CN1555572A
CN1555572A CNA028179595A CN02817959A CN1555572A CN 1555572 A CN1555572 A CN 1555572A CN A028179595 A CNA028179595 A CN A028179595A CN 02817959 A CN02817959 A CN 02817959A CN 1555572 A CN1555572 A CN 1555572A
Authority
CN
China
Prior art keywords
contact projection
intermediate support
contact
solder flux
circuit carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028179595A
Other languages
English (en)
Inventor
J・范普伊姆布罗克
J·范普伊姆布罗克
曼
M·赫尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens Dematic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Dematic AG filed Critical Siemens Dematic AG
Publication of CN1555572A publication Critical patent/CN1555572A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种用于电子元件、例如半导体元件的中间支架，它具有一个由塑料制成的支架体，具有一体形成的接触凸起(2)，它配有金属层，该金属层与支架体(1)的至少一个导体带导电连接。所述接触凸起(2)具有一个从其尖部到其根部的、良好浸润的导带，它分别在接触凸起(2)的根部构成具有吸收作用的焊剂容纳区(11)。通过这种方法可以在钎焊接触凸起时将多余焊剂吸出，因此在不使用焊剂阻挡的情况下也可以防止短路。因此对于中间支架的钎焊连接可以将焊剂大面积地涂覆到电路板上，其中在倒流钎焊时将焊剂从接触位置之间的中间空间里吸出。

Description

用于电子元件的中间支架和用于钎焊这种中间支架的方法
本发明涉及一种用于电子元件的中间支架，它具有一个由塑料制成的支架体，在其上表面上分别一体地形成接触凸起，上表面分别至少局部地设有可钎焊的金属层，该金属层与支架的至少一个导体带导电连接。此外本发明还涉及一种用于钎焊这种中间支架的方法。
例如由EP 0 971 405 A2已知这种形式的中间支架。这种也称为PSGA(Polymer Stud Grid Array)的中间支架例如用于半导体芯片在电路板上的接触接通。但是这种应用不局限于半导体元件，而是也可以用于接通具有这种中间支架的其它电子元件。如同在EP 0 971 405A2中所描述的那样，这种中间支架本身通常通过注塑加工，其中接触凸起一起成形，但是这些接触凸起也可以通过其它方法构成，如通过薄膜热压，其中可以使用所有种类的塑料、热塑性塑料、热固性塑料、也包括环氧树脂。中间支架上的接触凸起不仅可以用于半导体芯片或其它元件在中间支架上的接通而且可以用于中间支架在电路板上的接通。
对于越来越高的元件排列密度要求，越来越微型化的钎焊连接受到精度的限制，要通过这种精度将钎焊膏放到电路板或元件的各接触位置上。为了防止钎焊点之间短路，目前必需将这些连接点在连接衬底上通过钎焊止挡相互分开。但是这个钎焊止挡只能以有限的精度安放，因此通过这种方法不仅限制了微型化而且限制了生产效率。电路的几何形状、钎焊止挡和钎焊膏必需非常精确地相互对准，但是对于这三个部分的不可避免的误差产生累加。尤其是将钎焊膏放到精确定义的位置上是非常困难的。而且，如果在元件接通时短路一次，则这个错误就不再能够消除，因为元件不再可能与连接衬底分离。
因此本发明的目的是，提出一个上述形式的中间支架和用于钎焊这种中间支架的方法，其中对于涂覆焊剂的要求低于目前的方法并且尽管如此也能够实现防止短路的更高可靠性的钎焊连接。
按照本发明，这个目的通过上述形式的中间支架由此实现，所述接触凸起具有一个从其尖部到其根部的、良好浸润的、导流液体焊剂的导带并在接触凸起的根部分别构成具有吸收作用的钎焊容纳区，它们相对于相邻的接触凸起具有一个防浸润止挡。
通过按照本发明的中间支架结构，这个中间支架由于接触凸起和其周围的相应几何结构和表面覆层获得附加的功能，通过这个功能能够从本来的接触位置吸出多余的焊剂。通过接触凸起外表面的良好浸润性使流到这个接触凸起根部的多余焊剂被导出和吸出，在那里将钎焊保留在适当设置的容纳区里面，因此不会造成有害的短路作用。这意味着，焊剂涂覆远没有象传统要求和方法那样严格，因为多余的焊剂不可能造成对相邻接触的短路，而是被吸到无危险的部位。这也意味着，焊剂不必再只能点形地以高精度涂覆到接触面或接触元件，而是以非常简单的方法可以将焊剂平面地分布到所有的接触点上，因为对于倒流钎焊接触点之间的表面本来就被吸空。当然必需根据接触凸起上焊剂容纳区的容纳量确定平面涂覆的焊剂量。
因此通过按照本发明的中间支架也可以在接触点之间实现更微小的间距，因此可以从总体上提高排列密度。另一优点是，通过适当吸出焊剂也可以使接触凸起相对于电路载体产生附加的自对准，因此通过这种方法也提高元件布置的精度，这例如对于光学元件的导通正好显示出很大的优点。
按照本发明的一个有利设计方案，位于接触凸起上的焊剂容纳区在接触凸起的根部由支架上表面里的凹下构成。在此凹下可以按照完全或局部封闭的环槽形状或多或少远离地包围接触凸起的根部。但是凹下也可以分别不对称地离开一个接触凸起的根部延伸。因此，如果相邻的接触凸起的焊剂容纳区设置在相反的方向，则接触凸起之间的距离可以特别小。本发明优选地用于半导体元件的倒装芯片装配。
在本发明的另一有利设计方案中焊剂容纳区也可以是在接触凸起里面的毛细通道本身。因此例如可以在接触凸起纵向上形成缝隙形或十字形的槽作为毛细通道，或者它们本身已经用来作为焊剂容纳区，或者通过其毛细作用使多余的焊剂导引到一个附加地设置在支架表面里的凹下里面。
通过具有相应良好浸润材料的金属化可以构成接触凸起上导引焊剂的带。而且浸润或毛细作用可以通过表面或设置在接触凸起内部的沟槽或通道强化，如上所述那样。例如也可以设想在接触凸起的外圆周上形成完全或局部围绕的接触凸起沟槽。
一种按照本发明的用于将中间支架钎焊到电路载体上的方法，电路载体具有设置在其表面上的平面元件，该方法具有下列步骤：
-将电路载体表面上的接触元件通过连续的焊剂层覆盖；
-将中间支架这样安置到电路载体上，使其接触凸起分别通过相应的接触元件顶靠到焊剂层上并
-将焊剂层通过加热液化，其中分别在一个接触元件与一个接触凸起之间形成钎焊连接并且将来自接触元件之间部位的多余焊剂通过接触凸起吸到焊剂容纳区里面。
下面借助于附图中的实施例详细描述本发明。附图中：
图1为一个中间支架在一个用于准备进行钎焊连接的半导体元件上的布置，
图2示出在钎焊期间图1中的布置，
图3示出钎焊过程之后图1中的中间支架和元件，
图4示出图1中IV-IV的截面图，
图5示出另一种中间支架实施例对应图4的截面图，
图6至8以对应于图1至3的范围示出相对于图1改变的中间支架，
图9示出图8的IX-IX截面图，
图10示出按照图1的中间支架的立体截面图。
在图1至3中示出的中间支架1由塑料制成并在其底面具有一体成形的接触凸起2用于与电路载体、在所示实施例中为半导体芯片4的平面接触部件3接通。在这里涉及所谓未封装的半导体的倒装芯片装配。只以一个截面图示出的中间支架1在与半导体4连接之后例如在另一电路载体、如电路板接通。例如可以通过未示出的连接元件、例如常见的连接元件或者也可以是另一接触凸起实现该中间支架的接通，其中这些另一接触凸起或者可以位于半导体元件4旁边的相同一侧或者可以以未示出的方式位于中间支架对面一侧。
中间支架1的详细结构在图10中的立体截面图中示意出。在此接触凸起2分别被环形凹下11所包围，当焊剂由于其对于接触凸起根部2c的表面应力到达尖部2a上和可良好浸润的接触凸起圆周面2b上时，所述凹下对于液体焊剂产生一个吸出作用。所述接触凸起完全或局部地设有金属覆层12，它在进入各凹下11的圆周表面上和凹下对着导体带13的外边缘上在中间支架1的上表面上延伸。通过这种方式使接触凸起与所期望的中间支架的导体带电连接。凹下11的外边缘分别起到防浸润止挡或毛细止挡的作用，因此使在凹下中吸出的焊剂不会通过边缘挤出并且首先不会通过各接触凸起之间的绝缘中间空间14产生短路。在图10中所示的导体带13只示例性地表示。当然也可以通过任意的方式构成电连接。尤其是未示出的导电连接也可以通过中间支架的边缘区或通过对于对置表面的开孔和设置到那里的导体带或元件实现。
图4中的放大截面图以俯视图示出两个以定位间距d1相邻的接触凸起，它们分别由圆环形凹下11包围。图5示出对此的一个变型，其中代替圆环形凹下的是单侧向相反方向扩展的凹下16。通过这种方式可以以更小的定位间距d2设置接触凸起2使其相互更靠近。
借助于图1至3可以实现接通工艺。在图1的视图，电路载体4在连接元件3处被一个连续的焊剂层5覆盖，焊剂层连续地在所有接触元件3上延伸。然后安放所述中间支架1并通过对准凸起6定位，其中定位销7嵌入电路载体4的定位孔8里面。当然定位销与定位孔也可以相互颠倒地设置在对面的部件上。
按照图2，焊剂5液化，使得接触凸起2尖部2a浸入到液体焊剂层里面。在此通过接触凸起的表面传导和浸润使各接触元件3之间的多余焊剂被吸到各接触凸起的根部2c并寄存在凹下11里面。即，在接触凸起2之间和在接触元件之间没有多余的焊剂，因此也不存在短路危险。按照图3在焊剂固化时也仅有接触凸起2与接触元件3连接，而多余焊剂位于接触凸起的圆周面上和凹下11里面。
在图6至9中借助于另一种中间支架21描述相同的过程。这个中间支架21具有接触凸起22，它们分别具有在其长度上延伸的十字形缝隙23。其它的部分，中间支架21与中间支架1一样。它也以相同的方式安放在一个电路载体4上并与电路载体钎焊。这个过程以与图1至3所述的相同方式实现。不同之处仅在于，多余的焊剂不是通过接触凸起的外表面吸到中间支架的附加凹下里面，而是将这些多余的焊剂直接吸入作为焊剂容纳区的十字形缝隙23。当然在这种情况下也可以在中间支架21里设置凹下。

Claims (12)

1.一种用于电子元件的中间支架，它具有一个由塑料制成的支架体(1；21)，在支架体上表面上分别一体地形成接触凸起(2；22)，上表面分别至少局部地设有可钎焊的金属层，该金属层与支架体(1；21)的至少一个导体带(12)导电连接，其特征在于，所述接触凸起(2；22)具有一个从其尖部(2a)到其根部(2c)的、良好浸润的、导流液体焊剂(5)的导带并在接触凸起(2；22)的根部分别构成具有吸收作用的焊剂容纳区(11；23)，它们相对于相邻的接触凸起具有一个防浸润止挡(14)。
2.如权利要求1所述的中间支架，其特征在于，所述焊剂容纳区分别在接触凸起(2)的根部由支架体(1)上表面里的凹下(11)构成。
3.如权利要求1或2所述的中间支架，其特征在于，所述凹下(11)在接触凸起(2)的根部按照环槽的形状完全或部分地包围接触凸起(2)。
4.如权利要求2或3所述的中间支架，其特征在于，所述凹下(16)分别不对称地离开接触凸起(2)根部地延伸。
5.如权利要求1所述的中间支架，其特征在于，所述焊剂容纳区由接触凸起(22)里的毛细通道(23)构成。
6.如权利要求1至5中任一项所述的中间支架，其特征在于，所述焊剂通过接触凸起上表面的可良好浸润的金属化层(12)构成接触凸起(2)上的导电带。
7.如权利要求1至6中任一项所述的中间支架，其特征在于，所述焊剂通过接触凸起(22)上表面或内部的毛细通道(23)构成导带。
8.如权利要求7所述的中间支架，其特征在于，所述接触凸起至少在其圆周表面的一部分上设有沟槽。
9.一种用于将按照权利要求1至8中任一项所述的中间支架钎焊到电路载体(4)上的方法，电路载体具有设置在其表面上的平面接触元件(3)，该方法具有下列步骤：
-将电路载体(4)表面上的接触元件(3)通过连续的焊剂层(5)覆盖；
-将中间支架(1；21)这样安置到电路载体(4)上，使其接触凸起(2；22)分别通过相应的接触元件(3)顶靠到焊剂层(5)上；并
-将焊剂层通过加热液化，其中分别在接触元件(3)与接触凸起(2；22)之间形成钎焊连接并且将来自接触元件(3)之间部位的多余焊剂通过接触凸起(2；22)吸到焊剂容纳区(11；23)里面。
10.如权利要求9所述的方法，其中通过将定位销(7)插入定位孔(8)实现中间支架(1；21)在电路载体(4)上的对准。
11.如权利要求9或10所述的方法，其特征在于，使用一个半导体元件。
12.如权利要求9或10所述的方法，其特征在于，使用一个电路板作为电路载体。
CNA028179595A 2001-09-14 2002-09-13 用于电子元件的中间支架和用于钎焊这种中间支架的方法 Pending CN1555572A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10145348A DE10145348C1 (de) 2001-09-14 2001-09-14 Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
DE10145348.5 2001-09-14

Publications (1)

Publication Number Publication Date
CN1555572A true CN1555572A (zh) 2004-12-15

Family

ID=7699039

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028179595A Pending CN1555572A (zh) 2001-09-14 2002-09-13 用于电子元件的中间支架和用于钎焊这种中间支架的方法

Country Status (8)

Country Link
US (1) US20040251527A1 (zh)
EP (1) EP1425792A2 (zh)
JP (1) JP2005503036A (zh)
KR (1) KR20040036938A (zh)
CN (1) CN1555572A (zh)
DE (1) DE10145348C1 (zh)
TW (1) TW563238B (zh)
WO (1) WO2003025974A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101254561B (zh) * 2007-02-26 2013-05-01 富士电机株式会社 钎焊接合方法和使用该方法的半导体装置的制造方法
CN112201629A (zh) * 2020-09-01 2021-01-08 苏州通富超威半导体有限公司 一种倒装芯片封装结构及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555706B1 (ko) * 2003-12-18 2006-03-03 삼성전자주식회사 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법
US7422913B2 (en) * 2004-05-24 2008-09-09 Arima Display Corp. Method for checking a condition of a heat treatment
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
CN113056098B (zh) * 2021-02-10 2022-09-23 华为数字能源技术有限公司 电子元件封装体、电子元件组装结构及电子设备
US11875988B2 (en) * 2021-04-29 2024-01-16 Nxp Usa, Inc. Substrate pad and die pillar design modifications to enable extreme fine pitch flip chip (FC) joints

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538166A1 (fr) * 1982-12-17 1984-06-22 Thomson Csf Microboitier d'encapsulation d'un composant electronique, muni d'une pluralite de connexions repliees
JPH01140647A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 面装着型半導体パッケージ
US5192835A (en) * 1990-10-09 1993-03-09 Eastman Kodak Company Bonding of solid state device to terminal board
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
US5816868A (en) * 1996-02-12 1998-10-06 Zierick Manufacturing Corp. Capillary action promoting surface mount connectors
TW411741B (en) * 1997-08-22 2000-11-11 Siemens Ag Method to produce a conductive transverse-connection between two wiring-areas on a substrate
US5984164A (en) * 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
JP3834424B2 (ja) * 1998-05-29 2006-10-18 株式会社東芝 半導体装置
CN1352805A (zh) * 1999-05-20 2002-06-05 西门子公司 用于与一个布线焊接的至少带有两个用金属喷涂的聚合物突起的基底

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101254561B (zh) * 2007-02-26 2013-05-01 富士电机株式会社 钎焊接合方法和使用该方法的半导体装置的制造方法
CN112201629A (zh) * 2020-09-01 2021-01-08 苏州通富超威半导体有限公司 一种倒装芯片封装结构及其制造方法
CN112201629B (zh) * 2020-09-01 2023-06-06 苏州通富超威半导体有限公司 一种倒装芯片封装结构及其制造方法

Also Published As

Publication number Publication date
EP1425792A2 (de) 2004-06-09
WO2003025974A2 (de) 2003-03-27
DE10145348C1 (de) 2003-03-27
TW563238B (en) 2003-11-21
KR20040036938A (ko) 2004-05-03
WO2003025974A3 (de) 2004-01-22
JP2005503036A (ja) 2005-01-27
US20040251527A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
US6623283B1 (en) Connector with base having channels to facilitate surface mount solder attachment
US5798285A (en) Method of making electronic module with multiple solder dams in soldermask window
AU713920B2 (en) High-density mounting method and structure for electronic circuit board
US5034802A (en) Mechanical simultaneous registration of multi-pin surface-mount components to sites on substrates
US5463191A (en) Circuit board having an improved fine pitch ball grid array and method of assembly therefor
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US6060775A (en) Semiconductor device
KR101488996B1 (ko) 배선 회로 기판과 전자 부품의 접속 구조
CN110537253B (zh) 带有具有用于上部封装的激光钻孔的开口的模制基底的堆叠电路封装
CN104576547A (zh) 印刷电路板、其制造方法及其半导体封装
US5839190A (en) Methods for fabricating solderless printed wiring devices
US4288840A (en) Printed circuit board
EP0059337B1 (en) High density connecting system and method for semi-conductor devices
KR20090040841A (ko) 배선 기판 및 그 제조 방법과 반도체 장치
US4376505A (en) Methods for applying solder to an article
US20210378098A1 (en) Electronic component
US10020248B2 (en) Tape for electronic devices with reinforced lead crack
CN1555572A (zh) 用于电子元件的中间支架和用于钎焊这种中间支架的方法
CN113725094B (zh) 一种多芯片混合封装方法
KR20040014425A (ko) 반도체 모듈 및 상기 반도체 모듈의 제조 방법
KR20120045008A (ko) 도금된 필라 패키지의 형성
KR100334373B1 (ko) 기판상의 두 배선층사이에 도전성 교차 접속부를 형성하는방법
US6646332B2 (en) Semiconductor package device
JP2003500858A (ja) 配線部とのはんだ接続のために金属化された少なくとも２つのポリマーバンプを有する基板
KR20050006547A (ko) 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication