JPH01140647A - 面装着型半導体パッケージ - Google Patents
面装着型半導体パッケージInfo
- Publication number
- JPH01140647A JPH01140647A JP29751487A JP29751487A JPH01140647A JP H01140647 A JPH01140647 A JP H01140647A JP 29751487 A JP29751487 A JP 29751487A JP 29751487 A JP29751487 A JP 29751487A JP H01140647 A JPH01140647 A JP H01140647A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- outer lead
- mounting
- hole
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229910000679 solder Inorganic materials 0.000 claims abstract description 38
- 238000005476 soldering Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は、実装基板に面装着付けする形の面装着型子導
体パッケージに関し、特に、肯該パンケージを面装着付
けする際にその接合材に過不足を生じないようにするこ
とができる技術に関する。
体パッケージに関し、特に、肯該パンケージを面装着付
けする際にその接合材に過不足を生じないようにするこ
とができる技術に関する。
SOP(SMALL 0LJTLINE PACKAG
E)+F’PP(FLAT PLAS’l’ICPAC
KAGE)などの面装着型半導体パッケージは、プリン
ト配線基板などの実装基板に面装着付けするための折曲
げられたアウターリードを備えている。かかる折曲げの
形態には、J型に折曲げ(曲げ加工)するJ−bend
や直角に折曲げするGu I l −Vv ingなど
がある。
E)+F’PP(FLAT PLAS’l’ICPAC
KAGE)などの面装着型半導体パッケージは、プリン
ト配線基板などの実装基板に面装着付けするための折曲
げられたアウターリードを備えている。かかる折曲げの
形態には、J型に折曲げ(曲げ加工)するJ−bend
や直角に折曲げするGu I l −Vv ingなど
がある。
従来、かかる折曲げられたアウターリードを半田付けに
より実装基板に面装着するには、一般に、次のような2
通フの方法がとられている。
より実装基板に面装着するには、一般に、次のような2
通フの方法がとられている。
1)実装基板の配線上に半田ペーストを塗布後、当該ペ
ースト上に°前記パッケージのアウターリードの先端部
全載置し、当該ペーストをり70ニ加熱する。
ースト上に°前記パッケージのアウターリードの先端部
全載置し、当該ペーストをり70ニ加熱する。
2)アクタ−リードおよび実装基板共に半E37′イッ
グおよびメツキしておき、加熱する。
グおよびメツキしておき、加熱する。
なお、当該固装着付は技術について述べた文献の例とし
ては、■工業調査会1980年1月15日発行「IC化
実装技術jp114〜118があげられる。
ては、■工業調査会1980年1月15日発行「IC化
実装技術jp114〜118があげられる。
しかるに、前記1)の方法の場合、どうしても半田の量
が多過ぎてしまうことが多く、そのため当該はみ出しし
た半田によジ、リード間にショートを起こすことがある
。
が多過ぎてしまうことが多く、そのため当該はみ出しし
た半田によジ、リード間にショートを起こすことがある
。
近時、多ビン化に伴ないそのリード間隙は増々狭くなっ
てきており、リードシH−トを起こす度合も大きくなっ
ている。
てきており、リードシH−トを起こす度合も大きくなっ
ている。
また、前記2)の方法の場合、アウターリードや実装基
板の表面にはメツキが施され、当該メツキの上に半田を
盛るので、いきおい半田量が少なくなりがちで、半田付
は不良を起こすことがめる。
板の表面にはメツキが施され、当該メツキの上に半田を
盛るので、いきおい半田量が少なくなりがちで、半田付
は不良を起こすことがめる。
本発明は面装涜型半尋体パッケージの実装基板への面装
着付けに際しその半田量に過不足を生じないようにして
、リード間ショートや半田付は不良を防止して、信頼性
を同上させる技術を提供すること金目的とする。
着付けに際しその半田量に過不足を生じないようにして
、リード間ショートや半田付は不良を防止して、信頼性
を同上させる技術を提供すること金目的とする。
本発明は、また、その半田量を適度なものとなすことが
できるので、半田使用によるコスト全低減することがで
きる技術を提供することを目的とする。
できるので、半田使用によるコスト全低減することがで
きる技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとお夕である。
を簡単に説明すれば、下記のとお夕である。
本発明ではアウターリードの先端部に貫通孔あるいは#
Iを設けるようにする。
Iを設けるようにする。
このように貫通孔などを設けておくことにょシ、そのア
ウターリードを半田デイツプ(浸漬)すると、当該貫通
孔の内部に、半田を薯えることができる。すなわち、半
田はその表面張力によりX=孔の壁面にとどまるので半
田を蓄えることができる。
ウターリードを半田デイツプ(浸漬)すると、当該貫通
孔の内部に、半田を薯えることができる。すなわち、半
田はその表面張力によりX=孔の壁面にとどまるので半
田を蓄えることができる。
面装着付けに際し、加熱すると、このに通孔内に蓄えら
れた半田が毛細管現象により実装基板の表面に供給され
、アクタ−リードが実装基板に半田付けされる。
れた半田が毛細管現象により実装基板の表面に供給され
、アクタ−リードが実装基板に半田付けされる。
その為、従来の前記2)の方法では半田が不足がちにな
るのを、これにより補うことができ、また、これにより
半田付は盆dJ能とする。
るのを、これにより補うことができ、また、これにより
半田付は盆dJ能とする。
また、従来の前記l)の半田ペーストを塗布する方法で
は半田量が多くなりがちであるが、本発明の場合には貫
通孔内の半田量によ!ll調節できる。
は半田量が多くなりがちであるが、本発明の場合には貫
通孔内の半田量によ!ll調節できる。
次に、本発明の実施fIlを図面に基ついてa関する。
第8図は本発明の実施例を示すF i’ Pパッケージ
の一部断面斜視図を示す。
の一部断面斜視図を示す。
am I” P )’ ハラケージ1は、図示のように
、テップ2とリードフレーム3とがボンディングワイヤ
4によジ接続され、封止樹脂VA5により、当該チップ
2やボンディングワイヤ4やリードフレーム3の一部が
封止されている。
、テップ2とリードフレーム3とがボンディングワイヤ
4によジ接続され、封止樹脂VA5により、当該チップ
2やボンディングワイヤ4やリードフレーム3の一部が
封止されている。
当該チップ2は、例えはシリコン率結晶基板から成り、
周知の技術によってこのチッグ内には多数の回路素子が
形成され、1つの回路機能が与えられている。回路素子
の具体例は、例えはMUSトランジスタからfN、り、
これらの回路素子によって、例えば論理回路およびメモ
リの回路機能が形成されている。
周知の技術によってこのチッグ内には多数の回路素子が
形成され、1つの回路機能が与えられている。回路素子
の具体例は、例えはMUSトランジスタからfN、り、
これらの回路素子によって、例えば論理回路およびメモ
リの回路機能が形成されている。
リードフレーム3は、例えばコパール合金により構成さ
れている。
れている。
ボンティングワイヤ4は、例えばAu線より成る。封止
樹脂部51!成する封止用樹脂には例えばエポキシレジ
ンが便用される。図示のように、リードフレーム3の当
該封止樹脂部5から外部に突出したアワターリ−ドロの
先端部には、二個の円形の貫通孔7.7が適宜間隔をお
いて孔設されている。
樹脂部51!成する封止用樹脂には例えばエポキシレジ
ンが便用される。図示のように、リードフレーム3の当
該封止樹脂部5から外部に突出したアワターリ−ドロの
先端部には、二個の円形の貫通孔7.7が適宜間隔をお
いて孔設されている。
第1図は当該要部の拡大斜視図を示す。
図示のように、当該貫通孔7.7は、アウターリード6
の表面から裏面にかけて上下に貫通してぃる。
の表面から裏面にかけて上下に貫通してぃる。
第2図に示すように、当該パッケージ1の実装基板への
面装着付けに際し、半田槽に、当該パッケージ1のアク
タ−リード6を浸漬すると、半田8はその表面張力によ
り当該貫通孔7におけるアウタ−リード6内壁面に接し
て蓄えられる。これを加熱すると、第3図に示すように
、当該半田8が毛細管現象により、実装基板9表面に供
給され、アウターリード6の下面を廻り込み、アウター
リード6を実装基板9上に面装着付けする。
面装着付けに際し、半田槽に、当該パッケージ1のアク
タ−リード6を浸漬すると、半田8はその表面張力によ
り当該貫通孔7におけるアウタ−リード6内壁面に接し
て蓄えられる。これを加熱すると、第3図に示すように
、当該半田8が毛細管現象により、実装基板9表面に供
給され、アウターリード6の下面を廻り込み、アウター
リード6を実装基板9上に面装着付けする。
第4図は、第6図に示スヨりなQull−Wingタイ
プのアウタリード6の先端部中央にリード端縁から内側
にかけて溝部10を溝膜してなる、本発明の他の実施例
を示す。
プのアウタリード6の先端部中央にリード端縁から内側
にかけて溝部10を溝膜してなる、本発明の他の実施例
を示す。
第5図は、第7図に示すよりなJ −bondタイプの
アウターリード6の先端部中央に、連続した貫通孔11
を設けてなる、本発明のさらに他の実施例を示す。
アウターリード6の先端部中央に、連続した貫通孔11
を設けてなる、本発明のさらに他の実施例を示す。
第6図に示すようなQull−Wingタイプのアウタ
ーリード6をもつ半導体パッケージ12の例としでは、
第8図に示すようなPPPの他に、SOPなどがある。
ーリード6をもつ半導体パッケージ12の例としでは、
第8図に示すようなPPPの他に、SOPなどがある。
また、第7図に示すよりなJ−bondタイプのアクタ
−リード6をもつ半導体パッケージ13の例としては、
80J 、PLCCタイプのパッケージなどがある。
−リード6をもつ半導体パッケージ13の例としては、
80J 、PLCCタイプのパッケージなどがある。
本発明はこのように、アウターリード6に貫通孔7.1
1や#lOを設け、当該貫通孔7.11内に半田8の表
面張力を利用して蓄えるようにしたので、面装着付けに
際し、その毛細管現象により半田8を実装基板9表面に
供給することができ、従来のアウターリード6や実装基
板9の配線の表面にメツキし、該メツキの上に浸漬して
半田を盛り付けして面装着する場合の半田付不良を回避
することができた。
1や#lOを設け、当該貫通孔7.11内に半田8の表
面張力を利用して蓄えるようにしたので、面装着付けに
際し、その毛細管現象により半田8を実装基板9表面に
供給することができ、従来のアウターリード6や実装基
板9の配線の表面にメツキし、該メツキの上に浸漬して
半田を盛り付けして面装着する場合の半田付不良を回避
することができた。
また、本発明では貫通孔7内にその表面張力により半田
8を蓄えておくようにしているので、半田8表面は第2
図に示すように、内側にかけて湾曲した形をとり、その
ため、半田8が過剰になることが回避される。
8を蓄えておくようにしているので、半田8表面は第2
図に示すように、内側にかけて湾曲した形をとり、その
ため、半田8が過剰になることが回避される。
従って、本発明によれば半田付時の半田量マー 1ジ
ンが増大し、半田付条件が緩和でき、また、半導体パッ
ケージと実装基板との接合部の信頼性を同上させること
ができた。
ンが増大し、半田付条件が緩和でき、また、半導体パッ
ケージと実装基板との接合部の信頼性を同上させること
ができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、不発明は上記実施例に限定される
ものではなく、その賛旨を逸脱しない範囲で徳々変史可
能であることはいう1でもない。
具体的に説明したが、不発明は上記実施例に限定される
ものではなく、その賛旨を逸脱しない範囲で徳々変史可
能であることはいう1でもない。
例えば、前記実施例では半田を用いて面#C層する例を
示し之が、各種のコラ材などの接合材を用いてもよい。
示し之が、各種のコラ材などの接合材を用いてもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれは、下記のとうりであ
る。
て得られる効果を簡単に説明すれは、下記のとうりであ
る。
本発明によれば、実装基板に内装着付するタイプの面装
着型半導体パッケージにおいて、その接合材を過不足な
く面装着付けできる技術を提供することができた。
着型半導体パッケージにおいて、その接合材を過不足な
く面装着付けできる技術を提供することができた。
第1図は本発明の実施例を示す斜視図、第2図は同断面
図、 第3図は四面製着付は時の断面図、 第4図は本発明の他の実施例を示す斜視図、第5図は本
発明のさらに他の実施例を示す斜視図、 第6図および第7図はそれぞれ本発明の半導体パッケー
ジの実施例を示す断面図、 第8図は本発明の実施?lIf:示す半纏体パッケージ
の一部断面斜視図である。 1・・・P P Pパッケージ、2・・・チップ、3・
・・リードフレーム、4・・・ポンティングワイヤ、5
・・・封止樹脂部、6・・・アウターリード、7・・・
貫通孔、8・・・半田、9・・・実装基板、10・・・
溝、11・・・貫通孔、12・・・パッケージ、13・
・・パッケージ。 察 1 ゾ C 第20 χ3ダ 拓4 Σ 届S暖
図、 第3図は四面製着付は時の断面図、 第4図は本発明の他の実施例を示す斜視図、第5図は本
発明のさらに他の実施例を示す斜視図、 第6図および第7図はそれぞれ本発明の半導体パッケー
ジの実施例を示す断面図、 第8図は本発明の実施?lIf:示す半纏体パッケージ
の一部断面斜視図である。 1・・・P P Pパッケージ、2・・・チップ、3・
・・リードフレーム、4・・・ポンティングワイヤ、5
・・・封止樹脂部、6・・・アウターリード、7・・・
貫通孔、8・・・半田、9・・・実装基板、10・・・
溝、11・・・貫通孔、12・・・パッケージ、13・
・・パッケージ。 察 1 ゾ C 第20 χ3ダ 拓4 Σ 届S暖
Claims (2)
- 1.実装基板に面装着付けする形のアウターリードを備
えた面装着型半導体パッケージにおいて、当該アウター
リードの面装着側先端部に、一または二以上の、当該リ
ードの表面から裏面にかけて上下に貫通する貫通孔また
は溝を設けて成ることを特徴とする面装着型半導体パッ
ケージ。 - 2.面装着付けが、半田により行われ、アウターリード
の貫通孔内部にその表面張力により半田を蓄えておき、
当該蓄えられた半田を面装着付けに際し実装基板表面に
供給することにより行われる、特許請求の範囲第1項記
載の面装着型半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29751487A JPH01140647A (ja) | 1987-11-27 | 1987-11-27 | 面装着型半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29751487A JPH01140647A (ja) | 1987-11-27 | 1987-11-27 | 面装着型半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01140647A true JPH01140647A (ja) | 1989-06-01 |
Family
ID=17847501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29751487A Pending JPH01140647A (ja) | 1987-11-27 | 1987-11-27 | 面装着型半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01140647A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359648U (ja) * | 1989-10-13 | 1991-06-12 | ||
JPH0465158A (ja) * | 1990-07-05 | 1992-03-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0629152U (ja) * | 1992-09-17 | 1994-04-15 | 太陽誘電株式会社 | 面実装用電子部品 |
KR19990025537A (ko) * | 1997-09-12 | 1999-04-06 | 윤종용 | 집적회로용 리드프레임 |
WO2003025974A3 (de) * | 2001-09-14 | 2004-01-22 | Siemens Dematic Ag | Zwischenträger für elektronische bauelemente und verfahren zur lötkontaktierung eines derartigen zwischenträgers |
JP2005283450A (ja) * | 2004-03-30 | 2005-10-13 | Nagano Keiki Co Ltd | 圧力センサおよびその製造方法 |
US7500857B2 (en) | 2004-04-08 | 2009-03-10 | Ebm-Papst St. Georgen Gmbh & Co. Kg | Arrangement with a contact element |
KR20220033993A (ko) * | 2020-09-10 | 2022-03-17 | 도쿄엘렉트론가부시키가이샤 | 반송 장치 및 반송 방법 |
-
1987
- 1987-11-27 JP JP29751487A patent/JPH01140647A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359648U (ja) * | 1989-10-13 | 1991-06-12 | ||
JPH0465158A (ja) * | 1990-07-05 | 1992-03-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0629152U (ja) * | 1992-09-17 | 1994-04-15 | 太陽誘電株式会社 | 面実装用電子部品 |
KR19990025537A (ko) * | 1997-09-12 | 1999-04-06 | 윤종용 | 집적회로용 리드프레임 |
WO2003025974A3 (de) * | 2001-09-14 | 2004-01-22 | Siemens Dematic Ag | Zwischenträger für elektronische bauelemente und verfahren zur lötkontaktierung eines derartigen zwischenträgers |
JP2005283450A (ja) * | 2004-03-30 | 2005-10-13 | Nagano Keiki Co Ltd | 圧力センサおよびその製造方法 |
US7500857B2 (en) | 2004-04-08 | 2009-03-10 | Ebm-Papst St. Georgen Gmbh & Co. Kg | Arrangement with a contact element |
KR20220033993A (ko) * | 2020-09-10 | 2022-03-17 | 도쿄엘렉트론가부시키가이샤 | 반송 장치 및 반송 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01140647A (ja) | 面装着型半導体パッケージ | |
JPS59161851A (ja) | 電子部品 | |
JP2504510B2 (ja) | 電子部品 | |
JPH02110960A (ja) | 半導体装置 | |
JPH07154048A (ja) | 電子部品の外部リード | |
WO1987004008A1 (en) | Lead finishing for a surface mount package | |
JPS6342416B2 (ja) | ||
JPS6097654A (ja) | 封止型半導体装置 | |
JP2674788B2 (ja) | 半導体パッケージの端子ピン | |
JPS60109295A (ja) | 実装基板およびそれを用いた実装体 | |
JPS6224654A (ja) | 半導体パツケ−ジ | |
JP2500610B2 (ja) | 半導体装置 | |
JPH05343593A (ja) | 接続端子 | |
JPH0625017Y2 (ja) | Lsiパッケ−ジのリ−ド構造 | |
KR0169893B1 (ko) | 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지 | |
KR950015737A (ko) | 도금된 외부리드를 갖는 반도체 장치용 패키지 | |
JPH0481861B2 (ja) | ||
JPH0321096B2 (ja) | ||
JP2535035B2 (ja) | 電子部品搭載パッケ―ジへの端子部品半田付け方法 | |
KR19990025537A (ko) | 집적회로용 리드프레임 | |
JPH0414859A (ja) | 電子部品のリード端子構造 | |
JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
JPS5947749A (ja) | レジンパツケ−ジ型半導体装置 | |
JPH04208510A (ja) | チップ型電子部品 | |
JPH05335437A (ja) | 半導体装置 |