KR19990025537A - 집적회로용 리드프레임 - Google Patents

집적회로용 리드프레임 Download PDF

Info

Publication number
KR19990025537A
KR19990025537A KR1019970047202A KR19970047202A KR19990025537A KR 19990025537 A KR19990025537 A KR 19990025537A KR 1019970047202 A KR1019970047202 A KR 1019970047202A KR 19970047202 A KR19970047202 A KR 19970047202A KR 19990025537 A KR19990025537 A KR 19990025537A
Authority
KR
South Korea
Prior art keywords
lead frame
solder
plating layer
package
hole
Prior art date
Application number
KR1019970047202A
Other languages
English (en)
Inventor
김학균
장진규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970047202A priority Critical patent/KR19990025537A/ko
Publication of KR19990025537A publication Critical patent/KR19990025537A/ko

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

인쇄회로기판과의 접착성이 향상되도록 그 구조가 개선된 집적회로용 리드프레임을 개시하고 있다. 이는, 인쇄회로기판과 접착되는 아웃터리드의 일 표면에 적어도 하나의 그루브를 형성하거나, 상기 아웃터리드를 관통하는 적어도 하나의 홀을 형성함으로써, 솔더가 접착되는 아웃터리드의 표면적을 증가시켜 아웃터리드와 솔더 간의 접합강도를 향상시킨다.

Description

집적회로용 리드프레임
본 발명은 집적회로용 리드프레임에 관한 것으로서, 특히, 금속패드와의 접착성을 개선할 수 있는 리드프레임에 관한 것이다.
일반적으로 집적회로용 리드프레임은 크게, 반도체 칩이 탑재되는 다이 패드(die pad)와, 패키지 안쪽 및 바깥쪽에 위치한 인너 리드(inner lead) 및 아웃터 리드(outer lead)로 구성되며, 인너 리드 및 아웃터 리드는, 칩과 인쇄회로기판을 연결하는 도선의 역할을 한다.
이러한 리드 프레임은, 그 위에 장착되는 반도체 칩 및 실장방법에 따라 다양한 형상으로 존재할 수 있으며, 리드 프레임의 형상에 따라 패키지 형태가 결정된다.
반도체 패키지 중에서, 씬에스오패키지(TSOP ; Thin Small Out-line Package)나, J형 에스오패키지(SOJ ; Small Out-line Package J-type)등과 같은 표면실장형 패키지의 경우, 아웃터리드는 통상 솔더링(soldering) 공정을 통해 인쇄회로기판 상의 금속패드와 전기적으로 연결된다. 즉, 아웃터리드와 금속패드 사이에 솔더를 두고, 아웃터리드/솔더 및 솔더/금속패드 계면에서의 화학반응에 의해 접착이 이루어진다. 이러한 솔더링 공정을 통해 형성된 솔더 조인트(solder joint)의 접합강도는, 각 계면에서 접촉하는 면적과 계면 자체의 접합강도에 의해 크게 영향을 받게 된다.
솔더 조인트의 접합강도를 향상시키기 위해 종래의 경우, 리드프레임의 아웃터리드 표면에 주석-납(SnPb)이나, 팔라듐(Pd) 등과 같은 귀금속을 도금하여 사용하였다. 그러나, 일반적으로 사용되는 니켈-철(Ni-Fe) 합금으로 된 리드 프레임의 경우, 접착강도를 좌우하는 용융된 솔더의 젖음성(solder wettability)이 도금층 표면 상태에 따라 크게 영향을 받으며, 또한 솔더링 온도에서 아웃터리드와 솔더 간의 낮은 반응성으로 인하여 계면의 접합강도가 취약하게 되고, 이 계면을 따라 크랙이 쉽게 발생되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 인쇄회로기판과의 접착성이 향상되도록 그 구조가 개선된 집적회로용 리드프레임을 제공하는 것이다.
도 1은 본 발명에 따른 집적회로용 리드프레임의 구조를 나타내는 단면도이다.
도 2는 상기 도 1에 도시된 리드프레임의 2-2' 방향을 잘라본 단면도이다.
도 3은 상기 도 1에 도시된 리드프레임의 3-3' 방향을 잘라본 단면도이다.
도면의 주요 부분에 대한 부호 설명
10...금속 패드 20...솔더(solder)
30...리드프레임(leadframe) 30g...그루브(groove)
30h...홀(hole)
상기 과제를 달성하기 위한 본 발명에 따른 집적회로용 리드프레임은, 반도체 칩이 탑재되는 다이패드와, 패키지 안쪽에 위치하여 칩의 일부분과 연결되는 인너리드와, 패키지 바깥에 위치하여 인쇄회로기판의 일부분과 접착되는 일 표면에 형성된 적어도 하나의 그루브를 구비한 아웃터리드를 포함한다.
솔더가 접착되는 아웃터리드의 표면적을 증가시켜 아웃터리드와 솔더 간의 접합강도가 향상될 뿐만 아니라, 아웃터리드의 길이방향으로 형성된 그루브에 의해 솔더의 젖음성이 향상된다.
본 발명에 따른 집적회로용 리드프레임은 또한, 상기 아웃터리드를 관통하도록 형성되고, 상기 아웃터 리드의 길이 방향으로 배열되도록 형성된 적어도 하나의 홀을 구비한다.
따라서, 솔더가 접착될 아웃터리드의 표면적이 증가되고, 아웃터리드를 관통하도록 형성된 홀 내부가 솔더에 의해 채워질 수 있으므로, 솔더 조인트의 접합 강도가 향상된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 집적회로용 리드프레임을 상세히 설명한다.
도 1은 본 발명에 따른 집적회로용 리드프레임을 설명하기 위해 도시한 사시도로서, 솔더(20)를 통해 인쇄회로기판의 금속패드(10)와 접착된 아웃터리드(30) 부분만을 개략적으로 도시하였다. 도 2 및 도 3은 상기 도 1에 도시된 리드프레임의 2-2' 방향 및 3-3' 방향을 각각 잘라본 단면도들이다.
본 발명에 따른 집적회로용 리드프레임은, 반도체 칩이 탑재되는 다이패드(도시되지 않음)와, 패키지 안쪽에 위치하여 칩의 일부분과 연결되는 인너리드(도시되지 않음)와, 패키지 바깥에 위치하여 인쇄회로기판의 일부분과 연결되는 아웃터리드(30)를 구비하고 있다.
상기 리드프레임은, 솔더링 공정을 통해 인쇄회로기판 상에 탑재되는 표면실장형 패키지, 예컨대 에스오패키지(SOP), 씬에스오패키지(TSOP), J형 에스오패키지(SOJ) 등과 같은 패키지에 사용되는 리드프레임인 것이 바람직하다.
본 발명의 일 실시예에 따르면, 도 1 및 도 2에 도시된 바와 같이, 아웃터 리드(30)의 일 표면, 예컨대 솔더(20)와 같은 도전성 있는 접착제를 통해 인쇄회로기판(10)과 접착되는 일 표면에, 적어도 하나 이상의 그루브, 예컨대 'V'자 형의 그루브(30g)가 형성되어 있다.
상기 그루브(30g)는 아웃터리드(30)의 길이 방향으로 형성된 것이 바람직하며, 상기 아웃터리드(30)는 솔더의 접착성을 향상시키기 위해 그 표면에 주석-납(SnPb)이나, 팔라듐(Pd) 등과 같은 귀금속으로 도금된 것이 바람직하다. 이 경우, 그루브(30g) 가공 후 도금 공정이 진행되므로, 상기 그루브(30g)는 도금 공정에서 메꾸어지지 않도록 도금층 두께보다 2배이상 큰 깊이와 폭을 갖도록 형성하는 것이 바람직하다.
이와 같이 형성된 적어도 하나의 그루브(30g)는 솔더(20)가 접착되는 아웃터리드(30)의 표면적을 증가시키는 역할을 한다. 또한, 솔더링시 리플로우 온도에서 용융된 솔더는 모세관 현상에 의해 그루브(30g)를 따라 아웃터리드(30) 표면에서 용이하게 젖어들게 된다. 따라서, 용융된 솔더의 젖음성이 향상되어 아웃터리드(30)와 솔더(20)간의 접합 강도가 향상된다.
본 발명의 다른 실시예에 따르면, 상기 아웃터리드(30)를 관통하는 적어도 하나 이상의 홀(30h)이 형성되어 있으며, 이 홀(30h)들은 도시된 바와 같이, 상기 아웃터 리드(30)의 길이 방향으로 배열되도록 형성된 것이 바람직하다.
일 실시예에서와 마찬가지로, 솔더(20)와의 접착성을 향상시키기 위해 표면을 도금처리하는 경우, 상기 홀(30h) 가공 후 도금 공정이 진행되므로, 상기 홀(30h)의 직경은 도금 처리에 의해 메꾸어지지 않도록 도금층 두께보다 2배 이상 크게 형성하는 것이 바람직하며, 상기 아웃터리드(30)의 두께보다 작게 형성하는 것이 바람직하다.
이와 같이 형성된 적어도 하나의 홀(30h)은 상기 그루브(30g)와 마찬가지로 솔더(20)와 접착되는 아웃터리드(30)의 표면적을 증가시키게 되며, 리플로우 공정시 용융된 솔더는 각 홀(30h)의 아래로부터 내벽을 따라 공급되어 홀의 윗부분까지 채우게 된다. 이때, 상기 홀(30h)이 아웃터리드(30)의 윗면과 아랫면을 관통한 구조로 형성되어 있으므로. 용융된 솔더가 원할하게 흐르게되고, 공기나 기포가 홀 내부에 잔류하는 것이 방지된다.
따라서, 홀(30h)의 내벽이 솔더와 반응하여 계면을 형성하기 때문에, 아웃터리드(30)와 솔더(20) 간의 접촉계면이 증가하게 되고, 솔더(20)가 홀(30h) 내부를 채워 핀과 같이 박혀있는 상태가 되므로, 아웃터리드(30)와 솔더(20) 간의 접착강도가 향상된다.
본 발명의 또 다른 실시예에 따르면, 도 1에 도시된 바와 같이, 하나의 아웃터리드(30)에 언급된 그루브(30g)와 홀(30h)을 모두 형성함으로써 아웃터리드(30)와 솔더(20)간의 접착강도를 더욱 향상시킬 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야의 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 솔더와 아웃터리드간의 접착 강도를 향상시킬 수 있다. 즉, 집적회로용 리드프레임에 있어서, 인쇄회로기판과 접착되는 아웃터리드의 일 표면에 적어도 하나의 그루브를 형성하거나, 상기 아웃터리드를 관통하는 적어도 하나의 홀을 형성함으로써, 솔더가 접착되는 아웃터리드의 표면적을 증가시켜 아웃터리드와 솔더 간의 접합강도를 향상시킨다. 뿐만 아니라, 아웃터리드의 길이방향으로 형성된 그루브에 의해 솔더의 젖음성이 향상되고, 아웃터리드를 관통하도록 형성된 홀 내부가 솔더에 의해 채워질 수 있으므로, 솔더 조인트의 접합 강도가 향상된다.

Claims (9)

  1. 반도체 칩이 탑재되는 다이패드;
    패키지 안쪽에 위치하여 칩의 일부분과 연결되는 인너리드; 및
    패키지 바깥에 위치하여 인쇄회로기판의 일부분과 연결되는 아웃터리드를 구비하고,
    상기 아웃터리드는, 인쇄회로기판과 접착되는 일 표면에 형성되고 상기 아웃터리드의 길이방향을 형성된 적어도 하나의 그루브를 구비하는 것을 특징으로 하는 집적회로용 리드프레임.
  2. 제1항에 있어서, 상기 아웃터리드는,
    접착제와의 접착성을 향상시키기 위해 그 표면에 일정두께를 갖는 도금층을 더 구비하는 것을 특징으로 하는 집적회로용 리드프레임.
  3. 제2항에 있어서, 상기 그루브는,
    상기 도금층에 의해 메꾸어지지 않도록 도금층 두께보다 2배 이상 큰 깊이와 폭으로 형성된 것을 특징으로 하는 집적회로용 리드프레임.
  4. 제2항에 있어서, 상기 아웃터리드는,
    그 윗면과 아랫면을 관통하도록 형성되고, 상기 아웃터 리드의 길이 방향으로 배열되도록 형성된 적어도 하나의 홀을 더 구비하는 것을 특징으로 하는 집적회로용 리드프레임.
  5. 제4항에 있어서, 상기 홀은,
    상기 도금층에 의해 메꾸어지지 않도록 그 직경이 도금층 두께보다 2배 이상 크게 형성된 것을 특징으로 하는 집적회로용 리드프레임.
  6. 제1항에 있어서, 상기 리드프레임은 솔더링 공정을 통해 인쇄회로기판 상에 탑재되는 표면실장형 패키지에 사용되는 리드프레임인 것을 특징으로 하는 집적회로용 리드프레임.
  7. 반도체 칩이 탑재되는 다이패드;
    패키지 안쪽에 위치하여 칩의 일부분과 연결되는 인너리드; 및
    패키지 바깥에 위치하여 인쇄회로기판의 일부분과 연결되는 아웃터리드를 구비하고,
    상기 아웃터리드는, 그 윗면과 아랫면을 관통하도록 형성되고, 상기 아웃터 리드의 길이 방향으로 배열되도록 형성된 적어도 하나의 홀을 구비하는 것을 특징으로 하는 집적회로용 리드프레임.
  8. 제7항에 있어서, 상기 아웃터리드는,
    접착제와의 접착성을 향상시키기 위해 그 표면에 일정두께를 갖는 도금층을 더 구비하는 것을 특징으로 하는 집적회로용 리드프레임.
  9. 제8항에 있어서, 상기 홀은,
    상기 도금층에 의해 메꾸어지지 않도록 그 직경이 도금층 두께보다 2배 이상 크게 형성된 것을 특징으로 하는 집적회로용 리드프레임.
KR1019970047202A 1997-09-12 1997-09-12 집적회로용 리드프레임 KR19990025537A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970047202A KR19990025537A (ko) 1997-09-12 1997-09-12 집적회로용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970047202A KR19990025537A (ko) 1997-09-12 1997-09-12 집적회로용 리드프레임

Publications (1)

Publication Number Publication Date
KR19990025537A true KR19990025537A (ko) 1999-04-06

Family

ID=66043776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047202A KR19990025537A (ko) 1997-09-12 1997-09-12 집적회로용 리드프레임

Country Status (1)

Country Link
KR (1) KR19990025537A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947747A (ja) * 1982-09-10 1984-03-17 Hitachi Ltd 半導体装置
JPH01140647A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 面装着型半導体パッケージ
JPH05291467A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd リードフレームおよび半導体装置
KR970008540A (ko) * 1995-07-05 1997-02-24 황인길 반도체 패키지 리드프레임의 리드구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947747A (ja) * 1982-09-10 1984-03-17 Hitachi Ltd 半導体装置
JPH01140647A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 面装着型半導体パッケージ
JPH05291467A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd リードフレームおよび半導体装置
KR970008540A (ko) * 1995-07-05 1997-02-24 황인길 반도체 패키지 리드프레임의 리드구조

Similar Documents

Publication Publication Date Title
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US5757071A (en) C4 substrate contact pad which has a layer of Ni-B plating
US5866948A (en) Interposer for semiconductor device
US5478007A (en) Method for interconnection of integrated circuit chip and substrate
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
KR100336548B1 (ko) 배선 기판, 접속 전극 구조 및 그 형성 방법
JP2000286374A (ja) 半導体集積回路装置
US8399996B2 (en) Chip carrier
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR100277509B1 (ko) 전자부품탑재용기판
US6455355B1 (en) Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
US5844305A (en) Lead frame for semiconductor devices
JPH09153519A (ja) 半導体の実装構造
JPH01140647A (ja) 面装着型半導体パッケージ
KR19990025537A (ko) 집적회로용 리드프레임
JPH10189863A (ja) 実装用基板
JPH02110960A (ja) 半導体装置
JP2002359336A (ja) 半導体装置
KR100230751B1 (ko) 반도체 패키지의 제조방법
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
JPS59113652A (ja) フラツトパツケ−ジic
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JPS6193654A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application