KR100336548B1 - 배선 기판, 접속 전극 구조 및 그 형성 방법 - Google Patents

배선 기판, 접속 전극 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR100336548B1
KR100336548B1 KR1019960018680A KR19960018680A KR100336548B1 KR 100336548 B1 KR100336548 B1 KR 100336548B1 KR 1019960018680 A KR1019960018680 A KR 1019960018680A KR 19960018680 A KR19960018680 A KR 19960018680A KR 100336548 B1 KR100336548 B1 KR 100336548B1
Authority
KR
South Korea
Prior art keywords
solder
bump electrode
electrode portion
wiring conductor
wiring
Prior art date
Application number
KR1019960018680A
Other languages
English (en)
Inventor
요시후미 모리야마
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Application granted granted Critical
Publication of KR100336548B1 publication Critical patent/KR100336548B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 인쇄 배선 기판 상에 형성된 배선 도체층, 상기 배선 도체층의 외부 단부 상에 형성되고 구리의 전기도금에 의해서 형성된 범프 전극부, 상기 범프 전극부에 내부쪽으로 인접하여 형성된 패드 전극부, 상기 범프 전극부 및 패드 전극부를 덮은 Ni/Au 층, 및 상기 패드 전극부의 내측에 있는 배선 도체층의 일부 위에 형성된 땜납 레지스트를 포함하는 접속 전극 구조에 관한 것이다.

Description

배선 기판, 접속 전극 구조 및 그 형성 방법
본 발명은, 범프 전극 구조 및 그 형성 방법에 관한 것으로서, 더욱 상세하게는 땜납-접속(solder-connection)용 인쇄 배선 기판상에 형성된 범프 전극 구조, 및 그 형성 방법에 관한 것이다.
땜납-접속용 인쇄 배선 기판 상에 형성된 종래의 범프 전극의 전형적인 예는 제 1 도에 예시된 바와 같다. 즉, 일 표면에 형성된 오목부(recess)내에 다이-결합되고 접속 배선을 통해서 패턴화된 배선 도체(13A)에 접속되는 반도체 칩(15)-여기서 반도체 칩(15)과 접속 배선은 수지(14)로 봉입됨-을 갖는 글라스-에폭시 기판(16)에 있어서, 칩이 위치하지 않은 타 표면상에 전극 영역(electrode land)이 형성되고, 소정 양의 땜납이 각 전극 영역 상에 퇴적되어 땜납 범프(13)를 형성하도록 구성되어 있다(일본국 특개소 61-174752호 참조). 땜납 범프(13)를 형성하는 땜납은, 예컨대, 땜납 담금 공정(solder dip process), 땜납 페이스트 인쇄 공정(solder paste printing process), 또는 볼 그리드 어레이(ball grid array : BGA)가 대표적인, 땜납 볼 전극을 사용한 방법에 의해서 공급된다.
땜납 볼 전극을 갖는 패키지를 인쇄 배선 기판 상에 실장하는 경우, 신뢰성 있는 실장을 실현하고 원하는 정도의 접속 신뢰도를 얻기 위해서, 전극 크기가 0.6 내지 1.0mmØ 정도, 전극 피치가 1.27 내지 1.5mm 정도 필요한 것으로 여겨져 왔다.
한편, 전기 도금에 의해서 형성된 접속 범프 전극을 이용하기 위한 종래의 방법으로서, TAB(Tape Automated Bonding: 테이프 자동화 결합) 공정이 공지되어 있다. 제 2도는 이러한 제 2의 종래 예를 도시하는 단면도이다.
제 2의 종래 예에서는, 제 2도에 도시한 바와 같이, 절연막(17)상에 형성되고 그 끝에 범프 전극(18)이 형성되어 있는 필름 리드(21)가, 펄스-가열된 도구(19)에 의해 범프 전극(18)을 매개로 하여, 가열대(20)상에 위치한 반도체 장치 칩(15A)에 접속된다. 범프 전극(18)은 예컨대 구리, 니켈, 금 등을 퇴적시켜서 형성된다. 접속은 펄스-가열된 도구(19)에 의한 공융 결합(eutectic bonding)에 의해서 실현되기 때문에, 범프 전극의 높이가 20 ㎛ 정도인 경우에 만족스런 접속이 얻어질 수 있다.
그러나, 상기 언급된 바와 같은 종래의 범프 전극을 사용한 패키징에서는 다음과 같은 단점이 발생된다.
땜납 접속의 경우에, 땜납 리플로우(reflow)에 기인한 회로 단락과 같은 결함있는 접속을 피하고 접속 후 신뢰도를 보장하기 위해서, 전술한 바와 같이, 전극 피치는 적어도 1.27 내지 1.5mm 정도가 되어야 한다. 이것은 패키지의 크기를 감소시키고 외부 단자의 수를 증가시키는 데에 있어서 큰 제한요소이다.
한편, 전기 도금에 의해서 형성된 종래의 범프 전극은 충분한 전극 높이를 가질 수 없는 구조이기 때문에, 땜납 패키징에 적용될 수 없다. 또한, 이러한 범프 전극은 땜납 패키징에서 필요하지 않은, 가열 도구와 같은 도구를 불가피하게 요구한다.
따라서, 본 발명의 목적은 상기와 같은 종래기술의 결점을 극복한, 범프 전극의 구조 및 그 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 패키징할 때 발생하는 회로 단락을 방지할 수 있고, 전극의 수를 증가시키도록 전극 피치를 감소시킬 수 있고, 높은 접속 신뢰도를 가질 수 있는 범프 전극의 구조, 및 그 형성 방법을 제공하는 것이다.
본 발명의 상기 목적 및 그밖에 다른 목적들은, 인쇄 배선 기판 상에 형성된 배선 도체층; 상기 배선 도체층의 외측 단부 상에 형성되고, 땜납 접속용으로 사용되는 땜납의 리플로우 온도보다 훨씬 더 높은 고화온도 또는 연화온도를 갖는 금속으로 형성된 범프 전극부; 상기 범프 전극부를 피복하고, 땜납 습윤성(solder wettability)을 갖는 코팅 금속층; 상기 범프 전극부에 인접해서 연속적으로 형성된 패드 전극부; 및 상기 범프 전극부의 내측에서 배선 도체충의 일부분 위에 형성된 절연층을 포함하는 접속 전극 구조에 의해 달성된다.
접속 전극 구조의 실시예에서, 패드 전극부가 범프 전극부와 절연층 사이에서 배선 도체층의 일부에 의해 형성된다. 대안적으로, 패드 전극부는 범프 전극부를 완전히 둘러싸고, 배선 도체충에 연속된다. 바람직하게는, 절연층은 땜납 레지스트로 형성된다.
바람직한 실시예에서, 범프 전극부는 전기 도금된 금속층으로 형성되고, 30 ㎛ 이상, 양호하게는 100㎛ 이상의 높이를 갖는다. 또한, 더욱 바람직하게는, 범프 전극부는 전기 도금된 Cu 층으로 형성되며 코팅 금속층은 Ni/Au 전도층으로 형성된다.
본 발명의 또 다른 특징에 따라, 접속 전극 구조를 형성하는 방법으로서,
배선 기판 상에, 중앙 영역, 중앙 영역으로부터 외부로 연장되는 다수의 배선 도체, 및 적어도 하나의 전기도금 리드-아웃 도체를 갖는 패턴화된 배선 도체층을 형성하는 단계;
상기 적어도 하나의 전기도금 리드-아웃 도체를 통해서 전기 도금 전류를 공급하면서, 땜납 접속용으로 사용된 땜납의 리플로우 온도보다 훨씬 더 높은 고화온도 또는 연화온도를 갖는 금속의 전기도금에 의해 배선 도체의 각각의 외측 단부에 상당한 높이를 갖는 범프 전극부를 선택적으로 형성하는 단계;
적어도 범프 전극부를 덮도록 땜납 습윤성(solder wettability)을 갖는 코팅 금속층을 형성하는 단계; 및
패턴화된 배선 도체층의 중앙 영역을 선택적으로 제거하고, 배선기판의 중앙영역 내에 오목부(recess)를 형성하는 단계를 포함하여,
배선 도체들이 상호간 및 상기 적어도 하나의 전기도금 리드-아웃 도체로부터 분리되고, 자신의 외측 단부 상에 형성된 범프 전극부를 갖도록 하는, 접속 전극 구조 형성 방법이 제공된다.
본 발명에 따른 상기 전극 구조는, 범프 전극이 범프 전극부 및 그 범프 전극부에 인접한 패드 전극부로 구성되고, 또한 상기 범프 전극이 패드 전극부에 비해 훨씬 높은 높이를 가지며, 땜납 접속용으로 사용된 땜납의 리플로우 온도보다 훨씬 높은 고화 또는 연화 온도를 갖는 금속으로 형성되는 것을 특징으로 한다. 인쇄된 땜납 페이스트를 리플로우시켜 땜납-접속하는 공정에서, 부품 탑재용 전극으로부터 압출된(pressed out) 땜납 페이스트는 범프 전극의 측면을 따라서 패드 전극부로 올라가기 때문에, 리플로우된 땜납에 기인한 회로 단락과 같은 불편함을 피할 수 있다. 따라서, 전극 피치를 감소시키는 것도 가능하다. 예컨대, 0.8mm 또는 0.65mm와 같이 1mm 이하의 좁은 전극 피치를 갖는 패키징을 실현할 수 있다. 이것은 전극의 수를 증가시키는 데에 매우 효과적이다.
또한, 본 발명에 따르면, 부품 탑재용 전극으로부터 압출된 땜납 페이스트가 범프 전극의 측면을 따라서 패드 전극부로 올라가기 때문에, 뻠납 접속의 완료 후, 범프 전극부가 고화된 땜납 내에서 고정된 상태의 땜납 접속이 실현된다. 따라서,땜납 접속의 강도가 상승하고, 접속 신뢰도가 현저하게 증가한다. 특히, 범프 전극 구조가, 범프 전극부의 높이보다 훨씬 얇은 두께를 갖는 패드 전극부에 의해 둘러싸인 범프 전극부로 구성된 경우에, 부품 탑재용 전극으로부터 유출되는 땜납 페이스트의 양을 감소시킬 수 있으므로, 리플로우된 땜납에 기인한 회로 단락의 가능성이 최소화되고, 따라서, 접속 신뢰도가 크게 향상될 수 있다.
본 발명에 따르면, 패드 전극부에 인접하거나 패드 전극부에 의해 둘러싸인 범프 전극부는, 전기도금에 의해 두꺼운 금속층을 선택적으로 형성함으로써 형성될 수 있다. 따라서, 땜납 접속용으로 사용되는 땜납의 리플로우 온도보다 훨씬 더 높은 고화 또는 연화 온도를 갖는 금속의 범프 전극부를 용이하게 형성할 수 있다. 또한, 범프의 높이 변화를 최소화시킬 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 첨부된 도면을 참고로 한 본 발명의 양호한 실시예에 대한 다음의 설명으로부터 더욱 명백해질 것이다.
양호한 실시예의 설명
(제 1 실시예)
본 발명에 따른 범프 구조의 제 1 실시예를 제 3A도, 제 3B도, 제 4도 및 제 5도를 참고하여 설명한다.
제 3A도 및 제 4도에 도시한 바와 같이, 인쇄 배선 기판(1)상에, 사각 중앙영역(22)으로부터 방사형으로 외측 방향으로 확장되도록 다수의 패턴화된 배선 도체(2)가 형성된다. 또한, 한 쌍의 전기도금 리드-아웃 도체(8)가 사각 중앙 영역(22)으로부터 외측으로 연장된다. 각 배선 도체(2)의 외측 끝에 범프전극부(3)를 형성하고, 범프 전극부(3)의 내측에 위치한 배선 도체(2)의 일부에 패드 전극부(4)를 형성한다. 또한, 범프 전극부(3)로부터 안쪽으로 소정 거리만큼 간격을 둔 배선 도체(2)의 위치에 땜납 레지스터(5)를 형성하여, 땜납 레지스트(5)의 외측에 범프 전극부(3) 및 패드 전극부(4)를 위치시킨다. 이 땜납 레지스트(5)는 낮은 땜납 습윤성(solder wettability)을 갖는다.
배선 도체(2) 및 전기도금 리드-아웃 도체(8)는 인쇄 배선 기판(1)상에 접착된 금속 시트를 예컨대 에칭 등에 의해 패턴화함으로써 형성될 수 있다. 각 범프 전극부(3)는 각 배선 도체(2)를 그 외측 끝을 제외하고 건식 막 레지스트(dry film resist)와 같은 두꺼운 전기 도금 레지스트로 피복한 후, 전기도금 리드-아웃 도체(8)를 전기 도금 전류의 공급 경로로 사용하여 구리 전기도금을 수행하여 형성될 수 있다. 예컨대, 범프 전극부(3)는 30㎛ 이상의 높이를 갖도록 형성된다. 더 양호하게는, 만족스럽고도 안정한 땜납 접속이 전류 땜납 리플로우 기술(current solder reflow technology)에 의해 쉽게 얻어질 수 있으므로, 범프 전극부(3)는 100㎛ 이상의 높이를 갖도록 형성된다.
제 3A도 및 제 4도에 도시된 기판 분리선(6)을 따라 인쇄 배선 기판(1)을 절단함으로써, 제 3B도 및 제 5도에 도시된 바와 같이 개구(7)를 형성하여 배선 도체(2)를 서로 분리시키고, 전기도금 리드-아웃 도체(8)와도 분리시킨다. 제 1도에 도시된 칩(15)과 유사한 반도체 칩(도시되지 않음)을 개구(7)내에 위치시키고, 상기 칩의 외부 전극(도시되지 않음)을 배선 도체(2)의 내측 단부에 배선-결합한다.
인쇄 배선 기판(1)내에 개구(7)를 형성하기 위해, 금속 다이(die)를 사용하는 것이 일반적이지만, 라우터(router)를 사용하는 것도 가능하다. 대안적으로, 인쇄 배선 기판(1)을 카운터 보링(counter-boring)하여 각각의 패턴화된 배선 도체 및 인쇄 배선 기판의 중앙부를 제거하여, 인쇄 배선 기판내에 개구(7)에 대응하는 오목부(recess)를 형성할 수도 있다.
제 6도는 본 발명에 따른 범프 전극 구조의 제 1 실시예에서 범프 전극부의 확대된 단면도를 도시한다. 제 6도에 도시된 바와 같이, 땜납 레지스트(5)를 제외한 배선 도체(2)의 표면 및 범프 전극부(3)의 표면을 Ni/Au 도전층(9)으로 코팅시키는데, 이는 배선 도체(2) 및 범프 전극부(3)의 산화를 방지하고, 양호하고 안정한 땜납-습윤성을 제공한다.
조립시에는, 본 발명의 제 1 실시예에 따른 범프 전극 구조가 패키징된 상태를 확대한 단면도인 제 7도에 도시한 바와 같이, 부품 탑재용 기판(11)상에 형성된 부품 탑재용 전극(12)상에 땜납 페이스트를 도포하고, 각각의 범프 전극(3)이 대응하는 부품 탑재용 전극(12)상에 도포된 땜납 페이스트와 접촉되도록 부품 탑재용 기판(11)상에 인쇄 배선 기판(1)을 위치시킨다. 그 다음에, 땜납 리플로우를 수행함으로써, 각 범프 전극(3)을 땜납(10)에 의해 대응하는 부품 탑재용 전극(12)에 결합 접속시킨다.
제 7도에 예시된 바와 같이, 범프 전극부가 부품 탑재용 전극(12)에 도포된 땜납인, 땜납(10)에 의해서 접속될 때, 범프 전극부(3)와 부품 탑재용 전극(12) 사이의 경계로부터 압출된 과다 부분은 범프 전극부(3)의 측면을 따라 패드전극부(4)로 올라가지만, 땜납 레지스트(5)에 의해 차단된다. 그 결과, 땜납(10)이 고화된 후, 범프 전극부(3)는 그 고화된 땜납(10)내에 고정된다. 즉, 증가된 접속 강도를 얻을 수 있다.
SMT(표면 실장 기술) 부품을 실장하기 위한 통상의 실시에서, 인쇄 땜납 페이스트의 두께는 100㎛ 내지 250㎛ 정도이다. 그러므로, 부품 탑재용 전극(12)상에 도포된 땜납 페이스트의 두께가 예컨대 150㎛이고, 범프 전극부(3)의 높이가 200㎛라고 가정하면, 전극 피치가 0.65mm가 되도록 설계하더라도, 패드 전극부(4) 및 범프 전극부(3)의 폭이 약 300㎛이면, 회로 단락이 일어나지 않는 우수한 접속을 실현할 수 있다.
(제 2 실시예)
제 2 실시예의 부분 확대된 평면도, 부분 확대된 단면도, 및 패키징된 상태의 제 2 실시예의 부분 확대된 단면도를 각각 나타내는 제 8 도, 9 도 및 10 도를 참조하여, 본 발명에 따른 범프 전극 구조의 제 2실시예를 설명한다.
제 2 실시예에서는, 인쇄 배선 기판(1A)상에 배선 도체(2A)를 형성하고, 각 배선 도체(2A)의 외측 끝부분에 원형 패드 전극부(4A)를 형성한다. 원형 패드 전극부(4A)의 중앙부 위에 범프 전극부(3A)를 형성시켜, 범프 전극부(3A)가 패드 전극부(4A)에 의해서 완전히 둘러싸이도록 한다.
낮은 땜납 습윤성을 갖는 땜납 레지스트(5A)를 패드 전극부(4A)로부터 안쪽으로 이격된 위치의 배선 도체(2A)상에 형성시켜서, 땜납 레지스트(5A)의 외측부에 범프 전극부(3A) 및 패드 전극부(4A)를 위치시킨다, 땜납 레지스트(5A)를 제외한배선 도체(2A)와 범프 전극부(3A)의 표면을 Ni/Au 도전층(9A)으로 코팅하여 이들 배선 도체(2A) 및 범프 전극부(3A)의 산화를 방지함으로써, 양호하고 안정한 땜납 습윤성을 얻는다.
제 2 실시예에서는, 범프 전극부(3A)를 패드 전극부(4A)로 완전히 둘러싸기 때문에 전극 피치를 감소시키기 어렵지만, 범프 전극부(3A)의 전체 둘레로부터 땜납이 올라가기 때문에, 제 10도에 도시된 바와 같이, 부품 탑재용 기판(11A)상에 형성된 부품 탑재용 전극(12A)과 범프 전극부(3A) 사이에 어느 정도의 위치 편차가 발생하여도, 고화된 땜납(10A)내에 범프 전극부(3A)를 고정시킬 수 있다. 즉, 제 1 실시예와 유사하게, 증가된 접속 강도를 얻을 수 있다.
상기 언급된 실시예에서, 범프 전극부 및 패드 전극부는, 원, 타원, 정사각형 및 직사각형을 포함하는 임의의 형상일 수 있다. 그러나, 이들 전극들이 원형 또는 원에 가까운 형상일 경우, 이 전극들은 인쇄 배선 기판 상에 그리드(grid)의 형태로 쉽게 위치할 수 있다.
제 11 도는 땜납 페이스트가 인쇄된 부품 탑재용 기판 상에 범프 전극부를 갖는 기판을 장착할 때, 패드 전극부가 범프 전극부를 둘러싸는 경우의 땜납 접속을 도시하는 부분 확대 단면도이다. 제 12 도는 범프 전극부가 패드 전극부로 둘러싸이지 않은 경우의 땜납 접속을 도시하는 부분 확대 단면도이다.
제 11 도에 도시된 바와 같이, 각 전극이 패드 전극부(4A)에 의해서 둘러싸인 범프 전극부(3A)로 구성되면, 제 12 도에 예시한 바와 같이 범프 전극부(3B)가 패드 전극부에 의해서 둘러싸이지 않아서, 비교적 많은 양의 땜납(10B)이 부품 탑재용 전극(12B)의 윤곽선 "C2" 밖으로 유출되는 경우에 비해, 부품 탑재용 전극(12A)의 윤곽선(C1) 밖으로 유출되는 땜납(10A)의 양이 크게 감소될 수 있다. 따라서, 리플로우 시에 회로 단락의 발생을 현저하게 감소시킬 수 있다.
또한, 전극 피치를 감소시킬 수 있으며, 패키지의 전극의 수를 용이하게 증가시킬 수 있다.
상기 언급된 실시예에서, 범프 전극부(3 및 3A)는 구리(Cu)를 전기 도금하여 형성되지만, 니켈이나 합금과 같이, 땜납 접속에 사용된 땜납의 리플로우 온도보다 훨씬 높은 고화 또는 연화온도를 갖는 다른 금속들로 형성될 수 있다.
상기한 바와 같이, 본 발명에 따른 전극 구조는, 범프 전극이 범프 전극부 및 이 범프 전극부에 인접한 패드 전극부로 구성되고, 범프 전극부가 패드 전극부에 비해서 충분한 높이를 갖고, 또한 땜납 접속에 사용된 땜납의 리플로우 온도보다 훨씬 높은 고화 또는 연화온도를 갖는 금속으로 형성되는 것을 특징으로 한다. 이러한 구성에 의하여, 부품 탑재용 전극으로부터 압출된 땜납 페이스트가 범프 전극의 측면을 따라 패드 전극부로 올라감으로, 인쇄된 땜납 페이스트의 리플로우에 의한 땜납-접속 공정 중, 리플로우된 땜납에 기인한 회로 단락과 같은 불편함을 피할 수 있다. 따라서, 전극 피치를 감소시킬 수 있다. 예컨대, 1mm이하(예를 들어, 0.8mm 또는 0.65mm 이하)의 좁은 전극 피치를 갖는 패키징을 실현할 수 있다. 이것은 전극 수를 효과적으로 증가시킬 수 있다.
또한, 본 발명에 따르면, 부품 탑재용 전극으로부터 압출된 땜납 페이스트가범프 전극의 측면을 따라서 패드 전극부로 올라가기 때문에, 범프 전극부가 고화된 땜납에 고정되는 상태로 땜납 접속이 실현된다. 따라서, 땜납 접속의 강도가 증가되고, 접속 신뢰도는 현저히 향상된다. 특히, 범프 전극 구조가 범프 전극부 및 이 범프 전극부를 둘러싸고, 범프 전극부의 높이 보다 훨씬 얇은 두께를 갖는 패드 전극부로 구성되면, 부품 탑재용 전극의 윤곽선 밖으로 유출된 땜납 페이스트의 양이 감소되므로, 리플로우된 땜납으로 인한 회로 단락의 가능성이 최소화되어, 접속 신뢰도가 크게 향상될 수 있다.
본 발명에 따라, 패드 전극부에 인접하거나 패드 전극부로 둘러싸인 범프 전극부가 전기도금에 의해서 두꺼운 금속층을 선택적으로 형성함으로써 형성될 수 있다. 따라서, 땜납 접속용으로 사용된 땜납의 리플로우 온도보다 훨씬 높은 고화 또는 연화 온도를 갖는 금속으로 이루어진 범프 전극부가 용이하게 형성될 수 있다. 또한, 범프의 높이 변화를 최소화시킬 수 있다.
지금까지 본 발명을 특정 실시예를 참고하여 도시하고 설명했다. 그러나, 본 발명은 여기에 기재된 구조의 설명에만 한정되는 것이 아니며, 첨부된 청구범위 내에서 변경 및 수정이 가능하다.
제 1도는 땜납 접속용 인쇄 배선 기판 상에 형성된 종래의 범프 전극의 제 1 예를 도시하는 개략적 단면도.
제 2도는 전기 도금에 의해 형성된 종래의 범프 전극의 제 2예를 도시하는 개략적 단면도.
제 3A도 및 제 3B도는 본 발명에 따른 범프 전극 구조의 제 1 실시예를 형성하는 공정을 도시하는 개략적 단면도.
제 4도는 제 3A도에 나타낸 상태의 전극 구조의 평면도.
제 5도는 제 3B도에 나타낸 상태의 전극 구조의 평면도.
제 6도는 본 발명에 따른 범프 전극 구조의 제 1 실시예에서의 범프 전극부의 확대된 단면도.
제 7도는 본 발명에 따른 범프 전극 구조의 제 1 실시예에서의 패키지된 상태의 범프 전극부의 확대된 단면도.
제 8도는 본 발명에 따른 범프 전극 구조의 제 2 실시예의 부분 확대된 평면도.
제 9도는 본 발명에 따른 범프 전극 구조의 제 2 실시예의 부분 확대된 단면도.
제 10도는 패키징된 상태에서의 본 발명에 따른 범프 전극 구조의 제 2실시예의 확대된 부분 단면도.
제 11도는 본 발명에 따라 범프 전극부가 패드 전극분에 의해 둘러싸일 경우의 땜납 접속을 도시하는 부분 확대된 단면도.
제 12도는 범프 전극부가 패드 전극부에 의해 둘러싸이지 않은 경우의 땜납 접속을 도시하는 확대된 부분 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 인쇄 배선 기판 2 : 배선 도체
3 : 범프 전극 4 : 패드 전극
5 : 땜납 레지스트 6 : 기판 분리선
7 : 개구 8 : 전기 도금 리드-아웃 도체
9 : Ni/Au 10 : 땜납

Claims (7)

  1. 부품 탑재용 전극과 이 부품 탑재용 전극 상에 형성되는 땜납을 구비하는 부품 탑재용 기판에 상기 땜납을 통하여 접속되는 배선 기판에 있어서,
    상기 배선 기판상의 제 1 영역에 형성된 배선 도체와, 상기 제 1 영역에 이어지는 제 2 영역에 상기 배선 도체보다 높게 형성된 범프 전극과, 상기 제 2 영역으로부터 소정의 거리만큼 떨어진 상기 배선 도체 상의 위치에 형성된 땜납 레지스트를 구비하는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 범프 전극과 상기 배선 도체가 동일한 도전체로 구성되는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 범프 전극 보다 땜납 습윤성이 높은 도전체가 상기 범프 전극 상에 형성되어 있는 것을 특징으로 하는 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 범프 전극은 상기 배선 기판에 인접한 부분이 상기 배선 기판으로부터 먼 부분보다도 두꺼우며, 철면(凸面) 형상으로 형성되어 있는 것을 특징으로 하는배선 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 배선 도체에서 연속하여 형성되며, 상기 범프 전극의 주위를 둘러싸도록 형성된 패드 전극을 더 구비하는 것을 특징으로 하는 배선 기판.
  6. 땜납의 작용에 의해, 땜납 페이스트가 도포된 부품 탑재용 전극들을 갖는 부품 탑재용 기판에 접속되는 배선 기판 상에 접속 전극 구조를 형성하는 방법에 있어서,
    상기 배선 기판 상에, 중앙 영역과, 상기 중앙 영역으로부터 외부로 연장되는, 다수의 배선 도체 및 적어도 하나의 전기도금 리드-아웃 도체를 갖는 패턴화된 배선 도체층을 형성하는 단계;
    상기 적어도 하나의 전기도금 리드-아웃 도체를 통해서 전기 도금 전류를 공급하면서, 땜납 접속용으로 사용된 땜납의 리플로우(reflow) 온도보다 높은 고화 또는 연화 온도를 갖는 금속을 전기 도금함으로써, 상기 배선 도체의 각각의 외측 단부 상에 범프 전극부를 선택적으로 형성하는 단계;
    상기 범프 전극부가 낮은 땜납 습윤성을 갖는 땜납 레지스트의 외측에 위치되도록, 상기 범프 전극부로부터 소정의 거리만큼 안쪽으로 떨어져 있는 각 배선 도체상의 위치에 상기 땜납 레지스트를 형성하는 단계;
    땜납 습윤성을 갖는 코팅 금속층으로 적어도 상기 범프 전극부를 피복하는단계 ; 및
    상기 패턴화된 배선 도체층의 중앙 영역을 제거하고, 배선 기판의 중앙 영역내에 오목부(recess)를 형성하는 단계를 포함하여,
    상기 배선 도체는 상호간 및 상기 적어도 하나의 전기도금 리드-아웃 도체로부터 분리되고, 그 외측 단부 상에 상기 범프 전극부를 구비하는, 접속 전극 구조 형성 방법.
  7. 접속 전극 구조에 있어서,
    땜납의 작용에 의해, 땜납 페이스트가 도포된 부품 탑재용 전극들을 갖는 부품 탑재용 기판에 접속되는 인쇄 배선 기판 상에 형성된 배선 도체층;
    상기 배선 도체층의 외측 단부에 소망 높이로 형성되는 범프 전극부-여기서 범프 전극부는 자신과 다른 전극을 접속하는 데에 사용된 땜납의 리플로우 온도보다 높은 고화 또는 연화 온도를 갖는 금속으로 형성됨-;
    상기 범프 전극부를 피복하는, 땜납 습윤성을 갖는 코팅 금속층;
    상기 범프 전극부에 인접하여 연속적으로 형성된 패드 전극부-여기서, 패드 전극부는 상기 배선 도체충의 일부에 의해 상기 배선 도체층과 일체로 형성되고, 땜납 습윤성을 가지며, 노출된 상태임-; 및
    상기 범프 전극부로부터 내측으로 소정 거리만큼 떨어져, 상기 배선 도체층의 일부상에 형성된 절연층-여기서 절연층과 상기 범프 전극부 사이에는 상기 패드 전극부의 적어도 일부가 노출된 상태로 위치함-을 포함하여,
    상기 땜납의 리플로우에 의해 땜납으로 상기 범프 전극부가 상기 다른 전극에 결합 접속될 때, 상기 범프 전극부와 상기 다른 전극 사이의 경계로부터 압출된 상기 땜납의 과다 부분이, 상기 땜납 습윤성의 작용에 의해 상기 범프 전극부의 측면을 따라 상기 패드 전극부으로 올라가지만 상기 절연층에 의해 차단되는, 접속 전극 구조.
KR1019960018680A 1995-05-26 1996-05-27 배선 기판, 접속 전극 구조 및 그 형성 방법 KR100336548B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-152298 1995-05-26
JP7152298A JP3060896B2 (ja) 1995-05-26 1995-05-26 バンプ電極の構造

Publications (1)

Publication Number Publication Date
KR100336548B1 true KR100336548B1 (ko) 2002-10-25

Family

ID=15537475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018680A KR100336548B1 (ko) 1995-05-26 1996-05-27 배선 기판, 접속 전극 구조 및 그 형성 방법

Country Status (3)

Country Link
US (1) US6143991A (ko)
JP (1) JP3060896B2 (ko)
KR (1) KR100336548B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183467A (ja) * 1998-12-14 2000-06-30 Oki Electric Ind Co Ltd 半田付着防止機構
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US6400016B2 (en) * 2000-01-14 2002-06-04 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
US6437448B1 (en) * 2000-01-14 2002-08-20 I-Ming Chen Semiconductor device adapted for mounting on a substrate
US6348142B1 (en) * 2000-08-07 2002-02-19 Advanced Micro Devices, Inc. Electroplating multi-trace circuit board substrates using single tie bar
TW494548B (en) 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
KR100362145B1 (ko) * 2001-03-21 2002-11-22 주식회사 아이에스시테크놀러지 도체 접촉부 표면구조 및 표면처리 방법
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
KR100442609B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 플립칩 본딩구조 및 본딩방법
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
DE10351720B4 (de) * 2003-10-31 2005-09-29 Siemens Ag Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystemen und Verfahren zum Herstellen desselben
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
JP2008117805A (ja) * 2006-10-31 2008-05-22 Toshiba Corp プリント配線板、プリント配線板の電極形成方法およびハードディスク装置
JP4306795B2 (ja) * 2007-05-18 2009-08-05 凸版印刷株式会社 配線基板、半導体パッケージ、電子機器及び配線基板の製造方法
GB2453765A (en) * 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
TW201023314A (en) * 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
WO2012056661A1 (ja) 2010-10-25 2012-05-03 パナソニック株式会社 電子部品の接合形態
US9609752B1 (en) * 2013-03-15 2017-03-28 Lockheed Martin Corporation Interconnect structure configured to control solder flow and method of manufacturing of same
KR101944997B1 (ko) * 2017-01-06 2019-02-01 조인셋 주식회사 금속패드 인터페이스
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268385A (ja) * 1990-03-17 1991-11-29 Fujitsu Ltd はんだバンプとその製造方法
JPH05235102A (ja) * 1992-02-26 1993-09-10 Toshiba Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
JPS6053093A (ja) * 1983-09-02 1985-03-26 株式会社日立製作所 ピングリッドアレイ型半導体パッケージ
JPS61174752A (ja) * 1985-01-30 1986-08-06 Seiko Epson Corp 半導体装置
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
JPH0236476U (ko) * 1988-08-31 1990-03-09
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
US5245750A (en) * 1992-02-28 1993-09-21 Hughes Aircraft Company Method of connecting a spaced ic chip to a conductor and the article thereby obtained
US5345365A (en) * 1992-05-05 1994-09-06 Massachusetts Institute Of Technology Interconnection system for high performance electronic hybrids
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06168982A (ja) * 1992-11-30 1994-06-14 Toshiba Corp フリップチップ実装構造
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US5432679A (en) * 1994-05-31 1995-07-11 The Whitaker Corporation Pressure equalizer for an integrated circuit chip interconnected to circuitry on a thin film membrane
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268385A (ja) * 1990-03-17 1991-11-29 Fujitsu Ltd はんだバンプとその製造方法
JPH05235102A (ja) * 1992-02-26 1993-09-10 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US6143991A (en) 2000-11-07
JPH08321671A (ja) 1996-12-03
JP3060896B2 (ja) 2000-07-10

Similar Documents

Publication Publication Date Title
KR100336548B1 (ko) 배선 기판, 접속 전극 구조 및 그 형성 방법
US5547740A (en) Solderable contacts for flip chip integrated circuit devices
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
KR100326347B1 (ko) Ni-b도금층을가진c4기판접점패드
US9305889B2 (en) Leadless integrated circuit package having standoff contacts and die attach pad
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
KR100346630B1 (ko) 리드프레임과그제조방법
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
US6905925B2 (en) Method of forming a low inductance high capacitance capacitor
JP3679199B2 (ja) 半導体パッケージ装置
US6700204B2 (en) Substrate for accommodating passive component
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US20070096271A1 (en) Substrate frame
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
US20200273720A1 (en) Laser ablation surface treatment for microelectronic assembly
KR100348126B1 (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
US6531664B1 (en) Surface mount devices with solder
JP4161463B2 (ja) チップキャリアの製造方法
JP3889311B2 (ja) プリント配線板
JPH0547836A (ja) 半導体装置の実装構造
JPH06112395A (ja) 混成集積回路装置
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR100196286B1 (ko) 반도체 금속 범프의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001121

Effective date: 20011227

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee