JP2000183467A - 半田付着防止機構 - Google Patents
半田付着防止機構Info
- Publication number
- JP2000183467A JP2000183467A JP10354757A JP35475798A JP2000183467A JP 2000183467 A JP2000183467 A JP 2000183467A JP 10354757 A JP10354757 A JP 10354757A JP 35475798 A JP35475798 A JP 35475798A JP 2000183467 A JP2000183467 A JP 2000183467A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- terminal
- substrate
- pad
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/046—Surface mounting
- H05K13/0465—Surface mounting by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 半田リフローによって部品が搭載される基板
において、外部接続用の端子に半田が付着することを防
止する。 【解決手段】 基板１に露出して形成された外部接続用
の端子２とパッド３との間は、半田レジスト膜４で覆わ
れている。半田レジスト膜４の上に、凸状の例えば樹脂
の壁５が１列形成されている。基板１に半田リフローで
部品を搭載するときに発生した溶融半田が端子２に向か
って移動しても、壁５がその移動を止めるので、端子２
に半田が付着しない。
において、外部接続用の端子に半田が付着することを防
止する。 【解決手段】 基板１に露出して形成された外部接続用
の端子２とパッド３との間は、半田レジスト膜４で覆わ
れている。半田レジスト膜４の上に、凸状の例えば樹脂
の壁５が１列形成されている。基板１に半田リフローで
部品を搭載するときに発生した溶融半田が端子２に向か
って移動しても、壁５がその移動を止めるので、端子２
に半田が付着しない。
Description
【０００１】
【発明の属する技術分野】本発明は、外部接続用のフラ
ッシュ金を含む金めっき端子を持つと共に、部品搭載用
のパッドとを持ち、部品が表面実装されるモジュール基
板等において、該端子に部品実装時の半田の付着を防止
する半田付着防止機構に関するものである。
ッシュ金を含む金めっき端子を持つと共に、部品搭載用
のパッドとを持ち、部品が表面実装されるモジュール基
板等において、該端子に部品実装時の半田の付着を防止
する半田付着防止機構に関するものである。
【０００２】
【従来の技術】表面実装技術により部品を実装するモジ
ュール基板等では、金めっき等が施された外部接続用の
端子と、部品が半田のリフローで接続される部品搭載用
のパッドを備えている。ところが、その端子に半田が付
着する不良が発生することがある。この半田付着不良
は、半田のリフローを行う際に、溶融した半田が球状の
半田ボールとなり、部品搭載用のパッドと外部接続用の
端子との間に設けられた半田レジスト膜上を移動するこ
とで発生する。そこで、従来では、次の（１）または
（２）のような対策を講じて、半田の端子への付着を防
止していた。 （１） 半田ボールの発生を防ぐために、リフローの温
度条件を変更したり、工程条件の変更を行う。 （２） 半田ボールが端子に付着するのを防ぐために、
リフローを行う前に、端子部にカプトンテープ等を貼
る。
ュール基板等では、金めっき等が施された外部接続用の
端子と、部品が半田のリフローで接続される部品搭載用
のパッドを備えている。ところが、その端子に半田が付
着する不良が発生することがある。この半田付着不良
は、半田のリフローを行う際に、溶融した半田が球状の
半田ボールとなり、部品搭載用のパッドと外部接続用の
端子との間に設けられた半田レジスト膜上を移動するこ
とで発生する。そこで、従来では、次の（１）または
（２）のような対策を講じて、半田の端子への付着を防
止していた。 （１） 半田ボールの発生を防ぐために、リフローの温
度条件を変更したり、工程条件の変更を行う。 （２） 半田ボールが端子に付着するのを防ぐために、
リフローを行う前に、端子部にカプトンテープ等を貼
る。
【０００３】
【発明が解決しようとする課題】しかしながら、外部接
触用の端子への半田付着防止を目指した従来の（１）及
び（２）の対策では、次のような課題があった。例え
ば、前記（１）の対策では、半田ボールの発生頻度が減
少するが、それにも限界があり、外部接続用端子の半田
付着を完全になくすことができなかった。一方、（２）
の対策では、テープの貼り付けや取り外しを行うので、
時間と費用が余分に掛かるばかりではなく、端子部分に
テープの接着剤等が残ることもあり、外部との接続に障
害が発生することがあった。
触用の端子への半田付着防止を目指した従来の（１）及
び（２）の対策では、次のような課題があった。例え
ば、前記（１）の対策では、半田ボールの発生頻度が減
少するが、それにも限界があり、外部接続用端子の半田
付着を完全になくすことができなかった。一方、（２）
の対策では、テープの貼り付けや取り外しを行うので、
時間と費用が余分に掛かるばかりではなく、端子部分に
テープの接着剤等が残ることもあり、外部との接続に障
害が発生することがあった。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、外部接続用の端子と
半田のリフローで部品が接続されるパッドとが露出して
形成されると共に、これらの端子及びパッドの間には半
田の付着を防止する半田レジスト膜が配置された基板に
設けられ、端子に半田のリフローで発生した溶融半田の
付着を防止する半田付着防止機構において、端子及びパ
ッド間の半田レジスト膜上に形成された凸状の壁を設け
ている。このような構成を採用したことにより、部品を
実装する際の半田のリフローで溶融した半田が半田ボー
ルとなって移動しても、その半田ボールの移動が凸状の
壁によって停止する。
に、本発明のうちの第１の発明は、外部接続用の端子と
半田のリフローで部品が接続されるパッドとが露出して
形成されると共に、これらの端子及びパッドの間には半
田の付着を防止する半田レジスト膜が配置された基板に
設けられ、端子に半田のリフローで発生した溶融半田の
付着を防止する半田付着防止機構において、端子及びパ
ッド間の半田レジスト膜上に形成された凸状の壁を設け
ている。このような構成を採用したことにより、部品を
実装する際の半田のリフローで溶融した半田が半田ボー
ルとなって移動しても、その半田ボールの移動が凸状の
壁によって停止する。
【０００５】第２の発明では、半田付着防止機構におい
て、端子及びパッド間に第１の発明の壁を複数形成して
いる。このような構成を採用したことにより、端子とパ
ッドとの間に、第１の発明における壁が複数存在するこ
とになり、例えば最初の壁で停止しなかった半田ボール
が次の壁で停止する。第３の発明では、第１または第２
の発明における壁は、半田を付着する金属で構成してい
る。このような構成を採用したことにより、壁は半田ボ
ールの移動を停止するばかりでなく、端子の所に到達す
る前にその半田を付着することになる。
て、端子及びパッド間に第１の発明の壁を複数形成して
いる。このような構成を採用したことにより、端子とパ
ッドとの間に、第１の発明における壁が複数存在するこ
とになり、例えば最初の壁で停止しなかった半田ボール
が次の壁で停止する。第３の発明では、第１または第２
の発明における壁は、半田を付着する金属で構成してい
る。このような構成を採用したことにより、壁は半田ボ
ールの移動を停止するばかりでなく、端子の所に到達す
る前にその半田を付着することになる。
【０００６】第４の発明では、外部接続用の端子と部品
が半田のリフローで接続されるパッドとが露出して形成
されると共に、これらの端子及びパッドの間には半田の
付着を防止する半田レジスト膜が配置された基板に設け
られ、端子にリフローで発生した半田の付着を防止する
半田付着防止機構において、次のようなレジストなし領
域を設けている。前記レジストなし領域は、端子とパッ
ドとの間の基板の一部に設定され、上部には半田レジス
ト膜がなく、端子側の基板の上部の半田レジスト膜及び
パッド側の半田レジスト膜と相俟って溝を構成するもの
である。このような構成を採用したことにより、リフロ
ーで発生した半田ボールは、レジストなし領域の溝に吸
収される。
が半田のリフローで接続されるパッドとが露出して形成
されると共に、これらの端子及びパッドの間には半田の
付着を防止する半田レジスト膜が配置された基板に設け
られ、端子にリフローで発生した半田の付着を防止する
半田付着防止機構において、次のようなレジストなし領
域を設けている。前記レジストなし領域は、端子とパッ
ドとの間の基板の一部に設定され、上部には半田レジス
ト膜がなく、端子側の基板の上部の半田レジスト膜及び
パッド側の半田レジスト膜と相俟って溝を構成するもの
である。このような構成を採用したことにより、リフロ
ーで発生した半田ボールは、レジストなし領域の溝に吸
収される。
【０００７】第５の発明では、第４の発明におけるレジ
ストなし領域を、端子及びパッド間の基板に複数設定し
ている。このような構成を採用したことにより、例え
ば、最初のレジストなし領域の溝に吸収されなかった半
田が、次のレジストなし領域の溝に吸収される。第６の
発明では、第４または第５の発明の発明において、レジ
ストなし領域には、端子及びパッド間を繋ぐ信号ライン
とは接続されず、基板に配置された電源ライン或いはグ
ランドラインのみに接続されて半田を付着する金属の配
線パターン、またはそれら信号ライン、電源ライン及び
グランドラインに接続されない該金属の配線パターンを
配置している。このような構成を採用したことにより、
リフローで発生した半田ボールが、端子の位置に移動す
る前に、レジストなし領域の金属に付着する。
ストなし領域を、端子及びパッド間の基板に複数設定し
ている。このような構成を採用したことにより、例え
ば、最初のレジストなし領域の溝に吸収されなかった半
田が、次のレジストなし領域の溝に吸収される。第６の
発明では、第４または第５の発明の発明において、レジ
ストなし領域には、端子及びパッド間を繋ぐ信号ライン
とは接続されず、基板に配置された電源ライン或いはグ
ランドラインのみに接続されて半田を付着する金属の配
線パターン、またはそれら信号ライン、電源ライン及び
グランドラインに接続されない該金属の配線パターンを
配置している。このような構成を採用したことにより、
リフローで発生した半田ボールが、端子の位置に移動す
る前に、レジストなし領域の金属に付着する。
【０００８】
【発明の実施の形態】第１の実施形態 図１（ａ），（ｂ）は、本発明の第１の実施形態を示す
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＡ部の
拡大断面図である。この基板１には、外部接続用の複数
の端子２と半導体部品等を接続するための複数の部品パ
ッド３とが上部に露出して形成され、他の領域が例えば
樹脂で構成された約２０μｍの半田レジスト膜４で覆わ
れ、半田が付着しないように保護されている。複数の端
子２と複数のパッド３の間の半田レジスト膜４の上に
は、凸上の壁５が、該複数の端子２に沿って形成されて
いる。この壁５が、端子に半田が付着するのを防止する
半田付着防止機構である。壁５は、例えば、粘度が高い
樹脂を用いてスクリーンで形成されたものであり、該壁
５の高さＨは、部品を半田リフローで接続する際に発生
する半田ボールの球径値を想定して０．１ｍｍ以上にな
っている。このように、半田付着防止機構として壁５を
形成した基板１では、部品をパッド３に半田リフローに
よって接続するときに、半田ボールが発生しても、その
半田ボールの移動が壁５に止められる。よって、半田が
外部接続用の端子２に付着しない。
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＡ部の
拡大断面図である。この基板１には、外部接続用の複数
の端子２と半導体部品等を接続するための複数の部品パ
ッド３とが上部に露出して形成され、他の領域が例えば
樹脂で構成された約２０μｍの半田レジスト膜４で覆わ
れ、半田が付着しないように保護されている。複数の端
子２と複数のパッド３の間の半田レジスト膜４の上に
は、凸上の壁５が、該複数の端子２に沿って形成されて
いる。この壁５が、端子に半田が付着するのを防止する
半田付着防止機構である。壁５は、例えば、粘度が高い
樹脂を用いてスクリーンで形成されたものであり、該壁
５の高さＨは、部品を半田リフローで接続する際に発生
する半田ボールの球径値を想定して０．１ｍｍ以上にな
っている。このように、半田付着防止機構として壁５を
形成した基板１では、部品をパッド３に半田リフローに
よって接続するときに、半田ボールが発生しても、その
半田ボールの移動が壁５に止められる。よって、半田が
外部接続用の端子２に付着しない。
【０００９】以上のように、この第１の実施形態では、
半田付着防止機構を樹脂の壁５で構成し、外部接続用の
端子２と部品を接続するためのパッド３との間の半田レ
ジスト膜４の上に配置したので、例え半田ボールが発生
しても、それが壁５で止まるので、端子２にカプトンテ
ープ等を貼り付ける必要がなく、該テープの貼り付けや
テープのはがしに要する時間が削減できる。その上、テ
ープの接着剤が端子２に残ることがないので、品質も安
定する。
半田付着防止機構を樹脂の壁５で構成し、外部接続用の
端子２と部品を接続するためのパッド３との間の半田レ
ジスト膜４の上に配置したので、例え半田ボールが発生
しても、それが壁５で止まるので、端子２にカプトンテ
ープ等を貼り付ける必要がなく、該テープの貼り付けや
テープのはがしに要する時間が削減できる。その上、テ
ープの接着剤が端子２に残ることがないので、品質も安
定する。
【００１０】第２の実施形態 図２（ａ），（ｂ）は、本発明の第２の実施形態を示す
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＢ部の
拡大断面図である。この基板１１には、第１の実施形態
と同様に、上部に露出した複数の外部接続用の端子１２
と、該半導体部品等を接続するための上部に露出した複
数のパッド１３とが形成されている。露出した端子１２
及びパッド１３以外の基板１１の上部は、該基板１１へ
の半田の付着を防止する半田レジスト膜１４によって覆
われている。
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＢ部の
拡大断面図である。この基板１１には、第１の実施形態
と同様に、上部に露出した複数の外部接続用の端子１２
と、該半導体部品等を接続するための上部に露出した複
数のパッド１３とが形成されている。露出した端子１２
及びパッド１３以外の基板１１の上部は、該基板１１へ
の半田の付着を防止する半田レジスト膜１４によって覆
われている。
【００１１】端子１２とパッド１３との間の半田レジス
ト膜１４の上には、樹脂で凸状に形成された例えば２列
の壁１５ａ，１５ｂが配置されている。この壁１５ａ，
１５ｂが、端子１２に半田の付着を防止する半田付着機
構である。壁１５ａ，１５ｂの高さＨは、半田リフロー
で発生する半田ボールの球径の想定値に基づき、例えば
０．１ｍｍ以上になっている。このような半田付着防止
機構を設けた基板１１では、半導体部品を半田リフロー
で搭載する。半田リフローを施すときに半田ボールが発
生しても、この半田ボールが、壁１５ａまたは壁１５ｂ
のいずれかで止まり、端子１２に到達しない。以上のよ
うに、この第２の実施形態では、半田付着防止機構を２
列の壁１５ａ，１５ｂで構成したので、第１の実施形態
のよりも、半田ボールの移動を止める確率が高くなり、
信頼性が向上する。
ト膜１４の上には、樹脂で凸状に形成された例えば２列
の壁１５ａ，１５ｂが配置されている。この壁１５ａ，
１５ｂが、端子１２に半田の付着を防止する半田付着機
構である。壁１５ａ，１５ｂの高さＨは、半田リフロー
で発生する半田ボールの球径の想定値に基づき、例えば
０．１ｍｍ以上になっている。このような半田付着防止
機構を設けた基板１１では、半導体部品を半田リフロー
で搭載する。半田リフローを施すときに半田ボールが発
生しても、この半田ボールが、壁１５ａまたは壁１５ｂ
のいずれかで止まり、端子１２に到達しない。以上のよ
うに、この第２の実施形態では、半田付着防止機構を２
列の壁１５ａ，１５ｂで構成したので、第１の実施形態
のよりも、半田ボールの移動を止める確率が高くなり、
信頼性が向上する。
【００１２】第３の実施形態 図３（ａ），（ｂ）は、本発明の第３の実施形態を示す
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＣ部の
拡大断面図である。この基板２１には、第１の実施形態
と同様に、上部に露出した複数の外部接続用の端子２２
と、半導体部品等を接続するための上部に露出した複数
のパッド２３とが形成されている。露出した端子２２及
びパッド２３以外の基板２１の上部は、該基板２１への
半田の付着を防止する半田レジスト膜２４によって概ね
覆われている。
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＣ部の
拡大断面図である。この基板２１には、第１の実施形態
と同様に、上部に露出した複数の外部接続用の端子２２
と、半導体部品等を接続するための上部に露出した複数
のパッド２３とが形成されている。露出した端子２２及
びパッド２３以外の基板２１の上部は、該基板２１への
半田の付着を防止する半田レジスト膜２４によって概ね
覆われている。
【００１３】端子２２とパッド２３との間の部分の基板
２１には、上に半田レジスト膜２４のないレジストなし
領域２５が設定されている。このレジストなし領域２５
は、端子２２への半田の付着を防止する半田付着防止機
構であり、このレジストなし領域２５は、両側の半田レ
ジスト膜２４、つまり、パッド２３側の半田レジスト膜
２４及び端子２２側の半田レジスト膜２４と相俟って溝
を形成している。このような半田付着防止機構を設けた
基板２１では、半導体部品を半田リフローで搭載する。
半田リフローを施すときに半田ボールが発生しても、こ
の半田ボールが、レジストなし領域２５の上の溝に吸収
され、外部接続用の端子２２には到達しない。
２１には、上に半田レジスト膜２４のないレジストなし
領域２５が設定されている。このレジストなし領域２５
は、端子２２への半田の付着を防止する半田付着防止機
構であり、このレジストなし領域２５は、両側の半田レ
ジスト膜２４、つまり、パッド２３側の半田レジスト膜
２４及び端子２２側の半田レジスト膜２４と相俟って溝
を形成している。このような半田付着防止機構を設けた
基板２１では、半導体部品を半田リフローで搭載する。
半田リフローを施すときに半田ボールが発生しても、こ
の半田ボールが、レジストなし領域２５の上の溝に吸収
され、外部接続用の端子２２には到達しない。
【００１４】以上のように、この第３の実施形態では、
半田付着防止機構となるレジストなし領域２５を基板２
１に設定したので、半田ボールが領域２５の上部の溝に
吸収され、外部接続用の端子２２へ半田付着が防止でき
る。よって、端子２２にカプトンテープ等を貼り付ける
必要がなく、テープの貼り付けやテープのはがしに要す
る時間が削減できる。その上、テープの接着剤が端子２
２に残ることがないので、品質も安定する。さらに、領
域２５の上部の溝が半田レジスト膜２４を形成する段階
で自動的にできるので、第１及び第２の実施形態の基板
１，２１よりも、基板製造工程を減じることができる。
半田付着防止機構となるレジストなし領域２５を基板２
１に設定したので、半田ボールが領域２５の上部の溝に
吸収され、外部接続用の端子２２へ半田付着が防止でき
る。よって、端子２２にカプトンテープ等を貼り付ける
必要がなく、テープの貼り付けやテープのはがしに要す
る時間が削減できる。その上、テープの接着剤が端子２
２に残ることがないので、品質も安定する。さらに、領
域２５の上部の溝が半田レジスト膜２４を形成する段階
で自動的にできるので、第１及び第２の実施形態の基板
１，２１よりも、基板製造工程を減じることができる。
【００１５】第４の実施形態 図４（ａ），（ｂ）は、本発明の第４の実施形態を示す
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＤ部の
拡大断面図である。この基板３１には、第３の実施形態
と同様に、上部に露出した複数の外部接続用の端子３２
と、半導体部品等を接続するための上部に露出した複数
のパッド３３とが形成されている。露出した端子３２及
びパッド３３以外の基板３１の上部は、該基板３１への
半田の付着を防止する半田レジスト膜３４によって概ね
覆われている。端子３２とパッド３３との間の部分の基
板３１には、上に半田レジスト膜３４のない２列のレジ
ストなし領域３５ａ，３５ｂが設定されている。これら
のレジストなし領域３５ａ，３５ｂは、端子３２への半
田付着を防止する半田付着防止機構であり、該レジスト
なし領域３５ａ，３５ｂは、その両側の半田レジスト膜
３４と相俟って溝をそれぞれ形成している。
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＤ部の
拡大断面図である。この基板３１には、第３の実施形態
と同様に、上部に露出した複数の外部接続用の端子３２
と、半導体部品等を接続するための上部に露出した複数
のパッド３３とが形成されている。露出した端子３２及
びパッド３３以外の基板３１の上部は、該基板３１への
半田の付着を防止する半田レジスト膜３４によって概ね
覆われている。端子３２とパッド３３との間の部分の基
板３１には、上に半田レジスト膜３４のない２列のレジ
ストなし領域３５ａ，３５ｂが設定されている。これら
のレジストなし領域３５ａ，３５ｂは、端子３２への半
田付着を防止する半田付着防止機構であり、該レジスト
なし領域３５ａ，３５ｂは、その両側の半田レジスト膜
３４と相俟って溝をそれぞれ形成している。
【００１６】このような半田付着防止機構を設けた基板
３１では、半導体部品を半田リフローで搭載する。半田
リフローを施すときに半田ボールが発生しても、この半
田ボールが、レジストなし領域３５ａまたは３５ｂの上
の溝のいずれかに吸収され、外部接続用の端子３２には
到達しない。以上のように、この第４の実施形態では、
半田付着防止機構となる２列のレジストなし領域３５
ａ，３５ｂを、基板３１に設定したので、例えば、半田
ボールが領域３５ａの溝に吸収できなかった場合でも、
次の領域３５ｂの溝で吸収でき、第３の実施形態より
も、信頼性が向上する。
３１では、半導体部品を半田リフローで搭載する。半田
リフローを施すときに半田ボールが発生しても、この半
田ボールが、レジストなし領域３５ａまたは３５ｂの上
の溝のいずれかに吸収され、外部接続用の端子３２には
到達しない。以上のように、この第４の実施形態では、
半田付着防止機構となる２列のレジストなし領域３５
ａ，３５ｂを、基板３１に設定したので、例えば、半田
ボールが領域３５ａの溝に吸収できなかった場合でも、
次の領域３５ｂの溝で吸収でき、第３の実施形態より
も、信頼性が向上する。
【００１７】第５の実施形態 図５（ａ），（ｂ）は、本発明の第５の実施形態を示す
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＥ部の
拡大断面図である。この基板４１には、第３の実施形態
と同様に、上部に露出した複数の外部接続用の端子４２
及び半導体部品等を接続するための複数のパッド４３と
が形成されると共に、半田レジスト膜４４が配置され、
かつ、該端子４２とパッド４３との間の部分の基板４１
には、レジストなし領域４５が設定されている。レジス
トなし領域４５の上には、第３の実施形態とは異なり、
金属の配線パターン４６が配置されている。金属の配線
パターン４６は、例えば電源ライン４７には接続してい
るが、他の信号ライン４８やグランドライン４９とは接
続しないように、分断されている。
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＥ部の
拡大断面図である。この基板４１には、第３の実施形態
と同様に、上部に露出した複数の外部接続用の端子４２
及び半導体部品等を接続するための複数のパッド４３と
が形成されると共に、半田レジスト膜４４が配置され、
かつ、該端子４２とパッド４３との間の部分の基板４１
には、レジストなし領域４５が設定されている。レジス
トなし領域４５の上には、第３の実施形態とは異なり、
金属の配線パターン４６が配置されている。金属の配線
パターン４６は、例えば電源ライン４７には接続してい
るが、他の信号ライン４８やグランドライン４９とは接
続しないように、分断されている。
【００１８】金属配線パターン４６は、レジストなし領
域４５と相俟って、半田付着防止機構を構成するもので
あり、その幅Ｗは、例えば、半田ボールの球径の想定値
に対応して０．１ｍｍ以上になっている。このような半
田付着防止機構を設けた基板４１では、半導体部品を半
田リフローで搭載する。半田リフローを施すときに半田
ボールが発生しても、この半田ボールが、レジストなし
領域４５の上の金属の配線パターン４６に付着し、それ
以上移動しないので、外部接続用端子４２には到達しな
い。
域４５と相俟って、半田付着防止機構を構成するもので
あり、その幅Ｗは、例えば、半田ボールの球径の想定値
に対応して０．１ｍｍ以上になっている。このような半
田付着防止機構を設けた基板４１では、半導体部品を半
田リフローで搭載する。半田リフローを施すときに半田
ボールが発生しても、この半田ボールが、レジストなし
領域４５の上の金属の配線パターン４６に付着し、それ
以上移動しないので、外部接続用端子４２には到達しな
い。
【００１９】以上のように、この第５の実施形態では、
レジストなし領域４５に金属の配線パターン４６を配置
したので、半田ボールが領域４５の上部の金属に付着
し、外部接続用の端子４２への半田付着が防止できる。
よって、端子４２にカプトンテープ等を貼り付ける必要
がなく、テープの貼り付けやテープのはがしに要する時
間が削減できる。その上、テープの接着剤が端子４２に
残ることがないので、品質も安定する。
レジストなし領域４５に金属の配線パターン４６を配置
したので、半田ボールが領域４５の上部の金属に付着
し、外部接続用の端子４２への半田付着が防止できる。
よって、端子４２にカプトンテープ等を貼り付ける必要
がなく、テープの貼り付けやテープのはがしに要する時
間が削減できる。その上、テープの接着剤が端子４２に
残ることがないので、品質も安定する。
【００２０】第６の実施形態 図６（ａ），（ｂ）は、本発明の第６の実施形態を示す
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＦ部の
拡大断面図である。この基板５１には、上部に露出した
複数の外部接続用端子５２と、半導体部品等を接続する
ための上部に露出した複数のパッド５３とが形成されて
いる。露出した端子５２及びパッド５３以外の基板５１
の上部は、該基板５１への半田の付着を防止する半田レ
ジスト膜５４によって概ね覆われている。基板５１にお
ける端子５２及びパッド５３の間等の上部は、該基板５
１への半田の付着を防止する半田レジスト膜５４が配置
されている。
半田付着防止機構を持つ基板の構成図であり、同図
（ａ）は正面図、及び同図（ｂ）は同図（ａ）のＦ部の
拡大断面図である。この基板５１には、上部に露出した
複数の外部接続用端子５２と、半導体部品等を接続する
ための上部に露出した複数のパッド５３とが形成されて
いる。露出した端子５２及びパッド５３以外の基板５１
の上部は、該基板５１への半田の付着を防止する半田レ
ジスト膜５４によって概ね覆われている。基板５１にお
ける端子５２及びパッド５３の間等の上部は、該基板５
１への半田の付着を防止する半田レジスト膜５４が配置
されている。
【００２１】端子５２とパッド５３との間の部分の基板
５１には、第３の実施形態と同様の、上に半田レジスト
膜５４のないレジストなし領域５５が設定されている。
さらに、この基板５１の端子５２とパッド５３との間
の、レジストなし領域５５よりも端子５２側には、半田
レジスト膜５４の上に凸状に形成された樹脂の壁５６が
設定されている。これらのレジストなし領域５５と壁５
６とは、両方で端子５２への半田の付着を防止する半田
付着防止機構を構成している。壁５６の高さは、例え
ば、０．１ｍｍに設定されている。このような半田付着
防止機構を備えた基板５１では、半導体部品を半田リフ
ローで実装する。このとき、半田ボールが発生して移動
しても、これがレジストなし領域５５の上部の溝に吸収
される。レジストなし領域５５で吸収されずに、さら
に、外部接続用の端子５２に向かって移動する半田ボー
ルは、壁５６に至り、該壁５６で止められる。よって、
半田が外部接続用の端子５２に到達しない。
５１には、第３の実施形態と同様の、上に半田レジスト
膜５４のないレジストなし領域５５が設定されている。
さらに、この基板５１の端子５２とパッド５３との間
の、レジストなし領域５５よりも端子５２側には、半田
レジスト膜５４の上に凸状に形成された樹脂の壁５６が
設定されている。これらのレジストなし領域５５と壁５
６とは、両方で端子５２への半田の付着を防止する半田
付着防止機構を構成している。壁５６の高さは、例え
ば、０．１ｍｍに設定されている。このような半田付着
防止機構を備えた基板５１では、半導体部品を半田リフ
ローで実装する。このとき、半田ボールが発生して移動
しても、これがレジストなし領域５５の上部の溝に吸収
される。レジストなし領域５５で吸収されずに、さら
に、外部接続用の端子５２に向かって移動する半田ボー
ルは、壁５６に至り、該壁５６で止められる。よって、
半田が外部接続用の端子５２に到達しない。
【００２２】以上のように、この第６の実施形態では、
半田付着防止機構としてレジストなし領域５５と壁５６
とを基板５１に設けたので、半田ボールの移動を止める
効果が高くなり、第１の実施形態或いは第３の実施形態
よりも、確実になり、信頼性が向上する。
半田付着防止機構としてレジストなし領域５５と壁５６
とを基板５１に設けたので、半田ボールの移動を止める
効果が高くなり、第１の実施形態或いは第３の実施形態
よりも、確実になり、信頼性が向上する。
【００２３】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。 （１） 第１、第２及び第６の実施形態では、壁５，１
５ａ，１５ｂ，５６を樹脂で形成したが、半田が付着す
る金等の金属で形成することも可能である。このように
すると、半田ボールの移動が止められるばかりでなく，
その金属に付着するので、確実性が高まる。 （２） 第２の実施形態では、壁１５ａ，１５ｂを２列
形成したが、２列に限れず、その本数をさらに増加させ
てもよい。 （３） 第４の実施形態では、レジストなし領域４５
ａ，４５ｂを２列に設定したが、その数をさらに増加さ
せてもよい。
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。 （１） 第１、第２及び第６の実施形態では、壁５，１
５ａ，１５ｂ，５６を樹脂で形成したが、半田が付着す
る金等の金属で形成することも可能である。このように
すると、半田ボールの移動が止められるばかりでなく，
その金属に付着するので、確実性が高まる。 （２） 第２の実施形態では、壁１５ａ，１５ｂを２列
形成したが、２列に限れず、その本数をさらに増加させ
てもよい。 （３） 第４の実施形態では、レジストなし領域４５
ａ，４５ｂを２列に設定したが、その数をさらに増加さ
せてもよい。
【００２４】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、外部接続用の端子と、半田のリフロ
ーで部品が接続されるパッドとの間の半田レジスト膜上
に、凸状の壁を設けたので、溶融した半田が端子側に移
動しても、壁によりその移動が止まる。よって、例えば
カプトンテープ等を端子に貼り付ける必要がなく、それ
による余分な時間や費用をかけずとも、信頼性の高い半
田付着防止が可能になる。
２の発明によれば、外部接続用の端子と、半田のリフロ
ーで部品が接続されるパッドとの間の半田レジスト膜上
に、凸状の壁を設けたので、溶融した半田が端子側に移
動しても、壁によりその移動が止まる。よって、例えば
カプトンテープ等を端子に貼り付ける必要がなく、それ
による余分な時間や費用をかけずとも、信頼性の高い半
田付着防止が可能になる。
【００２５】第３の発明によれば、第１または第２の発
明における壁を、半田を付着する金属で構成したので、
半田の移動を止めるばかりでなく該半田を付着するで、
端子への半田付着防止の効果を一層高めることができ
る。第４の発明及び第５の発明によれば、外部接続用の
端子とパッドとの間の基板の一部に設定され、上部には
半田レジスト膜がなく、端子側の基板の上部の半田レジ
スト膜及びパッド側の半田レジスト膜と相俟って溝を構
成するレジストなし領域を設けたので、溶融した半田が
端子側に移動しても、溝に吸収されて端子には至らな
い。よって、カプトンテープ等を端子に貼り付ける必要
がなく、それによる余分な時間や費用をかけずとも、信
頼性の高い半田付着防止が可能になる。
明における壁を、半田を付着する金属で構成したので、
半田の移動を止めるばかりでなく該半田を付着するで、
端子への半田付着防止の効果を一層高めることができ
る。第４の発明及び第５の発明によれば、外部接続用の
端子とパッドとの間の基板の一部に設定され、上部には
半田レジスト膜がなく、端子側の基板の上部の半田レジ
スト膜及びパッド側の半田レジスト膜と相俟って溝を構
成するレジストなし領域を設けたので、溶融した半田が
端子側に移動しても、溝に吸収されて端子には至らな
い。よって、カプトンテープ等を端子に貼り付ける必要
がなく、それによる余分な時間や費用をかけずとも、信
頼性の高い半田付着防止が可能になる。
【００２６】第６の発明によれば、第４または第５の発
明にレジストなし領域に、半田を付着する金属配線パタ
ーンを配置したので、溶融した半田が端子側に移動して
も、その金属に付着するので、端子への半田付着防止の
効果を一層高めることができる。
明にレジストなし領域に、半田を付着する金属配線パタ
ーンを配置したので、溶融した半田が端子側に移動して
も、その金属に付着するので、端子への半田付着防止の
効果を一層高めることができる。
【図１】本発明の第１の実施形態を示す半田付着防止機
構を持つ基板の構成図である。
構を持つ基板の構成図である。
【図２】本発明の第２の実施形態を示す半田付着防止機
構を持つ基板の構成図である。
構を持つ基板の構成図である。
【図３】本発明の第３の実施形態を示す半田付着防止機
構を持つ基板の構成図である。
構を持つ基板の構成図である。
【図４】本発明の第４の実施形態を示す半田付着防止機
構を持つ基板の構成図である。
構を持つ基板の構成図である。
【図５】本発明の第５の実施形態を示す半田付着防止機
構を持つ基板の構成図である。
構を持つ基板の構成図である。
【図６】本発明の第６の実施形態を示す半田付着防止機
構を持つ基板の構成図である。
構を持つ基板の構成図である。
１，１１，２１，３１，４１，５１ 基板 ２，１２，２２，３２，４２，５２ 外部接続用端子 ３，１３，２３，３３，４３，５３ パッド ４，１４，２４，３４，４４，５４ 半田レジスト膜 ５，１５ａ，１５ｂ，５６ 壁 ２５，３５ａ，３５ｂ，５５ レジストなし領域
Claims (6)
- 【請求項１】 外部接続用の端子と半田のリフローで部
品が接続されるパッドとが露出して形成されると共に、
該端子及びパッドの間には該半田の付着を防止する半田
レジスト膜が配置された基板に設けられ、前記端子に前
記リフローで発生した溶融半田の付着を防止する半田付
着防止機構において、 前記端子及び前記パッド間の半田レジスト膜上に形成さ
れた凸状の壁を備えたことを特徴とする半田付着防止機
構。 - 【請求項２】 前記壁は、前記端子及び前記パッド間に
複数形成したことを特徴とする請求項１記載の半田付着
防止機構。 - 【請求項３】 前記壁は、半田を付着する金属で構成し
たことを特徴とする請求項１または２記載の半田付着防
止機構。 - 【請求項４】 外部接続用の端子と半田のリフローで部
品が接続されるパッドとが露出して形成されると共に、
該端子及びパッドの間には該半田の付着を防止する半田
レジスト膜が配置された基板に設けられ、前記端子に前
記リフローで発生した溶融半田の付着を防止する半田付
着防止機構において、 前記端子と前記パッドとの間の前記基板の一部に設定さ
れ、上部には前記半田レジスト膜がなく、該端子側の基
板の上部の該半田レジスト膜及び該パッド側の該半田レ
ジスト膜と相俟って溝を構成するレジストなし領域を備
えたことを特徴とする半田付着防止機構。 - 【請求項５】 前記レジストなし領域は、前記端子及び
前記パッド間の基板に複数設定したことを特徴とする請
求項４記載の半田付着防止機構。 - 【請求項６】 前記レジストなし領域の前記基板上に
は、前記端子及びパッド間を繋ぐ信号ラインとは接続さ
れず、該基板に配置された電源ライン或いはグランドラ
インのみに接続されて前記半田を付着する金属の配線パ
ターン、または該信号ライン、電源ライン及びグランド
ラインに接続されない該金属の配線パターンを配置した
ことを特徴とする請求項３または４記載の半田付着防止
機構。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10354757A JP2000183467A (ja) | 1998-12-14 | 1998-12-14 | 半田付着防止機構 |
| US09/450,504 US6420658B1 (en) | 1998-12-14 | 1999-11-30 | Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder |
| US10/022,285 US6498306B2 (en) | 1998-12-14 | 2001-12-20 | Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder |
| US10/289,358 US6833509B2 (en) | 1998-12-14 | 2002-11-07 | Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder |
| US10/775,232 US7247800B2 (en) | 1998-12-14 | 2004-02-11 | Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10354757A JP2000183467A (ja) | 1998-12-14 | 1998-12-14 | 半田付着防止機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183467A true JP2000183467A (ja) | 2000-06-30 |
Family
ID=18439710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10354757A Pending JP2000183467A (ja) | 1998-12-14 | 1998-12-14 | 半田付着防止機構 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6420658B1 (ja) |
| JP (1) | JP2000183467A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8213121B2 (en) * | 2007-10-09 | 2012-07-03 | Hitachi Global Storage Technologies, Netherlands B.V. | HGA suspension pad barrier for elimination of solder bridging defect |
| GB2453766A (en) * | 2007-10-18 | 2009-04-22 | Novalia Ltd | Method of fabricating an electronic device |
| GB2453765A (en) | 2007-10-18 | 2009-04-22 | Novalia Ltd | Product packaging with printed circuit and means for preventing a short circuit |
| JP5029706B2 (ja) * | 2010-01-22 | 2012-09-19 | 株式会社デンソー | 車両存在報知装置 |
| WO2012056661A1 (ja) * | 2010-10-25 | 2012-05-03 | パナソニック株式会社 | 電子部品の接合形態 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US552567A (en) * | 1896-01-07 | Mud-guard for bicycles | ||
| JPS5945407B2 (ja) | 1977-03-18 | 1984-11-06 | ヴアルタ− クラ−マ− | 連続配分装置 |
| JPS5978650A (ja) | 1982-10-29 | 1984-05-07 | Showa Sangyo Kk | 飼料 |
| JPS6119083A (ja) * | 1984-07-05 | 1986-01-27 | キヤノン電子株式会社 | 導電部材 |
| US4580193A (en) * | 1985-01-14 | 1986-04-01 | International Business Machines Corporation | Chip to board bus connection |
| JPS6244464A (ja) | 1985-08-22 | 1987-02-26 | Nippon Kogaku Kk <Nikon> | サ−マルヘツド用発熱体 |
| US4859808A (en) * | 1988-06-28 | 1989-08-22 | Delco Electronics Corporation | Electrical conductor having unique solder dam configuration |
| JPH02113596A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | プリント回路基板 |
| EP0518701A3 (en) * | 1991-06-14 | 1993-04-21 | Aptix Corporation | Field programmable circuit module |
| US5457390A (en) * | 1993-12-13 | 1995-10-10 | Northern Telecom Limited | Circuit board manufacture |
| JPH07283493A (ja) | 1994-04-14 | 1995-10-27 | Nippon Chemicon Corp | フラックス残渣付着防止機能付き回路基板 |
| US5460767A (en) * | 1994-05-31 | 1995-10-24 | Delco Electronics Corporation | Hot melt masking materials |
| US5646068A (en) * | 1995-02-03 | 1997-07-08 | Texas Instruments Incorporated | Solder bump transfer for microelectronics packaging and assembly |
| JP3060896B2 (ja) * | 1995-05-26 | 2000-07-10 | 日本電気株式会社 | バンプ電極の構造 |
| JPH0964503A (ja) | 1995-08-21 | 1997-03-07 | Canon Inc | プリント基板 |
| US5807762A (en) * | 1996-03-12 | 1998-09-15 | Micron Technology, Inc. | Multi-chip module system and method of fabrication |
| JPH1032221A (ja) * | 1996-07-12 | 1998-02-03 | Nec Corp | プリント配線基板 |
| JPH10137329A (ja) * | 1996-11-15 | 1998-05-26 | Sharp Corp | 空気浄化膜及びその製造方法 |
| JPH10173122A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
| JPH10173326A (ja) | 1996-12-12 | 1998-06-26 | Pfu Ltd | プリント配線板 |
| US6049122A (en) * | 1997-10-16 | 2000-04-11 | Fujitsu Limited | Flip chip mounting substrate with resin filled between substrate and semiconductor chip |
| US6531663B1 (en) * | 1998-01-30 | 2003-03-11 | Delphi Technologies, Inc. | Solder stop for an electrical connection and method therefor |
-
1998
- 1998-12-14 JP JP10354757A patent/JP2000183467A/ja active Pending
-
1999
- 1999-11-30 US US09/450,504 patent/US6420658B1/en not_active Expired - Fee Related
-
2001
- 2001-12-20 US US10/022,285 patent/US6498306B2/en not_active Expired - Fee Related
-
2002
- 2002-11-07 US US10/289,358 patent/US6833509B2/en not_active Expired - Fee Related
-
2004
- 2004-02-11 US US10/775,232 patent/US7247800B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6498306B2 (en) | 2002-12-24 |
| US6833509B2 (en) | 2004-12-21 |
| US20030102155A1 (en) | 2003-06-05 |
| US6420658B1 (en) | 2002-07-16 |
| US20020046881A1 (en) | 2002-04-25 |
| US7247800B2 (en) | 2007-07-24 |
| US20050274541A1 (en) | 2005-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5090385B2 (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
| JP3554533B2 (ja) | チップオンフィルム用テープおよび半導体装置 | |
| US5889655A (en) | Integrated circuit package substrate with stepped solder mask openings | |
| US7825499B2 (en) | Semiconductor package and trenched semiconductor power device using the same | |
| US20020180010A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8258617B2 (en) | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method | |
| JP3942299B2 (ja) | チップスケールパッケージの製造方法 | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| US6323438B1 (en) | Printed circuit board and semiconductor device using the same | |
| JP2000183467A (ja) | 半田付着防止機構 | |
| US20080105458A1 (en) | Substrate for mounting flip chip and the manufacturing method thereof | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| US11228124B1 (en) | Connecting a component to a substrate by adhesion to an oxidized solder surface | |
| JP2005183868A (ja) | 半導体装置およびその実装構造 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| KR100301356B1 (ko) | 돌기전극의형성방법 | |
| JPH0537146A (ja) | 配線基板 | |
| JP4010615B2 (ja) | 半導体装置 | |
| JPH06112632A (ja) | プリント配線板 | |
| JP2002374060A (ja) | 電子回路板 | |
| JPH04291737A (ja) | Ｔａｂフィルムキャリアテープ | |
| JP2001044248A (ja) | スティフナ付きｔａｂテープおよびそれを用いたｂｇａ半導体パッケージ | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |