JP2504510B2 - 電子部品 - Google Patents
電子部品Info
- Publication number
- JP2504510B2 JP2504510B2 JP63055827A JP5582788A JP2504510B2 JP 2504510 B2 JP2504510 B2 JP 2504510B2 JP 63055827 A JP63055827 A JP 63055827A JP 5582788 A JP5582788 A JP 5582788A JP 2504510 B2 JP2504510 B2 JP 2504510B2
- Authority
- JP
- Japan
- Prior art keywords
- package body
- circuit board
- printed circuit
- lead terminals
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップ等の素子部を合成樹脂のモー
ルド等にてパッケージした電子部品のうち、SIP型半導
体装置のようにプリント基板に対して立てて搭載するよ
うにした電子部品に関するものである。
ルド等にてパッケージした電子部品のうち、SIP型半導
体装置のようにプリント基板に対して立てて搭載するよ
うにした電子部品に関するものである。
この種のSIP型半導体装置のような電子部品は、第８
図及び第９図に示すように、半導体チップ部等の素子部
に対する複数本のリード端子２を、前記半導体チップ等
の素子部を封止するパッケージ体１における一側面1aか
ら、当該一側面1aの長手方向に沿って適宜間隔で突出し
たものに構成し、これをプリント基板３に対して装着す
るに際して、従来は、そのパッケージ体１における一側
面1aから突出する各リード端子２を、第10図及び第11図
に示すように、プリント基板３に前記リード端子２と同
じ数の小孔４を予め穿設し、この各小孔４に前記各リー
ド端子２を挿入したのち、該各リード端子２におけるプ
リント基板３の下面側への突出部を、プリント基板３の
下面に予め形成されているプリント配線５に対して半田
付け６することによって接続するようにしている。
図及び第９図に示すように、半導体チップ部等の素子部
に対する複数本のリード端子２を、前記半導体チップ等
の素子部を封止するパッケージ体１における一側面1aか
ら、当該一側面1aの長手方向に沿って適宜間隔で突出し
たものに構成し、これをプリント基板３に対して装着す
るに際して、従来は、そのパッケージ体１における一側
面1aから突出する各リード端子２を、第10図及び第11図
に示すように、プリント基板３に前記リード端子２と同
じ数の小孔４を予め穿設し、この各小孔４に前記各リー
ド端子２を挿入したのち、該各リード端子２におけるプ
リント基板３の下面側への突出部を、プリント基板３の
下面に予め形成されているプリント配線５に対して半田
付け６することによって接続するようにしている。
そして、このSIP型半導体装置のような電子部品は、
パッケージ体内における半導体チップ等の素子部を、プ
リント基板に対して垂直に立てた状態で搭載するため、
プリント基板の単位面積当たりに搭載することができる
電子部品の数を、DIP型半導体装置（パッケージ体内に
おける半導体チップ等の素子部を、プリント基板の表面
と平行にした状態で装着するもの）に比べて、多くでき
て、電子部品の実装密度を増大することができる利点を
有する。
パッケージ体内における半導体チップ等の素子部を、プ
リント基板に対して垂直に立てた状態で搭載するため、
プリント基板の単位面積当たりに搭載することができる
電子部品の数を、DIP型半導体装置（パッケージ体内に
おける半導体チップ等の素子部を、プリント基板の表面
と平行にした状態で装着するもの）に比べて、多くでき
て、電子部品の実装密度を増大することができる利点を
有する。
しかし、その反面、これを、プリント基板に対して装
着するに際しては、前記したように、プリント基板３に
各リード端子２と同じ数の小孔４を予め穿設し、この小
孔４に各リード端子２を挿入するようにしなければなら
ず、この小孔４の穿設と、小孔４へのリード端子２の挿
入とに多大の手数と、硬度の技術とを必要とするから、
装着に要するコストが著しく嵩むのである。
着するに際しては、前記したように、プリント基板３に
各リード端子２と同じ数の小孔４を予め穿設し、この小
孔４に各リード端子２を挿入するようにしなければなら
ず、この小孔４の穿設と、小孔４へのリード端子２の挿
入とに多大の手数と、硬度の技術とを必要とするから、
装着に要するコストが著しく嵩むのである。
しかも、パッケージ体１の一側面1aから突出にする各
リード端子２間の間隔を狭くすると、各リード端子２に
おけるプリント基板３の裏面からの突出部をプリント配
線５に対して半田付け６するに際して、各リード端子２
間又はプリント配線５間に半田のブリッジ現象が発生す
るから、このSIP型半導体装置のような電子部品は、各
リード端子間の間隔が狭く、従って、リード端子の本数
が多い場合に採用することができないのである。
リード端子２間の間隔を狭くすると、各リード端子２に
おけるプリント基板３の裏面からの突出部をプリント配
線５に対して半田付け６するに際して、各リード端子２
間又はプリント配線５間に半田のブリッジ現象が発生す
るから、このSIP型半導体装置のような電子部品は、各
リード端子間の間隔が狭く、従って、リード端子の本数
が多い場合に採用することができないのである。
また、前記のように、リード端子をプリント基板にお
ける小孔に挿入するため、リード端子に或る程度の強度
が必要であって、リード端子の厚さや幅寸法又は太さ等
の制約からも、リード端子の本数を多くすることができ
ないのであった。
ける小孔に挿入するため、リード端子に或る程度の強度
が必要であって、リード端子の厚さや幅寸法又は太さ等
の制約からも、リード端子の本数を多くすることができ
ないのであった。
本発明は、このSIP型半導体装置のような電子部品が
有する問題、つまり、各リード端子間の間隔を狭くして
リード端子の本数を多くすることができないこと、プリ
ント基板への装着がコスト高になることを解消すること
を目的とするものである。
有する問題、つまり、各リード端子間の間隔を狭くして
リード端子の本数を多くすることができないこと、プリ
ント基板への装着がコスト高になることを解消すること
を目的とするものである。
この目的を達成するため本発明は、 「素子部に対する複数本のリード端子を、前記素子部を
封止するパッケージ体における一側面から、当該一側面
の長手方向に沿って適宜間隔を突出して成る電子部品に
おいて、前記各リード端子を、その列方向から見て前記
パッケージ体の表面及び裏面に向って交互に横向きに屈
曲する一方、前記パッケージ体において各リード端子が
突出する一側面の一部に、少なくとも一つの突起を、当
該突起が前記パッケージ体の表面から裏面にまで延びる
ように一体的に設け、この突起の先端に、前記パッケー
ジ体における一側面と平行で、且つ、パッケージ体の表
面から裏面にまで延びる接着剤塗布面を形成する。」と
言う構成にした。
封止するパッケージ体における一側面から、当該一側面
の長手方向に沿って適宜間隔を突出して成る電子部品に
おいて、前記各リード端子を、その列方向から見て前記
パッケージ体の表面及び裏面に向って交互に横向きに屈
曲する一方、前記パッケージ体において各リード端子が
突出する一側面の一部に、少なくとも一つの突起を、当
該突起が前記パッケージ体の表面から裏面にまで延びる
ように一体的に設け、この突起の先端に、前記パッケー
ジ体における一側面と平行で、且つ、パッケージ体の表
面から裏面にまで延びる接着剤塗布面を形成する。」と
言う構成にした。
このように構成した電子部品は、これをプリント基板
に対して装着するに際しては、そのパッケージ体に一体
的に設けた突起における接着剤塗布面に接着剤を塗布す
るか、或いは、プリント基板に接着剤を塗布したのち、
プリント基板の表面に対して、各リード端子がプリント
基板における各プリント配線に重ね接触するようにして
接着し、次いで、各リード端子を、その各々のプリント
配線に対して半田付けすることによって装着することが
できる。
に対して装着するに際しては、そのパッケージ体に一体
的に設けた突起における接着剤塗布面に接着剤を塗布す
るか、或いは、プリント基板に接着剤を塗布したのち、
プリント基板の表面に対して、各リード端子がプリント
基板における各プリント配線に重ね接触するようにして
接着し、次いで、各リード端子を、その各々のプリント
配線に対して半田付けすることによって装着することが
できる。
この場合において、前記突起及びこの突起における接
着剤塗布面を、パッケージ体の表面から裏面にまで延び
るように形成したことで、パッケージ体をプリント基板
に対して、当該パッケージ体の一側面における幅一杯に
わたって接着することができるから、パッケージ体の表
面及び裏面に向かって交互に横向きに屈曲した各リード
端子をプリント基板に対して半田付けすることと相俟っ
て、電子部品をプリント基板に対して、横方向に倒れる
ことがないように強固に装着することができる。
着剤塗布面を、パッケージ体の表面から裏面にまで延び
るように形成したことで、パッケージ体をプリント基板
に対して、当該パッケージ体の一側面における幅一杯に
わたって接着することができるから、パッケージ体の表
面及び裏面に向かって交互に横向きに屈曲した各リード
端子をプリント基板に対して半田付けすることと相俟っ
て、電子部品をプリント基板に対して、横方向に倒れる
ことがないように強固に装着することができる。
なお、前記各リード端子の各々における半田付けに
は、各リード端子及び各プリント配線の両方又は一方に
予めクリーム半田等の半田層を形成しておき、プリント
配線にリード端子を重ねた状態で加熱することによって
半田付けすると言うリフロー半田付け方法や、高温気相
半田付方法（VPS方法）等を採用することができる。
は、各リード端子及び各プリント配線の両方又は一方に
予めクリーム半田等の半田層を形成しておき、プリント
配線にリード端子を重ねた状態で加熱することによって
半田付けすると言うリフロー半田付け方法や、高温気相
半田付方法（VPS方法）等を採用することができる。
従って、本発明によると、電子部品のプリント基板に
対する装着に際して、前記従来のように、プリント基板
に多数の小孔を穿設し、この各小孔にリード端子を挿入
する手段を用いる必要がなく、強固に装着できるから、
その装着に要するコストを大幅に低減することができる
のであり、しかも、各リード端子の半田付けに際して
は、前記のようにリフロー半田付け方法や、VPS方法を
採用することができるから、各リード端子間の間隔を狭
くして、リード端子の本数を多くすることができる効果
を有する。
対する装着に際して、前記従来のように、プリント基板
に多数の小孔を穿設し、この各小孔にリード端子を挿入
する手段を用いる必要がなく、強固に装着できるから、
その装着に要するコストを大幅に低減することができる
のであり、しかも、各リード端子の半田付けに際して
は、前記のようにリフロー半田付け方法や、VPS方法を
採用することができるから、各リード端子間の間隔を狭
くして、リード端子の本数を多くすることができる効果
を有する。
以下、本発明の実施例を、図面について説明する。
第１図〜第３図は第１の実施例を示し、この図におい
て符号１は、半導体チップ等の素子部を封止したパッケ
ージ体を、符号２は、前記半導体チップ等の素子部に対
する複数本のリード端子を各々示し、該リード端子２
は、前記パッケージ体２における一側面1aから、当該一
側面1aにおける長手方向に適宜ピッチ（Ｐ）の間隔で突
出している。
て符号１は、半導体チップ等の素子部を封止したパッケ
ージ体を、符号２は、前記半導体チップ等の素子部に対
する複数本のリード端子を各々示し、該リード端子２
は、前記パッケージ体２における一側面1aから、当該一
側面1aにおける長手方向に適宜ピッチ（Ｐ）の間隔で突
出している。
この各リード端子２を、当該各リード端子２をその列
方向から見て前記パッケージ体１における表面1b及び裏
面1cに方向に交互に横向きに屈曲する一方、前記パッケ
ージ体１における一側面1aには、その長手方向の両端部
に、突起７を、当該突起７がパッケージ体１における表
面1bから裏面1cにまで延びるように一体的に造形し、こ
の両突起７の先端に、前記一側面1aと平行で、且つ、前
記パッケージ体１における表面1bから裏面1cにまで延び
るようにした接着剤塗布面８を形成する。
方向から見て前記パッケージ体１における表面1b及び裏
面1cに方向に交互に横向きに屈曲する一方、前記パッケ
ージ体１における一側面1aには、その長手方向の両端部
に、突起７を、当該突起７がパッケージ体１における表
面1bから裏面1cにまで延びるように一体的に造形し、こ
の両突起７の先端に、前記一側面1aと平行で、且つ、前
記パッケージ体１における表面1bから裏面1cにまで延び
るようにした接着剤塗布面８を形成する。
このように構成したSIP型の電子部品は、そのパッケ
ージ体１に一体的に造形した両突起７における接着剤塗
布面８に、接着剤９を塗布したのち、第４図及び第５図
に示すように、プリント基板３の表面に対して、各リー
ド端子２がプリント基板３の表面に予め形成されている
各プリント配線５に重ね接触するようにして接着し（こ
の場合、プリント基板３の方に接着剤を塗布して接着す
るようにしても良い）、次いで、各リード端子２を、そ
の各々のプリント配線５に対して半田付けすることによ
り、プリント基板３に対して装着できる。
ージ体１に一体的に造形した両突起７における接着剤塗
布面８に、接着剤９を塗布したのち、第４図及び第５図
に示すように、プリント基板３の表面に対して、各リー
ド端子２がプリント基板３の表面に予め形成されている
各プリント配線５に重ね接触するようにして接着し（こ
の場合、プリント基板３の方に接着剤を塗布して接着す
るようにしても良い）、次いで、各リード端子２を、そ
の各々のプリント配線５に対して半田付けすることによ
り、プリント基板３に対して装着できる。
この場合において、前記突起７及びこの突起８におけ
る接着剤塗布面８を、パッケージ体１の表面1bから裏面
1cにまで延びるように形成したことで、パッケージ体１
をプリント基板３に対して、当該パッケージ体１の一側
面1aにおける幅一杯にわたって接着することができるか
ら、前記各リード端子２をプリント基板３に対して半田
付けすることと相俟って、電子部品をプリント基板３に
対して、横方向に倒れることがないように強固に装着す
ることができる。
る接着剤塗布面８を、パッケージ体１の表面1bから裏面
1cにまで延びるように形成したことで、パッケージ体１
をプリント基板３に対して、当該パッケージ体１の一側
面1aにおける幅一杯にわたって接着することができるか
ら、前記各リード端子２をプリント基板３に対して半田
付けすることと相俟って、電子部品をプリント基板３に
対して、横方向に倒れることがないように強固に装着す
ることができる。
そして、前記各リード端子２のプリント配線５に対す
る半田付けに際しては、各リード端子２及び各プリント
配線５の一方又は両方に、半田メッキ又は半田ペースト
等の半田層を形成しておき、プリント配線にリード端子
を重ねた状態で加熱することによって半田付けすると言
うリフロー半田付方法や、高温気相半田付方法（VPS方
法）等を採用することができる。
る半田付けに際しては、各リード端子２及び各プリント
配線５の一方又は両方に、半田メッキ又は半田ペースト
等の半田層を形成しておき、プリント配線にリード端子
を重ねた状態で加熱することによって半田付けすると言
うリフロー半田付方法や、高温気相半田付方法（VPS方
法）等を採用することができる。
第６図は、他の実施例を示すもので、この実施例は、
前記パッケージ体１の一側面1aにおける長手方向の略中
程部に、一つの突起７を、当該突起７がパッケージ体１
における表面1bから裏面1cにまで延びるように一体的に
造形し、この両突起７の先端に、前記一側面1aと平行
で、且つ、前記パッケージ体１における表面1bから裏面
1cにまで延びるようにした接着剤塗布面８を形成したも
のであり、この場合においても、前記と同様の方法でプ
リント基板３に対して装着することができる。
前記パッケージ体１の一側面1aにおける長手方向の略中
程部に、一つの突起７を、当該突起７がパッケージ体１
における表面1bから裏面1cにまで延びるように一体的に
造形し、この両突起７の先端に、前記一側面1aと平行
で、且つ、前記パッケージ体１における表面1bから裏面
1cにまで延びるようにした接着剤塗布面８を形成したも
のであり、この場合においても、前記と同様の方法でプ
リント基板３に対して装着することができる。
また、更に別の実施例としては、第７図に示すよう
に、各リード端子２を、Ｌ字型に屈曲したものに構成し
ても良い。
に、各リード端子２を、Ｌ字型に屈曲したものに構成し
ても良い。
第１図〜第７図は本発明の実施例を示し、第１図は第１
実施例の電子部品の斜視図、第２図は第１実施例の電子
部品の正面図、第３図は第２図のIII−III視断面図、第
４図はプリント基板への取付け状態を示す図、第５図は
第４図のＶ−Ｖ視断面図、第６図及び第７図は本発明に
おける他の実施例の電子部品を示す図、第８図は従来の
電子部品の正面図、第９図は第８図の側面図、第10図及
び第11図は従来の電子部品の取付け状態を示す図であ
る。 １……パッケージ体、1a……パッケージの一側面、２…
…リード端子、３……プリント基板、７……突起、８…
…接着剤塗布面、９……接着剤。
実施例の電子部品の斜視図、第２図は第１実施例の電子
部品の正面図、第３図は第２図のIII−III視断面図、第
４図はプリント基板への取付け状態を示す図、第５図は
第４図のＶ−Ｖ視断面図、第６図及び第７図は本発明に
おける他の実施例の電子部品を示す図、第８図は従来の
電子部品の正面図、第９図は第８図の側面図、第10図及
び第11図は従来の電子部品の取付け状態を示す図であ
る。 １……パッケージ体、1a……パッケージの一側面、２…
…リード端子、３……プリント基板、７……突起、８…
…接着剤塗布面、９……接着剤。
Claims (1)
- 【請求項１】素子部に対する複数本のリード端子を、前
記素子部を封止するパッケージ体における一側面から、
当該一側面の長手方向に沿って適宜間隔で突出して成る
電子部品において、前記各リード端子を、その列方向か
ら見て前記パッケージ体の表面及び裏面に向って交互に
横向きに屈曲する一方、前記パッケージ体において各リ
ード端子が突出する一側面の一部に、少なくとも一つの
突起を、当該突起が前記パッケージ体の表面から裏面に
まで延びるように一体的に設け、この突起の先端に、前
記パッケージ体における一側面と平行で、且つ、パッケ
ージ体の表面から裏面にまで延びる接着剤塗布面を形成
したことを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055827A JP2504510B2 (ja) | 1988-03-09 | 1988-03-09 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055827A JP2504510B2 (ja) | 1988-03-09 | 1988-03-09 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230265A JPH01230265A (ja) | 1989-09-13 |
| JP2504510B2 true JP2504510B2 (ja) | 1996-06-05 |
Family
ID=13009797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63055827A Expired - Lifetime JP2504510B2 (ja) | 1988-03-09 | 1988-03-09 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504510B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0513743B1 (en) * | 1991-05-17 | 1997-09-10 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5204287A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| JP2862437B2 (ja) * | 1991-07-10 | 1999-03-03 | 三菱電機株式会社 | 面実装形パッケージ |
| JPH0750379A (ja) * | 1993-08-05 | 1995-02-21 | Nec Corp | 半導体装置 |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| JPH1126678A (ja) * | 1997-06-30 | 1999-01-29 | Oki Electric Ind Co Ltd | 電子部品のリード構造 |
| JP2012068178A (ja) * | 2010-09-27 | 2012-04-05 | Hitachi Automotive Systems Ltd | 加速度および角速度検出装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263663A (ja) * | 1986-05-12 | 1987-11-16 | Hitachi Tobu Semiconductor Ltd | 電子装置 |
-
1988
- 1988-03-09 JP JP63055827A patent/JP2504510B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01230265A (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4604678A (en) | Circuit board with high density electrical tracers | |
| US4991059A (en) | Electric component | |
| JP2504510B2 (ja) | 電子部品 | |
| JP3545019B2 (ja) | 電子製品の封止ケース | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| JPH11103145A (ja) | 回路基板と表面実装部品 | |
| JPH07154048A (ja) | 電子部品の外部リード | |
| JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
| JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
| JP3510743B2 (ja) | 配線接続構造及びそれを用いた電子部品 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JP2947468B2 (ja) | 複合電子回路装置 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JP2858318B2 (ja) | 電子部品装着方法 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
| JP2530783Y2 (ja) | チップ部品の実装構造 | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPH01120781A (ja) | 多層配線基板モジュール | |
| JP2591505B2 (ja) | 印刷配線板 | |
| JP2020155512A (ja) | インターポーザ、接合構造体、および実装方法 | |
| JP2777114B2 (ja) | テープキャリア | |
| JPH0212892A (ja) | 電子部品の実装方法 | |
| JPS62243393A (ja) | プリント基板 |