JPS62263663A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタ、半導体来秋回路等の電子装置
に関し、特に実装密度を向上させる際に利用して有効な
技術に関するものである。

〔従来の技術〕

上記電子装置の封止体、換言すればパッケージ芒外備冒
デト には各種の形状のものがあ　　　　　　　ｔａｔｅｔｅ
ｃｈｎｏｌｇｙ）日本版Ｊ　（Ｓｅｐｔｅｍｂｅｒ　１
９８２、ｐｐ６９〜７７）には、ＩＣパッケージングの
動向と題して、各種パッケージの形状が記載されている
。

その概要は、平板状のパッケージの周囲に外部接続端子
を設けるか、或いはパッケージの下面に外部接続端子を
設けたものである。

本発明者は、上記電子装置の実装密度を向上させるべく
種々の技術的検討を行った。以下は、公知とされた技術
ではないが、本発明者によって検討された技術であり、
その概要は次のとおりである。

第９図は、トランジスタに適用されるリードフレーム１
の一例を示すものであり、２，３は枠体を示し、４〜６
は外部接続端子となる。そしてＡは半導体チップが固定
される位置を示し、点線で示した枠はパッケージの大き
さを示すものである。

上記外部接続端子４〜６は第１０図のように折り曲げら
れ、パッケージされたときの平面形状は、第１１図のよ
うになる。なお、記入された寸法は、トランジスタの電
力損失等を勘案して決定された大きさの一例を示すもの
である。

〔発明が解決しようとする問題点〕

すなわち、上記平面形状から明らかなように、パッケー
ジの２側面に形成された外部接続端子が外側方向に折り
曲げられている。実装時には、上記外部接続端子を回路
パターン上に設置し、半田付けするのであるから、実装
面積としては外部接続端子４〜６の長さ分を見込んだも
のが必要になる。上記寸法によれば一辺が２．８　ｍｘ
であるから、実装に必要な面積は最小で７．８４　ｍ’
になる。

一方、ＶＴＲやＴＶのチューナ等では、コイル等が多用
されているので、実装面積は縮小したいものの、コイル
の高さ分によって高さ方向のスペースに余裕がある場合
がある。このような状態を考えると、上記トランジスタ
を横長構造にすれば、実装面積を小にして、必要なトラ
ンジスタ、ＩＣ等を実装することができる。

換言すれば、電子装置の体積を変えず、面積を縮小すれ
ば実装密度を向上し得ることになる。

そして、パッケージの外側方向に突出している外部接続
端子をパッケージ外に突出しない形状にすれば、実装面
積はパッケージの大きさに縮小し得ることに気づいた。

しかもパンケージは実装面に対し平板状にせず、横長形
状にすれば、実装面積を更に縮小し得ることに気づいた
。

本発明の目的は、実装面積を低減したトランジスタ、Ｉ
Ｃ等の電子装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書および添付図面から明らかになるであろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、封止体を横長構造に形成し、実装時に上記封
止体を横長構造に実装する−の側面に上記封止体と実質
的に同一平面となる外部接続端子を形成し、この外部接
続端子をプリント基板の回路パターンに接触せしめて実
装するものである。

〔作用〕

上記した手段によれば、封止体の−の側面に形成された
外部接続端子を回路パターンに半田付は等により実装す
ると、この面に外部接続端子が形成されているので、上
記封止体外に延長された外部接続端子がな（、この分実
装面積が低減される上に、封止体が横長だ実装さ八るの
で、平板状に実装される場合に比較して更疋実装面積を
低減することができ、トランジスタ、ＩＣ等の実装面積
を低減する、という本発明の目的を達成することができ
る。

〔実施例−１〕 以下、第１図〜第５図を参照して本発明を適用した電子
装置の第１実施例を説明する。

本実施例の特徴は、トランジスタをパッケージを横長構
造になし、実装密度を低減したことにある。

第１図はリードフレームの形状を示すものであり、銅版
等からなるリードフレーム１１には、プレス加工によっ
て外部接続端子１２．１３．１４が形成される。外部接
続端子１３の先端部１３ａには、第３図に示すように半
導体チップ１５が固定され、他の外部接続端子１２．１
４の各先端部１２　ａ　＋　１４　ａはインナーリード
となる。なお、第１図に示す点線内が樹脂封止される部
分すなわち、パッケージの大きさを示すものである。

上記リードフレーム１１について注目子べきことは、上
記第９図との対比で明らかなように、各外部接続端子１
２〜１４が全て同一方向に延長され、１つの外枠１６に
接続されていることである。

この結果、銅版の面積を少なくとも１つの外枠分だけ節
約することができ、低コスト化が可能になる。

上記外部接続端子１２〜１４は、外枠１６がも切断され
、第２図洗示すようにプレス加工される。

上記第１０図と比較すると、本実施例における外部接続
端子１２〜１４の折り曲げが１箇所であるのに対し、上
記外部接続端子２〜４は２箇所について折り曲げられて
いる。

すなわち、本実施例に示す外部接続端子１２〜１４は、
加工工程が短縮されているので、コスト低減が可能にな
る。

外部接続端子１３の垂直部には、第３図に示すように半
導体チップ１５が固定され、更に外部接続端子の１２．
１４の垂直部と半導体チップ１６とはポンディングワイ
ヤ１７によって接続される。

外部接続端子１２〜１４の下部折り曲げ部１２ｂ。

１３ｂ、１４ｂと垂直部とはほぼ直角であり、下部折り
曲げ部１２ｂ〜１４ｂの下面が後述する回路パターンと
の半田づけ面になる。

すなわち、第１０図に示した外部接続端子２〜４は、半
田づけ面と半導体チップの取り付は面とが平行であるの
に対し、本実施例に示す外部接続端子１２〜１４は両者
が直交する関係にある。したがって、垂直部に沿うよう
に封止体を形成すれば、実装時に実装面に対し、横長構
造となるパッケージのトランジスタが形成されることに
なる。

第４図は、上記のようにして得られたトランジスタＱの
外形を示すものであり、説明の便宜のため外部接続端子
１２〜１４を上部にして図示した。

パッケージＰの上記折り曲げ部１２ｂ〜１４ｂが露出す
る面は、本発明でいう−の側面に相当するものである。

ここで両者の形状の相違についてのべると、パッケージ
Ｐの篇さＨと長さＬとで決定される面積が第１１図に示
すパッケージの大きさに相当する。そして横幅Ｗは、第
１０図および第１１図に示すトランジスタのパッケージ
の高さく図示せず）に相当し、しかも外部接続端子４〜
６の延長した部分がない。実装面積は第３図に示すよう
に、大幅に低減されたものになる。

因に、長さＬが上記検討側同様に２．８　ｚｘとすると
、横幅Ｗは１．３ｍ富程度にすることができ、実装面積
は両者の積により３．６４ｍｘになる。上記検討例の実
装面積は７．８４　ｙｒｘであるからほぼ１／２にする
ことができた。

第４図に示すように、各外部接続端子の折り曲げ部１２
ｂ〜１４ｂは、パッケージＰの一側面Ｐａと実質的に面
一になっている。−側面Ｐａには、第５図に示すように
、実装時にトランジスタＱを位置決め、固定するための
接着剤１８が塗布される。上記折り曲げ部１２ｂ〜１４
ｂは、プリント基板２１に形成された回路パターン２２
上に接触するように位置決めされ、接着剤１８によって
固定される。次いで半田付けされる。

したがって、上記構造のトランジスタＱによれば、パッ
ケージＰが横長構造に形成され、しかも外部接続端子１
２〜１４がパッケージの横方向に突出していないため、
実装面積が大幅に低減される。しかもパッケージＰの体
積は、上記検討例と同一であることから、電力損失は同
一にすることができる。

上記実施例で示したトランジスタＱは下記の如き効果を
奏する。

（１）トランジスタパッケージの平面面積の最も小な一
側面に外部接続端子を形成し、しかも上記外部接続端子
のパッケージ外への突出部分を無くしたので、トランジ
スタの実装面積を低減する、という効果が得られる。

（２）上記（１）Ｋより、電子機器の実装密度を向上し
得る、という効果が得られる。

（３）上記（２）により、電子機器の小型化が容易にな
る、という効果が得られるう （４）トランジスタのパッケージを横長構造にして実装
し得るので、パッケージの体積を小にする必要がなく、
トランジスタの電力損失等が制約されない、とい５効来
が得られる。

（５）外部接続端子の折り曲げ部をパッケージの一側面
と実質的に同一平面とし、上記折り曲げ部を回路パター
ン上に接触せしめて、接着剤により位置決め、固定がで
きるようにしたことにより、トランジスタの自動装着、
自動実装が可能になる、という効果が得られる。

以上に本発明をトランジスタて適用した一実施例を説明
したが、パッケージの形状は上記実施例に限定されるも
のではない。

〔実施例−２〕 次に、第６図を参照して本発明の第２実施例を説明する
。

なお、本実施例と上記第１実施例との相違点は、外部接
続端子の折り曲げ部とパッケージの面一部との面積を犬
にしたことにある。

第６図に示すように、パッケージＰの一側面には、折り
曲げ部１２ｂ〜１４ｂと同一平面の面一部Ｐａが３箇所
にわたって形成されている。

したがって接着剤１８の塗布は１箇所に限定されない。

更に、折り曲げ部１２ｂ〜１４ｂが、上記面一部Ｐａの
段差部に沿って位置決めされ、不所望な折れ曲がりを低
減することができる。

依って、本実施例に示すトランジスタＱは、上記第１実
施例と同様の効果を有するうえに、下記の効果を奏する
。

（６）パッケージの一側面で、実装時に接着剤が塗布さ
れる面積が犬になされ、接着剤塗布の位置が限定されな
いので、実装時の作業効率を向上させることができる、
という効果が得られる。

〔実施例−３〕 次に、第７図を参照して本発明の第３実施例を説明する
。

本実施例と上記各実施例との相違点は、１個のパッケー
ジ内に２個のトランジスタを構成したことにある。

折り曲げ部１２ｂ〜１４ｂは、それぞれ２個のトランジ
スタの外部接続端子となり、パッケージＰ内においてそ
れぞれ半導体チップに上記のように接続されているもの
とする。

そして各折り曲げ部１２ｂ〜１４ｂの間が面一部Ｐａと
なり、接着剤を塗布する位置が拡大される。

更に、各折り曲げ部１２ｂ〜１４ｂは、上記面一部Ｐａ
によって埋め込まれたようになっているので、不所望な
曲がり等がなく、実装作業を確実に行うことができるよ
うになる。

また、１個パンケージ内に２個のトランジスタを設けた
ので、パッケージ全体の体積を小にすることもできる。

なお、上記各実施例は、本発明をトランジスタに適用し
たものであるが、半導体集積回路（以下においてＩＣと
いう）にも適用することができる。

〔実施例−４〕 次に、第８図を参照して本発明の第４実施例を説明する
。

本実施例と上記実施例との相違点は、本発明をＩＣに適
用したことだある。

第８図はＩＣ３１の外形を示すものであり、バクケージ
Ｐの一側面Ｐａには、外部接続端子となる折り曲げ部３
３が交互に設けられている。折り曲げ部３３の上記構造
は、多数の外部接続端子を設ける場合に好都合である。

上記パッケージＰは、横幅Ｗに対し高さＨが犬であり、
本発明でいう横長構造に形成されている。

折り曲げ部３３は、パッケージＰの周囲から外部方向に
突出していない。したがってＩＣ３１の実装面積は、Ｗ
ＸＬによって決定される。

本実施例に示すＩＣ３１は、下記の如き効果を奏する。

（７）ＩＣの一側面に複数の外部接続端子を設けるとと
もに、上記外部接続端子をパッケージの側面と面一に形
成し、パッケージ外への突出部が無い構造にしたので、
ＩＣの実装面積を低減する、という効果が得られる。

（８）ＩＣのパッケージを横長構造に形成したので、Ｉ
Ｃの実装面積を上記のように低減し得るにも関らず、Ｉ
Ｃの体積を大にすることができ、ＩＣの集積度を向上し
得る、という効果が得られる。

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではな（、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。たとえば、第４実
施例で説明した折り曲げ部３３は、４列に形成されてい
るが、外部接続端子数が少ない場合は、２列等にしてよ
い。この場合、パッケージの幅Ｗを更に小にすることが
でき、実装面積を更に低減することができる。また、デ
ュアルインライン型ＩＣＫ適用し、面付は天候型にする
こともできる。

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるトランジスタ等に
適用し、た場合について説明したが、それに限定される
ものではなく、・・イブリッドＩＣ等の各種ＩＣに利用
できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、トランジスタ、ＩＣの如き電子装置のパッケ
ージを横長構造に形成するとともに、平面面積の小な一
側面に、この−側面と面一にて外部接続端子を設けるこ
とにより、上記電子装置の実装面積を低減することがで
き、更に回路パターンへの実装が自動的に行い得られる
、等の効果がある。

【図面の簡単な説明】

第１図〜第５図は本発明を適用した電子装置の第１実施
例を示すものであり、 第１図はリードフレームの平面図、 第２図は外部接続端子の構造を示す斜視図、第３図は半
導体チップを固定した状態を示す外部接続端子の平面図
、 第４図は上記電子装置の形状を示す斜視図、第５図は上
記電子装置の実装状況を示す要部の断面図、 第６図は本発明の第２実施例を示す電子装置の斜視図、 第７図は本発明の第３実施例を示す電子装置の斜視図、 第８図は本発明の第４実施例を示すＩＣの斜視図、 第９図は本発明に先立って検討された電子装置のリード
フレーム構造を示す平面図、 第１０ｉは外部接続端子の構造を示す斜視図、第１１図
は上記外部接続端子の平面図をそれぞれ示すものである
。 １１・・・リードフレーム、１２〜１４・・外部接続端
子、１２ｂ〜１４ｂ・・・折り曲げ部、１５・・・半導
体チップ、１８・・・接着剤、２１・・・プリント基板
、２２・・・回路パターン、Ｑ・・・トランジスタ、Ｐ
・・・パッケージ、Ｗ・・・パッケージの横幅、Ｈ・・
・パッケージの高さ、Ｌ・・・パッケージの長さ、Ｐａ
・・・パッケージの一側面。 代理人　弁理士　　小　川　勝　男 第　　４　　図 第　　５　　図 ター　トラ〉ジ゛Ｚり ！　−ノ＼Ｏツｒ−ジ。

Claims (1)

1. 【特許請求の範囲】 １、封止体によって封止される半導体チップと、一端が
   上記封止体内において上記半導体チップにワイヤを介し
   て電気的に接続され、かつ、他端が上記封止体の一側面
   から上記封止体外に延長された複数の外部接続端子と、
   その実装面に対し横長構造に形成された上記封止体と、
   を具備し上記複数の外部接続端子は上記封止体の一側面
   に面一になること特に曲り部を有することを特徴とする
   電子装置。 ２、上記複数の外部接続端子は、上記封止体の一側面の
   部分より突出し、隣接する外部接続端子の延在方向は異
   なっていることを特徴とする特許請求の範囲第１項記載
   の電子装置。