CN101254561B - 钎焊接合方法和使用该方法的半导体装置的制造方法 - Google Patents

钎焊接合方法和使用该方法的半导体装置的制造方法 Download PDF

Info

Publication number
CN101254561B
CN101254561B CN2008100822316A CN200810082231A CN101254561B CN 101254561 B CN101254561 B CN 101254561B CN 2008100822316 A CN2008100822316 A CN 2008100822316A CN 200810082231 A CN200810082231 A CN 200810082231A CN 101254561 B CN101254561 B CN 101254561B
Authority
CN
China
Prior art keywords
oxide
film
soft solder
component
soldered joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100822316A
Other languages
English (en)
Other versions
CN101254561A (zh
Inventor
大西一永
西村芳孝
西泽龙男
望月英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN101254561A publication Critical patent/CN101254561A/zh
Application granted granted Critical
Publication of CN101254561B publication Critical patent/CN101254561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种钎焊接合方法及使用该方法的半导体装置的制作方法，在第一部件的钎焊接合预定区域的外周部的至少一部分上，照射激光形成氧化膜，通过软钎料使第二部件与所述钎焊接合预定区域接合。即使进行除去软钎料中包含的焊剂残渣的药品清洗，软钎料抗蚀剂也不剥离。

Description

钎焊接合方法和使用该方法的半导体装置的制造方法
技术领域
本发明涉及钎焊(soldering)接合两个部件的方法，涉及使用于接合的软钎料不从规定的区域溢出的钎焊接合方法。并且，还涉及使用该钎焊接合方法的半导体装置的制造方法。
背景技术
作为在绝缘基板的回路图案上安装部件的方法，一般采用利用钎焊的方法。同样，作为使绝缘基板与放热板接合的方法，也采用利用钎焊的方法。钎焊是在进行钎焊的两个部件之间涂敷膏状软钎料或在两个部件之间夹住钎焊板，熔融该软钎料进行的。
这时，作为在规定位置使两个部件接合的方法，公知有使用钎焊抗蚀剂膜的方法(专利文献1)。该钎焊抗蚀剂为树脂组成物，在接合的一方部件的表面上以规定的图案形成钎焊抗蚀剂膜。由于形成有钎焊抗蚀剂膜的部分软钎料不会浸渍，所以可以使熔融的软钎料停止在没有形成钎焊抗蚀剂的规定的接合区域中，从而能够防止软钎料附着在接合区域以外。
图7是表示利用钎焊抗蚀剂制造的半导体装置的主要部分的示意图，(a)为俯视图，(b)为(a)的虚线部分的截面图。在图7中，1为由铜制成的散热基底板，2为陶瓷板，3为在陶瓷板的表面上形成的铜图案，4为在背面上形成的铜图案。通过陶瓷板2和铜图案3，4形成绝缘基板5。6为IGBT(Insulated Gate Bipolar Transistor绝缘栅双极型晶体管)或FWD(Free Wheeling Diode续流二极管)等半导体元件。散热基底板1和绝缘基板5的背面的铜图案4之间、以及绝缘基板5的表面的铜图案3和半导体元件6之间通过软钎料7接合。
另外，当利用钎焊接合时，在散热基底板1的表面上，在接合区域的外周部上形成软钎料抗蚀剂膜10，使得软钎料7不会从规定的接合区域溢出。
在图7(a)中，如果软钎料抗蚀剂膜10不完全包围绝缘基板5的外周，用软钎料抗蚀剂膜10包围绝缘基板5的拐角部分，则可以防止绝缘基板5伴随软钎料7的熔融而移动，可以进行定位。另外，由于当在二个绝缘基板5之间的部分附着软钎料时，在绝缘基板5之间的绝缘耐压降低，用软钎料抗蚀剂膜10覆盖在二个绝缘基板5之间的部分，是为了防止耐压的降低。
图8表示说明在散热基底板1上形成软钎料抗蚀剂膜10的工序的图；(a)表示形成软钎料抗蚀剂膜10之前的散热基底板1；(b)表示以规定的图案，在散热基底板1上网板印刷软钎料抗蚀剂膜用的掩膜11；(c)表示形成有软钎料抗蚀剂膜10的散热基底板1。
现在说明软钎料抗蚀剂膜10的形成工序。首先，在图中没有表示出的工作台上进行形成软钎料抗蚀剂膜10之前的散热基底板1的位置对合并装载。其次，在散热基底板1上进行图(b)的掩膜的位置对合并装载。其次，将图中没有表示出的软钎料抗蚀剂(树脂油墨(ink))滴在掩膜11上，通过以规定的图案在掩膜11上形成的微细孔，将软钎料抗蚀剂印刷在散热基底板1的表面上。
其次，取下掩膜11，使软钎料抗蚀剂干燥·硬化。软钎料抗蚀剂的树脂油墨，由通过加热或者紫外线照射而硬化的树脂构成，在涂敷之后需要通过加热或者紫外线照射使其硬化的工序。从涂敷软钎料抗蚀剂至硬化需要数小时。
上述的现有的软钎料抗蚀剂膜为树脂组成物。在半导体装置的装配工序中包括有钎焊时的加热工序或除去软钎料中包含的焊剂(flux)残渣的药品清洗工序。由于加热工序的热经历或清洗所用的药品的影响，树脂组成的软钎料抗蚀剂膜，在半导体装置的制造工序中存在剥离的问题。
另外，由于在涂敷软钎料抗蚀剂(树脂油墨)后，必然需要使其干燥·硬化的工序，所以存在形成有软钎料抗蚀剂膜10的散热基底板的准备需要时间的问题。
另外，为了通过网板印刷印刷软钎料抗蚀剂，必然需要软钎料抗蚀剂膜10的图案的种类数的掩膜11。掩膜11形成细微的图案很难。并且，即使半导体装置的轻微的设计变更，也要变更软钎料抗蚀剂膜的图案，图案的种类增加。每当图案变更或增加时，都必需形成掩膜11，成为成本变高的主要原因。
另外，网板印刷的掩膜具有软钎料抗蚀剂(树脂油墨)通过的微细的贯通孔，当在网板印刷之后放置掩膜时，软钎料抗蚀剂在该贯通孔内凝固，贯通孔失去作用。因此，为了重复使用掩膜11，每次印刷工序结束时，必然需要利用有机溶剂清洗掩摸等的维护。
[专利文献1]特开2004-47848号公报
发明内容
本发明的课题是解决上述的现有的树脂组成的软钎料抗蚀剂膜中的问题。
为了解决上述问题本发明是一种钎焊接合方法，将第一部件和第二部件钎焊接合，包括：在第一部件的钎焊接合预定区域的外周部的至少一部分上照射激光形成氧化膜的工序；和通过软钎料使第二部件与所述钎焊接合预定区域接合的工序。并且，所述氧化膜是在第一部件上照射脉冲状的激光而形成。
并且，可以变更激光的能量，强氧化所述第一部件形成第一氧化膜，弱氧化形成第二氧化膜。与所述钎焊接合区域连接形成所述第一氧化膜。
所述氧化膜是，通过使所述脉冲状的激光的照射点移动并照射在第一部件上，形成为线状或点状。
并且，所述线状或点状的氧化膜，以阻止在接合第二部件的工序中从所述接合预定区域溢出至第一部件上的软钎料滴，向接合预定区域外流出的间隔，在多个地方形成。
并且，在上述钎焊接合方法中，是在没有还原作用的气氛环境中进行接合所述第二部件的工序。
并且，在使用所述的钎焊接合方法的半导体装置的制造方法中，在钎焊接合绝缘基板的散热基底的表面的钎焊接合预定区域的外周部的至少一部分上，照射激光形成氧化膜，在钎焊接合预定区域中钎焊接合所述绝缘基板。所述氧化膜可以以覆盖所述绝缘基板的拐角部分的方式形成，也可以覆盖边的一部分的方式形成，当配置多个绝缘基板时，也可以以覆盖该绝缘基板相对的边的方式形成。
本发明的抗蚀剂可防止在接合工序中的软钎料的流出，即使经过热处理或药品处理也不会剥离，能够减少形成抗蚀剂时的工序数和降低成本。
附图说明
图1为表示第一实施例的散热基底板的图；
图2为表示利用光在散热基底板1上形成的氧化膜的图案的图；
图3为表示点状的氧化膜和软钎料滴的图；
图4为表示在第一实施例的散热基底板上形成氧化膜的装置的例子的图；
图5为表示在第一实施例的散热基底板上形成氧化膜的装置的另一个例子的图；
图6为表示第二实施例的图；
图7为表示利用软钎料抗蚀剂制造的半导体装置的主要部分的图；
图8为说明在散热基底板1上形成软钎料抗蚀剂膜10的工序的图。
符号说明
1散热基底板
2陶瓷板
3、4铜图案
5绝缘基板
6半导体元件
7软钎料
8氧化膜
具体实施方式
以下，根据附图说明本发明的实施方式。
图1是表示本发明的第一实施方式中的散热基底板的图。在图1中，1为作为第一部件的散热基底板。由于用于半导体装置的放热，优选为热传导良好的材料，一般为铜板，铝板，铜一钼复合材料等以放热为目的金属板。但如下文所述，由于必须在表面上形成氧化膜，所以选择散热基底板本身能够形成氧化膜的材料。这里采用铜板，为了防止软钎料的浸渍性或表面的自然氧化，实施镀镍。
8为在散热基底板1的表面上形成的作为抗蚀剂的氧化膜。在以下，为了与树脂组成的软钎料抗蚀剂区别，简单地称为氧化膜。氧化膜8是通过将激光照射在散热基底板上，热氧化作为散热基底板的基础材料的铜板的表面而形成。如上所述，对散热基底板1的表面进行镀镍。由于镍的激光吸收效率高，通过激光的照射容易氧化和熔融。增强激光的能量强度，使表面的镀镍熔融，使散热基底板1的铜露出。
露出的铜表面进一步接受激光的照射，利用其热能被氧化，形成氧化膜8。也可以减弱激光的能量强度，仅使表面的镍氧化。
如图1所示，散热基底板1的氧化膜8形成于钎焊(soldering：软钎焊)作为后述的第二部件的绝缘基板5的区域(钎焊接合预定区域A)的外周部的一部分上。氧化膜8的表面，与钎焊接合预定区域的表面的镍相比难以被软钎料浸渍。因此，在钎焊接合工序中，即使软钎料7从规定的接合区域溢出，当其上有氧化膜8时，软钎料的浸渍不扩宽。
另外，溢出的软钎料通过熔融的软钎料的表面张力返回钎焊接合预定区域或成为软钎料滴滞留在氧化膜上。
在树脂组成的软钎料抗蚀剂上，由于完全排斥软钎料，溢出至钎焊接合预定区域外的软钎料越过树脂组成的软钎料抗蚀剂，在另一工序中，附着在粘接树脂壳体等的区域等上。这样，存在难以除去附着在别的工序中使用的区域上的硬化后的软钎料的问题。
滞留在氧化膜8上的软钎料在氧化膜8上硬化，如果硬化后的软钎料的高度比绝缘基板5的陶瓷板2低，则绝缘耐压方面没有问题。
通过氧化的强度，能够控制氧化膜8具有的一些软钎料浸渍性。即，当氧化较强时，在散热基底板上形成较厚的氧化膜。由于形成较厚的氧化膜，所以照射的激光的能量也变高，因此散热基底的表面粗糙，表面积变大，软钎料难以浸渍宽广。当氧化较弱时，照射的激光的能量也变低，散热基底的表面不那么粗糙。因此，与进行强氧化的氧化膜比较时，软钎料容易浸渍宽广。由于氧化时表面粗糙表面积增大，形成有氧化膜的部分上软钎料浸渍的距离变大，因此能够使软钎料滞留在氧化膜上。
在图1中，氧化膜8不完全包围钎焊接合预定区域A的外周，是由于如果通过氧化膜8包围与钎焊接合预定区域A接合的第二部件(后述的绝缘基板5)的拐角部分，则能够防止第二部件伴随软钎料7的熔融移动进行定位。另外，如果形成的氧化膜的面积少，则激光的照射时间变短，能够提高批量生产性。而且，因为如果软钎料附着在二个钎焊接合预定区域间的部分上，在与第一部件(散热基底板1)上接合的第二部件(绝缘基板5)之间的绝缘耐压就会降低，以二个钎焊接合预定区域间的部分作为形成氧化膜的区域是为了能够防止耐压的降低。
另外，在钎焊接合预定区域A的外周中，也可以以覆盖第二部件的边的部分的一部分的方式形成氧化膜8。即使在多个地方覆盖边的部分也可以进行定位。并且，在边的一部分上形成氧化膜的情况下，从熔融前的软钎料7的配置等条件出发，也可以在熔融后的软钎料容易流出的地方形成氧化膜。
通过激光的照射能量，可以控制在铜的表面上形成的氧化膜的膜厚。照射能量的强度可以以激光的输出，激光的振荡频率，和激光的照射时间作为参数控制。例如，当以激光的照射时间为参数时，由于照射时间越长氧化越强，因此形成较厚的氧化膜。也可以改变激光的输出，控制氧化膜8的膜厚。为了改变氧化的程度在多个地方形成氧化膜8，控制激光的输出大致一定，而调节照射时间的方法控制性较好。
另外，因为如果尽可能地提高激光的输出，能够缩短形成所希望厚度的氧化膜所需要的时间，所以能够在短时间内形成广范围的氧化膜。
由于激光为脉冲状，通过移动激光的照射部位，能够按所希望的图案描画氧化膜。
当减慢激光的照射部位的移动速度时，由于脉冲状的激光连续地照射在散热基底板1的表面上，因而氧化膜8形成为线状。例如，如果激光的输出频率为20kHz～30kHz，移动速度为50mm/s，就能够形成线状的氧化膜8。
像这样，当减慢激光的照射部位的移动速度时，如上所述，散热基底板的氧化膜8的膜厚变厚。
当加快激光照射部位的移动速度时，由于脉冲状的激光间断地照射在放热板1的表面上，就在点上形成氧化膜8。例如，如果激光的输出频率为20kHz～30kHz，移动速度为1000mm/s，就能够连续地形成点状(例如直径大约为50μm)的氧化膜8。
并且，当提高移动速度(例如2000mm/s)时，点状的氧化膜8的间隔变宽，能够形成间断的氧化膜。
另外，通过使激光的光学系统的焦点位置偏移，可以变更点状的氧化膜的直径。例如，在直径为50μm的氧化膜的情况下，当从第一列的照射开始位置在进行方向上使激光的照射开始位置偏移50μm时，点状的氧化膜的中心成为偏移50μm的交错配置。
图2是表示利用激光在散热基底板1上形成的氧化膜的图案的图，是示意性表示由图1的虚线包围的部分B。该图(a)为用直线描画氧化膜8的图。使直线和直线紧密并排扩大氧化膜的面积。
这时，即使是相同的直线状的氧化膜，可以使与钎焊接合预定区域连接的氧化膜为强氧化后的氧化膜，使其以外为弱氧化后的氧化膜。
由于软钎料浸渍性低的强氧化后的氧化膜与钎焊接合预定区域连接，因此即使软钎料从钎焊接合预定区域溢出，被强氧化后的氧化膜排斥通过熔融的软钎料的表面张力，可以返回到钎焊接合预定区域中。即使在溢出量多，不能完全返回钎焊接合预定区域的情况下，由于邻接有弱氧化后的氧化膜，溢出的软钎料仅有一点浸渍在弱氧化后的氧化膜上，滞留在氧化膜上。另外，如果在其他的工序中，在与粘接树脂壳体等的区域等的边界上设置有强氧化后的氧化膜，则溢出的软钎料很难跨越氧化膜。
在以下的其他例子中也同样。
该图(b)为以直线形成的氧化膜8的图，与该图(a)比较，以一定间隔配置直线。虽然氧化膜8的软钎料浸渍性比镍差，但并不是如软钎料抗蚀剂10那样，软钎料完全不浸渍并排斥的材料。因此，从钎焊接合预定区域溢出的软钎料停留在最初的氧化膜上。即使越过最初的氧化膜溢出，也可以停留在下一个氧化膜上。因此，不必用氧化膜覆盖全部表面，也能够使软钎料停留在钎焊接合预定区域内。由于以一定间隔描画氧化膜，与如该图(a)那样，在全部表面上形成氧化膜的情况比较，能够缩短形成氧化膜的工序。
该图(c)，(e)，(h)是以直线的氧化膜形成构成氧化膜8的区域的外周，以点状的氧化膜形成其内侧的图。使从钎焊接合预定区域溢出的软钎料停留的作用与上述该图(b)的情况同样。如先前所述，形成氧化膜的速度是形成点状的氧化膜比形成线状的氧化膜的情况快。因此，可以更加缩短形成氧化膜的工序。
在这种情况下，使包围点状的氧化膜的直线状的氧化膜为强氧化后的氧化膜即可。
另外，该图(c)和(e)为在直线上配置形成点状的氧化膜的图，(h)为以一定间隔呈交错状配置形成点状的氧化膜的图。如该图(h)所示，即使以一定间隔配置点状的氧化膜，也可以使软钎料滴停留。
如该图(c)和(e)所示，当以一定间隔呈交错状配置形成点状氧化膜时，使激光的照射开始位置微小地偏移即可。
图3为表示点状的氧化膜8和软钎料滴11的图。如该图所示，点状的氧化膜的间隔是，能够阻止从钎焊接合预定区域A溢出至散热基底板1上的软钎料滴向接合预定区域外流出的间隔即可，例如可以是与从钎焊接合预定区域溢出的软钎料滴的大小C(100μm)相同或比它小的D(50μm左右)。
图2(d)，(f)，(g)与该图(c)，(e)，(h)同样，但省略离钎焊接合预定区域最远的直线状的氧化膜的形成。即使软钎料滴从钎焊接合预定区域A溢出至散热基底板1上，通过与接合预定区域A外连接的氧化膜或与该氧化膜接近形成的线状、点状的氧化膜也能够防止其流出。如果省略离钎焊接合预定区域最远的直线状的氧化膜的形成，能够更加缩短氧化膜的形成工序。
<实施例1>
图4是表示在第一实施方式的散热基底板上形成氧化膜的装置的例子的图。在该图4中，21为装载散热基底板1的工作台，22为支承激光照射单元25的支柱，23为相同的臂，26为控制装置。激光照射单元25将激光26照射在散热基底板1上，在散热基底板1的表面上形成氧化膜。
如上所述，当在散热基底板1上按所希望的形状形成氧化膜时，使激光照射部位移动即可。当使激光照射部位移动时，使激光照射单元的光学系统在图4的X-Y方向上移动即可。或者，也可以相对于在工作台21使支柱22、臂23在图4的X-Y方向上移动。另外，也可以使工作台21在图4的X-Y方向上移动。
通过控制装置26控制该激光照射部位的移动。在由于使用散热基底板的半导体装置的规格变更或模型改变，变更氧化膜的图案或者重新制作的情况下，只要通过变更控制装置26的设定(程序)就能够变更氧化膜的形状。通过控制装置26的设定的变更也能够变更上述照射开始位置。
由于氧化膜的形状的变更容易，在小批量制作多种散热基底板的情况下，也可灵活地应对。
<实施例2>
图5表示在第一实施方式的散热基底板上形成氧化膜的装置的例子。在图5中，31为装载散热基底板1并使其在水平方向上依次移动的皮带。32，33分别为支承激光照射单元25的支柱和臂，与图4同样。
另外36为控制装置。
利用激光照射在散热基底板1上形成氧化膜与图4的情况同样。
在本实施例中，由于利用皮带31，使散热基底板1依次向激光照射单元25下面移动，可以在多个散热基底板1上连续地形成氧化膜。
如上所述，为了以所希望的形状在散热基底板1上形成氧化膜，只要移动激光照射部位即可。为了移动激光照射部位，只要使激光照射单元的光学系统在图5的X-Y方向上移动即可。或者，也可以相对于皮带31使支柱22、臂23在图5的X-Y方向上移动。皮带31使散热基底板移动至规定的位置并停止，当氧化膜形成工序结束再搬送至下一工序。皮带的驱动和激光的照射通过控制装置36连动控制。也可以移动散热基底板同时在散热基底板上照射激光。
该激光照射部位的移动由控制装置36控制。在通过使用散热基底板的半导体装置的规格变更或模型改变，变更氧化膜的图案或者重新制作的情况下，能够只通过变更控制装置的设定变更氧化膜的形状。
由于氧化膜的形状的变更容易，在小批量制作多种散热基底板的情况下，也能够灵活地应对。
图6是表示本发明的第二实施方式的图。与图7同样的结构用相同的符号标注，省略其说明。
图6是表示半导体装置的主要部分的图，(a)为俯视图，(b)为(a)的虚线部分的截面图。在图6中，1为作为第一部件的散热基底板，这里采用铜板，为了防止软钎料的浸渍性或表面的自然氧化实施镀镍。2为陶瓷板，3为在陶瓷板的表面上形成的铜图案，4为在背面上形成的铜图案。利用陶瓷板2和铜图案3、4形成绝缘基板5。绝缘基板5相当于第二部件。
当利用钎焊接合时，在散热基底板1的表面上，在接合区域的外周部形成氧化膜8，使得软钎料7不从规定的接合区域溢出。氧化膜8如与在上述实施方式1中说明的相同。
在图6(a)中，软钎料抗蚀剂膜10不完全包围绝缘基板5的外周是，如果由软钎料抗蚀剂膜10包围绝缘基板5的拐角部，就能够防止绝缘基板5伴随软钎料7的熔融而移动(定位)。另外，由于当在二个绝缘基板5之间的部分附着软钎料时，在绝缘基板5之间的绝缘耐压降低，用软钎料抗蚀剂膜10覆盖在二个绝缘基板5之间的部分，是为了防止耐压的降低。
接下来，说明使用上述的散热基底板的半导体装置的制造方法。
首先，如上所述，在散热基底板1上形成氧化膜8。其次，在钎焊接合预定区域上涂敷乳状软钎料或装载软钎料片。然后，在乳状软钎料或软钎料片上装载绝缘基板5。这里，在使半导体元件6与绝缘基板5的铜图案3接合的软钎料中，使用与接合散热基底板1和绝缘基板5的软钎料融点相同的软钎料的情况下，可通过软钎料(乳状物或片)将半导体元件6装载在铜图案3上。
其次，将上述层叠体投入没有还原作用的气氛环境的炉中加热，使软钎料熔融。这里，将炉内作成没有还原作用的气氛环境，是为了抑制还原作用。在氢气氛环境等还原作用强的气氛环境中，氧化膜被还原变薄或消失，难以抑制软钎料的流出。没有还原作用的气氛环境例如是氮气气氛环境或大气。
如果软钎料熔融就从炉中取出冷却，使软钎料硬化，则散热基底板1和绝缘基板的背面的铜图案4(绝缘基板的表面的铜图案3和半导体元件6)的接合完成。
接着，将图中没有示出的树脂壳体与散热基底板1粘接，通过金属丝结合等进行规定的连接。由于通过上述氧化膜能够抑制软钎料向粘接散热基底板的树脂壳体的区域溢出，所以对粘接工序没有妨碍。
另外，也可以以绝缘基板的表面的铜图案3作为第一部件，以半导体元件为第二部件，在铜图案3的钎焊接合预定区域的外周部的至少一部分上形成氧化膜。

Claims (8)

1.一种钎焊接合方法，将第一部件和第二部件钎焊接合，其特征在于，包括：
在第一部件的钎焊接合预定区域的外周部的至少一部分上照射激光形成氧化膜的工序；和
通过软钎料使第二部件与所述钎焊接合预定区域接合的工序，
所述氧化膜由第一氧化膜和第二氧化膜形成，通过变更照射在所述第一部件上的激光的能量强氧化所述外周部的至少一部分中的与所述钎焊接合预定区域相连接的部分而形成第一氧化膜，利用与所述第一氧化膜相比更低的能量弱氧化所述外周部中形成所述第一氧化膜以外的区域而形成第二氧化膜，
所述第一氧化膜为直线状，所述第二氧化膜为线状或点状。
2.根据权利要求1所述的钎焊接合方法，其特征在于：
所述氧化膜通过在第一部件上照射脉冲状的激光而形成。
3.根据权利要求1所述的钎焊接合方法，其特征在于：
所述线状或点状的氧化膜，以阻止在接合第二部件的工序中从所述接合预定区域溢出至第一部件上的软钎料滴向接合预定区域外流出的间隔，在多个地方形成。
4.根据权利要求1～3中任一项所述的钎焊接合方法，其特征在于：
在没有还原作用的气氛环境中进行接合所述第二部件的工序。
5.一种半导体装置的制造方法，其使用权利要求1～4中任一项所述的钎焊接合方法，其特征在于：
在散热基底的表面中的、钎焊接合绝缘基板的钎焊接合预定区域的外周部的至少一部分上，照射激光形成氧化膜；
在钎焊接合预定区域钎焊接合所述绝缘基板。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：形成所述氧化膜，使其覆盖所述绝缘基板的拐角部分。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于：所述氧化膜以覆盖所述绝缘基板的边的一部分的方式形成。
8.根据权利要求5所述的半导体装置的制造方法，其特征在于：所述氧化膜按照在配置多个绝缘基板时覆盖该绝缘基板相对的边的方式形成。
CN2008100822316A 2007-02-26 2008-02-26 钎焊接合方法和使用该方法的半导体装置的制造方法 Active CN101254561B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007045339A JP5145729B2 (ja) 2007-02-26 2007-02-26 半田接合方法およびそれを用いた半導体装置の製造方法
JP2007-045339 2007-02-26
JP2007045339 2007-02-26

Publications (2)

Publication Number Publication Date
CN101254561A CN101254561A (zh) 2008-09-03
CN101254561B true CN101254561B (zh) 2013-05-01

Family

ID=39716361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100822316A Active CN101254561B (zh) 2007-02-26 2008-02-26 钎焊接合方法和使用该方法的半导体装置的制造方法

Country Status (3)

Country Link
US (1) US8273644B2 (zh)
JP (1) JP5145729B2 (zh)
CN (1) CN101254561B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063325A1 (de) 2008-12-30 2010-07-01 Osram Opto Semiconductors Gmbh Verfahren zur Fertigung von Leuchtmitteln
IN2012DN02727A (zh) * 2009-09-09 2015-09-11 Mitsubishi Materials Corp
JP5834647B2 (ja) * 2011-09-07 2015-12-24 大日本印刷株式会社 リードフレームおよびその製造方法
JP6028793B2 (ja) 2012-03-15 2016-11-16 富士電機株式会社 半導体装置
JP5665786B2 (ja) * 2012-03-26 2015-02-04 三菱電機株式会社 半導体装置
JP5921322B2 (ja) * 2012-05-11 2016-05-24 三菱電機株式会社 半導体モジュールの製造方法
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
DE102012107876A1 (de) 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
JP6131633B2 (ja) * 2013-02-28 2017-05-24 三菱マテリアル株式会社 半導体装置用回路基板
DE102013211089A1 (de) * 2013-06-14 2014-12-18 Robert Bosch Gmbh Substrat mit einem Bereich zur Begrenzung eines Lotbereichs
JP6690270B2 (ja) * 2015-10-15 2020-04-28 株式会社ジェイテクト 金属部材の加熱方法、加熱した金属部材の接合方法、及び金属部材の加熱装置
CN108463879A (zh) * 2016-01-14 2018-08-28 三菱电机株式会社 散热板构造体、半导体装置以及散热板构造体的制造方法
KR102377816B1 (ko) * 2016-04-28 2022-03-22 덴카 주식회사 세라믹 회로 기판 및 그 제조 방법
CN106270871A (zh) * 2016-11-01 2017-01-04 株洲中车时代电气股份有限公司 一种半导体器件的焊接方法及焊接系统
US10307851B2 (en) * 2016-12-14 2019-06-04 Raytheon Company Techniques for providing stop-offs for brazing materials or other materials on structures being joined
US10339968B2 (en) 2017-09-08 2019-07-02 Nidec Corporation Base unit, spindle motor, and disk drive apparatus
JP6898203B2 (ja) * 2017-10-27 2021-07-07 株式会社 日立パワーデバイス パワー半導体モジュール
US11241752B2 (en) * 2018-05-22 2022-02-08 National Technology & Engineering Solutions Of Sandia, Llc Method for eliminating runout of braze filler metal during active brazing
JP2022031611A (ja) * 2018-11-09 2022-02-22 住友電気工業株式会社 半導体装置
JP7156172B2 (ja) * 2019-05-23 2022-10-19 株式会社デンソー 半導体装置
JP7482815B2 (ja) * 2021-03-09 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE112021007442T5 (de) 2021-04-02 2024-01-25 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1555572A (zh) * 2001-09-14 2004-12-15 西门子迪美蒂克股份公司 用于电子元件的中间支架和用于钎焊这种中间支架的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276588A (ja) * 1985-09-28 1987-04-08 三菱電機株式会社 混成集積回路装置
JPH0230374A (ja) * 1988-07-18 1990-01-31 Mitsubishi Electric Corp 基板の半田付け方法
JPH02122594A (ja) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd 回路基板装置
US5281772A (en) * 1991-10-28 1994-01-25 Delco Electronics Corporation Electrical connector having energy-formed solder stops and methods of making and using the same
JPH0831848A (ja) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd 半導体装置の製造方法
JP3365882B2 (ja) * 1995-02-03 2003-01-14 第一電子工業株式会社 電子部品端子の半田上がり防止構造
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
JP2000311905A (ja) * 1999-04-28 2000-11-07 Nippon Inter Electronics Corp 複合半導体装置の製造方法
US6278078B1 (en) * 1999-06-02 2001-08-21 Lockheed Martin Corporation Laser soldering method
JP2004047848A (ja) 2002-07-15 2004-02-12 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
US7263260B2 (en) * 2005-03-14 2007-08-28 Matsushita Electric Industrial Co., Ltd. Low cost, high precision multi-point optical component attachment
JP4708182B2 (ja) * 2005-12-28 2011-06-22 Ｊｘ日鉱日石金属株式会社 半田吸い上がりバリア部を持つ端子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1555572A (zh) * 2001-09-14 2004-12-15 西门子迪美蒂克股份公司 用于电子元件的中间支架和用于钎焊这种中间支架的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-311905A 2000.11.07
JP特开平8-31848A 1996.02.02

Also Published As

Publication number Publication date
CN101254561A (zh) 2008-09-03
US20080206928A1 (en) 2008-08-28
US8273644B2 (en) 2012-09-25
JP5145729B2 (ja) 2013-02-20
JP2008207207A (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
CN101254561B (zh) 钎焊接合方法和使用该方法的半导体装置的制造方法
CN1531023B (zh) 激光器照射装置和方法以及半导体器件的制造方法
CN103188877B (zh) 一种陶瓷线路板快速高柔性制作的方法
US11367668B2 (en) Electronic device and method for manufacturing same
US20220241901A1 (en) Manufacturing method of processed resin substrate and laser processing apparatus
EP2394975B1 (de) Verfahren zum Herstellen von doppelseitig metallisierten Metall-Keramik-Substraten
JP2019175976A (ja) 素子チップの製造方法
WO2019214491A1 (zh) 一种显示面板的制作方法、显示面板及移印装置
CN1235274C (zh) 电子器件制造装置以及电子器件的制造方法
KR101993025B1 (ko) 리플로우 오븐 및 리플로우 오븐의 표면 처리 방법
CN104105353A (zh) 一种高精度陶瓷电路板的制作方法
JP6776801B2 (ja) 電子装置及びその製造方法
JP2007165472A (ja) フラットディップ装置およびフラットディップ装置のはんだ付け方法
EP2263825B1 (de) Verfahren zur herstellung von werkstücken aus einer materialplatte
US9461011B2 (en) Method and apparatus for manufacturing lead frames
JP7089192B2 (ja) 基板の製造方法
KR20130106676A (ko) 미세금속전극 제조방법
WO2003030246A2 (de) Vorrichtung zum verlöten von kontakten auf halbleiterchips
DE102023109165A1 (de) Lösen einer haftfähigen Basisstruktur zum Ablösen einer elektronischen Komponente
US20200161269A1 (en) Method for fabricating a semiconductor device comprising a paste layer and semiconductor device
DE102023209740A1 (de) Wafer-bearbeitungsverfahren
JP2004047770A (ja) ウエーハのダイシング方法
JP2020092205A (ja) ウェーハの加工方法
JP5136284B2 (ja) Ｔａｂテープの製造方法
JP2018056455A (ja) 基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100511

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100511

Address after: Tokyo, Japan

Applicant after: Fuji Electric Systems Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electronic Device Technol

C14 Grant of patent or utility model
GR01 Patent grant