DE102013211089A1 - Substrat mit einem Bereich zur Begrenzung eines Lotbereichs - Google Patents

Substrat mit einem Bereich zur Begrenzung eines Lotbereichs Download PDF

Info

Publication number
DE102013211089A1
DE102013211089A1 DE102013211089.8A DE102013211089A DE102013211089A1 DE 102013211089 A1 DE102013211089 A1 DE 102013211089A1 DE 102013211089 A DE102013211089 A DE 102013211089A DE 102013211089 A1 DE102013211089 A1 DE 102013211089A1
Authority
DE
Germany
Prior art keywords
substrate
area
region
solder
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013211089.8A
Other languages
English (en)
Inventor
Erik Sueske
Steffen ORSO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013211089.8A priority Critical patent/DE102013211089A1/de
Priority to PCT/EP2014/060554 priority patent/WO2014198511A1/de
Publication of DE102013211089A1 publication Critical patent/DE102013211089A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Substrat, das auf der Oberfläche einen ersten Bereich für eine Lötverbindung für mindestens ein Bauteil aufweist, wobei der erste Bereich durch mindestens einen zweiten Bereich auf der Oberfläche des Substrats wenigstens teilweise begrenzt ist, dadurch gekennzeichnet, dass der mindestens eine zweite Bereich lötmittelabweisend ist.

Description

  • Die Erfindung betrifft ein Substrat und ein Verfahren zur Herstellung eines Substrats mit einem ersten Bereich für eine Lötverbindung eines Bauteils, wobei sich der erste Bereich auf der Oberfläche des Substrats befindet.
  • Stand der Technik
  • Es ist bekannt, dass Bauteile der Leistungselektronik durch einen Lötvorgang direkt auf Substrate, z. B. keramischer Isolator, wie direct bonded copper (DBC) oder Stanzgitter aufgebracht werden. Die oberseitige Kontaktierung des Bauteils erfolgt dabei über Drahtkontaktierung, Auflöten von Kupferclips oder einer Kombination der beiden Techniken.
  • Durch Aufbringen des Bauteils auf das Lotkissen ist es möglich, dass sich das Bauteil auf dem Substrat bewegt und eine nicht vorgesehene Position auf dem Substrat einnimmt. Des Weiteren ist es aufgrund einer ungleichmäßig benetzten Oberfläche des Substrats mit Lötmittel möglich, dass das Bauteil aufgrund der Kapillareffekte beim Aufbringen verdreht oder verkippt.
  • Bei DBC-Substraten ist das Designelement der Dimpel bekannt. Diese werden beim Strukturieren des Substrates in die Kupferoberfläche geätzt. Die Dimpel sind dabei so angeordnet, dass sie die Positionen der später eingefügten Bauteile festlegen.
  • Bei Stanzgittern werden Dimpel durch Prägung erzeugt, wodurch das Stanzgitter verformt wird. Es kommt dabei zu Spannungen innerhalb des Stanzgitters und die Ebenheit des gesamten Stanzgitters wird beeinflusst.
  • Offenbarung der Erfindung
  • Das Substrat weist auf der Oberfläche einen ersten Bereich für eine Lötverbindung für mindestens ein Bauteil auf. Der erste Bereich ist dabei durch mindestens einen zweiten Bereich auf der Oberfläche des Substrats wenigstens teilweise begrenzt. Erfindungsgemäß ist der mindestens eine zweite Bereich lötmittelabweisend.
  • Der Vorteil dabei ist, dass der Lötbereich eingegrenzt ist und sich das Lötmittel, insbesondere das Lot, nicht ungehindert auf dem Substrat ausbreitet. Daher kann das Lötmittel sparsam aufgetragen werden.
  • In einer Weiterbildung weist der mindestens eine zweite Bereich eine vom ersten Bereich verschiedene Höhe auf. Diese Höhe ist insbesondere größer als die Höhe des ersten Bereichs.
  • Der Vorteil dabei ist, dass das Bauteil während des Lötvorgangs weder verschwimmt, noch verkippt, noch verdreht, sondern in einer Position fixiert wird, die für die weitere Verarbeitung des Bauteils benötigt wird.
  • In einer weiteren Ausgestaltung umschließt der zweite Bereich den ersten Bereich und bildet somit eine Art Rahmen um den ersten Bereich.
  • In einer Weiterbildung weist das Substrat mehrere zweite Bereiche auf, insbesondere zwei. Die zweiten Bereich weisen dabei zwei rechtwinklig zueinander angeordnete Linien auf, die somit eine Ecke bilden. Diese zweiten Bereiche sind an zwei diagonal gegenüberliegenden Ecken des ersten Bereichs angeordnet.
  • In einer weiteren Ausgestaltung sind die zweiten Bereiche punktförmig ausgestaltet, d. h. mit geringer lateraler Ausdehnung. Die Form der punktförmigen Bereiche ist im Wesentlichen kreisförmig oder dreieckig oder viereckig. Um eine Begrenzung des ersten Bereichs zu bilden, ist jeweils mindestens ein zweiter Bereich auf jeweils einer Seite des ersten Bereichs angeordnet.
  • Vorteilhaft ist dabei, dass die zweiten Bereiche aus geometrischen Formen bestehen, die einfach herzustellen sind.
  • In einer Weiterbildung besteht der mindestens eine zweite Bereich aus einem Oxid oder einem Sulfid oder einem Nitrid.
  • Zur Herstellung eines Substrats mit einem ersten Bereich auf der Oberfläche des Substrats für eine Lötverbindung für ein Bauteil und mindestens einem zweiten Bereich auf der Oberfläche des Substrats, der lötmittelabweisend ist und den ersten Bereich wenigstens teilweise begrenzt, wird im erfindungsgemäßen Verfahren eine physikalische und/oder eine chemische Oberflächenbehandlung durchgeführt. Bei der chemischen Oberflächenbehandlung wird beispielsweise eine Oxidation oder eine Sulfidierung oder eine Nitrierung durchgeführt.
  • Der Vorteil dabei ist, dass die zweiten Bereiche mit einfachen Oberflächenbehandlungen erzeugt werden.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
  • 1 ein Substrat mit einem zweiten Bereich, der lötmittelabweisend, insbesondere lotabweisend ist und einen ersten Bereich begrenzt, in dem sich ein Bauteil befindet,
  • 2 ein Substrat mit zwei zweiten Bereichen, die an diagonal gegenüberliegenden Ecken des ersten Bereichs angeordnet sind,
  • 3 ein Substrat mit mehreren zweiten Bereichen in Form von Kreisen und
  • 4 ein Verfahren zur Herstellung eines Substrats mit einem ersten Bereich auf der Oberfläche des Substrats für eine Lötverbindung für ein Bauteil und mindestens einem zweiten Bereich auf der Oberfläche des Substrats.
  • 1 zeigt ein Substrat 1 mit einem ersten Bereich 2 auf der Oberfläche des Substrats, der Lot aufnehmen kann. Der erste Bereich 2 wird von einem zweiten Bereich 3 begrenzt, wobei der zweite Bereich 3 eine Art Rahmen um den ersten Bereich bildet. Der zweite Bereich 3 hat die Eigenschaft, dass er lötmittelabweisend, d. h. lotabweisend ist. Somit kann nur auf dem ersten Bereich 2 ein Bauteil 4 mit Hilfe eines Lötvorgangs kontaktiert werden.
  • 2 zeigt ein Substrat 1 mit einem ersten Bereich 2 und zwei zweiten Bereichen 5 auf der Oberfläche des Substrats. Diese zweiten Bereiche 5 sind lotabweisend und bestehen aus zwei rechtwinklig zueinander angeordneten Linien. In Bezug auf den ersten Bereich 2 sind die beiden zweiten Bereiche 5 so angeordnet, dass sie sich an zwei diagonal gegenüberliegenden Ecken des ersten Bereichs 2 befinden. Im ersten Bereich 2 ist ein Bauteil 4 mit Hilfe eines Lötvorgangs aufgebracht worden.
  • 3 zeigt ein Substrat mit einem ersten Bereich 2 und mehreren zweiten Bereichen 6 auf der Oberfläche des Substrats, die lötmittelabweisend sind. Die zweiten Bereiche 6 sind punktförmig in Form von Kreisen ausgestaltet und umgeben den ersten Bereich 2. Im gezeigten Ausführungsbeispiel sind jeweils zwei Kreise an jeder Seite des ersten Bereichs 2 angeordnet.
  • In einem weiteren Ausführungsbeispiel ist jeweils ein Kreis auf jeder Seite des ersten Bereichs 2 angeordnet.
  • In einem Ausführungsbeispiel sind die zweiten Bereiche als Dreieck oder als Viereck ausgestaltet.
  • In einem Ausführungsbeispiel ist die Höhe des zweiten Bereichs 3 größer als die Höhe des ersten Bereichs 2. Somit kann sich beim Lötvorgang im ersten Bereich 2 ein Lötkissen mit einer gleichmäßigen Höhe bilden und das Bauteil 4 genau positioniert werden.
  • In einem weiteren Ausführungsbeispiel ist die Höhe des zweiten Bereichs 3 kleiner als die Höhe des ersten Bereichs 2. Dadurch entstehen weniger mechanische Spannungen auf dem Substrat.
  • 4 zeigt ein Verfahren zur Herstellung eines Substrats mit einem ersten Bereich, der Lötmittel aufnimmt und einem zweiten Bereich, der lotabweisend ist. Sowohl der erste als auch der zweite Bereich befinden sich auf der Oberfläche des Substrats. Das Verfahren wird mit Schritt 400 durch Aufbringen einer Maske auf das Substrat gestartet, beispielsweise durch Photolithographie oder Sputtering. In Abhängigkeit des verwendeten Lacks und der Maske werden entweder die Stellen bedeckt, die sich außerhalb der zweiten Bereiche befinden oder die Stellen bedeckt, die sich innerhalb der zweiten Bereiche befinden. Bei Negativlacken bleiben die belichteten Bereiche des Photolacks stehen und bei Positivlacken bleiben die unbelichtetetn Bereiche des Photolacks stehen. Die erzeugbare Höhe des zweiten Bereichs ist dabei abhängig von der Lackschichtdicke und kann der Höhe des im ersten Bereich zu verlötenden Bauteils individuell angepasst. In einem folgenden Schritt 420 findet eine Oxidation an den Stellen statt, die die zweiten Bereiche repräsentieren. Durch die Oxidation erfolgt eine Art Passivierung der Oberfläche des Substrats, sodass der zweite Bereich die Eigenschaft aufweist, Lötmittel abzuweisen. Nach Beendigung der Oxidation wird die Maske in Schritt 430 durch Lösemittel abgelöst, sodass der erste Bereich ebenfalls freigelegt wird und das Substrat weiter verarbeitet werden kann. In einem folgenden Schritt 440 wird das Verfahren durch Spülen des Substrats beendet.
  • In einem Ausführungsbeispiel ist die Oberfläche des Substrats kupferbasiert, beispielsweise DBC oder ein Stanzgitter. Durch die Oxidation beispielsweise mit einer Natriumchloritlösung werden die zweiten Bereiche 3 an der Oberfläche des Substrats oxidiert, da diese von der Maske nicht verdeckt werden.
  • In einem Ausführungsbeispiel wird anstelle der Oxidation eine Sulfidierung durchgeführt.
  • In einem weiteren Ausführungsbeispiel wird anstelle der Oxidation eine Nitrierung durchgeführt.
  • In einem weiteren Ausführungsbeispiel werden die zweiten Bereiche nasschemisch oxidiert oder nitridiert. Dies kann z.B. duch Stempel Druck, Beizen oder Schablonen Druck erfolgen.
  • In einem Ausführungsbeispiel ist das Substrat ein Halbleiter, insbesondere Si oder SiC. In einem optionalen Schritt 410, der auf Schritt 400 folgt, wird ein Material aufgebracht, das oxidierbar oder sulfidierbar oder nitrierbar ist, beispielsweise Materialien die Kupfer, Nickel oder Silber beeinhalten. Danach werden die Schritte 420 bis 440 ausgeführt.
  • In einem Ausführungsbeispiel werden die zweiten Bereiche des Substrats, kupfer- oder nickelbasiert, mit Hilfe eines Sauerstoffplasmas oxidiert. Zur Strukturierung kann hierfür auch eine Schablone oder Maske verwendet werden.
  • In einem weiteren Ausführungsbeispiel werden die zweiten Bereiche des Substrats, kupfer- oder nickelbasiert, durch einen Laser gezielt an den Stellen oxidiert, an denen die zweiten Bereiche entstehen sollen.
  • Das Substrat kann dazu verwendet werden, Bauteile im ersten Bereich des Substrats aufzulöten. Der zweite Bereich, der den ersten Bereich wenigstens teilweise umgibt und auch höher als der erste Bereich ist, wirkt dabei als Lötstopp. Dadurch wird das Bauteil in eine feste Position gebracht und kann sich beim Aufbringen weder verdrehen, noch verkippen, noch verschwimmen. Somit ist die Position des Bauteils auf dem Substrat für eine weitere Verarbeitung bekannt, beispielsweise für die elektrische Kontaktierung des Bauteils via Drahtbonding. Das Oxid kann nach dem Auflöten des Bauteils wieder entfernt. Dadurch entsteht in den zweiten Bereichen eine aufgeraute Fläche, an der bei einer weiteren Verarbeitung des Substrats beispielsweise eine Moldmasse eine bessere Haftung findet.

Claims (7)

  1. Substrat (1), das auf der Oberfläche einen ersten Bereich (2) für eine Lötverbindung für mindestens ein Bauteil (4) aufweist, wobei der erste Bereich (2) durch mindestens einen zweiten Bereich (3) auf der Oberfläche des Substrats wenigstens teilweise begrenzt ist, dadurch gekennzeichnet, dass der mindestens eine zweite Bereich (3) lötmittelabweisend ist.
  2. Substrat (1) nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine zweite Bereich (3) eine andere Höhe aufweist, insbesondere eine größere Höhe, als der erste Bereich (2).
  3. Substrat (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Bereich (3) derart ausgestaltet ist, dass der zweite Bereich (3) einen Rahmen um den ersten Bereich (2) bildet.
  4. Substrat (1) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass zwei zweite Bereiche (3) derart ausgestaltet sind, dass jeweils zwei rechtwinklig zueinander angeordnete Linien an zwei diagonal gegenüberliegenden Ecken des ersten Bereichs (2) angeordnet sind.
  5. Substrat (1) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die zweiten Bereiche (3) punktförmig ausgestaltet sind, insbesondere kreisförmig, wobei jeweils mindestens ein zweiter Bereich (3) auf jeweils einer Seite des ersten Bereichs (2) angeordnet ist.
  6. Substrat (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine zweite Bereich (3) aus Oxid oder Sulfid oder Nitrid besteht.
  7. Verfahren zur Herstellung eines Substrats (1) nach einem der vorhergehenden Ansprüche mit einem ersten Bereich (2) auf der Oberfläche des Substrats (1) für eine Lötverbindung für mindestens ein Bauteil (4) und mit einem zweiten Bereich (3) auf der Oberfläche des Substrats, der den ersten Bereich (2) wenigstens teilweise begrenzt, dadurch gekennzeichnet, dass der zweite Bereich (3), der lötmittelabweisend ist, durch physikalische und/oder chemische Oberflächenbehandlung erzeugt wird, insbesondere durch Oxidation oder Sulfidierung oder Nitrierung.
DE102013211089.8A 2013-06-14 2013-06-14 Substrat mit einem Bereich zur Begrenzung eines Lotbereichs Pending DE102013211089A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102013211089.8A DE102013211089A1 (de) 2013-06-14 2013-06-14 Substrat mit einem Bereich zur Begrenzung eines Lotbereichs
PCT/EP2014/060554 WO2014198511A1 (de) 2013-06-14 2014-05-22 Substrat mit einem aus oxid, sulfid oder nitrid bestehenden lotstoppbereich zur begrenzung eines lotbereichs und entsprechendes herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013211089.8A DE102013211089A1 (de) 2013-06-14 2013-06-14 Substrat mit einem Bereich zur Begrenzung eines Lotbereichs

Publications (1)

Publication Number Publication Date
DE102013211089A1 true DE102013211089A1 (de) 2014-12-18

Family

ID=50771297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013211089.8A Pending DE102013211089A1 (de) 2013-06-14 2013-06-14 Substrat mit einem Bereich zur Begrenzung eines Lotbereichs

Country Status (2)

Country Link
DE (1) DE102013211089A1 (de)
WO (1) WO2014198511A1 (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155949A (ja) * 1990-10-19 1992-05-28 Nec Yamagata Ltd 樹脂封止型半導体装置
JPH0831848A (ja) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd 半導体装置の製造方法
DE10351120A1 (de) * 2003-11-03 2005-06-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Lötstopbarriere
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
US7838339B2 (en) * 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
DE102008042777A1 (de) * 2008-10-13 2010-04-15 Robert Bosch Gmbh Selektiver Lötstop
EP2573809A4 (de) * 2010-05-18 2017-05-24 Toyota Jidosha Kabushiki Kaisha Halbleiterbauelement und herstellungsverfahren dafür
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2014198511A1 (de) 2014-12-18

Similar Documents

Publication Publication Date Title
DE60032199T2 (de) Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
DE102017104430B4 (de) Verfahren zum Herstellen von gemoldeten Halbleiterpackungen aufweisend ein optisches Inspektionsmerkmal und gemoldete Halbleiterpackung
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE102015120094A1 (de) Gehäuse für integrierte Schaltungen
DE102015212832A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE1514822A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
CH424889A (de) Verfahren zur Herstellung von lötfähigen Kontaktstellen
DE2024608B2 (de) Verfahren zum Atzen der Oberfläche eines Gegenstandes
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE102013111540A1 (de) Höckergehäuse und Verfahren zu seiner Herstellung
DE102018215672A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung und Leiterplattenanordnung
DE102013211089A1 (de) Substrat mit einem Bereich zur Begrenzung eines Lotbereichs
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE1963756A1 (de) Auf Druck ansprechender elektrischer Wandler
DE1225766B (de) Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern
WO2018188924A1 (de) Verfahren zum herstellen eines elektronischen steuermoduls
DE19923805C2 (de) Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente
WO1986007191A1 (en) Process for manufacturing an electric circuit using hybrid technology
DE1514943B2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2008374C3 (de) Verfahren zum Herstellen eines Hochfrequenztransistors vom Planartyp mit Hilfe des photolithographischen Ätzverfahrens
DD295499A5 (de) Verfahren zum fertigen von verdrahtungstraegern mit draehten
DE4302171A1 (de) Verfahren zur Herstellung von Oberflächenwellenbauelementen
DE1179280B (de) Verfahren zur Herstellung von loetfaehigen Kontaktstellen
WO2021078463A1 (de) Verfahren zum verbinden einer vorrichtung mit einem trägerelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication