DE102015120094A1 - Gehäuse für integrierte Schaltungen - Google Patents

Gehäuse für integrierte Schaltungen Download PDF

Info

Publication number
DE102015120094A1
DE102015120094A1 DE102015120094.5A DE102015120094A DE102015120094A1 DE 102015120094 A1 DE102015120094 A1 DE 102015120094A1 DE 102015120094 A DE102015120094 A DE 102015120094A DE 102015120094 A1 DE102015120094 A1 DE 102015120094A1
Authority
DE
Germany
Prior art keywords
conductive
housing
pillar structure
conductive material
conductive pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015120094.5A
Other languages
English (en)
Inventor
Kevin Cannon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Technologies International Ltd
Original Assignee
Qualcomm Technologies International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Technologies International Ltd filed Critical Qualcomm Technologies International Ltd
Publication of DE102015120094A1 publication Critical patent/DE102015120094A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/836—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/836—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Gehäuse für eine integrierte Schaltung umfasst einen Halbleiterchip, einen Leiterrahmen, der in einer ersten Ebene liegt, wenigstens eine leitende Säulenstruktur, die sich nach außen von der ersten Ebene erstreckt, wobei der Leiterrahmen und die wenigstens eine leitende Säulenstruktur aus gesintertem leitenden Material gebildet sind, Verkapselungsmaterial, welches den Halbleiterchip, den Leiterrahmen und die wenigstens eine leitende Säulenstruktur verkapselt, und eine leitende Schicht auf einer oberen Fläche des Gehäuses, wobei die leitende Schicht eine leitende Verbindung mit der wenigstens einen leitenden Säule herstellt. Verfahren zur Herstellung werden ebenfalls offenbart.

Description

  • HINTERGRUND
  • Es gibt eine zunehmende Tendenz, die Größe von elektronischen Schaltungen zu verringern. Eine Reihe von Gehäusen für integrierte Schaltungen wurde mit einem verringerten Formfaktor entwickelt. 1 zeigt ein Beispiel eines QFN(quad flat no leads)-Gehäuses 8. Eine integrierte Schaltung wird auf einem Chip 2 bereitgestellt, der mittels eines Klebemittels 4 an einem Pad 3 gesichert wird. In diesem Gehäuse sind Zuleitungen 5 intern in dem Gehäuse angeordnet und Kontaktpads werden auf der unteren Oberfläche des Gehäuses bereitgestellt. Drahtbonds 6 verbinden den Chip mit den Kontaktpads 5. Da sich die Zuleitungen 5 nicht außerhalb der Grundfläche des Gehäuses erstrecken, führt dies zu einem kleineren Gehäuse.
  • 2 zeigt ein Beispiel eines FOL(flip-chip an lead)-Gehäuses 10. Eine integrierte Schaltung wird auf einem Chip 2 bereitgestellt, das durch eine Lötkugel 11 an einer Zuleitung 5 gesichert wird, die sich unter dem Chip 2 erstreckt, und folglich tragen die Zuleitungen 5 anstelle des Chipanbringungspads 3 den Chip. Dieses Gehäuse vermeidet die Notwendigkeit für Drahtbonds und verringert ferner die Gesamtabmessungen des Gehäuses.
  • Integrierte Schaltungen sind anfällig für elektromagnetische Interferenz (EMI). Eine EMI-Interferenz kann durch eine Quelle, die extern zu einer Leiterplatte angeordnet ist, oder von anderen Vorrichtungen auf der gleichen Leiterplatte verursacht werden. Das Problem der EMI zwischen Vorrichtungen wird durch eine verringerte Beabstandung der Vorrichtungen auf einer Leiterplatte weiter verschärft. Es ist bekannt, dass das Bereitstellen einer EMI-Abschirmung für Gehäuse von integrierten Schaltungen entweder die Größe des Gehäuses auf ein unerwünschtes Ausmaß erhöhen kann oder zusätzliche Prozessschritte während der Herstellung erforderlich machen können, was die Komplexität und die Herstellungskosten des Gehäuses erhöhen kann.
  • Die nachstehend beschriebenen Ausführungsformen sind nicht auf Implementierungen beschränkt, welche einige oder alle der Nachteile von bekannten Anordnungen zur Abschirmung eines Gehäuses lösen.
  • ABRISS
  • Diese Zusammenfassung wird bereitgestellt, um eine Auswahl von Konzepten in einer vereinfachten Form vorzustellen, die nachstehend in der Detaillierten Beschreibung weiter beschrieben sind. Diese Zusammenfassung ist nicht dazu gedacht, Schlüsselmerkmale oder wesentliche Merkmale des beanspruchten Gegenstands zu identifizieren, noch ist sie dazu gedacht, als ein Hilfsmittel bei der Bestimmung des Schutzbereichs des beanspruchten Gegenstands verwendet zu werden.
  • Ein Aspekt der Offenbarung stellt ein Gehäuse für eine integrierte Schaltung bereit, umfassend: einen Halbleiterchip; einen Leiterrahmen, der in einer ersten Ebene liegt; wenigstens eine leitende Säulenstruktur, die sich nach außen von der ersten Ebene erstreckt, wobei der Leiterrahmen und die wenigstens eine leitende Säulenstruktur aus gesintertem leitenden Material gebildet sind; Verkapselungsmaterial, welches den Halbleiterchip, den Leiterrahmen und die wenigstens eine leitende Säulenstruktur verkapselt; eine leitende Schicht auf einer oberen Fläche des Gehäuses, wobei die leitende Schicht eine leitende Verbindung mit der wenigstens einen leitenden Säule herstellt.
  • Die wenigstens eine leitende Säulenstruktur kann eine Höhe aufweisen, welche größer als eine Höhe des Leiterrahmens ist.
  • Die wenigstens eine leitende Säulenstruktur kann sich senkrecht zu der ersten Ebene erstrecken.
  • Das Gehäuse kann eine Mehrzahl der leitenden Säulen umfassen.
  • Die Mehrzahl der leitende Säulen kann um einen Umfang des Leiterrahmens herum beabstandet sein.
  • Die wenigstens eine leitende Säule kann auf einem Umfang des Gehäuses lokalisiert sein. Alternativ kann die wenigstens eine leitende Säule nach innen von einem Umfang des Gehäuses versetzt sein.
  • Die wenigstens eine leitende Säule kann eine kontinuierliche Wand aus leitendem Material umfassen, die um einen Umfang des Leiterrahmens herum lokalisiert ist.
  • Die Wand kann auf einem Umfang des Gehäuses lokalisiert sein.
  • Die leitende Schicht kann wenigstens eines der Folgenden bilden: eine EMI-Abschirmung für das Gehäuse und eine thermische Abschirmung für das Gehäuse.
  • Die leitende Schicht kann ein leitendes Bahnmaterial sein.
  • Die leitende Schicht kann gesintertes leitendes Material sein.
  • Das gesinterte leitende Material kann gesintertes Metall sein.
  • Das gesinterte leitende Material kann gesintertes Silber sein.
  • Das gesinterte leitende Material kann thermisch leitend sein.
  • Das gesinterte leitende Material kann elektrisch leitend sein.
  • Das Gehäuse kann ferner ein thermisches Pad unterhalb des Halbleiterchips umfassen. Ein leitender Pfad kann die wenigstens eine leitende Säulenstruktur mit dem thermischen Pad verbinden.
  • Ein weiterer Aspekt der Offenbarung stellt ein Verfahren zum Verpacken eines Halbleiterchips bereit, mit folgenden Schritten: Bilden eines Leiterrahmens durch Aufbringen von leitendem Material auf eine Oberfläche eines Träger an Stellen, wo Elemente des Leiterrahmens erforderlich sind; Bilden wenigstens einer leitenden Säulenstruktur durch Aufbringen des leitenden Materials auf die Oberfläche des Trägers an einer Stelle, wo die wenigstens eine leitende Säulenstruktur erforderlich ist, wobei das leitende Material gesintertes leitendes Material ist; Anbringen eines Halbleiterchips; Verbinden des Halbleiterchips mit dem Leiterrahmen; Verkapseln des Halbleiterchips, des Leiterrahmens und der wenigstens einen leitenden Säulenstruktur, um ein verkapseltes Gehäuse zu bilden; Hinzufügen einer leitenden Schicht zu einer oberen Fläche des verkapselten Gehäuses, wobei die leitende Schicht eine leitende Verbindung mit der wenigstens einen leitenden Säule herstellt; und Entfernen des Trägers.
  • Die wenigstens eine leitende Säulenstruktur kann mit einer Höhe ausgebildet sein, die größer als eine Höhe des Leiterrahmens ist.
  • Die wenigstens eine leitende Säulenstruktur kann aus einer Mehrzahl von Stufen des Ablagerns des leitenden Materials mit Aushärten zwischen den Stufen gebildet sein.
  • Das Hinzufügen einer leitenden Schicht kann ein Aufbringen einer Schicht des leitenden Materials auf die obere Fläche des verkapselten Gehäuses umfassen.
  • Das Hinzufügen einer leitenden Schicht kann Befestigen einer leitenden Bahn an der oberen Fläche des verkapselten Gehäuses umfassen.
  • Das Aufbringen des leitenden Materials kann eines der Folgenden umfassen: Siebdrucken des leitenden Materials; Drucken des leitenden Materials.
  • Die bevorzugten Merkmale können geeigneterweise kombiniert werden, wie es für einen Fachmann offensichtlich ist, und können mit beliebigen der Aspekte der Erfindung kombiniert werden.
  • BESCHREIBUNG DER FIGUREN
  • Ausführungsformen der Erfindung werden beispielhaft unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen zeigen:
  • 1 ein QFN(Quad Flat No Leads)-Gehäuse;
  • 2 ein FOL(flip-chip an lead)-Gehäuse;
  • 3A–3K einen Herstellungsprozess zum Bilden eines Gehäuses;
  • 4 eine Schablone, die in dem Prozess von 3A–3K verwendet werden kann;
  • 5 ein Gehäuse, das an einer Leiterplatte angebracht ist;
  • 6A–6E Beispiele von leitenden Strukturen im Gehäuse; und
  • 7 ein Flussdiagramm eines Herstellungsprozess.
  • In den Figuren werden durchweg gemeinsame Bezugszeichen verwendet, um ähnliche Merkmale anzugeben.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der vorliegenden Erfindung werden nachstehend nur beispielhaft beschrieben. Diese Beispiele stellen die besten Möglichkeiten dar, die Erfindung in die Praxis umzusetzen, die dem Anmelder gegenwärtig bekannt sind, obwohl sie nicht die einzigen Möglichkeiten sind, mit denen dies erreicht werden kann. Die Beschreibung legt die Funktionen des Beispiels und die Abfolge von Schritten zum Aufbau und Betreiben des Beispiels dar. Jedoch können dieselben oder äquivalente Funktionen und Abfolgen durch unterschiedliche Beispiele erzielt werden.
  • 3A–3J zeigen eine Abfolge von Stufen des Bildens eines Beispielgehäuses. Das in diesen Figuren gezeigte Beispielgehäuse ist ein QFN(quad flat no leads)-Gehäuse, obwohl die Technik auf andere Arten von Gehäusen, wie beispielsweise einem FCQFN(flip-chip an lead)-Gehäuse, angewandt werden kann.
  • Bei 3A wird ein Träger 21 bereitgestellt. Der Träger 21 bietet Unterstützung während den nachfolgenden Stufen des Herstellungsprozesses. Der Träger 21 ist eine planare Bahn, die aus jedem geeigneten Material hergestellt werden kann, das imstande ist, den maximalen Temperaturausschlägen des Packungsprozesses zu widerstehen. Typische Materialbeispiele umfassen rostfreien Stahl oder Glas.
  • Bei 3B wird eine Schablone 31 auf die Oberfläche des Trägers 21 aufgebracht. Die Schablone 31 dient als Maske oder Vorlage und definiert Regionen 22, wo Elemente eines Leiterrahmens gebildet werden. 4 zeigt eine Schablone 31 in Draufsicht mit offenen Aperturregionen 42, um die Bereiche 42 zu definieren, wo Elemente des Leiterrahmens gebildet werden. Die Schablone 31 umfasst ebenfalls: offene Regionen 43, wo Säulen 23 gebildet werden; eine offene Region 44, wo eine thermische Pad 24 gebildet wird; und offene Regionen 41, wo Verbindungsstücke 23A, welche die Säulen 23 mit dem thermischen Pad 24 verbinden, gebildet werden. Das thermische Pad ist eine Region aus thermisch leitendem Material, welches in dem endgültigen Gehäuse unterhalb des Halbleiterchips liegt und Wärme von dem Chip wegleitet. Die Schablone 31 kann ein Material sein, welches auf die Oberfläche des Trägers 21 gedruckt wird. Die Schablone 31 ist eine temporäre Schicht und wird anschließend entfernt. Die Schablone 31 kann nach der in 3C gezeigten Stufe entfernt werden oder kann an Ort und Stelle bis zu einer späteren Stufe, wie beispielsweise nach 3E, verbleiben.
  • Bei 3C wird ein Leiterrahmen auf dem Träger 21 gebildet. Leitendes Material wird auf den Träger 21 an Stellen aufgebracht, wo Elemente 22 des Leiterrahmens erforderlich sind. Die Elemente 22 des Leiterrahmens umfassen Kontaktpads des Gehäuses. Kontaktpads können auch Lötaugen genannt werden. In dem endgültigen Gehäuse stellen diese eine elektrische Verbindung zu/von einer unteren Fläche des Gehäuses bereit. Leitendes Material kann in einer zentralen Region des Gehäuses aufgebracht werden, um als ein thermisches Pad 24 für den Chip 26 zu dienen. Die Elemente 22, 24 des Leiterrahmens liegen in einer gemeinsamen Ebene parallel zu der Ebene des Trägers 21. Die in 3B aufgebrachte Schablone 31 dient als eine Vorlage für das bei 3C aufgetragene leitende Material. Das leitende Material ist eine Mischung aus Metallpulver und einer Suspensionskomponente. Das Metallpulver kann Silber oder Kupfer sein. Das leitende Material kann durch einen Siebdruckprozess unter Verwendung der Schablone 31 als eine Vorlage aufgebracht werden, um offene Regionen festzulegen, wo Elemente des Leiterrahmens gebildet werden. Alternativ kann das leitende Material durch einen 3D-Druckprozess oder einen Tintenstrahldruckprozess aufgebracht werden, wobei das Material selektiv an genauen Stellen auf dem Träger 21 aufgebracht wird. Falls eine 3D-Drucktechnik oder eine Tintenstrahldrucktechnik verwendet wird, um das leitende Material aufzubringen, dann kann die in 3B und 3C gezeigte Schablone 31 weggelassen und das leitende Material direkt auf den Träger 21 an Stellen aufgebracht werden, wo es erforderlich ist.
  • Bei 3C wird leitendes Material ebenfalls auf den Träger 21 an einer oder mehreren Stellen aufgebracht, wo wenigstens eine leitende Säulenstruktur 23 erforderlich ist. Die Säule ist aus dem gleichen leitenden Material wie die anderen Elemente des Leiterrahmens gebildet. Die bei 3B aufgebrachte Schablone 31 definiert ebenfalls die Regionen, wo die wenigstens eine Säule zu bilden ist. Die Säulenstrukturen) 23 und Elemente 22 des Leiterrahmens werden zur gleichen Zeit gebildet. Typischerweise ist die Säule aus dem gleichen Material wie der Leiterrahmen gebildet.
  • In einer nachfolgende Stufe (nicht gezeigt) wird das leitende Material einem Satz von Prozessbedingungen unterworfen, bei denen Wärme für eine festgelegten Zeitraum unter einem Satz von empfohlenen Umgebungsbedingungen zugeführt wird, welche die Suspensionskomponente der Paste verdampft, um einen gesinterten Festkörper bei 3C zu bilden. Diese Stufe kann nur Wärme und Zeit verwenden, um den gesinterten Festkörper zu bilden, oder kann Druck, Wärme und Zeit verwenden. Eine weitere Alternative besteht darin, dass UV-Strahlung verwendet werden kann, um die Teilchen des leitenden Materials zu sintern, falls die Teilchen klein genug sind und falls die Einwirkung der UV-Strahlung genug Energie in den Teilchen erzeugt. Sobald der Sinterprozess abgeschlossen ist, kann die Schablone 31 entfernt werden. 3D zeigt das teilweise hergestellte Gehäuse, nachdem die Schablone 31 entfernt wurde, wobei die Elemente 22 des Leiterrahmens und die teilweise aufgebauten Säulen 23 zurückgelassen werden.
  • Leitendes Material wird in einer Mehrzahl von Stufen aufgebracht, um eine gewünschte Höhe der wenigstens einen Säule 23 zu erreichen. Ein Beispiel für die Dicke des in einer Stufe aufgetragenen Materials beträgt 25 μm. Die Elemente 22 des Leiterrahmens können nur eine einzige Stufe der Ablagerung und Sinterung erfordern. Die wenigstens eine Säule 23 kann mehrere Stufen der Materialablagerung erfordern. 3E zeigt eine weitere Stufe des Herstellungsprozesses mit einer weiteren Schablone 32. Die Schablone 32 kann über andere Elemente 22 des Leiterrahmens aufgebracht werden, wie in 3E gezeigt. Wie zuvor wird das leitende Material den festgelegten Prozessbedingungen unterworfen und das Metallpulver in dem Material, das bei 3F aufgebracht wurde, wird gesintert. Sobald der Prozess abgeschlossen ist, kann die Schablone 32 entfernt werden. Die Schablone 32 kann durch Ablegen mehrere Schichten des Schablonenmaterials gebildet werden, bis eine gewünschte Dicke erreicht ist. Alternativ kann die Schablone 32 mit der geforderten endgültigen Dicke in einem einzigen Schritt gebildet werden.
  • 3F zeigt das teilweise hergestellte Gehäuse, nachdem die Schablone 32 entfernt wurde. Die leitende Säulenstruktur 23 weist eine Höhe 33 auf, die größer als eine Höhe 34 der anderen Elemente des Leiterrahmens ist. Die erforderliche Höhe 33 der Säule wird durch die Summe der Teile bestimmt, welche die Chipdicke 26, die Chipanbringungsdicke 25, die Drahtbondhöhe 27, den minimalen annehmbaren Abstand zwischen der Schleifenhöhe und der Gehäuseoberfläche und die Dicke der ersten gesinterten Grundschicht des Materials 34 umfasst. Ein Halbleiterchip weist eine typische Dicke von 300 μm auf, die jedoch durch Verwenden von herkömmlichen Prozessen zum Läppen von Wafern erheblich verringert werden kann, was die Ausgestaltung der Endhöhe der Säule 23 beeinflussen wird. Die Höhe der leitenden Säule 23, verglichen mit anderen Elementen der Gehäuseausgestaltung, soll der Säule 23 ermöglichen, sich leitend mit einer Abschirmschicht auf einer oberen Fläche des endgültigen Gehäuses zu verbinden. In dem veranschaulichten Beispiel erstreckt sich die leitende Säule senkrecht zu der Ebene des Leiterrahmens. Nach jeder Stufe der Materialablagerung wird das abgelagerte Material durch Verwenden der empfohlenen Prozessbedingungen ausgehärtet. Das leitende Material ist ein gesintertes Material, wie beispielsweise ein Metall.
  • Bei 3G ist ein Halbleiterchip 26 befestigt. Ein Klebemittel 25 sichert den Chip 26 an dem thermischen Pad 24.
  • Bei 3H ist der Chip 26 mit den Elementen 22 des Leiterrahmens verbunden. Im Fall eines QFN-Gehäuses, wie gezeigt, stellen Drahtbonds 27 zwischen dem Halbleiterchip 26 und den Kontaktpads 22 des Leiterrahmens eine Verbindung her. 3A zeigt das Gehäuse, nachdem die Drahtbonds 27 eingepasst wurden.
  • Das in 3H gezeigte Gehäuse wird dann durch ein Verkapselungsmaterial 28, wie beispielsweise eine Formmasse, verkapselt. Das Verkapselungsmaterial 28 weist elektrisch isolierende Eigenschaften auf. Das Verkapselungsmaterial 28 verkapselt den Halbleiterchip 26, den Leiterrahmen 22 und die wenigstens eine leitende Säulenstruktur 23. In dem in 3I gezeigten Beispiel verkapselt das Verkapselungsmaterial 28 die wenigstens eine leitende Säulenstruktur 23 auf allen sich vertikal erstreckenden Seiten. In einem anderen Beispiel (nicht gezeigt), in welchem die wenigstens eine leitende Säulenstruktur 23 auf einem Umfang des Gehäuses lokalisiert ist, kann das Verkapselungsmaterial 28 lediglich die wenigstens eine leitende Säulenstruktur 23 auf den nach innen weisenden Seiten der Säulenstruktur 23 verkapseln. Nach außen weisende Seiten der wenigstens einen leitenden Säulenstruktur 23 können freigelegt bleiben. In dem fertiggestellten Gehäuse ist die Höhe der Formmasse nicht größer als die Höhe der Säulen 23. Das verkapselte Gehäuse kann eine Endbearbeitung (wie beispielsweise Schleifen oder einen anderen Prozess) erfordern, um eine ebene obere Oberfläche der Formmasse bereitzustellen und um sicherzustellen, dass die Oberteile der Säulen vollständig freigelegt sind. Die obere Oberfläche der Säulen 23 erfordert eine gute, saubere leitende Oberfläche, um einen zuverlässigen Kontakt für eine Abschirmung bereitzustellen. 3I zeigt das teilweise hergestellte Gehäuse, nachdem die Formmasse aufgebracht und geebnet wurde.
  • Bei 3J wird eine leitende Schicht 29 zu der oberen Fläche des verkapselten Gehäuses hinzugefügt. Die leitende Schicht 29 stellt eine leitende Verbindung mit den leitenden Säulen 23 her. Die leitende Schicht 29 kann eine vorgeformte Bahn aus einem leitenden Material sein, die an der oberen Fläche des Gehäuses, wie beispielsweise durch ein Klebemittel oder Schweißen, an den Säulen 23 befestigt ist. Alternativ kann die leitende Schicht 29 durch Aufbringen eines leitenden Materials auf der oberen Oberfläche auf ähnliche Art und Weise gebildet werden, wie zuvor für die Leiterrahmen und die Säulen 23 beschrieben wurde. Schließlich wird bei 3K der Träger 21 von der Unterseite des Gehäuses entfernt. Der Träger 21 kann erneut verwendet werden.
  • 5 zeigt ein Gehäuse, das an einer gedruckten Leiterplatte angebracht ist. Ein Kontaktpad 22 des Leiterrahmens des Gehäuses stellt über eine Lötkugel 38 eine Verbindung mit einem Pad 39 auf der Leiterplatte her. Eine leitende Säule 23 des Gehäuses stellt über eine Lötkugel 36 eine Verbindung mit einem Kontaktpad 37 auf der Leiterplatte her. Die leitende Säule 23 stellt eine Durchleitung durch die Formmasse 28 bereit. Falls das leitende Material, das verwendet wird, um den Leiterrahmen 22 zu bilden, Silber ist, dann ist es möglich, direkt an den Leiterrahmen anzulöten. Dies eliminiert eine Stufe verglichen mit herkömmlichen Leiterrahmen aus geätztem Kupfer, welche ein Plattieren erfordern, bevor sie verlötet werden können. Das thermische Pad 24 stellt eine Verbindung mit einer Massenebenenregion 45 auf der PCB unterhalb des thermischen Pads 24 her. Der Querschnitt zeigt ebenfalls ein Verbindungsstück 23A, das die Säule 23 mit dem thermischen Pad 24 verbindet. Das Verbindungsstück 23A stellt einen thermischen und/oder elektrisch leitenden Pfad zwischen der Säule 23 und dem thermischen Pad 24 bereit.
  • Die leitende Schicht 29 stellt dem Halbleiterchip 26 EMI-Abschirmung zur Verfügung. Die EMI-Abschirmung kann den Chip gegen EMI-Quellen abschirmen, die extern zu dem Gehäuse angeordnet sind. Zusätzlich oder alternativ kann die EMI-Abschirmung jede Vorrichtung, die extern zu dem Gehäuse angeordnet ist, gegen von dem Chip 26 stammender EMI abschirmen. Zusätzlich oder alternativ kann die leitende Schicht 29 Wärme leiten und kann dabei helfen, vom Chip 26 erzeugte Wärme zu verteilen/dissipieren. Verbindungsstücke 23A verbinden die Säulen 23 mit dem thermischen Pad 24. Das thermische Pad 24 ist typischerweise mit der PCB 45, 46 durch ein Lötmittel 47 verbunden. Die PCB 46 kann thermische Durchleitungen umfassen, um die Wärme zu dissipieren.
  • 6A–6E zeigen einige Beispiele von leitenden Strukturen, welche in einem Gehäuse wie oben beschrieben bereitgestellt werden können, um eine Verbindung mit der Abschirmschicht herzustellen. Jede der 6A–6C zeigt ein Gehäuse in Draufsicht, wobei die Abschirmschicht entfernt ist. Ein Satz von Kontaktpads 22 der Leiterrahmen wird gezeigt. In 6A wird eine einzige leitende Säule 23 bereitgestellt. Die Säule 23 kann von der Art sein, die zuvor in 3C–3K gezeigt wurde. Die Säule 23 kann an einer beliebigen Stelle innerhalb der Erstreckung des Gehäuses, wie beispielsweise einer Ecke oder entlang einer Seite, bereitgestellt werden. Obwohl die in 6A gezeigte Säule nach innen von dem Umfang des Gehäuses versetzt ist, kann die Säule am Umfang des Gehäuses bereitgestellt werden. Ein Verbindungsstück 23A verbindet die Säule 23 mit dem thermischen Pad 24. In 6B, 6C und 6D wird eine Mehrzahl von Säulen 23 der in 6A und 3C–3K gezeigten Art um das Gehäuse herum bereitgestellt. In 6B sind die Säulen 23 außerhalb des Satzes von Kontaktpads 22 des Leiterrahmens lokalisiert. 6B zeigt einen Satz von vier Säulen 23 nahe den Ecken des Gehäuses und Verbindungsstücke 23A, die die Säulen 23 mit dem thermischen Pad 24 verbinden. 6C zeigt ein weiteres Beispiel mit einem Satz von vier Säulen 23 in einem zu 6B unterschiedlichen Ort. Leiterbahnen des Leiterrahmens werden ebenfalls gezeigt. Die Leiterbahnen verbinden die Kontaktpads 22 mit einer Stelle einwärts von dem Pad, näher zu dem thermischen Pad 24 und dem Chip 26. 6D zeigt ein weiteres Beispiel, wobei die Säulen 23 nahe den Ecken angebracht sind. Ein vollständiger Käfig ist ideal, wobei jedoch ein vollständiger Käfig typischerweise nicht praktisch ist, weil es notwendig ist, dass Eingänge und Ausgänge zu/von dem Gehäuse gelangen können. Die Beabstandung der Säulen wird von der Chipausgestaltung beschränkt. In 6E wird eine kontinuierliche Wand 53 um das Gehäuse herum bereitgestellt. Die Wand 53 ist auf gleiche Art und Weise ausgebildet wie in 3C–3K gezeigt. Die Wand kann als eine Mehrzahl von Säulen, die aneinandergrenzen, oder ein Paar von Säulen mit einer zusätzlichen Struktur, die zwischen ihnen verbunden ist, betrachtet werden. Die Wand 43 ist außerhalb des Satzes von Kontaktpads 22 des Leiterrahmens lokalisiert. Mehrere Verbindungsstücke 23A verbinden die Wand 53 mit dem thermischen Pad 24. Eine weitere Alternative (nicht gezeigt) besteht darin, eine aus zwei oder mehr Wandabschnitten geformte diskontinuierliche Wand bereitzustellen. Obwohl die in 6E gezeigte Wand 53 vom Umfang des Gehäuses nach innen versetzt gezeigt ist, kann die Wand 53 auf dem Umfang des Gehäuses bereitgestellt werden. Ein Versetzen der Säulen 23 und/oder der Wand 53 nach innen vom Umfang des Gehäuses kann das Schneiden (dicing) einzelner Gehäusen aus einer Bahn von Gehäusen einfacher machen. Obwohl die Beispiele von 6A–6E Säulen zeigen, die einen kreisförmigen oder quadratischen Querschnitt aufweisen, können die Säulen andere Formen aufweisen. Beispielsweise können die Säulen einen rechteckigen Querschnitt aufweisen.
  • 7 zeigt ein Beispielverfahren zum Verpacken eines Halbleiterchips. Bei Block 101 wird ein Träger bereitgestellt. Falls ein Siebdruckprozess verwendet wird, um das leitende Material aufzubringen, dann wird eine Schablone auf den Träger bei Block 102 gelegt. Bei Block 103 wird ein Leiterrahmen durch Aufbringen von leitendem Material auf eine Oberfläche des Trägers an Stellen gebildet, wo Elemente des Leiterrahmens erforderlich sind. Bei Block 104 wird wenigstens eine leitende Säulenstruktur durch Aufbringen von leitendem Material auf die Oberfläche des Trägers gebildet. Blöcke 103 und 104 können zur gleichen Zeit durchgeführt werden. Das bei Blöcken 103 und 104 aufgetragene Material kann bei Block 105 ausgehärtet werden. Falls erforderlich, kann wenigstens eine weitere Iteration der Blöcke 106–108 durchgeführt werden. Bei Block 109 wird/werden jegliche Schablone(n) entfernt. Bei Block 110 wird ein Halbleiterchip befestigt. Bei Block 111 wird der Halbleiterchip, der Leiterrahmen und die wenigstens eine leitende Säulenstruktur durch Aufbringen eines Verkapselungsmaterials (z. B. einer Formmasse) verkapselt, um ein verkapseltes Gehäuse zu bilden. Bei Block 111 wird eine leitende Schicht zu einer oberen Fläche des verkapselten Gehäuses hinzugefügt. Wie oben beschrieben, kann eine Endbearbeitung des Verkapselungsmaterials und/oder der wenigstens einen Säulenstruktur erforderlich sein, bevor die leitende Schicht hinzugefügt wird. Die leitende Schicht stellt eine leitende Verbindung mit der wenigstens einen leitenden Säule her. Der Träger wird in einem abschließenden Block (nicht gezeigt) entfernt.
  • Die weitere Iteration oder Iterationen von Blöcken 106–108 versieht die wenigstens eine leitende Säulenstruktur mit einer Höhe, welche größer als eine kombinierte Höhe des Halbleiterchips, der Drahtschleifenhöhe, der Chipanbringung und des minimalen Abstands zwischen der Drahtschleifenhöhe und der Gehäuseoberseite und dem Leiterrahmen ist.
  • Da die Säulenstruktur(en) 23 und die Elemente 22 des Leiterrahmens zur gleichen Zeit gebildet werden, verringert dies die Anzahl von Herstellungsprozessstufen, die benötigt werden, um eine Verbindung zwischen einer leitenden Abschirmschicht bereitzustellen. Beispielsweise erfordert das oben beschriebene Verfahren keine weiteren Stufen, nachdem die leitende Abschirmschicht an das Gehäuse angepasst wurde.
  • Jeder Bereich oder Vorrichtungswert, der hier angegeben ist, kann ohne Verlust der angestrebten Wirkung erweitert oder geändert werden, wie dies für den Fachmann ersichtlich ist.
  • Es versteht sich, dass sich die oben beschriebenen Nutzen und Vorteile auf eine Ausführung oder auf mehrere Ausführungsformen beziehen können. Die Ausführungsformen sind nicht auf jene beschränkt, die ein beliebiges oder alle der angegebenen Probleme lösen, oder auf jene, die beliebige oder alle der angegebenen Nutzen und Vorteile aufweisen.
  • Irgendeine Bezugnahme auf „einen” Posten bezieht sich auf ein oder mehrere dieser Posten. Der Begriff „umfassend” wird hier verwendet, dass er die Verfahrensblöcke oder identifizierten Elementen einschließt, dass jedoch derartige Blöcke oder Elemente keine ausschließende Liste umfassen, und dass ein Verfahren oder eine Vorrichtung zusätzliche Blöcke oder Elemente umfassen kann.
  • Die Schritte der hier beschriebenen Verfahren können in irgendeiner geeigneten Reihenfolge oder gleichzeitig ausgeführt werden, wo dies passend ist. Zusätzlich können einzelne Blöcke aus irgendeinem der Verfahren entfernt werden, ohne vom Wesen und Schutzbereich des hier beschriebenen Gegenstandes abzuweichen. Aspekte von irgendwelchen der vorstehend beschriebenen Beispiele können mit Aspekten irgendwelcher der anderen beschriebenen Beispiele kombiniert werden, um weitere Beispiele zu bilden, ohne die angestrebte Wirkung zu verlieren.
  • Es versteht sich, dass die vorstehende Beschreibung einer bevorzugten Ausführungsform lediglich als Beispiel angegeben wurde, und dass verschiedene Modifikationen von einem Fachmann durchgeführt werden können. Obwohl verschiedene Ausführungsformen vorstehend mit einem gewissen Maß an Besonderheit oder unter Bezugnahme auf ein oder mehrere einzelne Ausführungsformen beschrieben wurden, könnte der Fachmann zahlreiche Abänderungen an den beschriebenen Ausführungsformen durchführen, ohne vom Wesen oder Schutzbereich dieser Erfindung abzuweichen.

Claims (20)

  1. Gehäuse für eine integrierte Schaltung, umfassend: einen Halbleiterchip; einen Leiterrahmen, der in einer ersten Ebene liegt; wenigstens eine leitende Säulenstruktur, die sich nach außen von der ersten Ebene erstreckt, wobei der Leiterrahmen und die wenigstens eine leitende Säulenstruktur aus gesintertem leitenden Material gebildet sind; Verkapselungsmaterial, welches den Halbleiterchip, den Leiterrahmen und die wenigstens eine leitende Säulenstruktur verkapselt; eine leitende Schicht auf einer oberen Fläche des Gehäuses, wobei die leitende Schicht eine leitende Verbindung mit der wenigstens einen leitenden Säule herstellt.
  2. Gehäuse gemäß Anspruch 1, wobei die wenigstens eine leitende Säulenstruktur eine Höhe aufweist, welche größer als eine Höhe des Leiterrahmens ist.
  3. Gehäuse gemäß Anspruch 1, wobei sich die wenigstens eine leitende Säulenstruktur senkrecht zu der ersten Ebene erstreckt.
  4. Gehäuse gemäß Anspruch 1, das eine Mehrzahl der leitenden Säulen umfasst.
  5. Gehäuse gemäß Anspruch 4, wobei die Mehrzahl der leitenden Säulen um einen Umfang des Leiterrahmens herum beabstandet sind.
  6. Gehäuse gemäß Anspruch 1, wobei die wenigstens eine leitende Säule auf einem Umfang des Gehäuses lokalisiert ist.
  7. Gehäuse gemäß Anspruch 1, wobei die wenigstens eine leitende Säule eine kontinuierliche Wand aus leitendem Material umfasst, das um einen Umfang des Leiterrahmens herum lokalisiert ist.
  8. Gehäuse gemäß Anspruch 7, wobei die Wand auf einem Umfang des Gehäuses lokalisiert ist.
  9. Gehäuse gemäß Anspruch 1, wobei die leitende Schicht wenigstens eines der Folgenden bildet: eine EMI-Abschirmung für das Gehäuse und eine thermische Abschirmung für das Gehäuse.
  10. Gehäuse gemäß Anspruch 1, wobei die leitende Schicht ein leitendes Bahnmaterial ist.
  11. Gehäuse gemäß Anspruch 1, wobei die leitende Schicht gesintertes leitendes Material ist.
  12. Gehäuse gemäß Anspruch 1, wobei das gesinterte leitende Material gesintertes Metall ist.
  13. Gehäuse gemäß Anspruch 1, wobei das gesinterte leitende Material gesintertes Silber ist.
  14. Gehäuse gemäß Anspruch 1, ferner umfassend ein thermisches Pad unterhalb des Halbleiterchips, und wobei ein leitender Pfad die wenigstens eine leitende Säulenstruktur mit dem thermischen Pad verbindet.
  15. Verfahren zum Verpacken eines Halbleiterchips, mit folgenden Schritten: Bilden eines Leiterrahmen durch Aufbringen von leitendem Material auf eine Oberfläche eines Trägers an Stellen, wo Elemente des Leiterrahmens erforderlich sind; Bilden wenigstens einer leitenden Säulenstruktur durch Aufbringen des leitenden Materials auf die Oberfläche des Trägers an Stellen, wo die wenigstens eine leitende Säulenstruktur erforderlich ist, wobei das leitende Material ein gesintertes leitendes Material ist; Anbringen eines Halbleiterchips; Verbinden des Halbleiterchips mit dem Leiterrahmen; Verkapseln des Halbleiterchips, des Leiterrahmens und der wenigstens einen leitenden Säulenstruktur, um ein verkapseltes Gehäuse zu bilden; Hinzufügen einer leitenden Schicht zu einer oberen Fläche des verkapselten Gehäuses, wobei die leitende Schicht eine leitende Verbindung mit der wenigstens einen leitenden Säule herstellt; und Entfernen des Trägers.
  16. Verfahren gemäß Anspruch 15, wobei die wenigstens eine leitende Säulenstruktur eine Höhe aufweist, welche größer als eine Höhe des Leiterrahmens ist.
  17. Verfahren gemäß Anspruch 15, wobei das Bilden der wenigstens einen leitenden Säulenstruktur eine Mehrzahl von Stufen zum Aufbringen des leitenden Materials mit einem Aushärten zwischen den Stufen umfasst.
  18. Verfahren gemäß Anspruch 15, wobei das Hinzufügen einer leitenden Schicht ein Aufbringen einer Schicht des leitenden Materials auf der oberen Fläche des verkapselten Gehäuses umfasst.
  19. Verfahren gemäß Anspruch 15, wobei das Hinzufügen einer leitenden Schicht ein Befestigen einer leitenden Bahn an der oberen Fläche des verkapselten Gehäuses umfasst.
  20. Verfahren gemäß Anspruch 15, wobei das Bilden der wenigstens einen leitenden Säulenstruktur durch Aufbringen des leitenden Materials eines der Folgenden umfasst: Siebdrucken des leitenden Materials; Drucken des leitenden Materials.
DE102015120094.5A 2014-11-19 2015-11-19 Gehäuse für integrierte Schaltungen Withdrawn DE102015120094A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/548,056 US20160141232A1 (en) 2014-11-19 2014-11-19 Integrated circuit package
US14/548,056 2014-11-19

Publications (1)

Publication Number Publication Date
DE102015120094A1 true DE102015120094A1 (de) 2016-05-19

Family

ID=53872359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120094.5A Withdrawn DE102015120094A1 (de) 2014-11-19 2015-11-19 Gehäuse für integrierte Schaltungen

Country Status (5)

Country Link
US (1) US20160141232A1 (de)
CN (1) CN107278325A (de)
DE (1) DE102015120094A1 (de)
GB (1) GB2534620A (de)
WO (1) WO2016081647A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640468B2 (en) * 2014-12-24 2017-05-02 Stmicroelectronics S.R.L. Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
US9490195B1 (en) * 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9601405B2 (en) * 2015-07-22 2017-03-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package with an enhanced thermal pad
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
CA3021432A1 (en) * 2016-03-26 2017-10-05 Nano-Dimension Technologies, Ltd. Fabrication of pcb and fpc with shielded tracks and/or components using 3d inkjet printing
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
JP6283131B1 (ja) * 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
US11096285B2 (en) * 2017-07-11 2021-08-17 Hitachi Automotive Systems, Ltd. Electronic circuit substrate
US11189543B2 (en) 2019-07-31 2021-11-30 Microchip Technology Caldicot Limited Board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125029A (ja) * 1992-10-12 1994-05-06 Toshiba Corp 半導体装置用リ−ドフレ−ム、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
TWI333829B (en) * 2008-05-22 2010-11-21 Univ Nat Taiwan Apparatus for silencing electromagnetic noise signal
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US8357564B2 (en) * 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
GB2485830A (en) * 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
US9627230B2 (en) * 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US8525309B2 (en) * 2011-06-30 2013-09-03 Tessera, Inc. Flip-chip QFN structure using etched lead frame
US20130082365A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
CN104854695A (zh) * 2012-09-07 2015-08-19 联达科技控股有限公司 具有印刷形成的端子焊盘的引线载体
US8987911B2 (en) * 2012-12-31 2015-03-24 Ixys Corporation Silver-to-silver bonded IC package having two ceramic substrates exposed on the outside of the package
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
US9607933B2 (en) * 2014-02-07 2017-03-28 Dawning Leading Technology Inc. Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof

Also Published As

Publication number Publication date
GB2534620A (en) 2016-08-03
CN107278325A (zh) 2017-10-20
GB201511366D0 (en) 2015-08-12
US20160141232A1 (en) 2016-05-19
WO2016081647A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
DE102015120094A1 (de) Gehäuse für integrierte Schaltungen
DE112013007308B4 (de) Durch Ätzen vor dem Einhausen hergestellter dreidimensionaler metallischer Leiterplattenaufbau mit umgekehrt aufgesetztem Chip auf Systemebene und technologisches Verfahren
DE112005003862B4 (de) Vorrichtung mit einer Schablone für einen Siebdruckprozess
DE69710248T2 (de) Bondverfahren für integrierte Schaltung
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
DE112013007312B4 (de) Zuerst eingehauste und später geätzte dreidimensionale flip-chip system-in-package-struktur und verfahren für deren herstellung
DE69727373T2 (de) Halbleitervorrichtung
DE60010505T2 (de) Festelektrolytkondensatoren und deren herstellungsverfahren
DE112013007310B4 (de) Eine metallische Platinenstruktur für das Packaging vor dem Ätzen von 3D-System-In-Package Flip-Chips und ein dafür geeignetes Verfahren
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE112005002369T5 (de) Verfahren zur Herstellung eines Halbleitergehäuses und Aufbau desselben
DE102014119187A1 (de) Semiconductor Device Package with Warpage Control Structure
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102007002707A1 (de) System-in Package-Modul
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014110301A1 (de) Elektronisches Verpackungsmodul und sein Herstellungsverfahren
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102013018191A1 (de) Offene Lotmaske und oder offenes Dielektrikum zur Vergrösserung einer Dicke einer Abdeckung oder eines Rings und einer Kontaktfläche zur Verbesserung einer Gehäuseebenheit
DE102014105367B4 (de) Pressmasse und Verfahren zum Verpacken von Halbleiterchips
DE102017210901A1 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: OLSWANG GERMANY LLP, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee