DE2008374C3 - Verfahren zum Herstellen eines Hochfrequenztransistors vom Planartyp mit Hilfe des photolithographischen Ätzverfahrens - Google Patents

Verfahren zum Herstellen eines Hochfrequenztransistors vom Planartyp mit Hilfe des photolithographischen Ätzverfahrens

Info

Publication number
DE2008374C3
DE2008374C3 DE19702008374 DE2008374A DE2008374C3 DE 2008374 C3 DE2008374 C3 DE 2008374C3 DE 19702008374 DE19702008374 DE 19702008374 DE 2008374 A DE2008374 A DE 2008374A DE 2008374 C3 DE2008374 C3 DE 2008374C3
Authority
DE
Germany
Prior art keywords
oxide layer
zone
window
thickness
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19702008374
Other languages
English (en)
Other versions
DE2008374B2 (de
DE2008374A1 (de
Inventor
Yukishige Ooizumi Gunma Uchida (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Publication of DE2008374A1 publication Critical patent/DE2008374A1/de
Publication of DE2008374B2 publication Critical patent/DE2008374B2/de
Application granted granted Critical
Publication of DE2008374C3 publication Critical patent/DE2008374C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

45 Die Erfindung betrifft ein Verfahren zum Herstellen
eines Hochfrequenztransistors vom Pianartyp mit Hilfe des photolithographischen Ätzverfahrens, mit folgenden Schritten: Ausbildung einer ersten, dicken, isolierenden Oxidschicht mit einer Schichtdicke in der Größe von 2 bis 3 μπι auf der Oberfläche eines Halbleitersubstrats vom Leitungstyp der Kollektorzone. Ausbildung eines Fensters in dieser Oxidschicht durch Abätzen, Ausbildung der Basiszone durch Eindiffundieren eines Störstoffs durch ein Diffusionsfenster und Ausbilden einer zweiten, dünneren Oxidschicht mit einer Schichtdicke in df>- Größe von 0,5 bis 0.7 μηι im Bereich des Fensters der ersten Oxidschicht entweder vor oder gleichzeitig mit dem Ausbilden der Basiszone, Ausbilden der Emitterzone innerhalb der Basiszone durch ein unter Auflegen einer Ätzmaske hergestelltes weiteres Fenster und Anbringen von Flächenelektroden für die Emitterzone und die Basiszone, deren größter Teil auf der ersten, dicken Oxidschicht liegt.
Ein derartiges Verfahren ist aus der GB-PS 10 48 424 bekannt. Durch die im Vergleich zur üblichen Herstellung von Planartransistoren verhältnismäßig große Dicke der ersten Oxidschicht wird der Vorteil erreicht, daß die Streukapazitäten zwischen den Flächenelektroden und dem Halbleiterträger, deren Abstand durch die genannte Oxidschicht bestimmt ist, herabgesetzt werden.
Dabei ergibt sich aber das Problem, daß entsprechend der Dicke der Oxidschicht auch der Abstand zwischen der auf sie aufgelegten photolithographischen Maske für die Ausbildung der Emitterzone und der durch das Fenster in der Oxidschicht freigelegten Halbleiteroberfläche ebenfalls vergrößert wird. Dies hat zur Folge, daß die photolithographische Belichtung nicht optimal scharf wird und entsprechend die Emitterzone einen unscharfen Verlauf haben kann. Da bei einem Hochfrequenztransistor der Abstand zwischen der Emitterzone und der Kontaktschicht der Basiselektrode extrem klein ist, z. B. 2 bis 4 μιη, kann der unscharfe Verlauf zur Folge haben, daß sich diese Zonen berühren, so daß das Produkt unbrauchbar ist
Aufgabe der Erfindung ist es, ein Verfahren der eingangs genannten Art so zu verbessern, daß trotz der vorherigen Ausbildung einer dicken, die Streukapazitä ten herabsetzenden Oxidschicht die unter Anwendung des anschließenden photolithographischen Ätzverfahrens ausgebildete Emitterzone einen exakt den gewünschten Grenzen entsprechenden Verlauf hat.
Diese Aufgabe wird erfindungsgemäß dadurch gelost. daß zuerst auf der Oberfläche des Halbleitersubstrat* ein podestfö.-miger Teil ausgebildet wird, daß dann die erste Oxidschicht auf der Oberfläche des Substrats einschließlich des podestförmigen Teils ausgebildet und das Fenster in ihr im Bereich des podestförmigen Teils und der angrenzenden Bereiche ausgebildet wird und daß die Dicke der ersten Oxidschicht im Bereich von 1.8 bis 3,0 μπι, die Höhe des podestförmigen Teils im Bereich von 1.0 bis 2,6 μιη und die Dicke der zweiten Oxidschicht im Bereich von 0.4 bis 0,8 μιτί derart gewählt werden, daß die zweite Oxidschicht die Ätzmaske für die Herstellung des Fensters zur Ausbildung der Emitterzone abstützt.
Hierdurch wird der Vorteil erreicht, daß die Maske für die Bildung des Fensters für den Emitterdiffusionsprozeß mi< unmittelbarem Kontakt an der zweiten Oxidschicht auf der Oberfläche des podestförmigen Teils aufliegt. Deshalb kann die Emitterschablone der Maske sehr exakt definiert auf dieser Oxidschicht innerhalb der Basiszone reproduziert werden. Da die Maske in unmittelbarer Berührung mit der zweiten Oxidschicht steht, die wesentlich dünner ist als die erste Oxidschicht, wird die Genauigkeit der Ausbildung des Fensters in der zweiten Oxidschicht verbessert. Der vorgeschriebene Abstand zwischen der Emitterzone und der Kontaktschicht der Basiszone kann sehr exakt auf einem Wert im Bereich zwischen 2 und 4 μιη eingehalten werden.
Es ist zwar bei der Herstellung von Dioden und Transistoren nicht vom Planartyp, sondern vom Mesatyp bekannt (GB-PS 10 81 376). auf der Oberseite des Halbleitersubstrats einen allgemein als Mesa bezeichneten podestförmigen Teil auszubilden, danach auf der gesamten Oberseite eine isolierende Oxidschicht auszubilden und diese Oxidschicht zur Bildung eines Diffusionsfensters an der Oberseite des Mesas wegzuätzen, an seinen Flanken aber stehenzulassen. Damit wird bezweckt, den p-n-Übergang zwischen Basis und Kollektorzone völlig innerhalb des Mesas von dessen einer Flanke zur anderen verlaufen zu lassen und damit im Unterschied zu seinem Verlauf beim Planartyp im wesentlichen krümmungsfrei auszubilden. Der Mesa
ο Jake} höher als die Dicke der Basiszone sein und «fcebt sich über die ihn umgebenden Teile der Oxidschicht hinaus. Um den Höhenunterschied auszureichen und den Anschluß an Basis und Emitter mit ebenen Flächenelektroden herstellen zu können, kann die den Mesa umgebende Vertiefung mit einem isolierenden Material ausgefüllt werden. Damit werden Jann verringerte Streukapazitäten zwischen den Elektroden bzw. ihren Zuleitungen und dem Halbleiterkörner erzielt Ein derartiger Transistor wird aber ..icht nach dem üblichen Planarverfahren hergestellt, und es ist dabei insbesondere eine exakte Deckung von Mesa und Diffusionsfenster bei Anwendung der photolitho- «raphischen Ätztechnik kaum zu erzielen.
Eine Ausführuiigsform der Erfindung wird im folgenden an Hand der Zeichnungen näher erläutert. Gleiche Bezugszeichen in den verschiedenen Figuren bezeichnen gleiche oder entsprechende Teile.
Y i g 1 ist ein Schnitt durch einen Transistor vom Planartyp zur Veranschaulichung des He.stellungsverfahrens nach dem Stand der Technik;
F i g 2 bis 8 sind Schnitte durch einen Transistor in den verschiedenen Stufen des Herstellungsverfahrens nach der Erfindung, wobei Fig. 5B eine gegenüber F i g. 5A abgeänderte Ausführungsform zeigt.
Bei den üblichen Verfahren zur Herstellung von Hochfrequenztransistoren vom Planartyp wird bisher gemäß F i g. 1 so vorgegangen, daß ein Teil einer über einer Kollektorzone 1 eines Halbleiterträgers ausgebildeten Oxidschicht 2 zur Bildung eines Fensters weggeätzt wird und daß von dem Fenster der so weggeätzten Oxidschicht 2 aus ein Störstoff in die KcHektorzone 1 diffundiert wird, um eine Basiszone 3 zu" bilden. Eine Oxidschicht 4, die sich während des Diffusionsprozesses über dem Fenster der ersten Oxidschicht 2 bildet, ist dünner als die erste Oxidschicht 2. Infolgedessen bildet sich auf der Oberfläche der Oxidschicht 4 eine Vertiefung 5, die die obere Fläche der Baiszone 3 überdeckt. Wegen dieses vertieften Bereiches 5 ist es schwierig, einen guten Kontakt zwischen einer Emitterschabk.ne 8 zur Herstellung des Fensters für die Ausbildung der Emitterzone und der Oxidschicht 4 im Bereich der Basiszone herzustellen, da die nterseite der die Emitterschablone 8 tragenden piiotolithographischen Maske 7 von der Oberfläche der die Vertiefung 5 umgebenden Oxidschicht 2 abgestützt wird und auf du;se Weise ein Zwischenraum zwischen der Emitterschablone 8 und der Oxidschicht 4 in dem vertieften Teil 5 entsteht. Da dieser Zwischenraum üblicherweise in der Größenordnung von 5000 bis 8000A liegt, wird die Emitterschablone 8 auf der photoüthographischen Maske 7 ungenau oder verschmiert auf der Basiszone 3 abgedruckt, wodurch die Betriebseigenschaften des Transistors verschlechtert werden. Auch eine Kontaktschicht 9 für die Basis-Elektrode, die nach der Ausbildung der Emitterzone 6 in der Basiszone 3 ausgebildet wird, wird aus demselben Grund ungenau ausgebildet. Da der Abstand c/zwischen der Emitterzone 6 und der Basiskontaktschicht 9 auf die Größenordnung von 2 bis 4 μΐη festgelegt ist, kommt es daher in sehr vielen Fällen vor, daß die Emitterzone und die Basiskontaktschicht 9 einander berühren. Dies führt zu einem beträchtlichen Ausschuß.
Gemäß dem ersten Schritt des Verfahrens nach der Erfindung wird ein Silicium-Halbleiiersubstrat, das später die Kollektorzone 11 des Transistors vom Planartyp bildet, unter Anwendung eines photolithogranhischen Ätzverfahrens so abgeätzt, daß ein flacher podestförmiger Teil 12 auf einem Teil der Hauptoberfläche des Substrats ausgebildet wird (Fig.2). Bei der beschriebenen Ausführungsform wird die Höhe des podestförmigen Teils 12 auf den optimalen Wert von etwa 1,4 μπι festgelegt
Danach wird eine erste, verhältnismäßig dicke isolierende Schicht 13 auf der Hauptoberfiäche des Substrats ausgebildet (F i g. 3). Bei der beschriebenen Ausführungsform wird die Dicke der ersten Isolierschicht 13 auf einen optimalen Wert von etwa 2,0 μηι festgelegt Beim zweiten Schritt des Verfahrens wird ein Teil der ersten Isolierschicht 13 oberhalb des pcdestförmigen Teils 12 und im angrenzenden Bereich mittels eines photoüthographischen Ätzverfahrens weggeätzt (Fig.4). .
In einer dritten Stufe des Verfahrens wird ein Störstoff von der durch die zweite Verfahrensstufe freigelegten Oberfläche des podestförmigen Teils aus in das Substrat hineindiffundiert, so daß eine Basiszone 14 vom p-Typ in dem Substrat gebildet wird. Ferner wird auf Grund des die Diffusion des Störstoffs begleitenden Oxydationsprozesses eine Oxidschicht auf der Oberfläche der Basiszone 14 gebildet. Diese Oxidschicht bildet eine zweite Isolierschicht 15 (vergleiche Fig. 5A). Diese zweite Oxidschicht 15 wird im angegebenen Maße düiner als die erste Isolierschicht 13 ausgebildet. Beim Ausführungsbeispiel beträgt ihre Dicke 0,6 μΐη.
Statt dessen kann die dritte Verfahrensstufe auch so durchgeführt werden, daß zuerst die zweite Isolierschicht 15 auf der durch die zweite Verfahrensstufe freigelegten Oberfläche des podestförmigen Teils 12 ausgebildet und danach ein Teil der zweiten Isolierschicht 15a zur Bildung des Diffusionsfensters abgeätzt wird, so daß eine Basiszone 14 des Transistors durch Eindiffundieren eines Störstoffs in dem podestförmigen Teil 12 gebildet wird (Fig. 5B). Wenn die Basiszone 14 nach diesem zuletzt beschriebenen Verfahren ausgebildet wird, entstehen keine konkaven und konvexen 1 eile 14a wie in Fig.5A am Übergang zwischen Kollektor und Basis. Hierdurch wird das Rauschen, zu dem derartige Teile beitragen, verringert.
Da bei der abgeänderten Ausführungsform gemäß Fig.5B zuerst die zweite Isolierschicht 15 auf der gemäß F i g. 4 freigelegten Oberfläche des podestförmigen Teils 12 ausgebildet wird, kann man auch die Isolierschicht 15 dadurch bilden, daß man die erste Isolierschicht 13 über dem podestförmigen Teil 12 so weit abätzt, bis sie die für die Isolierschicht 15 gemäß F i g. 5B gewünschte Dicke von 0.6 μΐη erhält.
Als vierter Schritt des Verfahrens nach der Erfindung wird eine Maske 16 mit einer darauf ausgebildeten Fmitterschablone 17 in engen Kontakt mit der nut einem Photolack beschichteten Oberfläche der auf dem podestförmigen Teil 12 ausgebildeten Isolierschicht gebracht und die Anordnung belichtet. Danach wird der unter der Emitterschablone 17 liegerde Teil 15b der zweiten Isolierschicht durch ein Ätzverfahren abgeatzt
Äfs fünfter Schritt des Verfahrens nach der Erfindung wird ein Störstoff durch das Fenster 156 in die durch die vorhergehende Stufe freigelegte Basiszone 14 e.nditlundiert, so daß darin eine Emitterzone 18 vom n-lyp gebildet wird. Während dieser Emitterdiffusion wird wiederum eine Oxidschicht auf der Oberfläche der Emitterzone 18 gebildet, die die Isolierschicht 19 bildet (vergleiche Fi g.7).
Der auf diese Weise gebildete Transistor wird dann weiteren Verarbeitungsvorgängen unterworfen, wie
ζ. B. dem Aufbringen eines Elektrodenmaterials, z. B. Aluminium, auf der Emitterzone 18 und der Basiszone 14 zum Herstellen eines ohmschen Kontakts mit diesen Zonen, das Ausbilden von mit dem Elektrodenmaterial verbundenen Flächenelektroden 20, 21 auf der zweiten Isolierschicht 15 und der ersten Isolierschicht 13, Verbinden dieser Flächenelektroden 20, 21 mit Anschlußdrähten 22, 23 ( F i g. 8) und Anbringen einer Kollektorelektrode 24 auf der Rückseite des Halbleitersubstrats. '
Die Dicke der ersten Isolierschicht 13 kann bei dem beschriebenen Verfahren wesentlich größer gewählt werden als die der üblichen Isolierschicht 2 (Fig. 1) nach dem beschriebenen Stand der Technik. Beispielsweise kann aie Dicke der ersten Isolierschicht 13 auf etwa 2,0 μηι vergrößert werden, was mehr als das Dreifache der Dicke der üblichen Isolierschicht 2 ist, die bisher bei etwa 0,6 μηι lag. Hierdurch werden Streukapazitäten zwischen den Flächenelektroden und dem Halbleitersubstrat, die beim Anbringen der Flächenelektroden auf der Oberfläche der ersten Isolierschicht 13 auftreten, auf Werte herabgesetzt, die weit unter den üblichen Werten liegen. Hierdurch werden die Hochfrequenzeigenschaften des Transistors erheblich verbessert.
Außerdem muß beim Ausbilden der Emitterzone 18 nur die zweite Isolierschicht 15. deren Dicke wesentlich kleiner ist als die der ersten Isolierschicht 13 (und z. B. 4000 Ä beträgt) abgeätzt werden, so daß der Älzvorgang außerordentlich leicht und exakt ausgeführt werden kann und die Emitterzone 18 in der Basiszone 14 in sehr exakter Übereinstimmung mit den gewünschten Grenzen hergestellt werden kann. Auch hierdurch werden die Hochfrequenzeigenschaften des Transistors verbessert.
Während vorstehend das Verfahren im Zusammenhang mit der Herstellung eines npn-Transistors beschrieben wurde, ist jedoch das Verfahren auch für die Herstellung eines pnp-Transistors anwendbar.
Hierzu 2 Blatt Zeichnungen

Claims (2)

  1. Patentansprüche:
    I. Verfahren zum Herstellen eines Hochfrequenztransistors vom Planartyp unter Anwendung des s photolithographischen Ätzverfahrens, mit folgenden Schritten: Ausbildung einer ersten, dicken, isolierenden Oxidschicht mit einer Schichtdicke in der Größe von 2 bis 3 μπι auf der Oberfläche eines Halbleitersubstrats vom Leitungstyp der Kollektorzone, Ausbildung eines Fensters in dieser Oxidschicht durch Abätzen, Ausbildung der Basiszone durch Eindiffundieren eines Störstoffs durch ein Diffusionsfenster und Ausbilden einer zweiten, dünneren Oxidschicht mit einer Schictatdicke in der Größe von 0,5 bis 0,7 μπι im Bereich des Fensters der ersten Oxidschicht entweder vor oder gleichzeitig mit dem Ausbilden der Basiszone, Ausbilden der Emitterzone innerhalb der Basiszone durch ein unter Auflegen einer Ätzmaske hergestelltes zweites Fenster und y> Anbringen von Fiächenelektroden für die Emitterzone und die Basiszone, deren größter Teil auf der ersten, dicken Oxidschicht liegt, dadurch gekennzeichnet, daß zuerst auf der Oberfläche des Halbleitersubstrats (U) ein podestförmiger Teil
    (12) ausgebildet wird, daß dann die erste Oxidschicht
    (13) auf der Oberfläche des Substrats einschließlich des podestförmigen Teils ausgebildet und das Fenster in ihr im Bereich des podestförmigen Teils und der angrenzenden Bereiche ausgebildet wird und daß die Dicke der ersten Oxidschicht (13) im Bereich von 1,8 bis 3,0 μιη. die Höhe des podestförmigen Teils (12) im Bereich von 1,0 bis 2,6 μπι und die Dicke der zweiten Oxidschicht (55) im Bereich von 04 bis 0,8 μηι derart gewählt werden, daßxiie zweite Oxidschicht (15) die Ätzmaske (16, 17) für die Herstellung des Fensters zur Ausbildung der Emitterzone (18) abstützt.
  2. 2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die Höhe des podestförmigen Teils (12) 1,4 μπι. die Dicke der ersten Oxidschicht 2,0 μπι und die Dicke der zweiten Oxidschicht 0,6 μηι beträgt.
DE19702008374 1969-02-28 1970-02-23 Verfahren zum Herstellen eines Hochfrequenztransistors vom Planartyp mit Hilfe des photolithographischen Ätzverfahrens Expired DE2008374C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1562269A JPS5138226B1 (de) 1969-02-28 1969-02-28

Publications (3)

Publication Number Publication Date
DE2008374A1 DE2008374A1 (de) 1970-09-03
DE2008374B2 DE2008374B2 (de) 1972-01-27
DE2008374C3 true DE2008374C3 (de) 1975-10-02

Family

ID=11893792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702008374 Expired DE2008374C3 (de) 1969-02-28 1970-02-23 Verfahren zum Herstellen eines Hochfrequenztransistors vom Planartyp mit Hilfe des photolithographischen Ätzverfahrens

Country Status (3)

Country Link
JP (1) JPS5138226B1 (de)
DE (1) DE2008374C3 (de)
NL (1) NL7002807A (de)

Also Published As

Publication number Publication date
NL7002807A (de) 1970-09-01
JPS5138226B1 (de) 1976-10-20
DE2008374B2 (de) 1972-01-27
DE2008374A1 (de) 1970-09-03

Similar Documents

Publication Publication Date Title
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE1614872C3 (de) Halbleiteranordnung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2008374C3 (de) Verfahren zum Herstellen eines Hochfrequenztransistors vom Planartyp mit Hilfe des photolithographischen Ätzverfahrens
DE2339444C2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE69219280T2 (de) Verfahren zur Ätzung eines tiefen Grabens
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE3425599A1 (de) Verfahren zum selektiven aufbringen eines trennmetalls auf die oberflaeche eines npn-halbleiterplaettchens und nach diesem verfahren hergestellte npn-halbleiteranordnung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren
DE2851375A1 (de) Verfahren zum kerben und passivieren von halbleiter-plaettchen sowie derartig gekerbte und passivierte halbleiter-plaettchen
DE1948923C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2139631B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE3537578A1 (de) Verfahren zur herstellung von halbleitern
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8327 Change in the person/name/address of the patent owner

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP

8328 Change in the person/name/address of the agent

Free format text: DELFS, K., DIPL.-ING., 2000 HAMBURG MOLL, W., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN