KR100636776B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100636776B1
KR100636776B1 KR1020017004711A KR20017004711A KR100636776B1 KR 100636776 B1 KR100636776 B1 KR 100636776B1 KR 1020017004711 A KR1020017004711 A KR 1020017004711A KR 20017004711 A KR20017004711 A KR 20017004711A KR 100636776 B1 KR100636776 B1 KR 100636776B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
semiconductor
outside
chip
Prior art date
Application number
KR1020017004711A
Other languages
English (en)
Other versions
KR20010099694A (ko
Inventor
마사찌까 마스다
다마끼 와다
미찌아끼 스기야마
도모꼬 히가시노
다까후미 니시따
히로시 오오노
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
가부시기가이샤 히다치초엘에스아이시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 가부시기가이샤 히다치초엘에스아이시스템즈 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010099694A publication Critical patent/KR20010099694A/ko
Application granted granted Critical
Publication of KR100636776B1 publication Critical patent/KR100636776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

2개의 반도체 칩이 등을 맞대고 본딩되어 있고, 지지 리드가 반도체 집 중 어느 하나의 앞면에 본딩되어 있다. 이러한 구성은 반도체 장치를 얇게 할 수 있다. 반도체 장치의 수율은 2개의 반도체 칩들을 스태킹함으로서 향상될 수 있어서, 한 칩의 전극들은 다른 것으로부터 편향되어 있다.
반도체 칩, 와이어, 수지 밀봉제, 전극, 리드

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE THEREOF}
본 발명은 반도체 장치에 관한 것으로, 특히, 2개의 반도체 칩을 적층하고, 이 2개의 반도체 칩을 하나의 수지 밀봉체로 밀봉하는 반도체 장치에 적용하기에 유효한 기술에 관한 것이다.
기억 회로 시스템의 대용량화를 도모할 목적으로서, 기억 회로 시스템이 구성되는 2개의 반도체 칩을 적층하고, 이 2개의 반도체 칩을 하나의 수지 밀봉체로 밀봉하는 적층형 반도체 장치가 제안되어 있다. 예를 들면, 특개평7-58281호 공보에는 LOC(Lead On Chip) 구조의 적층형 반도체 장치가 개시되어 있다. 또한, 특개평4-302165호 공보에는 터브 구조의 적층형 반도체 장치가 개시되어 있다.
LOC 구조의 적층형 반도체 장치는 표리면(상호 대향하는 일주면 및 다른 주면) 중 표면(일주면)인 회로 형성면에 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과, 제1 반도체 칩의 회로 형성면에 절연성 필름을 개재하여 접착 고정됨과 함께, 그 회로 형성면의 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제1 리드와, 제2 반도체 칩의 회로 형성면에 절연성 필름을 개재하여 접착 고정됨과 함께, 그 회로 형성면의 전극에 도전성의 와이어를 통해 전기적으로 접속 되는 복수의 제2 리드와, 제1 반도체 칩, 제2 반도체 칩, 제1 리드의 내측부, 제2 리드의 내측부 및 와이어 등을 밀봉하는 수지 밀봉체를 갖는 구성으로 되어 있다. 제1 반도체 칩, 제2 반도체 칩 각각은 각각의 회로 형성면을 상호 대향시킨 상태에서 적층되어 있다. 제1 리드, 제2 리드 각각은 각각의 접속부를 상호 중첩시킨 상태에서 접합되어 있다.
터브 구조의 적층형 반도체 장치는 터브(다이 패드라고도 함)의 표리면(상호 대향하는 일주면 및 다른 주면) 중 표면(일주면)에 접착층을 통해 고정되는 제1 반도체 칩과, 터브의 이면(다른 주면)에 접착층을 통해 고정되는 제2 반도체 칩과, 제1 반도체 칩, 제2 반도체 칩 중 어느 하나의 반도체 칩의 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 전용 리드와, 제1 반도체 칩, 제2 반도체 칩 각각의 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 공용 리드와, 제1 반도체 칩, 제2 반도체 칩, 전용 리드의 내측부, 공용 리드의 내측부 및 와이어 등을 밀봉하는 수지 밀봉체를 갖는 구성으로 되어 있다. 제1 반도체 칩, 제2 반도체 칩 각각의 전극은 회로 형성면에 있어서 상호 대향하는 2개의 긴 변측에 각각의 긴 변을 따라 형성되어 있다. 전용 리드, 공용 리드 각각은 반도체 칩의 2개의 긴 변 각각의 외측에 배치되어 있다.
본 발명자 등은 적층형 반도체 장치의 개발에 앞서서, 이하의 문제점에 직면하였다.
LOC 구조에서는 2장의 리드 프레임을 이용하여 제조하기 때문에, 제조 비용이 상승하게 된다. 한편, 터브 구조에서는 1장의 리드 프레임으로 제조할 수 있지 만, 미러 반전 회로 패턴의 반도체 칩을 이용할 필요가 있기 때문에, 터브 구조에 있어서도 제조 비용이 상승하게 된다. 터브 구조에서는 터브의 표리면에 각각의 이면이 마주 보도록 하여 2개의 반도체 칩을 탑재하기 때문에, 회로 형성면의 상호 대향하는 2개의 긴 변 각각의 변측에 전극을 형성하는 경우, 상측의 반도체 칩의 전극에 대해 하측의 반도체 칩의 전극이 좌우 반대로 된다.
그래서, 한변측에 전극이 형성된 2개의 반도체 칩을 사용하고, 한쪽의 반도체 칩의 한변측이 다른쪽의 반도체 칩의 한변측에 대해 반대측에 위치하도록 2개의 반도체 칩을 터브의 표리면에 탑재함으로써, 미러 반전 회로 패턴의 반도체 칩이 불필요하게 되기 때문에, 터브 구조에 있어서의 제조 비용의 저감화를 도모할 수 있다.
그러나, 터브 구조에서는 수지 밀봉체의 두께가 두꺼워지고, 수지 밀봉체의 두께가 1.0∼1.1[㎜] 두께의 TSOP(Thin Small Outline Package)형으로 적층형 반도체 장치를 구성하는 것이 곤란하다. 즉, 터브 구조에서는 터브의 표면 및 이면에 반도체 칩을 탑재하는 구성으로 되어 있기 때문에, 상측의 반도체 칩과 하측의 반도체 칩 사이에 터브가 존재하고, 상측의 반도체 칩의 회로 형성면으로부터 하측의 반도체 칩의 회로 형성면까지의 거리가 증가되기 때문에, 수지 밀봉체의 두께가 두꺼워진다. 또한, 터브의 표면 및 이면에 반도체 칩을 탑재하는 구성으로 되어 있기 때문에, 상측의 반도체 칩과 하측의 반도체 칩 사이에 2개의 접착층이 존재하고, 상측의 반도체 칩의 회로 형성면으로부터 하측의 반도체 칩의 회로 형성면까지의 거리가 증가되기 때문에, 수지 밀봉체의 두께가 두꺼워진다. 본 발명자 등의 검토에 따르면, 반도체 칩의 두께를 0.1725∼0.2[㎜]로 얇게 함으로써, 수지 밀봉체의 두께를 1.0∼1.1[㎜] 이하로 할 수 있지만, 이와 같은 경우, 반도체 칩의 기계적 강도가 저하되기 때문에, 반도체 칩에 균열, 파손 등의 문제점이 발생하기 쉬워진다. 특히, 반도체 웨이퍼를 복수의 칩으로 분할하는 다이싱 공정시나, 터브에 반도체 칩을 탑재하는 다이 본딩 공정시에 다발한다.
또한, 터브 구조에서는 반도체 칩의 전극과 와이어와의 접속 불량이 발생하기 쉽다. 즉, 터브의 표면 및 이면에 반도체 칩을 탑재한 후에는 터브를 히트 스테이지에 접촉시키는 것이 곤란하기 때문에, 히트 스테이지의 열이 유효하게 전달되지 않아 반도체 칩의 전극과 와이어와의 접속 불량이 발생하기 쉽다.
본 발명의 목적은 2개의 반도체 칩을 적층하고, 이 2개 반도체 칩을 하나의 수지 밀봉체로 밀봉하는 반도체 장치의 박형화를 도모하는 것이 가능한 기술을 제공하는 것에 있다.
또한, 상기 반도체 장치의 수율을 높이는 것이 가능한 기술을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규 특징은 본 명세서의 기술 및 첨부도면에 의해서 분명하게 될 것이다.
<발명의 개시>
본원에 있어서 개시되는 발명 중, 대표적이지만 개요를 간단하게 설명하면, 하기와 같다.
(1) 수지 밀봉체와, 상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면에서 그 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과, 상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변의 외측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제1 리드와, 상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변의 외측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제2 리드와, 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 지지하는 지지 리드를 갖는 반도체 장치에 있어서,
상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제2 변 및 상기 제2 반도체 칩의 제1 변이 상기 제2 리드측을 향하도록 각각의 이면끼리를 마주 보게 한 상태에서 상호 접착 고정되고,
상기 지지 리드는 상기 제1 반도체 칩의 표면 또는 상기 제2 반도체 칩의 표면에 접착 고정되어 있다.
(2) 상기 수단 (1)에 기재된 반도체 장치에 있어서, 상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 전극이 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변보다도 그 외측에 위치하고, 상기 제2 반도체 칩의 전극이 상기 제1 반도체 칩의 제2 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 형태에서 접착 고정되어 있다.
(3) 상기 수단 (2)에 기재된 반도체 장치에 있어서, 상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변과 교차하는 제3 변이 이 제3 변과 동일측에서 상기 제2 반도체 칩의 제1 변과 교차하는 제3 변보다도 그 외측에 위치하고, 상기 제2 반도체 칩의 제3 변과 대향하는 제4 변이 이 제4 변과 동일측에서 상기 제1 반도체 칩의 제3 변과 대향하는 제4 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있다.
상술한 수단 (1)에 따르면, 제1 반도체 칩과 제2 반도체 칩 사이에는 터브가 존재하지 않기 때문에, 제1 반도체 칩의 표면으로부터 제2 반도체 칩의 표면까지의 거리를 축소할 수 있다. 또한, 제1 반도체 칩과 제2 반도체 칩 사이에는 1개의 접착층밖에 존재하지 않기 때문에, 제1 반도체 칩의 표면으로부터 제2 반도체 칩의 표면까지의 거리를 축소할 수 있다. 또한, 지지 리드는 제1 반도체 칩의 표면 또는 제2 반도체 칩의 표면에 접착 고정되어 있기 때문에, 지지 리드의 두께는 와이어의 루프 높이로 상쇄되어 지지 리드에 의한 수지 밀봉체의 두께로의 영향은 없다. 이 결과, 수지 밀봉체의 두께를 얇게 할 수 있기 때문에, 반도체 장치의 박형화를 도모할 수 있다.
상술한 수단 (2)에 따르면, 와이어 본딩 공정에 있어서, 제1 반도체 칩의 전극과 대향하는 이면의 영역을 히트 스테이지에 직접 접촉시킬 수 있어 히트 스테이지의 열이 제1 반도체 칩의 전극에 유효하게 전달되기 때문에, 제1 반도체 칩의 전극과 와이어와의 접속 불량을 저감할 수 있다. 또한, 제2 반도체 칩의 전극과 대향하는 이면의 영역을 히트 스테이지에 직접 접촉시킬 수 있어 히트 스테이지의 열이 제2 반도체 칩의 전극에 유효하게 전달되기 때문에, 제1 반도체 칩의 전극과 와이어와의 접속 불량을 저감할 수 있다. 이 결과, 반도체 장치의 수율을 높일 수 있다.
상술한 수단 (3)에 따르면, 와이어 본딩 공정에 있어서, 제1 반도체 칩의 이면과 히트 스테이지와의 접촉 면적이 증가되기 때문에, 와이어 본딩 공정에 있어서의 제2 반도체 칩의 가열 시간을 단축할 수 있다. 또한, 제2 반도체 칩의 이면과 히트 스테이지와의 접촉 면적이 증가되기 때문에, 와이어 본딩 공정에 있어서의 제2 반도체 칩의 가열 시간을 단축할 수 있다. 이 결과, 반도체 장치의 생산 효율을 높일 수 있다.
제1도는 본 발명의 실시예 1인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제2도는 본 발명의 실시예 1인 반도체 장치의 수지 밀봉체의 하부를 제거한 상태의 저면도.
제3도는 제1도에 도시한 A-A선에 따르는 단면도.
제4도는 제1도에 도시한 B-B선에 따르는 단면도.
제5도는 본 발명의 실시예 1인 반도체 장치의 제조 프로세스에서 이용되는 리드 프레임의 평면도.
제6도는 본 발명의 실시예 1인 반도체 장치의 제조를 설명하기 위한 단면도.
제7도는 본 발명의 실시예 1인 반도체 장치의 제조를 설명하기 위한 단면도.
제8도는 본 발명의 실시예 1인 반도체 장치의 제조를 설명하기 위한 단면도.
제9도는 본 발명의 실시예 1인 반도체 장치의 제조를 설명하기 위한 단면도.
제10도는 본 발명의 실시예 1인 반도체 장치를 실장 기판에 실장한 상태의 주요부 단면도.
제11도는 본 발명의 실시예 2인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제12도는 제11도에 도시한 C-C선에 따르는 단면도.
제13도는 제11도에 도시한 D-D선에 따르는 단면도.
제14도는 본 발명의 실시예 2인 반도체 장치의 제조 프로세스에서 이용되는 리드 프레임의 평면도.
제15도는 본 발명의 실시예 3인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제16도는 제15도에 도시한 E-E선에 따르는 단면도.
제17도는 본 발명의 실시예 3인 반도체 장치의 제조 프로세스에서 이용되는 리드 프레임의 평면도.
제18도는 본 발명의 실시예 4인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제19도는 본 발명의 실시예 4인 반도체 장치의 단면도.
제20도는 본 발명의 실시예 4인 반도체 장치의 제조 프로세스에서 이용되는 리드 프레임의 평면도.
제21도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 단면도.
제22도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 단면도.
제23도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 단면도.
제24도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 단면도.
제25도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 단면도.
제26도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 모식도.
제27도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 모식도.
제28도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 모식도.
제29도는 본 발명의 실시예 4인 반도체 장치의 제조를 설명하기 위한 모식도.
제30도는 본 발명의 실시예 5인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제31도는 본 발명의 실시예 5인 반도체 장치의 단면도.
제32도는 본 발명의 실시예 5의 변형예를 나타내는 반도체 장치의 단면도.
제33도는 본 발명의 실시예 6인 반도체 장치의 단면도.
제34도는 본 발명의 실시예 6의 변형예를 나타내는 반도체 장치의 단면도.
제35도는 본 발명의 실시예 7인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제36도는 본 발명의 실시예 7인 반도체 장치의 단면도.
제37도는 본 발명의 실시예 7의 변형예를 나타내는 반도체 장치의 단면도.
제38도는 본 발명의 실시예 8인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제39도는 본 발명의 실시예 8인 반도체 장치의 단면도.
제40도는 본 발명의 실시예 8의 변형예를 나타내는 반도체 장치의 단면도.
제41도는 본 발명의 실시예 9인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도.
제42도는 본 발명의 실시예 9인 반도체 장치의 단면도.
제43도는 본 발명의 실시예 10인 반도체 장치의 단면도.
제44도는 본 발명의 실시예 11인 반도체 장치의 단면도.
제45도는 본 발명의 실시예 12인 반도체 장치의 단면도.
제46도는 본 발명의 실시예 13인 반도체 장치의 단면도.
제47도는 본 발명의 실시예 14인 반도체 장치의 단면도.
제48도는 본 발명의 실시예 14인 반도체 장치에 내장된 반도체 칩의 평면도.
<발명을 실시하기 위한 최량의 형태>
이하, 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 또, 발명의 실시예를 설명하기 위한 모든 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
(실시예 1)
본 실시예에서는 2방향 리드 배열 구조인 TSOP형의 반도체 장치에 본 발명을 적용한 예에 대해 설명한다.
제1도는 본 발명의 실시예 1인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제2도는 상기 반도체 장치의 수지 밀봉체의 하부를 제거한 상태의 저면도이고, 제3도는 제1도의 A-A선에 따르는 단면도이고, 제4도는 제1도의 B-B선에 따르는 단면도이다. 또, 제1도 및 제2도에 있어서, 제1도에 도시한 좌측의 리드군은 제2도에 도시한 우측의 리드군과 대응하고, 제1도에 도시한 우측의 리드군은 제2도에 도시한 좌측의 리드군과 대응한다.
제1도, 제2도 및 제3도에 도시한 바와 같이, 본 실시예의 반도체 장치(1)는 반도체 칩(4), 반도체 칩(5) 각각을 상하로 적층하고, 이 반도체 칩(4, 5)을 하나의 수지 밀봉체(12)로 밀봉한 구성으로 되어 있다. 반도체 칩(4, 5) 각각은 각각의 표리면(상호 대향하는 일주면 및 다른 주면) 중 이면끼리(다른 주면끼리)를 마주 보게 한 상태에서 적층되어 있다.
반도체 칩(4, 5) 각각은 동일한 외형 치수로 형성되어 있다. 또한, 반도체 칩(4, 5) 각각의 평면 형상은 방형으로 형성되며, 본 실시예에 있어서는 예를 들면 장방형으로 형성되어 있다.
반도체 칩(4, 5) 각각은, 예를 들면, 단결정 규소로 이루어지는 반도체 기판 및 이 반도체 기판 상에 형성된 다층 배선층을 주체로 하는 구성으로 이루어져 있다. 이 반도체 칩(4, 5) 각각에는 기억 회로 시스템으로서, 예를 들면 플래시 메모리로 호칭되는 64메가비트의 EEPROM(Electrically Erasable Programmable Read Only Memory)이 구성되어 있다.
반도체 칩(4)의 표리면(상호 대향하는 일주면 및 다른 주면) 중 표면(일주면)인 회로 형성면(4A)에 있어서, 그 상호 대향하는 2개의 긴 변 중 한쪽의 긴 변(4A1)측에는 이 한쪽의 긴 변(4A1)을 따라서 복수의 전극(본딩 패드 : 6)이 형성되어 있다(제1도 및 제3도 참조). 이 복수의 전극(6) 각각은 반도체 칩(4)의 다층 배선층 중 최상층의 배선층에 형성되어 있다. 최상층의 배선층은 그 상층에 형성된 표면 보호막(최종 보호막)으로 피복되고, 이 표면 보호막에는 전극(6)의 표면을 노출시키는 본딩 개구가 형성되어 있다.
반도체 칩(5)의 표리면(상호 대향하는 일주면 및 다른 주면) 중 표면(일주면)인 회로 형성면(5A)에 있어서, 그 상호 대향하는 2개의 긴 변 중 한쪽의 긴 변(5A1)측에는 이 한쪽의 긴 변(5A1)을 따라서 복수의 전극(6)이 형성되어 있다(제2도 및 제3도 참조). 이 복수의 전극(6) 각각은 반도체 칩(5)의 다층 배선층 중 최상층의 배선층에 형성되어 있다. 최상층의 배선층은 그 상층에 형성된 표면 보호막(최종 보호막)으로 피복되고, 이 표면 보호막에는 전극(6)의 표면을 노출시키는 본딩 개구가 형성되어 있다.
반도체 칩(4)으로 구성된 플래시 메모리의 회로 패턴은 반도체 칩(5)으로 구 성된 플래시 메모리의 회로 패턴과 동일하게 되어 있다. 또한, 반도체 칩(4)의 회로 형성면(4A)에 형성된 전극(6)의 배치 패턴은 반도체 칩(5)의 회로 형성면(5A)에 형성된 전극(6)의 배치 패턴과 동일하게 되어 있다. 즉, 반도체 칩(4), 반도체 칩(5) 각각은 동일 구조로 구성되어 있다.
수지 밀봉체(12)의 평면 형상은 방형으로 형성되며, 본 실시예에 있어서는 예를 들면 장방형으로 형성되어 있다. 이 수지 밀봉체(12)의 상호 대향하는 2개의 긴 변 중 한쪽의 긴 변측에는 이 한쪽의 긴 변을 따라 복수의 리드(10A)가 배열되고, 다른쪽의 긴 변측에는 이 다른쪽의 긴 변을 따라 복수의 리드(10B)가 배열되어 있다. 복수의 리드(10A) 각각은 수지 밀봉체(12)의 내외에 걸쳐 연장되어 반도체 칩(4)의 긴 변(4A1)의 외측에 배치되고, 또한 반도체 칩(4)의 각 전극(6)에 도전성의 와이어(11)를 통해 전기적으로 접속되어 있다(제1도 및 제3도 참조). 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내외에 걸쳐 연장되어 반도체 칩(4)의 긴 변(4A1)과 대향하는 다른 긴 변(4A2)의 외측에 배치되고, 또한 반도체 칩(5)의 각 전극(6)에 도전성의 와이어(11)를 통해 전기적으로 접속되어 있다(제2도 및 제3도 참조).
복수의 리드(10A, 10B) 각각에는 단자명이 붙여져 있다. VCC 단자는 전원 전위(예를 들면 5[V])로 전위 고정되는 전원 전위 단자이다. VSS 단자는 기준 전위(예를 들면 0[V])로 전위 고정되는 기준 전위 단자이다. I/O0 단자∼I/O7 단자는 데이터 입출력 단자이다. RES 단자는 리세트 단자이다. R/B 단자는 리디(ready)/비지(busy) 단자이다. CDE 단자는 커맨드·데이터·인에이블 단자이 다. OE 단자는 출력 인에이블 단자이다. SC 단자는 직렬·클럭 단자이다. WE는 라이트·인에이블 단자이다. CE는 칩·인에이블 단자이다. NC 단자는 빈 단자이다.
반도체 칩(4, 5) 각각은 반도체 칩(4)의 다른쪽의 긴 변(4A2) 및 반도체 칩(5)의 한쪽의 긴 변(5A1)이 리드(10B)측을 향하도록(에 위치하도록) 각각의 이면끼리를 마주 보게 한 상태에서 접착층(7)을 개재하여 상호 접착 고정되어 있다. 즉, 반도체 칩(4, 5) 각각은 전극(6)이 배열된 각각의 변이 반대측에 위치하도록 각각의 이면끼리를 마주 보게 한 상태에서 상호 접착 고정되어 있다. 또한, 반도체 칩(4, 5) 각각은 지지 리드(8)로 지지되어 있다. 지지 리드(8)는 반도체 칩(4)의 회로 형성면(4A)에 접착층(9)을 개재하여 접착 고정되어 있다.
이 때문에, 반도체 칩(4)과 반도체 칩(5) 사이에는 터브가 존재하지 않기 때문에, 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다. 또한, 반도체 칩(4)과 반도체 칩(5) 사이에는 하나의 접착층밖에 존재하지 않기 때문에, 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다. 또한, 지지 리드(8)는 반도체 칩(4)의 회로 형성면(4A)에 접착 고정되어 있기 때문에, 지지 리드(8)의 두께는 반도체 칩(4)의 전극(6)과 리드(10A)를 전기적으로 접속하는 와이어(11)의 루프 높이로 상쇄되어 지지 리드(8)에 의한 수지 밀봉체(12)의 두께로의 영향은 없다.
반도체 칩(4, 5) 각각은 반도체 칩(4)의 전극(6)이 반도체 칩(5)의 한쪽의 긴 변(5A1)과 대향하는 다른쪽의 긴 변(5A2)보다 그 외측에 위치하고, 반도체 칩(5)의 전극(6)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있다. 즉, 반도체 칩(4), 반도체 칩(5) 각각은 전극(6)의 배열 방향에 대해 직행하는 방향으로 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있다.
리드(10A) 및 리드(10B)는 수지 밀봉체(12)로 밀봉되는 내측부(내부 리드부) 와 수지 밀봉체(12)의 외부로 도출되는 외측부(외부 리드부)로 구성되고, 외측부는 면실장형 형상으로서 예를 들면 걸윙 형상으로 성형되어 있다.
도전성의 와이어(11)로서는 예를 들면 금(Au) 와이어가 이용되고 있다. 와이어(11)의 접속 방법으로서는, 예를 들면 열 압착에 초음파 진동을 병용한 본딩법을 이용하고 있다.
수지 밀봉체(12)는 저응력화를 도모할 목적으로서, 예를 들면, 페놀계 경화제, 실리콘 고무 및 필러 등이 첨가된 비페닐계의 수지로 형성되어 있다. 이 수지 밀봉체(12)는 대량 생산에 적합한 트랜스퍼 몰딩법으로 형성되어 있다. 트랜스퍼 몰딩법은 포트, 러너, 유입 게이트 및 캐비티 등을 구비한 몰드 금형을 사용하고, 포트로부터 러너 및 유입 게이트를 통해서 캐비티 내에 수지를 가압 주입하여 수지 밀봉체를 형성하는 방법이다.
제3도에 있어서, 반도체 칩(4, 5) 각각 두께는 0.24[㎜]이고, 접착층(7)의 두께는 0.01[㎜]이고, 리드(10A, 10B)의 두께는 0.125[㎜]이고, 반도체 칩(4)의 회로 형성면(4A)으로부터 이 반도체 칩(4)의 전극(6)과 리드(10A)를 전기적으로 접속 하는 와이어(11)의 꼭대기부까지의 높이(루프 높이)는 0.19[㎜]이고, 이 와이어(11)의 꼭대기부로부터 수지 밀봉체(11)의 상면까지의 간격은 0.065[㎜]이고, 수지 밀봉체(12)의 두께는 1.0[㎜]이고, 수지 밀봉체(12) 상면으로부터 리드(10A, 10B)의 실장면까지의 높이는 1.20[㎜]이다. 또, 도시하지 않지만, 반도체 칩(5)의 회로 형성면(5A)으로부터 이 반도체 칩(5)의 전극(6)과 리드(10B)를 전기적으로 접속하는 와이어(11)의 꼭대기부까지의 높이는 0.19[㎜]이고, 이 와이어(11)의 꼭대기부로부터 수지 밀봉체(11)의 하면까지의 간격은 0.065[㎜]이다.
지지 리드(현수 리드 : 8)의 상면은 와이어(11)의 꼭대기부보다 낮게 되어 있다. 지지 리드(8)는, 제4도에 도시한 바와 같이, 반도체 칩(4)의 상호 대향하는 2개 짧은 변(4A3, 4A4)을 가로지르도록 연장되어 있다. 또, 제4도에 있어서, 부호 5A3은 반도체 칩(5)의 상호 대향하는 2개 짧은 변 중 한쪽의 짧은 변이고, 부호 5A4는 다른쪽의 짧은 변이다.
다음에, 반도체 장치(1)의 제조 프로세스에서 이용되는 리드 프레임에 대해, 제5도를 이용하여 설명한다. 제5도는 리드 프레임의 평면도이다. 또, 실제의 리드 프레임은 복수의 반도체 장치를 제조할 수 있도록 다연(multiple string) 구조로 되어 있지만, 제5도를 보기 쉽게 하기 위해서 제5도는 하나의 반도체 장치가 제조되는 한 개분의 영역을 나타내고 있다.
제5도에 도시한 바와 같이, 리드 프레임 LF1은 프레임(14)으로 규정된 영역 내에 복수의 리드(10A), 복수의 리드(10B), 지지 리드(8) 등을 배치한 구성으로 이 루어져 있다. 복수의 리드(10A)는 프레임(14)의 상호 대향하는 2개 긴 변 부분 중 한쪽의 긴 변 부분을 따라서 배열되어 이 한쪽의 긴 변 부분과 일체화되어 있다. 복수의 리드(10B)는 프레임(14)의 상호 대향하는 2개 긴 변 부분 중 다른쪽의 긴 변 부분을 따라서 배열되어 이 한쪽의 긴 변 부분과 일체화되어 있다. 지지 리드(8)는 복수의 리드(10A)로 이루어지는 리드군과, 복수의 리드(10B)로 이루어지는 리드군 사이에 배치되어 프레임(14)과 일체화되어 있다. 즉, 리드 프레임 LF1은 2방향 리드 배열 구조로 이루어져 있다.
복수의 리드(10A) 각각은 수지 밀봉체로 밀봉되는 내측부와 수지 밀봉체의 외부로 도출되는 외측부로 구성되고, 타이 바(13)를 통해 상호 연결되어 있다. 복수의 리드(10B) 각각은 수지 밀봉체로 밀봉되는 내측부와 수지 밀봉체의 외부로 도출되는 외측부로 구성되고, 타이 바(13)를 통해 상호 연결되어 있다.
리드 프레임 LF1은, 예를 들면 철(Fe)-니켈(Ni)계의 합금 또는 구리(Cu) 혹은 구리계의 합금으로 이루어지는 평판재에 에칭 가공 또는 프레스 가공을 실시하여 소정의 리드 패턴을 형성함으로써 형성된다.
다음에, 반도체 장치(1)의 제조 방법에 대해, 제6도 내지 제9도(단면도)를 이용하여 설명한다.
우선, 리드 프레임 LF1에 한쪽의 반도체 칩(4)을 접착 고정한다. 리드 프레임 LF1과 반도체 칩(4)과의 고정은, 제6도에 도시한 바와 같이, 히트 스테이지(20)에 반도체 칩(4)을 장착하고, 그 후, 반도체 칩(4)의 회로 형성면(4A)에 예를 들면 열경화성 수지로 이루어지는 접착제를 도포하여 접착층(9)을 형성하고, 그 후, 반 도체 칩(4)의 회로 형성면(4A)에 지지 리드(8)를 본딩 툴(21)로 압착함으로써 행해진다.
다음에, 반도체 칩(4)의 전극(6)과 리드(10A)를 도전성의 와이어(11)로 전기적으로 접속한다. 반도체 칩(4)의 전극(6)과 리드(10A)와의 접속은, 제7도에 도시한 바와 같이, 히트 스테이지(22)에 반도체 칩(4)을 장착하고, 그 후, 히트 스테이지(22)에 리드(10A) 및 리드(10B)를 프레임 압착 부재(23)로 누른 상태에서 행해진다. 와이어(11)로서는 예를 들면 Au 와이어를 이용한다. 또한, 와이어(11)의 접속 방법으로서는 예를 들면 열 압착에 초음파 진동을 병용한 본딩법을 이용한다.
다음에, 반도체 칩(4)에 반도체 칩(5)을 접착 고정한다. 반도체 칩(4)과 반도체 칩(5)과의 고정은, 제8도에 도시한 바와 같이, 히트 스테이지(23)에 반도체 칩(4)을 그 회로 형성면(4A)을 아래로 하여 장착하고, 그 후, 반도체 칩(4)의 이면에 예를 들면 Ag 페이스트재로 이루어지는 접착제를 도포하여 접착층(7)을 형성하고, 그 후, 반도체 칩(4)의 이면 상에 반도체 칩(5)을 그 이면을 아래로 하여 장착함으로써 행해진다. 이 때, 반도체 칩(4)의 한쪽의 긴 변(4A1)에 대해 반도체 칩(5)의 한쪽의 긴 변(5A1)이 반대측에 위치하도록 방향을 맞춘 상태에서 반도체 칩(4), 반도체 칩(5) 각각의 이면끼리를 마주 보게 하여 접착 고정한다. 또한, 반도체 칩(4)의 전극(6)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 그 외측에 위치하고, 반도체 칩(5)의 전극(6)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 그 외측에 위치하도록 위치를 어긋나게 한 상태에서 반도체 칩(4), 반도체 칩(5) 각각의 이면끼리를 마주 보게 하여 접착 고정한다. 또, 이 공정에 있어서, 반도체 칩(4) 은 그 회로 형성면(4A)을 아래로 한 상태에서 히트 스테이지(23)에 장착되기 때문에, 히트 스테이지(23)와 와이어(11)와의 접촉을 방지하기 위해, 히트 스테이지(23)에는 오목부(23A)가 설치되어 있다.
다음에, 반도체 칩(5)의 전극(6)과 리드(10B)를 도전성의 와이어(11)로 전기적으로 접속한다. 반도체 칩(5)의 전극(6)과 리드(10B)와의 접속은, 제9도에 도시한 바와 같이, 반도체 칩(5)의 회로 형성면(5A)을 상향으로 하여 히트 스테이지(24)에 반도체 칩(4) 및 반도체 칩(5)을 장착하고, 그 후, 히트 스테이지(24)에 리드(10A) 및 리드(10B)를 프레임 압착 부재(25)로 누른 상태에서 행해진다. 와이어(11)로서는 예를 들면 Au 와이어를 이용한다. 또한, 와이어(11)의 접속 방법으로서는 예를 들면 열 압착에 초음파 진동을 병용한 본딩법을 이용한다. 이 공정에 있어서, 반도체 칩(5)의 전극(6)과 대향하는 이면의 영역이 노출되어 있기 때문에, 이 이면의 영역에 접촉되도록 돌출부(25B)를 히트 스테이지(24)에 설치하여 놓음으로써, 반도체 칩(5)의 전극(6)과 대향하는 이면의 영역을 히트 스테이지(24)에 직접 접촉시킬 수 있다. 즉, 반도체 칩(4)의 전극(6)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 그 외측에 위치하고, 반도체 칩(5)의 전극(6)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 그 외측에 위치하도록 위치를 어긋나게 한 상태에서 반도체 칩(4), 반도체 칩(5) 각각의 이면끼리를 접착 고정함으로써, 반도체 칩(5)의 전극(6)과 대향하는 이면의 영역을 히트 스테이지(24)에 직접 접촉시킬 수 있어 히트 스테이지(24)의 열이 반도체 칩(5)의 전극(6)에 유효하게 전달되기 때문에, 반도체 칩(5)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있 다. 또, 이 공정에 있어서, 반도체 칩(4)은 그 회로 형성면(4A)을 아래로 한 상태에서 히트 스테이지(24)에 장착되기 때문에, 히트 스테이지(24)와 와이어(11)와의 접촉을 방지하기 위해서, 히트 스테이지(24)에는 오목부(24A)가 설치되어 있다.
다음에, 반도체 칩(4), 반도체 칩(5), 지지 리드(8), 리드(10A)의 내측부, 리드(10B)의 내측부 및 와이어(11) 등을 수지로 밀봉하여 수지 밀봉체(12)를 형성한다. 수지 밀봉체(12)의 형성은 트랜스퍼 몰딩법으로 행한다.
다음에, 리드(10A)에 연결된 타이 바(13) 및 리드(10B)에 연결된 타이 바(13)를 절단하고, 그 후, 리드(10A), 리드(10B) 각각의 외측부에 도금 처리를 실시하고, 그 후, 리드 프레임 LF1의 프레임(14)으로부터 리드(10A, 10B)를 절단하고, 그 후, 리드(10A, 10B) 각각의 외측부를 면실장형 형상으로서 예를 들면 걸윙 형상으로 성형하고, 그 후, 리드 프레임 LF1의 프레임(14)으로부터 지지 리드(8)를 절단함으로써 제1도, 제2도 및 제3도에 도시한 반도체 장치(1)가 거의 완성된다.
이와 같이 하여 구성된 반도체 장치(1)는 제10도(주요부 단면도)에 도시한 바와 같이, 하나의 회로 시스템을 구성하는 전자 장치의 구성 부품으로서 실장 기판(30)에 복수개 실장된다. 반도체 장치(1)는 동일 기능의 리드가 대향하여 배치되어 있기 때문에, 리드(10A)와 리드(10B)를 전기적으로 접속하기 위한 배선(31)을 직선적으로 설치할 수 있다. 또한, 반도체 장치(1)의 리드(10B)와 다른 반도체 장치(1)의 리드(10A)를 전기적으로 접속하기 위한 배선(31)을 직선적으로 설치할 수 있다. 따라서, 실장 기판(30)의 배선층 수를 저감할 수 있기 때문에, 전자 장치, 예를 들면 메모리 모듈 등의 박형화를 도모할 수 있다.
설명한 바와 같이, 본 실시예에 따르면 이하의 효과가 얻어진다.
(1) 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 다른쪽의 긴 변(4A2) 및 반도체 칩(5)의 한쪽의 긴 변(5A1)이 리드(10B)측을 향하도록 각각의 이면끼리를 마주 보게 한 상태에서 상호 접착 고정되고, 지지 리드(8)는 반도체 칩(4)의 회로 형성면(4A)에 접착 고정되어 있다.
이 때문에, 반도체 칩(4)과 반도체 칩(5) 사이에는 터브가 존재하지 않기 때문에, 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다. 또한, 반도체 칩(4)과 반도체 칩(5) 사이에는 하나의 접착층밖에 존재하지 않기 때문에, 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다. 또한, 지지 리드(8)는 반도체 칩(4)의 회로 형성면(4A)에 접착 고정되어 있기 때문에, 지지 리드(8)의 두께는 와이어(11)의 루프 높이로 상쇄되어 지지 리드(8)에 의한 수지 밀봉체(12)의 두께로의 영향은 없다. 이 결과, 수지 밀봉체(12)의 두께를 얇게 할 수 있기 때문에, 반도체 장치(1)의 박형화를 도모할 수 있다.
또한, 반도체 칩(4, 5)의 두께를 얇게 하지 않고, 수지 밀봉체(12)의 두께를 얇게 할 수 있기 때문에, 수율이 높은 박형의 반도체 장치(1)를 제공할 수 있다.
또한, 수지 밀봉체(12)의 두께를 얇게 할 수 있기 때문에, 2개의 반도체 칩(4, 5)을 적층하고, 이 2개의 반도체 칩을 하나의 수지 밀봉체(12)로 밀봉한 반도체 장치(1)를 TSOP형으로 구성할 수 있다.
또한, 2장의 리드 프레임을 사용할 필요가 없고, 또한 미러 반전 회로 패턴 의 반도체 칩을 사용할 필요가 없기 때문에, 반도체 장치(1)의 저비용화 및 박형화를 도모할 수 있다.
(2) 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 전극(6)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 그 외측에 위치하고, 반도체 칩(5)의 전극(6)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있다.
이 때문에, 와이어 본딩 공정에 있어서, 반도체 칩(5)의 전극(6)과 대향하는 이면의 영역을 히트 스테이지(24)에 직접 접촉시킬 수 있어 히트 스테이지(24)의 열이 반도체 칩(5)의 전극(6)에 유효하게 전달되기 때문에, 반도체 칩(5)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있다. 이 결과, 반도체 장치(1)의 제조프로세스(조립 프로세스)에 있어서의 수율을 높일 수 있다.
또, 본 실시예에서는 반도체 칩(4)의 회로 형성면(4A)에 지지 리드(8)를 접착 고정한 예에 대해 설명하였지만, 지지 리드(8)는 반도체 칩(5)의 회로 형성면(5A)에 접착 고정하여도 좋다. 이 경우, 지지 리드(8)에는 그 칩 고정부를 반도체 칩(5)의 회로 형성면(5A)측에 위치시키기 위한 절곡 가공이 실시된다. 또한, 이러한 경우에 있어서도, 지지 리드(8)의 두께는 반도체 칩(5)의 전극(6)과 리드(10B)를 전기적으로 접속하는 와이어(11)의 루프 높이로 상쇄되기 때문에, 지지 리드(8)에 의한 수지 밀봉체(12)의 두께로의 영향은 없다.
(실시예 2)
제11도는 본 발명의 실시예 2인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제12도는 제11도의 C-C선에 따르는 단면도이고, 제13도는 제11도의 D-D선에 따르는 단면도이다.
제11도, 제12도 및 제13도에 도시한 바와 같이, 본 실시예의 반도체 장치(2)는 상술한 실시예 1과 기본적으로 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1)과 교차하는 한쪽의 짧은 변(4A3)이 이 한쪽의 짧은 변(4A3)과 동일측에서 반도체 칩(5)의 한쪽의 긴 변(5A1)과 교차하는 한쪽의 짧은 변(5A3)보다 그 외측에 위치하고, 반도체 칩(5)의 한쪽의 짧은 변(5A3)과 대향하는 다른쪽의 짧은 변(5A4)이 이 다른쪽의 짧은 변(5A4)과 동일측에서 반도체 칩(4)의 한쪽의 짧은 변(4A3)과 대향하는 다른쪽의 짧은 변(4A4)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있다. 즉, 반도체 칩(4), 반도체 칩(5) 각각은 전극(6)의 배열 방향에 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있다.
또한, 반도체 칩(4)의 한쪽의 짧은 변(4A3) 및 반도체 칩(5)의 한쪽의 짧은 변(5A3)의 외측에 배치된 지지 리드(8A)와, 반도체 칩(4)의 다른쪽의 짧은 변(4A4) 및 반도체 칩(5)의 다른쪽의 짧은 변(5A4)의 외측에 배치된 지지 리드(8B)를 갖고, 지지 리드(8A)는 반도체 칩(5)의 한쪽의 짧은 변(5A3)의 외측에 있어서 반도체 칩(4)의 이면에 접착층(9)을 개재하여 접착 고정되고, 지지 리드(8B)는 반도체 칩(4)의 다른쪽의 짧은 변(4A4)의 외측에 있어서 반도체 칩(5)의 이면에 접착층(9)을 개재하여 접착 고정되어 있다.
지지 리드(8A)에는 반도체 칩(4)의 이면측에 그 칩 고정부를 위치시키기 위한 절곡 가공이 실시되고, 지지 리드(8B)에는 반도체 칩(5)의 이면측에 그 칩 고정부를 위치시키기 위한 절곡 가공이 실시되어 있다.
이와 같이 구성된 반도체 장치(2)는 제14도(평면도)에 도시한 리드 프레임 LF2를 이용한 제조 프로세스로 제조된다. 본 실시예의 반도체 장치(2)의 제조는 상술한 실시예 1에서 설명한 제조 방법과 약간 다르고, 반도체 칩(4), 반도체 칩(5) 각각을 각각의 이면끼리를 마주 보게 한 상태에서 접착 고정하고, 지지 리드(8A), 지지 리드(8B) 각각에 반도체 칩(4), 반도체 칩(5) 각각을 접착 고정한 후 와이어 본딩을 행한다. 지지 리드와 반도체 칩과의 고정은 지지 리드(8A)와 지지 리드(8B) 사이에 접착 고정된 반도체 칩(4) 및 반도체 칩(5)을 경사시켜 삽입함으로써 행할 수 있다.
와이어 본딩 공정은 반도체 칩(4)의 전극(6)과 리드(10A)를 와이어(11)로 전기적으로 접속하고, 그 후, 반도체 칩(5)의 전극(6)과 리드(10B)를 와이어(11)로 전기적으로 접속함으로써 행하지만, 반도체 칩(4), 반도체 칩(5) 각각은 전극(6)의 배열 방향으로 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있기 때문에, 반도체 칩(4)의 전극(6)과 리드(10A)를 와이어(11)로 접속할 때, 직접은 아니지만, 반도체 칩(4)의 한쪽의 짧은 변(4A3)측의 영역과 대향하는 이면의 영역에 지지 리드(8A)를 개재하여 히트 스테이지를 접촉시킬 수 있다. 또한, 반도체 칩(5)의 전극(6)과 리드(10B)를 와이어(11)로 접속할 때, 직접은 아니지만, 반도체 칩(5)의 다른쪽의 짧은 변(5A4)측의 영역과 대향하는 이면의 영역에 지지 리드(8B)를 개재 하여 히트 스테이지를 접촉시킬 수 있다.
이와 같이, 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 짧은 변(4A3)이 반도체 칩(5)의 한쪽의 짧은 변(5A3)보다 그 외측에 위치하고, 반도체 칩(5)의 다른쪽의 짧은 변(5A4)이 반도체 칩(4)의 다른쪽의 짧은 변(4A4)보다 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 상호 접착 고정되고, 지지리드(8A)는 반도체 칩(5)의 한쪽의 짧은 변(5A3) 외측에 있어서 반도체 칩(4)의 이면에 접착 고정되고, 지지 리드(8B)는 반도체 칩(4)의 다른쪽의 짧은 변(4A4)의 외측에 있어서 반도체 칩(5)의 이면에 접착 고정되어 있기 때문에, 반도체 칩(4)과 반도체 칩(5) 사이에는 터브가 존재하지 않으므로 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다.
또한, 반도체 칩(4)과 반도체 칩(5) 사이에는 하나의 접착층밖에 존재하지 않기 때문에, 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다.
또한, 지지 리드(8A)는 반도체 칩(5)의 한쪽의 짧은 변(5A3)보다 그 외측으로 인출된 반도체 칩(4)의 이면에 접착 고정되고, 지지 리드(8B)는 반도체 칩(4)의 다른쪽의 짧은 변(4A4)보다 그 외측으로 인출된 반도체 칩(5)의 이면에 접착 고정되어 있기 때문에, 지지 리드(8A, 8B) 각각의 두께는 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 두께로 상쇄되어 지지 리드(8A, 8B)에 의한 수지 밀봉체(12)의 두께로의 영향은 없다.
이 결과, 상술한 실시예 1과 마찬가지의 효과가 얻어진다.
또한, 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1)과 교차하는 한쪽의 짧은 변(4A3)이 이 한쪽의 짧은 변(4A3)과 동일측에서 반도체 칩(5)의 한쪽의 긴 변(5A1)과 교차하는 한쪽의 짧은 변(5A3)보다 그 외측에 위치하고, 반도체 칩(5)의 한쪽의 짧은 변(5A3)과 대향하는 다른쪽의 짧은 변(5A4)이 이 다른쪽의 짧은 변(5A4)과 동일측에서 반도체 칩(4)의 한쪽의 짧은 변(4A3)과 대향하는 다른쪽의 짧은 변(4A4)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있기 때문에, 와이어 본딩 공정에 있어서, 반도체 칩(4)의 이면과 히트 스테이지(24)와의 접촉 면적이 증가되기 때문에, 와이어 본딩 공정에 있어서의 반도체 칩(4)의 가열 시간을 단축할 수 있다. 또한, 반도체 칩(5)의 이면과 히트 스테이지(24)와의 접촉 면적이 증가되기 때문에, 와이어 본딩 공정에 있어서의 반도체 칩(5)의 가열 시간을 단축할 수 있다. 이 결과, 반도체 장치(2)의 생산 효율을 높일 수 있다.
(실시예 3)
제15도는 본 발명의 실시예 3인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제16도는 제15도의 E-E선에 따르는 단면도이다.
제15도, 제16도에 도시한 바와 같이, 본 실시예의 반도체 장치(3)는 상술한 실시예 2와 기본적으로 마찬가지의 구성으로 되어 있고, 이하의 구성이 다르다.
즉, 지지 리드(8A)는 반도체 칩(4)의 회로 형성면(4A)에 있어서 그 한쪽의 짧은 변(4A3)측에 접착 고정되고, 지지 리드(8B)는 반도체 칩(5)의 회로 형성면(5A)에 있어서 그 다른쪽의 짧은 변(5A4)측에 접착 고정되어 있다.
지지 리드(8A)에는 절곡 가공이 실시되어 있지 않지만, 지지 리드(8B)에는 반도체 칩(5)의 회로 형성면(5A)측에 그 칩 고정부를 위치시키기 위한 절곡 가공이 실시되어 있다.
이와 같이 구성된 반도체 장치(3)는 제17도(평면도)에 도시한 리드 프레임 LF3을 이용한 제조 프로세스로 제조된다. 본 실시예의 반도체 장치(3)의 제조는, 상술한 실시예 2에서 설명한 제조 방법과 마찬가지로, 반도체 칩(4), 반도체 칩(5) 각각을 각각의 이면끼리를 마주 보게 한 상태에서 접착 고정하고, 지지 리드(8A), 지지 리드(8B) 각각에 반도체 칩(4), 반도체 칩(5) 각각을 접착 고정한 후, 와이어 본딩을 행한다. 지지 리드와 반도체 칩과의 고정은 지지 리드(8A)와 지지 리드(8B) 사이에 접착 고정된 반도체 칩(4) 및 반도체 칩(5)을 경사시켜 삽입함으로써 행할 수 있다.
와이어 본딩 공정은 반도체 칩(4)의 전극(6)과 리드(10A)를 와이어(11)로 전기적으로 접속하고, 그 후, 반도체 칩(5)의 전극(6)과 리드(10B)를 와이어(11)로 전기적으로 접속함으로써 행하지만, 반도체 칩(4), 반도체 칩(5) 각각은 전극(6)의 배열 방향으로 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있고, 지지 리드(8A)는 반도체 칩(4)의 회로 형성면(4A)에 있어서 한쪽의 짧은 변(4A3)측에 접착 고정되고, 지지 리드(8B)는 반도체 칩(5)의 회로 형성면(5A)에 있어서 다른쪽의 짧은 변(5A4)측에 접착 고정되어 있기 때문에, 반도체 칩(4)의 전극(6)과 리드(10A)를 와이어(11)로 접속할 때, 반도체 칩(4)의 한쪽의 짧은 변(4A3)측의 영역과 대향하는 이면의 영역에 히트 스테이지를 직접 접촉시킬 수 있다. 또한, 반도체 칩(5) 의 전극(6)과 리드(10B)를 와이어(11)로 접속할 때, 반도체 칩(5)의 다른쪽의 짧은 변(5A4)측의 영역과 대향하는 이면의 영역에 히트 스테이지를 직접 접촉시킬 수 있다.
이와 같이, 지지 리드(8A)는 반도체 칩(4)의 회로 형성면(4A)에 있어서 그 한쪽의 짧은 변(4A3)측에 접착 고정되고, 지지 리드(8B)는 반도체 칩(5)의 회로 형성면(5A)에 있어서 그 다른쪽의 짧은 변(5A4)측에 접착 고정되어 있기 때문에, 반도체 칩(4)과 반도체 칩(5) 사이에는 터브가 존재하지 않으므로 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다.
또한, 반도체 칩(4)과 반도체 칩(5) 사이에는 하나의 접착층밖에 존재하지 않기 때문에, 반도체 칩(4)의 회로 형성면(4A)으로부터 반도체 칩(5)의 회로 형성면(5A)까지의 거리를 축소할 수 있다.
또한, 지지 리드(8A)는 반도체 칩(4)의 회로 형성면(4A)에 있어서 그 한쪽의 짧은 변(4A3)측에 접착 고정되고, 지지 리드(8B)는 반도체 칩(5)의 회로 형성면(5A)에 있어서 그 다른쪽의 짧은 변(5A4)측에 접착 고정되어 있기 때문에, 지지 리드(8A)의 두께는 반도체 칩(4)의 전극(6)과 리드(10A)를 전기적으로 접속하는 와이어(11)의 루프 높이로 상쇄되어 지지 리드(8B)의 두께는 반도체 칩(5)의 전극(6)과 리드(10B)를 전기적으로 접속하는 와이어(11)의 루프 높이로 상쇄된다. 따라서, 지지 리드(8A, 8B)에 의한 수지 밀봉체(12)의 두께로의 영향은 없다. 이 결과, 상술한 실시예 2와 마찬가지의 효과가 얻어진다.
또, 상술한 실시예 1에 있어서도, 본 실시예 3과 마찬가지로, 전극(6)의 배열 방향으로 위치를 어긋나게 한 상태에서 반도체 칩(4), 반도체 칩(5) 각각의 이면끼리를 접착 고정하여도 좋다. 이 경우에 있어서도, 본 실시예 3과 마찬가지로, 반도체 칩(4)의 이면과 히트 스테이지와의 접촉 면적이 증가되기 때문에, 와이어 본딩 공정에 있어서의 반도체 칩(4)의 가열 시간을 단축할 수 있다. 또한, 반도체 칩(5)의 이면과 히트 스테이지와의 접촉 면적이 증가되기 때문에, 와이어 본딩 공정에 있어서의 반도체 칩(5)의 가열 시간을 단축할 수 있다.
(실시예 4)
제18도는 본 발명의 실시예 4인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제19도는 상기 반도체 장치의 단면도이다.
제18도 및 제19도에 도시한 바와 같이, 본 실시예의 반도체 장치(30)는 기본적으로 상술한 실시예 1과 마찬가지의 구성으로 되어 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4)의 회로 형성면(4A) 상에 있어서의 수지 밀봉체(12)의 수지두께가 반도체 칩(5)의 회로 형성면(5A) 상에 있어서의 수지 밀봉체(12)의 수지 두께보다 얇아지도록 반도체 칩(4)의 외측에 위치하는 지지 리드(8)의 일부분(8X)에 절곡 가공이 실시되어 있다. 이러한 절곡 가공을 실시하는 이유는 후에 상세하게 설명하지만, 트랜스퍼 몰딩법에 기초하여 수지 밀봉체(12)를 형성할 때, 몰드 금형(성형 금형)의 캐비티 내에 가압 주입된 수지의 유동에 의해서 생기는 반도체 칩의 상하 방향(적층 방향)의 변동을 억제하기 위해서이다.
본 실시예의 반도체 장치(30)는, 상술한 실시예 1과 마찬가지로, 2개의 지지 리드(8)를 갖는 구성으로 되어 있다. 2개의 지지 리드(8) 각각은 수지 밀봉체(12)의 상호 대향하는 2개 짧은 변 중 한쪽의 짧은 변으로부터 다른쪽의 짧은 변을 향하여 연장되고, 반도체 칩(4)의 회로 형성면(4A)의 상호 대향하는 2개 짧은 변을 가로지르고 있다. 2개의 지지 리드(8) 중 한쪽의 지지 리드(8)의 칩 고정부는 반도체 칩(4)의 한쪽의 긴 변(4A1)측에 있어서 접착층(9)을 개재하여 접착 고정되고, 다른쪽의 지지 리드(8)의 칩 고정부는 반도체 칩(4)의 다른쪽의 긴 변(4A2)측에 있어서 접착층(9)을 개재하여 접착 고정되어 있다. 즉, 한쪽의 지지 리드(8)와 다른쪽의 지지 리드(8) 사이에는 지지 리드와 반도체 칩을 접착 고정하기 위한 접착층이 설치되어 있지 않다.
그런데, 접착층은 접착층에 포함된 수분이 제품 완성 후의 환경 시험인 온도 사이클 시험시의 열이나 실장 기판에 반도체 장치를 납땜 실장할 때의 땜납 리플로우 열에 의해서 기화 팽창되고, 수지 밀봉체에 균열을 가져오는 소위 패키지·크랙의 요인이 되기 때문에, 될 수 있는 한 작은 면적으로 지지 리드와 반도체 칩과의 접착 고정을 행하는 것이 바람직하다. 터브에 반도체 칩을 접착 고정하는 경우, 터브의 크기에 좌우되지만, 일반적으로 접착층의 면적이 지지 리드의 경우와 비교하여 넓어지기 때문에, 터브에 의한 반도체 칩의 지지는 바람직하지 않다. 따라서, 본 실시예와 같이, 지지 리드(8)에 반도체 칩(4)이 접착 고정된 구성으로 함으로써, 신뢰성이 높은 박형의 반도체 장치를 제공할 수 있다.
다음에, 반도체 장치(30)의 제조에 대해, 제20도 내지 제25도를 이용하여 설명한다. 제20도는 반도체 장치의 제조에 이용되는 리드 프레임의 평면도이고, 제21도 내지 제25도는 제조 방법을 설명하기 위한 단면도이다. 또, 실제의 리드 프레임은 복수의 반도체 장치를 제조할 수 있도록 다연 구조로 되어 있지만, 도면을 보기 쉽게 하기 위해서, 제20도는 하나의 반도체 장치가 제조되는 한개분의 영역을 나타내고 있다.
우선, 리드 프레임 LF4에 한쪽의 반도체 칩(4)을 접착 고정한다. 리드 프레임 LF4와 반도체 칩(4)과의 고정은 제21도에 도시한 바와 같이, 히트 스테이지(31)에 반도체 칩(4)을 장착하고, 그 후, 반도체 칩(4)의 회로 형성면(4A)에 예를 들면 열경화성 수지로 이루어지는 접착제를 도포하여 접착층(9)을 형성하고, 그 후, 반도체 칩(4)의 회로 형성면(4A)에 지지 리드(8)를 본딩 툴(32)로 열 압착함으로써 행해진다. 이 때, 반도체 칩(4)의 한쪽의 긴 변(4A1)이 리드(10A)측(상호 대향하는 2개 리드군 중의 한쪽의 리드군측)에 위치하도록 반도체 칩(4)의 방향을 맞춘 상태에서 행한다.
또, 양면(표면 및 이면)에 접착층이 설치된 절연성의 수지 필름을 이용하여 접착층(9)을 형성하여도 좋지만, 이 경우, 접착제를 도포하여 접착층(9)을 형성하는 경우에 비해 접착층(9)이 두꺼워지기 때문에, 반도체 장치의 박형화에는 약간 불리하다.
다음에, 반도체 칩(4)의 이면이 상향이 되도록 리드 프레임 LF4를 반전시킨 후, 반도체 칩(4)에 반도체 칩(5)을 접착 고정한다. 반도체 칩(4)과 반도체 칩(5)과의 고정은, 제22도에 도시한 바와 같이, 히트 스테이지(33)와 반도체 칩(4)의 회로 형성면(4A)이 마주 보는 상태에서 히트 스테이지(33)에 반도체 칩(4)을 장착하 고, 그 후, 반도체 칩(4)의 이면에 예를 들면 Ag 페이스트재로 이루어지는 접착제를 도포하여 접착층(7)을 형성하고, 그 후, 반도체 칩(4)의 이면과 반도체 칩(5)의 이면이 마주 보는 상태에서 반도체 칩(4)의 이면 상에 반도체 칩(5)을 장착함으로써 행해진다. 이 때, 반도체 칩(5)의 한쪽의 긴 변(5A1)이 리드(10B)측(상호 대향하는 2개 리드군중 다른쪽 리드도군측)에 위치하도록 반도체 칩(5)의 방향을 맞춘 상태에서 행한다. 또한, 반도체 칩(4)의 한쪽의 긴 변(4A1)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A1)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 상호 멀어지는 방향으로 위치를 어긋나게 한 상태]로 행한다. 반도체 칩(4)과 반도체 칩(5)의 위치 편차량은 반도체 칩(4)의 전극(6)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하고, 반도체 칩(5)의 전극(6)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하는 정도가 바람직하다.
또, 양면에 접착층이 설치된 절연성의 수지 필름을 이용하여 접착층(7)을 형성하여도 좋지만, 이 경우, 접착제를 도포하여 접착층(7)을 형성하는 경우에 비해 접착층(7)이 두꺼워지기 때문에, 반도체 장치의 박형화에는 약간 불리하다.
다음에, 반도체 칩(4)의 회로 형성면(4A)이 상향이 되도록 리드 프레임 LF4를 반전시킨 후, 반도체 칩(4)의 전극(6)과 리드(10A)를 도전성의 와이어(11)로 전기적으로 접속한다. 반도체 칩(4)의 전극(6)과 리드(10A)와의 접속은, 제23도에 도시한 바와 같이, 히트 스테이지(34)와 반도체 칩(5)의 회로 형성면(5A)이 마주 보는 상태에서 히트 스테이지(34)에 반도체 칩(4, 5)을 장착하여 행한다. 와이어(11)로서는 예를 들면 Au 와이어를 이용한다. 또한, 와이어(11)의 접속 방법으로서는, 예를 들면 열 압착에 초음파 진동을 병용한 볼 본딩(네일헤드 본딩)법을 이용한다.
이 공정에 있어서, 반도체 칩(4)의 회로 형성면(4A)의 한쪽의 긴 변(4A1)측에 있어서의 영역과 대향하는 이면의 영역이 노출되어 있기 때문에, 이 이면의 영역에 접촉되도록 돌출부(34B)를 히트 스테이지(34)에 설치하여 놓음으로써, 반도체 칩(4)의 이면의 영역을 히트 스테이지(34)에 직접 접촉시킬 수 있다.
즉, 반도체 칩(4)의 한쪽의 긴 변(4A1)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A1)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하도록 위치를 어긋나게 한 상태에서 반도체 칩(4), 반도체 칩(5) 각각의 이면끼리를 접착 고정시킴으로써, 반도체 칩(4)의 이면의 영역을 히트 스테이지(34)에 직접 접촉시킬 수 있어 히트 스테이지(34)의 열이 반도체 칩(4)의 전극(6)에 유효하게 전달되기 때문에, 반도체 칩(4)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있다.
또, 이 공정에 있어서, 반도체 칩(5)은 그 회로 형성면(5A)을 아래로 한 상태에서 히트 스테이지(34)에 장착되기 때문에, 반도체 칩(5)의 전극(6)과 히트 스테이지(34)와의 접촉을 방지하기 위해서, 히트 스테이지(34)에는 오목부(34A)가 설치되어 있다.
다음에, 반도체 칩(5)의 회로 형성면(5A)이 상향이 되도록 리드 프레임 LF4 를 반전시킨 후, 반도체 칩(5)의 전극(6)과 리드(10B)를 도전성의 와이어(11)로 전기적으로 접속한다. 반도체 칩(5)의 전극(6)과 리드(10B)와의 접속은, 제24도에 도시한 바와 같이, 히트 스테이지(35)와 반도체 칩(4)의 회로 형성면(4A)이 마주 보는 상태에서 히트 스테이지(35)에 반도체 칩(4, 5)을 장착하여 행한다. 와이어(11)로서는 예를 들면 Au 와이어를 이용한다. 또한, 와이어(11)의 접속 방법으로서는, 예를 들면 열 압착에 초음파 진동을 병용한 볼 본딩법을 이용한다.
이 공정에 있어서, 반도체 칩(5)의 회로 형성면(5A)의 한쪽의 긴 변(5A1)측에 있어서의 영역과 대향하는 이면의 영역이 노출되어 있기 때문에, 이 이면의 영역에 접촉되도록 돌출부(35B)를 히트 스테이지(35)에 설치하여 놓음으로써, 반도체 칩(5)의 이면의 영역을 히트 스테이지(35)에 직접 접촉시킬 수 있다.
즉, 반도체 칩(4)의 한쪽의 긴 변(4A1)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A1)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하도록 위치를 어긋나게 한 상태에서 반도체 칩(4), 반도체 칩(5) 각각의 이면끼리를 접착 고정시킴으로써, 반도체 칩(5)의 이면의 영역을 히트 스테이지(35)에 직접 접촉시킬 수 있어 히트 스테이지(35)의 열이 반도체 칩(5)의 전극(6)에 유효하게 전달되기 때문에, 반도체 칩(5)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있다.
또한, 여기까지의 공정에 있어서, 반도체 칩(4)의 전극(6)과 리드(10A)를 와이어(11)로 전기적으로 접속하는 제1 와이어 본딩 공정과, 반도체 칩(5)의 전극(6)과 리드(10B)를 와이어(11)로 전기적으로 접속하는 제2 와이어 본딩 공정은 반도체 칩(4)에 반도체 칩(5)을 접착 고정하여 칩 적층체를 형성하는 칩 본딩 공정의 후에 행해지고 있다. 상술한 실시예 1에서는 칩 적층체를 형성하는 칩 본딩 공정 전에 제1 와이어 본딩 공정을 실시하고 있기 때문에, 제1 와이어 본딩 공정으로 접속 처리된 와이어(11)가 칩 본딩 공정에서 변형된다고 하는 불량이 발생하기 쉽지만, 본 실시예에서는 칩 본딩 공정 후에 제1 및 제2 와이어 본딩 공정을 실시하고 있기 때문에, 칩 본딩 공정에 있어서 발생하는 와이어 변형을 실질적으로 배제할 수 있다.
또, 이 공정에 있어서, 반도체 칩(4)은 그 회로 형성면(4A)을 아래로 한 상태에서 히트 스테이지(35)에 장착되기 때문에, 히트 스테이지(35)와 와이어(11)와의 접촉을 방지하기 위해서, 히트 스테이지(35)에는 오목부(35A)가 설치되어 있다.
다음에, 반도체 칩(4)의 회로 형성면(4A)이 상향이 되도록 리드 프레임 LF4를 반전시킨 후, 제25도에 도시한 바와 같이, 리드 프레임 LF4를 트랜스퍼 몰딩 장치의 몰드 금형(36)의 상형(36A)과 하형(36B) 사이에 위치 결정한다. 이 때, 상형(36A) 및 하형(36B)에 의해서 형성되는 캐비티(37)의 내부에는 반도체 칩(4, 5), 리드(10A)의 내측부, 리드(10B)의 내측부, 지지 리드(8) 및 와이어(11) 등이 배치된다.
다음에, 몰드 금형(36)의 포트로부터 러너 및 유입 게이트(38) 등을 통해서 캐비티(37) 내에 유동성의 수지(용융 수지)를 가압 주입하여 수지 밀봉체(12)를 형성한다. 반도체 칩(4, 5), 리드(10A)의 내측부, 리드(10B)의 내측부, 지지 리드(8) 및 와이어(11) 등은 수지 밀봉체(12)에 의해서 밀봉된다. 수지로서는, 예를 들면, 페놀계 경화제, 실리콘 고무 및 필러 등이 첨가된 비페닐계의 열경화성 수지를 이용한다.
그런데, 리드의 외측부는 실장 기판에 반도체 장치를 실장할 때의 열팽창에 의해서 생긴 응력이나 실장 후의 실장 기판의 휘어짐에 의해서 생긴 응력을 흡수하여 완화하는 작용을 겸비하고 있다. 이 응력 완화 작용은 반도체 장치의 박형화에 따라서, 수지 밀봉체로부터 돌출되는 리드의 돌출부로부터 실장 기판까지의 거리가 짧아짐에 따라서 쇠퇴되기 때문에, 반도체 장치의 박형화에 있어서는 수지 밀봉체의 두께 방향에 있어서의 중심(수지 밀봉체 두께의 1/2수평면)보다 상측에 리드의 돌출부를 위치시키고, 리드의 돌출부로부터 실장 기판까지의 거리를 될 수 있는 한 길게 하는 것이 바람직하다. 그래서, 본 실시예의 반도체 장치(30)에 있어서도, 수지 밀봉체(12)의 두께 방향에 있어서의 중심보다 상측에 리드(10A, 10B)의 돌출부를 위치시키고 있다.
이러한 구조는, 제25도에 도시한 바와 같이, 캐비티(37)의 두께 방향에 있어서의 중심(캐비티 두께의 1/2수평면)보다 상측에 리드 프레임 LF4를 위치시킴으로써 가능하지만, 캐비티(37)의 두께 방향에 있어서의 중심보다 상측에 리드 프레임 LF4를 위치시킨 경우, 유입 게이트(38)로서는 리드 프레임의 상측 및 하측으로부터 캐비티 내에 수지를 주입하는 상하 게이트(센터 게이트라고도 함)의 채용이 곤란해지기 때문에, 리드 프레임 LF4의 하측으로부터 수지를 주입하는 하부 게이트의 채용이 부득이해진다.
한편, 캐비티(37) 내로의 수지의 미충전, 즉 보이드의 발생을 억제하기 위해서는 반도체 칩(4)의 회로 형성면(4A)으로부터 이 회로 형성면(4A)과 대향하는 캐 비티(37)의 내벽면까지의 제1 거리와, 반도체 칩(5)의 회로 형성면(5A)으로부터 이 회로 형성면(5A)과 대향하는 캐비티(37)의 내벽면까지의 제2 거리를 동일하게 하는 것이 바람직하지만, 하부 게이트를 채용하여 두께가 1[㎜] 이하의 수지 밀봉체(12)를 형성하는 경우, 반도체 칩(4)의 회로 형성면(4A)측 쪽이 반도체 칩(5)의 회로 형성면(5A)측보다 먼저 수지의 충전이 완료되기 때문에, 반도체 칩(4)의 회로 형성면(4A)측에 충전된 수지에 의해서 반도체 칩(4, 5)이 아래쪽으로 눌려져 반도체 칩(5), 와이어(11) 등이 수지 밀봉체(12)로부터 노출되는 문제점이 생기기 쉽고, 수율의 저하를 초래하는 요인이 된다.
이 반도체 칩(4, 5)의 상하 방향의 변동은 제1 거리[반도체 칩(4)의 회로 형성면(4A)으로부터 캐비티(37)의 내벽면까지의 거리]를 제2 거리[반도체 칩(5)의 회로 형성면(5A)으로부터 캐비티(37)의 내벽면까지의 거리]보다 작게 함으로써 억제하는 것이 가능하기 때문에, 본 실시예에서는 제1 거리가 제2 거리보다 작아지도록, 즉 반도체 칩(4)의 회로 형성면(4A) 상에 있어서의 수지 밀봉체(12)의 수지 두께가 반도체 칩(5)의 회로 형성면(5A) 상에 있어서의 수지 두께보다 얇아지도록, 지지 리드(8)의 일부분(8X)에 절곡 가공을 실시하고 있다.
다음에, 몰드 금형(36)으로부터 리드 프레임 LF4를 추출하고, 그 후, 리드(10A)에 연결된 타이 바(13) 및 리드(10B)에 연결된 타이 바(13)를 절단하고, 그 후, 리드 프레임 LF4의 프레임(14)으로부터 리드(10A, 10B) 각각의 외측부를 절단하고, 그 후, 리드(10A, 10B) 각각의 외측부를 면실장형 형상의 하나인 예를 들면 걸윙 형상으로 성형하고, 그 후, 리드 프레임 LF4의 프레임(14)으로부터 지지 리드(8)를 절단함으로써, 제18도 및 제19도에 도시한 반도체 장치(30)가 거의 완성된다.
또, 리드 프레임 LF4는, 리드 프레임 LF4에 반도체 칩(4)을 고정하는 제1 칩 본딩 장치에 있어서, 제26도에 도시한 바와 같이, 로더부에 장착된 카세트 지그(39A)로부터 언로더부에 장착된 카세트 지그(39B)로 수납된다. 또한, 리드 프레임 LF4는 반도체 칩(4)에 반도체 칩(5)을 고정하는 제2 칩 본딩 장치에 있어서, 제27도(모식도)에 도시한 바와 같이, 로더부에 장착된 카세트 지그(39B)로부터 언로더부에 장착된 카세트 지그(39C)로 수납된다. 또한, 리드 프레임 LF4는 반도체 칩(4)의 전극(6)과 리드(10A)를 와이어(11)로 전기적으로 접속하는 제1 와이어 본딩 장치에 있어서, 제28도에 도시한 바와 같이, 언로더부에 장착된 카세트 지그(39C)로부터 언로더부에 장착된 카세트 지그(39D)로 수납된다. 또한, 리드 프레임 LF4는 반도체 칩(5)의 전극(6)과 리드(10B)를 와이어(11)로 전기적으로 접속하는 제2 와이어 본딩 장치에 있어서, 제29도에 도시한 바와 같이, 로더부에 장착된 카세트 지그(39D)로부터 언로더부에 장착된 카세트 지그(39E)로 수납된다.
제1 칩 본딩 장치의 언로더부에 장착된 카세트 지그(39B)는 리드 프레임 LF4를 수납한 후, 제2 칩 본딩 장치의 로더부에 장착되지만, 이 때, 카세트 지그(39B)의 상하를 반전시켜 장착함으로써, 제2 칩 본딩 공정에 있어서의 리드 프레임 LF4의 반전을 용이하게 행할 수 있다.
또한, 제2 칩 본딩 장치의 언로더부에 장착된 카세트 지그(39C)는 리드 프레임 LF4를 수납한 후, 제1 와이어 본딩 장치의 로더부에 장착되지만, 이 때, 카세트 지그(39C)의 상하를 반전시켜 장착함으로써, 제1 와이어 본딩 공정에 있어서의 리드 프레임 LF4의 반전을 용이하게 행할 수 있다.
또한, 제1 와이어 본딩 장치의 언로더부에 장착된 카세트 지그(39D)는 리드 프레임 LF4를 수납한 후, 제2 와이어 본딩 장치의 로더부에 장착되지만, 이 때, 카세트 지그(39D)의 상하를 반전시켜 장착함으로써, 제2 와이어 본딩 공정에 있어서의 리드 프레임 LF4의 반전을 용이하게 행할 수 있다.
이와 같이, 본 실시예에 따르면, 이하의 효과가 얻어진다.
(1) 한쪽의 지지 리드(8)의 칩 고정부는 반도체 칩(4)의 한쪽의 긴 변(4A1)측에 있어서 접착 고정되고, 다른쪽의 지지 리드(8)의 칩 고정부는 반도체 칩(4)의 다른쪽의 긴 변(4A2)측에 있어서 접착 고정되어 있다.
이러한 구성으로 함으로써, 지지 리드(8)에 반도체 칩(4)을 접착 고정하기 위한 접착층(9)의 면적을 작게 할 수 있기 때문에, 접착층(9)에 흡수된 수분의 기화 팽창에 의해서 생기는 패키지 크랙을 억제할 수 있다. 이 결과, 반도체 장치(30)의 신뢰성을 높일 수 있다.
(2) 반도체 칩(4)의 회로 형성면(4A) 상에 있어서의 수지 밀봉체(12)의 수지두께가 반도체 칩(5)의 회로 형성면(5A) 상에 있어서의 수지 두께보다 얇아지도록 지지 리드(8)의 일부분(8X)에 절곡 가공이 실시되어 있다.
이러한 구성으로 함으로써, 트랜스퍼 몰딩법에 기초하여 두께가 1[㎜] 이하의 수지 밀봉체(12)를 형성할 때, 캐비티(37)의 두께 방향에 있어서의 중심보다 상측에 리드 프레임 LF4를 위치시키기 위해서 하부 게이트를 채용하여도 캐비티(37) 내에 가압 주입된 수지의 유동에 의해서 생기는 반도체 칩(4, 5)의 상하 방향의 변동을 억제할 수 있기 때문에, 반도체 칩(5), 와이어(11) 등이 수지 밀봉체(12)로부터 노출되는 문제점을 억제할 수 있다. 이 결과, 반도체 장치(30)의 수율을 높일 수 있다.
(3) 반도체 장치(30)의 제조에 있어서, 반도체 칩(4)에 반도체 칩(5)를 접착 고정하는 칩 본딩 공정 후에 반도체 칩(4)의 전극(6)과 리드(10A)를 와이어(11)로 전기적으로 접속하는 제1 와이어 본딩 공정과, 반도체 칩(5)의 전극(6)과 리드(10B)를 와이어(11)로 전기적으로 접속하는 제2 와이어 본딩 공정을 행한다.
이에 따라, 칩 본딩 공정에 있어서 발생하는 와이어 변형을 실질적으로 배제할 수 있기 때문에, 반도체 장치(30)의 수율을 높일 수 있다.
(실시예 5)
제30도는 본 발명의 실시예 5인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제31도는 상기 반도체 장치의 단면도이다.
제30도 및 제31도에 도시한 바와 같이, 본 실시예의 반도체 장치(40)는 기본적으로 상술한 실시예 1과 마찬가지의 구성으로 되어 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 반도체 칩(4)의 다른쪽의 긴 변(4A2)이 반도체 칩(5)의 한쪽의 긴 변(5A1)보다 외측에 위치하고, 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 반도체 칩(4)의 한쪽의 긴 변(4A1)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 상호 근접하는 방향으로 각각의 위치를 어긋나게 한 상태]로 적층되어 있다.
또한, 반도체 칩(4), 반도체 칩(5) 각각은 각각의 이면끼리가 접착 고정되어 있지 않고, 각각의 이면끼리가 접촉되도록 적층되어 있다.
또한, 복수의 리드(10A) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(4)의 한쪽의 긴 변(4A1)의 외측에 있어서 반도체 칩(5)의 이면에 접착층(9)을 개재하여 접착 고정되고, 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(5)의 한쪽의 긴 변(5A1) 의 외측에 있어서 반도체 칩(4)의 이면에 접착층(9)을 개재하여 접착 고정되어 있다.
또한, 와이어(11)가 접속되는 리드(10A)의 와이어 접속면은 반도체 칩(4)의 회로 형성면(4A)보다 반도체 칩(5)측에 위치하고, 와이어(11)가 접속되는 리드(10B)의 와이어 접속면은 반도체 칩(5)의 회로 형성면(5A)보다 반도체 칩(4)측에 위치하고 있다.
또한, 리드(10A)의 내측부는 반도체 칩(4)의 한쪽의 긴 변(4A1)보다 외측에 위치하는 반도체 칩(5)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10A1)과, 이 제1 부분(10A1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10A2)과, 이 제2 부분(10A2)으로부터 제1 부분(10A1)과 동일 방향으로 연장되는 제3 부분(10A3)을 갖는 구성으로 되어 있다. 리드(10B)의 내측부는 반도체 칩(5)의 한쪽의 긴 변(5A1)보다 외측에 위치하는 반도체 칩(4)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10B1)과, 이 제1 부분(10B1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10B2)과, 이 제2 부분(10B2)으로부터 제1 부분(10B1)과 동일 방향으로 연장되는 제3 부분(10B3)을 갖는 구성으로 되어 있다. 리드(10A)의 제3 부분(10A3)과 리드(10B)의 제3 부분(10B3)은 수지 밀봉체(12)의 두께 방향에 있어서의 중심[수지 밀봉체(12)의 두께의 1/2수평면]보다 상측[수지 밀봉체(12)의 상면(12A)측]에 위치하고 있다(근접해 있다).
또한, 반도체 칩(4)의 상호 대향하는 2개의 짧은 변 중 한쪽의 짧은 변의 외측에는 지지 리드(8C)가 배치되고, 다른쪽의 짧은 변의 외측에는 지지 리드(8D)가 배치되어 있다. 이 지지 리드(8C, 8D) 각각은 상술한 실시예에서 설명한 지지 리드와는 다르고, 반도체 장치(40)의 제조 프로세스에 있어서 리드 프레임에 수지 밀봉체(12)를 지지하기 위한 것이다.
본 실시예의 반도체 장치(40)의 제조는 리드(10B)의 제1 부분(10B1)에 반도체 칩(4)의 회로 형성면(4A)의 다른쪽의 긴 변(4A2)측의 영역과 대향하는 이면의 영역을 접착층(9)을 개재하여 접착 고정하고, 리드(10A)의 제1 부분(10A1)에 반도체 칩(5)의 회로 형성면(5A)의 다른쪽의 긴 변(5A2)측의 영역과 대향하는 이면의 영역을 접착층(9)을 개재하여 접착 고정한 후, 반도체 칩(4)의 전극(6)과 리드(10A)의 제1 부분(10A1)을 와이어(11)로 전기적으로 접속하고, 반도체 칩(5)의 전극(6)과 리드(10B)의 제1 부분(10B1)을 와이어(11)로 전기적으로 접속한다. 반도체 장치(40)의 제조에 있어서, 반도체 칩(4)은 리드(10A)를 통해 리드 프레임의 프레임으로 지지되고, 반도체 칩(5)은 리드(10B)를 통해 리드 프레임의 프레임으로 지지된다.
이와 같이, 본 실시예에 따르면, 이하의 효과가 얻어진다.
(1) 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 반도체 칩(4)의 다른쪽의 긴 변(4A2)이 반도체 칩(5)의 한쪽의 긴 변(5A1)보다 외측에 위치하고, 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 반도체 칩(4)의 한쪽의 긴 변(4A1)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되고, 복수의 리드(10A) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분[제1 부분(10A1)]이 반도체 칩(4)의 한쪽의 긴 변(4A1)의 외측에 있어서 반도체 칩(5)의 이면에 접착 고정되고, 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분[제1 부분(10B1)]이 반도체 칩(5)의 한쪽의 긴 변(5A1)의 외측에 있어서 반도체 칩(4)의 이면에 접착 고정되어 있다.
이러한 구성으로 함으로써, 리드(10A, 10B)의 내측부에 있어서의 길이[수지 밀봉체(12)의 외측 주변으로부터 반도체 칩의 외측 주변을 향해서 연장되는 길이]가 길어지기 때문에, 수지 밀봉체(12)의 수지와 리드와의 계면을 패스 경로로서 외부로부터 침입하는 수분에 의해서 리드(10A, 10B)의 와이어 접속부나 반도체 칩(4, 5)의 전극(6)에 생기는 부식을 억제할 수 있다. 이 결과, 반도체 장치(40)의 신뢰성을 높일 수 있다.
또한, 반도체 칩(4)은 복수의 리드(10B) 각각의 선단 부분(10B1)으로 지지되고, 반도체 칩(5)은 복수의 리드(10A) 각각의 선단 부분(10A1)으로 지지되고 있기 때문에, 반도체 칩(4, 5) 각각의 접착 고정을 생략, 즉, 접착층을 생략할 수 있다. 이 결과, 반도체 장치(40)의 박형화 및 저비용화를 도모할 수 있다.
(2) 와이어(11)가 접속되는 리드(10A)의 와이어 접속면은 반도체 칩(4)의 회로 형성면(4A)보다 반도체 칩(5)측에 위치하고, 와이어(11)가 접속되는 리드(10B)의 와이어 접속면은 반도체 칩(5)의 회로 형성면(5A)보다 반도체 칩(4)측에 위치하고 있다.
이러한 구성으로 함으로써, 반도체 칩(4)의 전극(6)과 리드(10A)를 전기적으로 접속하는 와이어(11)의 루프 높이[반도체 칩(4)의 회로 형성면(4A)에서 가장 꼭대기부까지의 높이]가 낮아지기 때문에, 반도체 칩(4)의 회로 형성면(4A)측에 있어서의 수지 밀봉체(12)의 수지 두께를 얇게 할 수 있다. 또한, 반도체 칩(5)의 전극(6)과 리드(10B)를 전기적으로 접속하는 와이어(11)의 루프 높이[반도체 칩(5)의 회로 형성면(5A)으로부터 최꼭대기부까지의 높이]가 낮아지기 때문에, 반도체 칩(5)의 회로 형성면(5A)측에 있어서의 수지 밀봉체(12)의 수지 두께를 얇게 할 수 있다. 이 결과, 반도체 장치(40)의 박형화를 도모할 수 있다.
(3) 리드(10A)의 내측부는 반도체 칩(4)의 한쪽의 긴 변(4A1)보다 외측에 위치하는 반도체 칩(5)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10A1)과, 이 제1 부분(10A1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10A2)과, 이 제2 부분(10A2)으로부터 제1 부분(10A1)과 동일 방향 으로 연장되는 제3 부분(10A3)을 갖는 구성으로 이루어져 있다. 리드(10B)의 내측부는 반도체 칩(5)의 한쪽의 긴 변(5A1)보다 외측에 위치하는 반도체 칩(4)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10B1)과, 이 제1 부분(10B1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10B2)과, 이 제2 부분(10B2)으로부터 제1 부분(10B1)과 동일 방향으로 연장되는 제3 부분(10B3)을 갖는 구성으로 이루어져 있다.
이러한 구성으로 함으로써, 수지 밀봉체(12)의 두께 방향에 있어서의 중심보다 상측에 수지 밀봉체(12)로부터 돌출되는 리드(10A, 10B)의 돌출부를 위치시킬 수 있기 때문에, 반도체 장치(40)의 실장시에 있어서의 신뢰성 및 실장 후의 신뢰성을 높일 수 있다.
또, 본 실시예에서는 반도체 칩(4, 5) 각각의 접착 고정을 생략한 예에 대해 설명하였지만, 제32도(단면도)에 도시한 바와 같이, 접착층(7)을 개재하여 반도체 칩(4, 5) 각각의 이면끼리를 접착 고정하여도 좋다. 이 경우, 트랜스퍼 몰딩법에 기초하여 수지 밀봉체(12)를 형성할 때, 캐비티 내에 가압 주입된 수지의 유동에 의해서 반도체 칩(4)과 반도체 칩(5)이 격리되는 문제점을 억제할 수 있기 때문에, 반도체 장치(40)의 수율을 높일 수 있지만, 그 대신에 반도체 장치(40)의 두께가 두꺼워진다.
(실시예 6)
제33도는 본 발명의 실시예 6인 반도체 장치의 단면도이다.
제33도에 도시한 바와 같이, 본 실시예의 반도체 장치(41)는 상술한 실시예 5와 기본적으로 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 반도체 칩(4)의 한쪽의 긴 변(4A1)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A1)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 상호 멀어지는 방향으로 각각의 위치를 어긋나게 한 상태]로 적층되어 있다.
또한, 복수의 리드(10A) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(5)의 다른쪽의 긴 변(5A2)의 외측에 있어서 반도체 칩(4)의 이면에 접착층(9)을 개재하여 접착 고정되고, 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(4)의 다른쪽의 긴 변(4A2)의 외측에 있어서 반도체 칩(5)의 이면에 접착층(9)을 개재하여 접착 고정되어 있다.
리드(10A)의 내측부는 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하는 반도체 칩(4)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10A1)과, 이 제1 부분(10A1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10A2)과, 이 제2 부분(10A2)으로부터 제1 부분(10A1)과 동일 방향으로 연장되는 제3 부분(10A3)을 갖는 구성으로 이루어져 있다. 리드(10B)의 내 측부는 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하는 반도체 칩(5)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10B1)과, 이 제1 부분(10B1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10B2)과, 이 제2 부분(10B2)으로부터 제1 부분(10B1)과 동일 방향으로 연장되는 제3 부분(10B3)을 갖는 구성으로 이루어져 있다. 리드(10A)의 제3 부분(10A3)과 리드(10B)의 제3 부분(10B3)은 수지 밀봉체(12)의 두께 방향에 있어서의 중심보다 상측[수지 밀봉체(12)의 상면(12A)측]에 위치하고 있다.
본 실시예의 반도체 장치(41)의 제조는 상술한 실시예 5에서 설명한 제조 방법과 약간 다르고, 반도체 칩(4)의 회로 형성면(4A)의 한쪽의 긴 변(4A1)측의 영역과 대향하는 이면의 영역에 리드(10A)의 제1 부분(10A1)을 접착 고정하고, 반도체 칩(5)의 회로 형성면(5A)의 한쪽의 긴 변(5A1)과 대향하는 이면의 영역에 리드(10B)의 제1 부분(10B1)을 접착 고정한 후, 와이어 본딩을 행한다.
이와 같이 구성된 본 실시예의 반도체 장치(41)에 따르면, 상술한 실시예 5와 마찬가지의 효과가 얻어진다.
또한, 복수의 리드(10A) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(5)의 다른쪽의 긴 변(5A2)의 외측에 있어서 반도체 칩(4)의 이면에 접착층(9)을 개재하여 접착 고정되어 있기 때문에, 반도체 칩(4)의 전극(6)과 리드(10A)의 내측부를 와이어(11)로 전기적으로 접속할 때, 리드(10A)의 내측부의 선단 부분에 본딩 스테이지를 접촉시킬 수 있어 본딩 스테이지의 열이 반도체 칩(4)의 전극(6)에 유효하게 전달된다.
또한, 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(4)의 다른쪽의 긴 변(4A2)의 외측에 있어서 반도체 칩(5)의 이면에 접착층(9)을 개재하여 접착 고정되어 있기 때문에, 반도체 칩(5)의 전극(6)과 리드(10B)의 내측부를 와이어(11)로 전기적으로 접속할 때, 리드(10B)의 내측부의 선단 부분에 본딩 스테이지를 접촉시킬 수 있어 본딩 스테이지의 열이 반도체 칩(5)의 전극(6)에 유효하게 전달된다.
이 결과, 반도체 칩(4)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있음과 함께, 반도체 칩(5)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있기 때문에, 반도체 장치(41)의 수율을 높일 수 있다.
또, 본 실시예의 반도체 장치(41)에 있어서도, 제34도(단면도)에 도시한 바와 같이, 접착층(7)을 개재하여 반도체 칩(4, 5) 각각의 이면끼리를 접착 고정하여도 좋다.
(실시예 7)
제35도는 본 발명의 실시예 7인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제36도는 상기 반도체 장치의 단면도이다.
제35도 및 제36도에 도시한 바와 같이, 본 실시예의 반도체 장치(42)는 기본적으로 상술한 실시예 5와 마찬가지의 구성으로 되어 있고, 이하의 구성이 다르다.
즉, 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(4)의 회로 형성면(4A)에 있어서 그 다른쪽의 긴 변(4A2)측에 접착층(9)을 개재하여 접착 고정되어 있다.
또한, 리드(10B)의 내측부는 반도체 칩(5)의 한쪽의 긴 변(5A1)보다 외측에 위치하는 반도체 칩(4)의 다른쪽의 긴 변(4A2)을 가로질러 그 회로 형성면(4A)에 접착 고정되는 제1 부분(10B1)과, 이 제1 부분(10B1)으로부터 반도체 칩(4)의 이면측으로 절곡되는 제2 부분(10B2)과, 이 제2 부분(10B2)으로부터 제1 부분(10B1)과 동일 방향으로 연장되는 제3 부분(10B3)을 갖는 구성으로 되어 있다. 리드(10A)의 제3 부분(10A3)과 리드(10B)의 제3 부분(10B3)은 수지 밀봉체(12)의 두께 방향에 있어서의 중심[수지 밀봉체(12)의 두께의 1/2수평면]보다 상측[수지 밀봉체(12)의 상면(12A)측]에 위치하고 있다.
본 실시예의 반도체 장치(42)의 제조는 상술한 실시예 5에서 설명한 제조 방법과 약간 다르고, 반도체 칩(4)의 회로 형성면(4A)의 다른쪽의 긴 변(4A2)측에 리드(10B)의 제1 부분(10B1)을 접착하고, 반도체 칩(5)의 회로 형성면(5A)의 다른쪽의 긴 변(5A2)측의 영역과 대향하는 이면의 영역에 리드(10A)의 제1 부분(10A1)을 접착한 후, 와이어 본딩을 행한다.
이와 같이 구성된 본 실시예의 반도체 장치(42)에 따르면, 상술한 실시예 5와 마찬가지의 효과가 얻어진다.
또, 본 실시예의 반도체 장치(42)에 있어서도, 제37도(단면도)에 도시한 바와 같이, 접착층(7)을 개재하여 반도체 칩(4, 5) 각각의 이면끼리를 접착 고정하여도 좋다.
(실시예 8)
제38도는 본 발명의 실시예 8인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제39도는 상기 반도체 장치의 단면도이다.
제38도 및 제39도에 도시한 바와 같이, 본 실시예의 반도체 장치(43)는 상술한 실시예 5와 기본적으로 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4, 5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 반도체 칩(4)의 이면과 반도체 칩(5)의 회로 형성면(5A)을 마주 보게 하고, 또한 반도체 칩(4)의 한쪽의 긴 변(4A1)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A1)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 서로 멀어지는 방향으로 각각의 위치를 어긋나게 한 상태]로 적층되어 있다.
또한, 복수의 리드(10A) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(5)의 다른쪽의 긴 변(5A2)의 외측에 있어서 반도체 칩(4)의 이면에 접착층(9)을 개재하여 접착 고정되어 있다. 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(4)의 다른쪽의 긴 변(4A2)의 외측에 있어서 반도체 칩(5)의 이면에 접착층(9)을 개재하여 접착 고정되어 있다.
또한, 리드(10A)의 내측부는 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하는 반도체 칩(4)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10A1)과, 이 제1 부분(10A1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10A2)과, 이 제2 부분(10A2)으로부터 제1 부분(10A1)과 동일 방향으로 연장되는 제3 부분(10A3)을 갖는 구성으로 이루어져 있다. 리드(10B)의 내측부는 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하는 반도체 칩(5)의 이면의 긴 변을 가로질러 그 이면에 접착 고정되는 제1 부분(10B1)과, 이 제1 부분(10B1)으로부터 반도체 칩(4)의 회로 형성면(4A)측으로 절곡되는 제2 부분(10B2)과, 이 제2 부분(10B2)으로부터 제1 부분(10B1)과 동일 방향으로 연장되는 제3 부분(10B3)을 갖는 구성으로 이루어져 있다. 리드(10A)의 제3 부분(10A3)과 리드(10B)의 제3 부분(10B3)은 수지 밀봉체(12)의 두께 방향에 있어서의 중심보다 상측[수지 밀봉체(12)의 상면(12A)측]에 위치하고 있다.
본 실시예의 반도체 장치(43)의 제조는 상술한 실시예 5에서 설명한 제조 방법과 약간 다르고, 반도체 칩(5)의 회로 형성면(5A)의 한쪽의 긴 변(5A1)측에 있어서의 영역과 대향하는 이면의 영역에 리드(10B)의 제1 부분(10B1)을 접착하고, 그 후, 반도체 칩(4)의 회로 형성면(4)의 한쪽의 긴 변(4A1)측에 있어서의 영역과 대향하는 이면의 영역에 리드(10A)의 제1 부분(10A1)을 접착한 후, 와이어 본딩을 행한다.
이와 같이 구성된 본 실시예의 반도체 장치(43)에 따르면, 상술한 실시예 5와 마찬가지의 효과가 얻어진다.
또한, 복수의 리드(10A) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(5)의 다른쪽의 긴 변(5A2)의 외측에 있어서 반도체 칩(4)의 이면에 접착층(9)을 개재하여 접착 고정되어 있기 때문에, 반도체 칩(4)의 전극(6)과 리드(10A)의 내측부를 와이어(11)로 전기적으로 접속할 때, 리드(10A)의 내측부의 선단 부분에 본딩 스테이지를 접촉시킬 수 있어 본딩 스테이지의 열이 반도체 칩(4)의 전극(6)에 유효하게 전달된다.
또한, 복수의 리드(10B) 각각은 수지 밀봉체(12)의 내부에 위치하는 내측부의 선단 부분이 반도체 칩(4)의 다른쪽의 긴 변(4A2)의 외측에 있어서 반도체 칩(5)의 이면에 접착층(9)을 개재하여 접착 고정되어 있기 때문에, 반도체 칩(5)의 전극(6)과 리드(10B)의 내측부를 와이어(11)로 전기적으로 접속할 때, 리드(10B)의 내측부의 선단 부분에 본딩 스테이지를 접촉시킬 수 있어 본딩 스테이지의 열이 반도체 칩(5)의 전극(6)에 유효하게 전달된다.
이 결과, 반도체 칩(4)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있음과 함께, 반도체 칩(5)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있기 때문에, 반도체 장치(43)의 수율을 높일 수 있다.
또, 본 실시예의 반도체 장치(43)에 있어서도, 제40도(단면도)에 도시한 바와 같이, 접착층(7)을 개재하여 반도체 칩(4)의 이면과 반도체 칩(5)의 회로 형성면(5A)을 접착 고정하여도 좋다.
(실시예 9)
제41도는 본 발명의 실시예 9인 반도체 장치의 수지 밀봉체의 상부를 제거한 상태의 평면도이고, 제42도는 상기 반도체 장치의 단면도이다.
제41도 및 제42도에 도시한 바와 같이, 본 실시예의 반도체 장치(44)는 기본 적으로 상술한 실시예 4와 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 반도체 칩(4)의 다른쪽의 긴 변(4A2)이 반도체 칩(5)의 한쪽의 긴 변(5A1)보다 외측에 위치하고, 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 반도체 칩(4)의 한쪽의 긴 변(4A1)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 상호 근접하는 방향으로 각각의 위치를 어긋나게 한 상태]로 적층되어 있다.
또한, 반도체 칩(4), 반도체 칩(5) 각각은 각각의 이면끼리가 접착 고정되어 있지 않고, 각각의 이면끼리가 접촉되도록 적층되어 있다.
본 실시예의 반도체 장치(44)는 상술한 실시예 4와 마찬가지로, 2개의 지지 리드(8)를 갖는 구성으로 이루어져 있다. 2개의 지지 리드(8) 중, 한쪽의 지지 리드(8E)의 칩 고정부는 반도체 칩(5)의 한쪽의 긴 변(5A1)의 외측에 있어서 반도체 칩(4)의 회로 형성면(4A)의 다른쪽의 긴 변(4A2)측에 있어서의 영역과 대향하는 이면의 영역에 접착층(9)을 개재하여 접착 고정되어 있다. 다른쪽의 지지 리드(8F)의 칩 고정부는 반도체 칩(4)의 한쪽의 긴 변(4A1)의 외측에 있어서 반도체 칩(5)의 회로 형성면(5A)의 다른쪽의 긴 변(5A2)측에 있어서의 영역과 대향하는 이면의 영역에 접착층(9)을 개재하여 접착 고정되어 있다.
한쪽의 지지 리드(8E)의 일부분(8X)에는 그 칩 고정부를 반도체 칩(4)의 이 면측에 위치시키기 위한 절곡 가공이 실시되어 있다. 다른쪽의 지지 리드(8F)에는 그 칩 고정부를 반도체 칩(5)의 이면측에 위치시키기 위한 절곡 가공이 실시되어 있다.
본 실시예의 반도체 장치(44)의 제조는 한쪽의 지지 리드(8E)의 칩 고정부에 반도체 칩(4)의 회로 형성면(4A)의 다른쪽의 긴 변(4A2)측의 영역과 대향하는 이면의 영역을 접착층(9)을 개재하여 접착 고정하고, 다른쪽의 지지 리드(8F)의 칩 고정부에 반도체 칩(5)의 회로 형성면(5A)의 다른쪽의 긴 변(5A2)측의 영역과 대향하는 이면의 영역을 접착층(9)을 개재하여 접착 고정한 후, 반도체 칩(4)의 전극(6)과 리드(10A)의 내측부의 선단 부분을 와이어(11)로 전기적으로 접속하고, 반도체 칩(5)의 전극(6)과 리드(10B)의 내측부의 선단 부분을 와이어(11)로 전기적으로 접속한다. 반도체 장치(44)의 제조에 있어서, 반도체 칩(4)은 한쪽의 지지 리드(8E)를 통해 리드 프레임의 프레임으로 지지되고, 반도체 칩(5)은 다른쪽의 지지 리드(8F)를 통해 리드 프레임의 프레임으로 지지된다.
이와 같이 구성된 본 실시예의 반도체 장치(44)에 따르면, 상술한 실시예 5와 마찬가지의 효과가 얻어진다.
또한, 반도체 칩(4)은 한쪽의 지지 리드(8E)로 지지되고, 반도체 칩(5)은 다른쪽의 지지 리드(8F)로 지지되어 있기 때문에, 반도체 칩(4, 5) 각각의 접착 고정을 생략, 즉, 접착층을 생략할 수 있다. 이 결과, 반도체 장치(44)의 박형화 및 저비용화를 도모할 수 있다.
또, 본 실시예의 반도체 장치(44)에 있어서도 접착층을 개재하여 반도체 칩(4, 5) 각각의 이면끼리를 접착 고정하여도 좋다.
(실시예 10)
제43도는 본 발명의 실시예 10인 반도체 장치의 단면도이다.
제43도에 도시한 바와 같이, 본 실시예의 반도체 장치(45)는 기본적으로 상술한 실시예 9와 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4), 반도체 칩(5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 반도체 칩(4)의 한쪽의 긴 변(4A1)이 반도체 칩(5)의 다른쪽의 긴 변(5A2)보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A1)이 반도체 칩(4)의 다른쪽의 긴 변(4A2)보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 상호 멀어지는 방향으로 각각의 위치를 어긋나게 한 상태]로 적층되어 있다.
본 실시예의 반도체 장치(45)는 상술한 실시예 9와 같이, 2개의 지지 리드(8)를 갖는 구성으로 이루어져 있다. 2개의 지지 리드(8) 중, 한쪽의 지지 리드(8E)의 칩 고정부는 반도체 칩(4)의 한쪽의 긴 변(4A1)측에 있어서 그 회로 형성면(4A)에 접착층(9)을 개재하여 접착 고정되어 있다. 다른쪽의 지지 리드(8F)의 칩 고정부는 반도체 칩(5)의 한쪽의 긴 변(4A1)측에 있어서 그 회로 형성면(5A)에 접착층(9)을 개재하여 접착 고정되어 있다.
한쪽의 지지 리드(8E)의 일부분에는 그 칩 고정부를 반도체 칩(4)의 회로 형 성면(4A)측에 위치시키기 위한 절곡 가공이 실시되어 있다. 다른쪽의 지지 리드(8F)에는 그 칩 고정부를 반도체 칩(5)의 회로 형성면(5A)측에 위치시키기 위한 절곡 가공이 실시되어 있다.
본 실시예의 반도체 장치(45)의 제조는 지지 리드(8E)와 지지 리드(8F) 사이에 반도체 칩(4, 5) 각각을 경사시켜 삽입하고, 반도체 칩(4A)의 회로 형성면(4A)에 지지 리드(8E)를 접착 고정하고, 반도체 칩(5A)의 회로 형성면(5A)에 지지 리드(8F)를 접착 고정한 후, 반도체 칩(4)의 전극(6)과 리드(10A)의 내측부의 선단 부분을 와이어(11)로 전기적으로 접속하고, 반도체 칩(5)의 전극(6)과 리드(10B)의 내측부의 선단 부분을 와이어(11)로 전기적으로 접속한다. 반도체 장치(4, 5)의 제조에 있어서, 반도체 칩(4)은 한쪽의 지지 리드(8E)를 통해 리드 프레임의 프레임으로 지지되고, 반도체 칩(5)은 다른쪽의 지지 리드(8F)를 통해 리드 프레임의 프레임으로 지지된다.
이와 같이 구성된 본 실시예의 반도체 장치(45)에 따르면, 상술한 실시예 9와 마찬가지의 효과가 얻어진다.
또한, 반도체 칩(4, 5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 상호 멀어지는 방향으로 각각의 위치를 어긋나게 한 상태에서 적층되어 있기 때문에, 반도체 칩(4)의 전극(6)과 리드(10A)의 내측부를 와이어(11)로 전기적으로 접속할 때, 반도체 칩(4)의 전극(6)과 대향하는 이면의 영역에 히트 스테이지를 접촉시킬 수 있어 히트 스테이지의 열이 반도체 칩(4)의 전극(6)에 유효하게 전달된다.
또한, 반도체 칩(5)의 전극(6)과 리드(10B)의 내측부를 와이어(11)로 전기적으로 접속할 때, 반도체 칩(5)의 전극(6)과 대향하는 이면의 영역에 히트 스테이지를 접촉시킬 수 있어 히트 스테이지의 열이 반도체 칩(5)의 전극(6)에 유효하게 전달된다.
이 결과, 반도체 칩(4)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있음과 함께, 반도체 칩(5)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있기 때문에, 반도체 장치(45)의 수율을 높일 수 있다.
또, 본 실시예의 반도체 장치(45)에 있어서도 접착층을 개재하여 반도체 칩(4, 5) 각각의 이면끼리를 접착 고정하여도 좋다.
(실시예 11)
제44도는 본 발명의 실시예 11인 반도체 장치의 단면도이다.
제44도에 도시한 바와 같이, 본 실시예의 반도체 장치(50)는 기본적으로 상술한 실시예 10과 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 장치(50)는 터브(54)를 갖는 구성으로 되어 있다. 반도체 칩(4)은 그 이면이 터브(54)의 표리면(상호 대향하는 일주면 및 다른 주면) 중 표면(일주면)에 접착층(55)을 개재하여 접착 고정되어 있다. 반도체 칩(5)은 그 이면이 터브(54)의 표리면 중 이면(다른 주면)에 접착층(55)을 개재하여 접착 고정되어 있다. 터브(54)는 반도체 칩(4, 5)의 평면 사이즈보다 작은 평면 사이즈로 형성되어 있다.
반도체 칩(4, 5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5) 의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 반도체 칩(4)의 한쪽의 긴 변(4A1)이 반도체 칩(5)의 다른쪽의 긴 변(5A2) 및 터브(54)의 측면보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A2)이 반도체 칩(4)의 다른쪽의 긴 변(4A2) 및 터브(54)의 측면보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽의 긴 변(5A1)이 상호 멀어지는 방향으로 위치를 어긋나게 한 상태]로 적층되어 있다.
이러한 구성으로 함으로써, 반도체 칩(4)의 전극(6)과 리드(10A)의 내측부를 와이어(11)로 전기적으로 접속할 때, 반도체 칩(4)의 전극(6)과 대향하는 이면의 영역에 히트 스테이지를 접촉시킬 수 있어 히트 스테이지의 열이 반도체 칩(4)의 전극(6)에 유효하게 전달되기 때문에, 반도체 칩(4)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있다. 또한, 반도체 칩(5)의 전극(6)과 리드(10B)의 내측부를 와이어(11)로 전기적으로 접속할 때, 반도체 칩(5)의 전극(6)과 대향하는 이면의 영역에 히트 스테이지를 접촉시킬 수 있어 히트 스테이지의 열이 반도체 칩(5)의 전극(6)에 유효하게 전달되기 때문에, 반도체 칩(5)의 전극(6)과 와이어(11)와의 접속 불량을 저감할 수 있다. 이 결과, 터브(54)를 갖는 반도체 장치(50)에 있어서도 수율을 높일 수 있다.
(실시예 12)
제45도는 본 발명의 실시예 12인 반도체 장치의 단면도이다.
제45도에 도시한 바와 같이, 본 실시예의 반도체 장치(51)는 기본적으로 상 술한 실시예 11과 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 칩(4, 5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 반도체 칩(4)의 한쪽의 긴 변(4A1)과 동일측에 있어서의 터브(54)의 측면 y1이 반도체 칩(4)의 전극(6)의 내측단 x1보다 외측에 위치하고, 반도체 칩(5)의 한쪽의 긴 변(5A1)과 동일측에 있어서의 터브(54)의 측면 y2가 반도체 칩(5)의 전극(6)의 내측단 x2보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태[반도체 칩(4)의 한쪽의 긴 변(4A1)과 반도체 칩(5)의 한쪽 긴 변(5A1)이 상호 근접하는 방향으로 각각의 위치를 어긋나게 한 상태]로 적층되어 있다.
이러한 구성으로 함으로써, 접착층(55)의 면적을 축소하기 위해서 터브(54)의 평면 사이즈를 반도체 칩(4, 5)의 평면 사이즈보다 작게 하여도 반도체 칩(4)의 전극(6)과 대향하는 이면의 영역 및 반도체 칩(5)의 전극(6)과 대향하는 이면의 영역이 터브(54)로 지지되기 때문에, 반도체 칩(4)의 전극(6)에 와이어(11)의 일단측을 접속할 때의 본딩성이 향상됨과 함께, 반도체 칩(5)의 전극(6)에 와이어(11)의 일단측을 접속할 때의 본딩성이 향상된다.
(실시예 13)
제46도는 본 발명의 실시예 13인 반도체 장치의 단면도이다.
제46도에 도시한 바와 같이, 본 실시예의 반도체 장치(52)는 기본적으로 상술한 실시예 10과 마찬가지의 구성으로 이루어져 있고, 이하의 구성이 다르다.
즉, 반도체 장치(52)는 터브(54)를 갖는 구성으로 이루어져 있다. 반도체 칩(4)은 그 이면이 터브(54)의 표리면(상호 대향하는 일주면 및 다른 주면) 중 표면(일 주면)에 접착층(55)을 개재하여 접착 고정되어 있다. 반도체 칩(5)은 그 이면이 터브(54)의 표리면 중 이면(다른 주면)에 접착층(55)을 개재하여 접착 고정되어 있다. 터브(54)는 반도체 칩(4, 5)의 평면 사이즈보다 큰 평면 사이즈로 형성되어 있다.
반도체 칩(4, 5) 각각은 반도체 칩(4)의 한쪽의 긴 변(4A1) 및 반도체 칩(5)의 다른쪽의 긴 변(5A2)이 리드(10A)측을 향하도록 각각의 이면끼리를 마주 보게 한 상태에서 적층되어 있다.
와이어(11)는 리드측을 먼저 접속(제1 본드)하고, 반도체 칩의 전극측을 후에 접속(제2 본드)하는 역본딩법으로써 접속되어 있다. 제1 본드에서는 와이어의 끊어짐을 방지하기 위해서, 특히 볼 본딩법에 있어서는 와이어의 상승이 필요하다. 따라서, 리드(10A)의 와이어 접속면을 반도체 칩(4)의 회로 형성면(4A)보다 반도체 칩(5)측에 위치시켜 와이어(11)에 의한 반도체 칩(4)의 전극(6)과 리드(10A)의 와이어 접속면과의 접속을 역본딩법으로써 행함으로써, 와이어(11)의 상승은 반도체 칩(4)의 회로 형성면(4A)과 리드(10A)의 와이어 접속면 사이의 고저차에 의해서 상쇄되기 때문에, 반도체 칩(4)의 회로 형성면(4A)측에 있어서의 수지 밀봉체(12)의 수지 두께를 얇게 할 수 있다. 마찬가지로, 리드(10B)의 와이어 접속면을 반도체 칩(5)의 회로 형성면(5A)보다 반도체 칩(4)측에 위치시켜 와이어(11)에 의한 반도체 칩(5)의 전극(6)과 리드(10B)의 와이어 접속면과의 접속을 역본딩법으로써 행함으로써, 와이어(11)의 상승은 반도체 칩(5)의 회로 형성면(5A)과 리드(10B)의 와이 어 접속면 사이의 고저차에 의해 상쇄되기 때문에, 반도체 칩(5)의 회로 형성면(5A)측에 있어서의 수지 밀봉체(12)의 수지 두께를 얇게 할 수 있다. 이 결과, 터브(54)를 갖는 반도체 장치(52)에 있어서도 박형화를 도모할 수 있다.
또, 반도체 칩(4, 5) 각각의 전극(6) 상에 돌기 전극을 설치하여도 좋다. 이 경우, 와이어(11)의 제2 본드에 있어서의 접속이 용이해진다.
(실시예 14)
본 실시예에서는 DRAM(Dynamic Random Access Memory)이 내장된 2개의 반도체 칩을 하나의 수지 밀봉체로 밀봉하는 반도체 장치에 본 발명을 적용한 예에 대해 설명한다.
제47도는 본 발명의 실시예 14인 반도체 장치의 단면도이고, 제48도는 상기 반도체 장치에 내장된 반도체 칩의 평면도이다.
제48도에 도시한 바와 같이, 반도체 칩(4, 5) 각각은 회로 형성면(4A, 5A)의 중앙부에 그 긴 변 방향을 향하여 일렬 상태로 복수의 전극(6)을 배치한 구성으로 이루어져 있다. 이러한 반도체 칩(4, 5) 각각을 각각의 이면끼리가 마주 보도록 적층한 경우, 반도체 칩(4, 5) 각각의 동일 기능의 전극(6)이 상하 방향에 있어서 대향하는 상태가 되기 때문에, 도 47에 도시한 바와 같이, 반도체 칩(4)의 한쪽의 긴 변측에 배치된 1개의 리드(10A)와, 반도체 칩(4, 5) 각각의 동일 기능의 전극(6)을 와이어(11)로 전기적으로 접속할 수 있다. 또한, 반도체 칩(4)의 다른쪽의 긴 변측에 배치된 1개의 리드(10B)와, 반도체 칩(4, 5) 각각의 동일 기능의 전극(6)을 와이어(11)로 전기적으로 접속할 수 있다.
본 실시예의 반도체 장치(60)에 있어서, 리드(10A, 10B)의 와이어 접속면은 반도체 칩(4)의 회로 형성면(4A)과 반도체 칩(5)의 회로 형성면(5A) 사이에 위치하고 있다. 따라서, 와이어(11)에 의한 반도체 칩(4)의 전극(6)과 리드(10A, 10B)의 와이어 접속면(제47도에 있어서 상면측)과의 접속을 상술한 실시예 13과 마찬가지로 역본딩법으로써 행함으로써, 와이어(11)의 상승은 반도체 칩(4)의 회로 형성면(4A)과 리드(10A)의 와이어 접속면 사이의 고저차에 의해서 상쇄되기 때문에, 반도체 칩(4)의 회로 형성면(4A)측에 있어서의 수지 밀봉체(12)의 수지 두께를 얇게 할 수 있다. 마찬가지로, 와이어(11)에 의한 반도체 칩(5)의 전극(6)과 리드(10A, 10B)의 와이어 접속면(제47도에 있어서 하면측)과의 접속을 역본딩법으로써 행함으로써, 와이어(11)의 상승은 반도체 칩(5)의 회로 형성면(5A)과 리드(10B)의 와이어 접속면 사이의 고저차에 의해서 상쇄되기 때문에, 반도체 칩(5)의 회로 형성면(5A)측에 있어서의 수지 밀봉체(12)의 수지 두께를 얇게 할 수 있다. 이 결과, 회로 형성면의 중앙부에 전극(6)이 배치된 2개 반도체 칩(4, 5)을 적층하고, 이 2개의 반도체 칩을 하나의 수지 밀봉체(12)로 밀봉한 반도체 장치(60)의 박형화를 도모할 수 있다.
또, 본 실시예에서는 회로 형성면의 중앙부에 일렬 상태로 전극(6)이 배치된 반도체 칩에 대해 설명하였지만, 회로 형성면의 중앙부에 지그재그형 이열 상태로 전극(6)이 배치된 반도체 칩에서도 박형화를 도모할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 상기 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 그 요지를 일 탈하지 않는 범위에 있어서 여러 가지 변경 가능한 것은 물론이다.
예를 들면, 본 발명은 2방향 리드 배열 구조인 SOJ(Small Outline J-leaded Package)형, SOP(Small Outline Package)형 등의 반도체 장치에 적용할 수 있다.
또한, 본 발명은 4방향 리드 배열 구조인 QFP(Quad Flatpack Package)형, QFJ(Quad Flatpack J-leaded Package)형 등의 반도체 장치에 적용할 수 있다.
2개의 반도체 칩을 적층하고, 이 2개 반도체 칩을 하나의 수지 밀봉체로 밀봉하는 반도체 장치의 박형화를 도모할 수 있다.
또한, 상기 반도체 장치의 수율을 높일 수 있다.

Claims (40)

  1. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면에서 그 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변의 외측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변의 외측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제2 리드와,
    상기 제1 반도체 칩 및 상기 제2 반도체 칩을 지지하는 지지 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제2 변 및 상기 제2 반도체 칩의 제1 변이 상기 제2 리드측을 향하도록 각각의 이면끼리를 마주 보게 한 상태에서 상호 접착 고정되고,
    상기 지지 리드는 상기 제1 반도체 칩의 표면 또는 상기 제2 반도체 칩의 표면에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 전극이 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변보다도 그 외측에 위치하고, 상기 제2 반도체 칩의 전극이 상기 제1 반도체 칩의 제2 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변과 교차하는 제3 변이 이 제3 변과 동일측에서 상기 제2 반도체 칩의 제1 변과 교차하는 제3 변보다도 그 외측에 위치하고, 상기 제2 반도체 칩의 제3 변과 대향하는 제4 변이 이 제4 변과 동일측에서 상기 제1 반도체 칩의 제3 변과 대향하는 제4 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면에서 그 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변의 외측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변의 외측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제2 리드와,
    상기 제1 반도체 칩의 제1 변과 교차하는 제3 변의 외측 및 상기 제2 반도체 칩의 제1 변과 교차하는 제3변의 외측에 배치되는 제1 지지 리드와,
    상기 제1 반도체 칩의 제3 변과 대향하는 제4 변의 외측 및 상기 제2 반도체 칩의 제3 변과 대향하는 제4 변의 외측에 배치되는 제2 지지 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제2 변 및 상기 제2 반도체 칩의 제1 변이 상기 제2 리드측을 향하도록 각각의 이면을 마주 보게 한 상태에서, 또한 상기 제1 반도체 칩의 제3 변이 상기 제2 반도체 칩의 제3 변보다도 그 외측에 위치하고, 상기 제2 반도체 칩의 제4 변이 상기 제1 반도체 칩의 제4 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 상호 접착 고정되고,
    상기 제1 지지 리드는 상기 제2 반도체 칩의 제3 변의 외측에서 상기 제1 반도체 칩의 이면에 접착 고정되고,
    상기 제2 지지 리드는 상기 제1 반도체 칩의 제4 변의 외측에서 상기 제2 반 도체 칩의 이면에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 전극이 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변보다도 그 외측에 위치하고, 상기 제2 반도체 칩의 전극이 상기 제1 반도체 칩의 제2 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  6. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면에서 그 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변의 외측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변의 외측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 전기적으로 접속되는 복수의 제2 리드와,
    상기 제1 반도체 칩의 제1 변과 교차하는 제3 변의 외측 및 상기 제2 반도체 칩의 제1 변과 교차하는 제3 변의 외측에 배치되는 제1 지지 리드와,
    상기 제1 반도체 칩의 제3 변과 대향하는 제4 변의 외측 및 상기 제2 반도체 칩의 제3 변과 대향하는 제4 변의 외측에 배치되는 제2 지지 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제2 변 및 상기 제2 반도체 칩의 제1 변이 상기 제2 리드측을 향하도록 각각의 이면을 마주 보게 한 상태에서 상호 접착 고정되고,
    상기 제1 지지 리드는 상기 제1 반도체 칩의 표면에서 그 제3 변측에 접착 고정되고,
    상기 제2 지지 리드는 상기 제2 반도체 칩의 표면에서 그 제4 변측에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 전극이 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변보다도 그 외측에 위치하고 상기 제2 반도체 칩의 전극이 상기 제1 반도체 칩의 제2 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제3 변이 상기 제2 반도체 칩의 제3 변보다도 그 외측에 위치하고, 상기 제2 반도체 칩의 제4 변이 상기 제1 반도체 칩의 제4 변보다도 그 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  9. 삭제
  10. 반도체 장치의 제조 방법에 있어서,
    평면이 방형으로 형성되고, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩을 준비하고,
    또한, 상호 대향하는 제1 리드군 및 제2 리드군과, 상기 제1 리드군과 상기 제2 리드군 사이에 배치된 지지 리드를 포함하는 리드 프레임을 준비하는 공정과,
    상기 제1 반도체 칩의 제1 변이 상기 제1 리드군측에 위치하도록, 상기 제1 반도체 칩의 표면에 상기 지지 리드를 접착 고정하는 공정과,
    상기 제1 반도체 칩의 전극과 상기 제1 리드군의 리드를 도전성의 와이어로 전기적으로 접속하는 공정과,
    상기 제2 반도체 칩의 제1 변이 상기 제2 리드군측에 위치하고, 상기 제1 반도체 칩의 제1 변이 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제1 변이 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변보다 외측에 위치하도록, 상기 제1 반도체 칩의 이면에 상기 제2 반도체 칩의 이면을 접착 고정하는 공정과,
    상기 제2 반도체 칩의 전극과 상기 제2 리드군의 리드를 도전성의 와이어로 전기적으로 접속하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 반도체 장치의 제조 방법에 있어서,
    평면이 방형으로 형성되고 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩을 준비하고,
    또한, 상호 대향하는 제1 리드군 및 제2 리드군과, 상기 제1 리드군과 상기 제2 리드군 사이에 배치된 지지 리드를 포함하는 리드 프레임을 준비하는 공정과,
    상기 제1 반도체 칩의 제1 변이 상기 제1 리드군측에 위치하도록, 상기 제1 반도체 칩의 표면에 상기 지지 리드를 접착 고정하는 공정과,
    상기 제2 반도체 칩의 제1 변이 상기 제2 리드군측에 위치하고, 상기 제1 반도체 칩의 제1 변이 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제1 변이 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변보다 외측에 위치하도록, 상기 제1 반도체 칩의 이면에 상기 제2 반도체 칩의 이면을 접착 고정하는 공정과,
    상기 제1 반도체 칩의 전극과 상기 제1 리드군의 리드를 도전성의 와이어로 전기적으로 접속하고, 상기 제2 반도체 칩의 전극과 상기 제2 리드군의 리드를 도전성의 와이어로 전기적으로 접속하는 공정을 포함한 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 상기 제1 반도체 칩의 제2 변이 상기 제2 반도체 칩의 제1 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제2 변이 상기 제1 반도체 칩의 제1 변보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되고,
    상기 복수의 제1 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제1 반도체 칩의 제1 변의 외측에서 상기 제2 반도체 칩의 이면에 접착 고정되고,
    상기 복수의 제2 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제2 반도체 칩의 제1 변의 외측에서 상기 제1 반도체 칩의 이면에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  13. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 상기 제1 반도체 칩의 제1 변이 상기 제2 반도체 칩의 제2 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제1 변이 상기 제1 반도체 칩의 제2 변보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되고,
    상기 복수의 제1 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제2 반도체 칩의 제2변의 외측에서 상기 제1 반도체 칩의 이면에 접착 고정되고,
    상기 복수의 제2 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제1 반도체 칩의 제2 변의 외측에서 상기 제2 반도체 칩의 이면에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  14. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 상기 제1 반도체 칩의 제2 변이 상기 제2 반도체 칩의 제1 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제2 변이 상기 제1 반도체 칩의 제1 변보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되고,
    상기 복수의 제1 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제1 반도체 칩의 제1 변의 외측에서 상기 제2 반도체 칩의 이면에 접착 고정되고,
    상기 복수의 제2 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제1 반도체 칩의 표면에서 그 제2 변측에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각의 이면은 상호 접하고 있는 것을 특징으로 하는 반도체 장치.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각의 이면은 접착층을 개재하여 상호 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  17. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 와이어가 접속되는 제1 리드의 와이어 접속면은 상기 제1 반도체 칩의 표면보다 상기 제2 반도체 칩측에 위치하고,
    상기 와이어가 접속되는 제2 리드의 와이어 접속면은 상기 제2 반도체 칩의 표면보다 상기 제1 반도체 칩측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
  18. 제12항에 있어서,
    상기 제1 리드의 내측부는 제2 반도체 칩의 이면의 변을 가로질러 그 이면에 접착 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 표면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있고,
    상기 제2 리드의 내측부는 상기 제1 반도체 칩의 이면의 변을 가로질러 그 이면에 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 표면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있는 것을 특징으로 하는 반도체 장치.
  19. 제13항에 있어서,
    상기 제1 리드의 내측부는 제1 반도체 칩의 이면의 변을 가로질러 그 이면에 접착 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 표면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있고,
    상기 제2 리드의 내측부는 상기 제2 반도체 칩의 이면의 변을 가로질러 그 이면에 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 표면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있는 것을 특징으로 하는 반도체 장치.
  20. 제14항에 있어서,
    상기 제1 리드의 내측부는 제2 반도체 칩의 이면의 변을 가로질러 그 이면에 접착 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 표면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있고,
    상기 제2 리드의 내측부는 상기 제1 반도체 칩의 제2 변을 가로질러 그 표면에 접착 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 이면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있는 것을 특징으로 하는 반도체 장치.
  21. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2변측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 상기 제1 반도체 칩의 이면과 상기 제2 반도체 칩의 표면을 마주 보게 하고, 또한 상기 제1 반도체 칩의 제1 변이 상기 제2 반도체 칩의 제2 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제1 변이 상기 제1 반도체 칩의 제2 변보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되고,
    상기 복수의 제1 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제2 반도체 칩의 제2 외측에 있어서 상기 제1 반도체 칩의 이면에 접착 고정되고,
    상기 복수의 제2 리드 각각은 상기 수지 밀봉체의 내부에 위치하는 내측부의 선단 부분이 상기 제2 반도체 칩의 제1 변측에 있어서 그 이면에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  22. 제21항에 있어서,
    상기 제1 반도체 칩의 이면과 상기 제2 반도체 칩의 표면은 상호 접하고 있는 것을 특징으로 하는 반도체 장치.
  23. 제21항에 있어서,
    상기 제1 반도체 칩의 이면과 상기 제2 반도체 칩의 표면은 접착층을 개재하여 상호 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  24. 제21항에 있어서,
    상기 제1 리드의 내측부는 상기 제1 반도체 칩의 이면의 변을 가로질러 그 이면에 접착 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 표면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있고,
    상기 제2 리드의 내측부는 상기 제2 반도체 칩의 이면의 변을 가로질러 그 이면에 고정되는 제1 부분과, 이 제1 부분으로부터 상기 제1 반도체 칩의 표면측으로 절곡되는 제2 부분과, 이 제2 부분으로부터 상기 제1 부분과 동일 방향으로 연장되는 제3 부분을 포함하는 구성으로 이루어져 있는 것을 특징으로 하는 반도체 장치.
  25. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2변측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드와,
    상기 제1 반도체 칩을 지지하는 제1 지지 리드와,
    상기 제2 반도체 칩을 지지하는 제2 지지 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 상기 제1 반도체 칩의 제2 변이 상기 제2 반도체 칩의 제1 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제2 변이 상기 제1 반도체 칩의 제1 변보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되고,
    상기 제1 지지 리드는 상기 제2 반도체 칩의 제1 변의 외측에서 상기 제1 반도체 칩의 이면에 접착 고정되고,
    상기 제2 지지 리드는 상기 제1 반도체 칩의 제1 변의 외측에서 상기 제2 반도체 칩의 이면에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  26. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드와,
    상기 제1 반도체 칩을 지지하는 제1 지지 리드와,
    상기 제2 반도체 칩을 지지하는 제2 지지 리드를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 상기 제1 반도체 칩의 제1 변이 상기 제2 반도체 칩의 제2 변보다 외측에 위치하고, 상기 제2 반도체 칩의 제1 변이 상기 제1 반도체 칩의 제2 변보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되고,
    상기 제1 지지 리드는 상기 제1 반도체 칩의 표면에 접착 고정되고,
    상기 제2 지지 리드는 상기 제2 반도체 칩의 표면에 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  27. 제25항 또는 제26항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각의 이면은 상호 접하고 있는 것을 특징으로 하는 반도체 장치.
  28. 제25항 또는 제26항에 있어서,
    상기 제1 반도체 칩, 제2 반도체 칩 각각의 이면은 접착층을 개재하여 상호 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
  29. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변측에 배치되며, 또한 상기 제2 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드와,
    표리면 중 표면에 상기 제1 반도체 칩의 이면이 접착 고정되고, 표리면 중 이면에 상기 제2 반도체 칩의 이면이 접착 고정되는 터브를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 상기 제1 반도체 칩의 제1 변이 상기 제2 반도체 칩의 제2 변 및 상기 터브의 측면보다 외측에 위치하고, 상기 제2 반도체 칩의 제1 변이 상기 제1 반도체 칩의 제2 변 및 상기 터브의 측면보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되어 있는 것을 특징으로 하는 반도체 장치.
  30. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변측에 배치되고, 상기 제2 반도체 칩의 각 전극에 도전성의 와이어 를 통해 각각 전기적으로 접속되는 복수의 제2 리드와,
    표리면 중 표면에 상기 제1 반도체 칩의 이면이 접착 고정되고, 표리면 중 이면에 상기 제2 반도체 칩의 이면이 접착 고정되는 터브를 포함하고,
    상기 제1 반도체 칩, 제2 반도체 칩 각각은 상기 제1 반도체 칩의 제1 변 및 상기 제2 반도체 칩의 제1 변과 대향하는 제2 변이 상기 제1 리드측을 향하도록 각각의 이면끼리를 마주 보게 하고, 또한 상기 제1 반도체 칩의 제1 변과 동일측에 있어서의 상기 터브의 측면이 상기 제1 반도체 칩의 전극의 내측단보다 외측에 위치하고, 상기 제2 반도체 칩의 제1 변과 동일측에 있어서의 상기 터브의 측면이 상기 제2 반도체 칩의 전극의 내측단보다 외측에 위치하도록 각각의 위치를 어긋나게 한 상태에서 적층되어 있는 것을 특징으로 하는 반도체 장치.
  31. 반도체 장치에 있어서,
    수지 밀봉체와,
    상기 수지 밀봉체의 내부에 위치하고, 평면이 방형으로 형성되며, 또한 표리면 중 표면의 제1 변측에 이 제1 변을 따라 복수의 전극이 형성된 제1 반도체 칩 및 제2 반도체 칩과,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변측에 배치되며, 또한 상기 제1 반도체 칩의 각 전극에 도전성의 제1 와이어를 통해 각각 전기적으로 접속되는 복수의 제1 리드와,
    상기 수지 밀봉체의 내외에 걸쳐 연장되어 상기 제1 반도체 칩의 제1 변과 대향하는 제2 변측에 배치되고, 상기 제2 반도체 칩의 각 전극에 도전성의 제2 와이어를 통해 각각 전기적으로 접속되는 복수의 제2 리드와,
    표리면 중 표면에 상기 제1 반도체 칩의 이면이 접착 고정되고, 표리면 중 이면에 상기 제2 반도체 칩의 이면이 접착 고정되는 터브를 포함하고,
    상기 제1 리드의 와이어 접속면은 상기 제1 반도체 칩의 표면보다 상기 제2 반도체 칩측에 위치하고,
    상기 제2 리드의 와이어 접속면은 상기 제2 반도체 칩의 표면보다 상기 제1 반도체 칩측에 위치하고,
    상기 제1 와이어는 상기 제1 리드의 와이어 접속면을 제1 본드로 하고, 상기 제1 반도체 칩의 전극을 제2 본드로 하는 역본딩법으로써 접속되고,
    상기 제2 와이어는 상기 제2 리드의 와이어 접속면을 제1 본드로 하고, 상기 제2 반도체 칩의 전극을 제2 본드로 하는 역본딩법으로써 접속되어 있는 것을 특징으로 하는 반도체 장치.
  32. 반도체 장치의 제조 방법에 있어서,
    제1 반도체 칩 및 제2 반도체 칩을 준비하는 단계-이들 각 반도체 칩은 평면으로 보아 정사각형 형상으로 형성되며, 이들 각 반도체 칩의 표면 및 이면 중 표면의 제1 변측 상에 상기 제1 변을 따라 복수의 전극이 형성되어짐-와,
    상기 각 반도체 칩의 이면들이 이들 간에 지지 리드를 개재시키지 않으면서 서로 대향되어 상기 제1 반도체 칩의 제1 변과 상기 제2 반도체 칩의 제1 변이 대향측 상에 위치된 상태로 상기 제1 반도체 칩과 상기 제2 반도체 칩을 서로 접합하여 고정시키는 단계-상기 접합되어 고정된 상기 제1 및 제2 반도체 칩은 상기 제1 반도체 칩의 표면 상에 접합되어 고정된 지지 리드에 의해 전체적으로 지지되며, 상기 각 반도체 칩의 위치는 상기 전극의 배열 방향에 대해 직교 방향으로 서로에 대해 상대적으로 어긋나 있슴-와,
    상기 제1 반도체 칩의 상기 전극을 상기 제1 반도체 칩의 상기 제1 변 외측에 배열된 제1 리드에 도전성 와이어들-상기 도전성 와이어들은 상기 제1 반도체 칩의 상기 표면 상에 접합되어 고정된 상기 지지 리드의 피크 두께보다 두꺼움-에 의해 전기적으로 접속시키며, 상기 제2 반도체 칩의 상기 전극을 상기 제2 반도체 칩의 상기 제1 변 외측에 배열된 제2 리드에 도전성 와이어들에 의해 전기적으로 접속시키는 단계
    를 포함하며,
    상기 전기적 접속 단계에서 상기 제1 및 제2 반도체 칩의 상기 전극들에 전기적으로 각각 접속된 상기 제1 및 제2 리드들은 전체적으로 상기 제1 및 제2 반도체 칩 중 하나의 제1 변과 상기 제1 및 제2 반도체 칩 중 나머지 하나의 제2 변의 외측에 배열되어, 상기 제1 및 제2 반도체 칩 어느 것의 표면 상에는 상기 제1 및 제2 리드들 중 어느 것도 배열되지 않게 되며,
    상기 제1 및 제2 반도체 칩은 서로에 대해 미러 반전 대응물은 아닌 방법.
  33. 제32항에 있어서,
    상기 제1 및 제2 반도체 칩, 상기 도전성 와이어, 및 상기 제1 및 제2 리드의 부분을 밀봉하는 수지체를 형성하는 단계를 더 포함하는 방법.
  34. 제33항에 있어서,
    상기 제1 반도체 칩은 상기 제1 및 제2 반도체 칩의 접합 및 고정 단계 이전에, 상기 지지 리드에 접합되는 방법.
  35. 반도체 장치의 제조 방법에 있어서,
    제1 반도체 칩 및 제2 반도체 칩을 준비하는 단계-이들 각 반도체 칩은 평면으로 보아 정사각형 형상으로 형성되며, 이들 각 반도체 칩의 표면 및 이면 중 표면의 제1 변측 상에 상기 제1 변을 따라 복수의 전극이 형성되어짐-와,
    제1 리드군과 상기 제1 리드군에 대향하는 제2 리드군을 포함하는 리드 프레임과, 상기 제1 리드군과 상기 제2 리드군 사이에 배열되는 지지 리드를 더 준비하는 단계와,
    상기 제1 반도체 칩의 표면 상에 상기 제1 반도체 칩의 상기 제1 변이 상기 제1 리드군의 측 상에 놓이도록 상기 지지 리드를 접합하여 고정시키는 단계와,
    상기 제1 반도체 칩의 상기 전극을 상기 제1 리드군의 대응하는 리드에 도전성 와이어에 의해 전기 접속시키는 단계-상기 도전성 와이어는 상기 제1 반도체 칩의 표면 상에 접합되어 고정된 상기 지지 리드의 피크 두께보다 큰 피크 높이를 지님-와,
    상기 제2 반도체 칩의 이면을 상기 제1 반도체 칩의 이면 상에 이들 간에 지지 리드를 개입시키지 않고 접합하여 고정시키는 단계-상기 제2 반도체 칩의 상기 제1 변은 상기 제2 리드군의 측 상에 놓이고, 상기 제1 반도체 칩의 상기 제1 변은 상기 제1 반도체 칩의 상기 제1 변에 대향하는 상기 제2 반도체 칩의 제2 변 외측에 놓이고, 상기 제2 반도체 칩의 상기 제1 변은 상기 제2 반도체 칩의 상기 제1 변에 대향하는 상기 제1 반도체 칩의 제2 변 외측에 놓이고, 상기 접합되어 고정된 제1 및 제2 반도체 칩은 상기 제1 반도체 칩의 표면 상에 접합되어 고정된 상기 지지 리드에 의해 전반적으로 지지됨-와,
    상기 제2 반도체 칩의 상기 전극을 상기 제2 리드군의 대응하는 리드에 도전성 와이어에 의해 전기적으로 접속시키는 단계
    를 포함하며,
    상기 전기적 접속 단계에서 상기 제1 및 제2 반도체 칩의 상기 전극들에 전기적으로 각각 접속된 상기 제1 및 제2 리드들은 전체적으로 상기 제1 및 제2 반도체 칩 중 하나의 제1 변과 상기 제1 및 제2 반도체 칩 중 나머지 하나의 제2 변의 외측에 배열되어, 상기 제1 및 제2 반도체 칩 어느 것의 표면 상에는 상기 제1 및 제2 리드들 중 어느 것도 배열되지 않게 되며,
    상기 제1 및 제2 반도체 칩은 서로에 대해 미러 반전 대응물은 아닌 방법.
  36. 제35항에 있어서,
    상기 제1 및 제2 반도체 칩, 상기 도전성 와이어, 및 상기 제1 및 제2 리드의 부분을 밀봉하는 수지체를 형성하는 단계를 더 포함하는 방법.
  37. 제36항에 있어서,
    상기 제1 반도체 칩은 상기 제1 및 제2 반도체 칩의 접합 및 고정 단계 이전에, 상기 지지 리드에 접합되는 방법.
  38. 반도체 장치의 제조 방법에 있어서,
    제1 반도체 칩 및 제2 반도체 칩을 준비하는 단계-이들 각 반도체 칩은 평면으로 보아 정사각형 형상으로 형성되며, 이들 각 반도체 칩의 표면 및 이면 중 표면의 제1 변측 상에 상기 제1 변을 따라 복수의 전극이 형성되어짐-와,
    제1 리드군과 상기 제1 리드군에 대향하는 제2 리드군을 포함하는 리드 프레임과, 상기 제1 리드군과 상기 제2 리드군 사이에 배열되는 지지 리드를 더 준비하는 단계와,
    상기 제1 반도체 칩의 표면 상에 상기 제1 반도체 칩의 상기 제1 변이 상기 제1 리드군의 측 상에 놓이도록 상기 지지 리드를 접합하여 고정시키는 단계와,
    상기 제2 반도체 칩의 이면을 상기 제1 반도체 칩의 이면 상에 이들 간에 지지 리드를 개입시키지 않고 접합하여 고정시키는 단계-상기 제2 반도체 칩의 상기 제1 변은 상기 제2 리드군의 측 상에 놓이고, 상기 제1 반도체 칩의 상기 제1 변은 상기 제1 반도체 칩의 상기 제1 변에 대향하는 상기 제2 반도체 칩의 제2 변 외측에 놓이고, 상기 제2 반도체 칩의 상기 제1 변은 상기 제2 반도체 칩의 상기 제1 변에 대향하는 상기 제1 반도체 칩의 제2 변 외측에 놓이고, 상기 접합되어 고정된 제1 및 제2 반도체 칩은 상기 제1 반도체 칩의 표면 상에 접합되어 고정된 상기 지지 리드에 의해 전반적으로 지지됨-와,
    상기 제1 반도체 칩의 상기 전극을 상기 제1 리드군의 대응하는 리드에 도전성 와이어에 의해 전기 접속시키고-상기 도전성 와이어는 상기 제1 반도체 칩의 표면 상에 접합되어 고정된 상기 지지 리드의 피크 두께보다 큰 피크 높이를 지님-, 상기 제2 반도체 칩의 상기 전극을 상기 제2 리드군의 대응하는 리드에 도전성 와이어에 의해 전기적으로 접속시키는 단계
    를 포함하며,
    상기 제1 및 제2 반도체 칩은 서로에 대해 미러 반전 대응물은 아니며,
    상기 전기적 접속 단계에서 상기 제1 및 제2 반도체 칩의 상기 전극들에 전기적으로 각각 접속된 상기 제1 및 제2 리드들은 전체적으로 상기 제1 및 제2 반도체 칩 중 하나의 제1 변과 상기 제1 및 제2 반도체 칩 중 나머지 하나의 제2 변의 외측에 배열되어, 상기 제1 및 제2 반도체 칩 어느 것의 표면 상에는 상기 제1 및 제2 리드들 중 어느 것도 배치되지 않게 되는 방법.
  39. 제38항에 있어서,
    상기 제1 및 제2 반도체 칩, 상기 도전성 와이어, 및 상기 제1 및 제2 리드의 부분을 밀봉하는 수지체를 형성하는 단계를 더 포함하는 방법.
  40. 제39항에 있어서,
    상기 제1 반도체 칩은 상기 제1 및 제2 반도체 칩의 접합 및 고정 단계 이전에, 상기 지지 리드에 접합되는 방법.
KR1020017004711A 1998-10-14 1999-09-14 반도체 장치 및 그 제조 방법 KR100636776B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP29169598 1998-10-14
JP1998-291695 1998-10-14
JP1999-096812 1999-04-02
JP9681299 1999-04-02

Publications (2)

Publication Number Publication Date
KR20010099694A KR20010099694A (ko) 2001-11-09
KR100636776B1 true KR100636776B1 (ko) 2006-10-20

Family

ID=26437980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004711A KR100636776B1 (ko) 1998-10-14 1999-09-14 반도체 장치 및 그 제조 방법

Country Status (7)

Country Link
US (2) US6552437B1 (ko)
JP (1) JP3958522B2 (ko)
KR (1) KR100636776B1 (ko)
CN (1) CN1214464C (ko)
MY (1) MY125799A (ko)
TW (1) TW454276B (ko)
WO (1) WO2000022676A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677665B2 (en) * 1999-01-18 2004-01-13 Siliconware Precision Industries Co., Ltd. Dual-die integrated circuit package
TW410452B (en) * 1999-04-28 2000-11-01 Siliconware Precision Industries Co Ltd Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
JP3429245B2 (ja) * 2000-03-07 2003-07-22 沖電気工業株式会社 半導体装置及びその製造方法
JP2004063579A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 積層型半導体装置
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP2006186282A (ja) * 2004-12-28 2006-07-13 Nec Electronics Corp 半導体装置およびその製造方法
US7615851B2 (en) * 2005-04-23 2009-11-10 Stats Chippac Ltd. Integrated circuit package system
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
KR100681263B1 (ko) * 2006-01-17 2007-02-09 삼성전자주식회사 반도체 패키지
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
KR20080079979A (ko) 2007-02-28 2008-09-02 산요덴키가부시키가이샤 반도체 장치
JP4489100B2 (ja) 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
US7932617B2 (en) * 2009-02-20 2011-04-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof and encapsulating method thereof
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
TWI479627B (zh) 2011-12-14 2015-04-01 Novatek Microelectronics Corp 導線架封裝結構
JP2017135230A (ja) * 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005719B1 (ko) * 1993-07-13 1997-04-19 삼성전자 주식회사 이중 어태치된 메모리 장치용 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302165A (ja) 1991-03-29 1992-10-26 Matsushita Electron Corp 半導体記憶装置
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
JPH0758281A (ja) 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
JPH07273275A (ja) 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JP2716405B2 (ja) 1995-07-18 1998-02-18 広島日本電気株式会社 半導体装置およびその製造方法
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005719B1 (ko) * 1993-07-13 1997-04-19 삼성전자 주식회사 이중 어태치된 메모리 장치용 반도체 패키지

Also Published As

Publication number Publication date
WO2000022676A1 (fr) 2000-04-20
US6552437B1 (en) 2003-04-22
US20030122262A1 (en) 2003-07-03
KR20010099694A (ko) 2001-11-09
CN1214464C (zh) 2005-08-10
US6750080B2 (en) 2004-06-15
CN1323449A (zh) 2001-11-21
MY125799A (en) 2006-08-30
TW454276B (en) 2001-09-11
JP3958522B2 (ja) 2007-08-15

Similar Documents

Publication Publication Date Title
KR100636776B1 (ko) 반도체 장치 및 그 제조 방법
KR100776451B1 (ko) 반도체 장치 및 그 제조 방법
JP4195804B2 (ja) デュアルダイパッケージ
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP4097403B2 (ja) 半導体装置
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
US20050110127A1 (en) Semiconductor device
JP2746224B2 (ja) 半導体装置およびその製造方法
JP2000156464A (ja) 半導体装置の製造方法
JP3954586B2 (ja) 半導体装置
JP3954585B2 (ja) 半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
JP4162758B2 (ja) 半導体装置の製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
KR19980082949A (ko) 적층 칩 패키지
JP2007180586A (ja) 半導体装置
JP3908412B2 (ja) 半導体装置の製造方法
JPH08181165A (ja) 半導体集積回路
KR20010018965A (ko) 멀티 칩 패키지 실장 방법
JP2001156232A (ja) 半導体装置の製造方法
JP2000332163A (ja) 半導体装置及びその製造方法
JPS63222454A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091009

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee