TW454276B - Semiconductor device and its manufacturing method thereof - Google Patents

Semiconductor device and its manufacturing method thereof Download PDF

Info

Publication number
TW454276B
TW454276B TW088117235A TW88117235A TW454276B TW 454276 B TW454276 B TW 454276B TW 088117235 A TW088117235 A TW 088117235A TW 88117235 A TW88117235 A TW 88117235A TW 454276 B TW454276 B TW 454276B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
lead
semiconductor
sealing body
resin sealing
Prior art date
Application number
TW088117235A
Other languages
English (en)
Inventor
Masachika Masuda
Tamaki Wada
Michiaki Sugiyama
Tomoko Higashino
Takafumi Nishita
Original Assignee
Hitachi Ltd
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW454276B publication Critical patent/TW454276B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

A7 B7 玉、發明說明（1 ) 技術領域 本發明係關於一種半導體裝置，尤其是關於一種適用於 層合二個半導體晶片，並利用一個樹脂密封體將此二個半 導體晶片予以密封的半導體裝置而成爲一有效的技術。 背景技術 以往，提案有一種層合由記憶電路系統所構成的二個半 導體晶片，並利用一個樹脂密封體將此二個半導體晶片予 以密封的層合型半導體裝置，以圖記憶電路系統之大容量 化的目的。例如，在日本專利特開平7 - 5828 1號公報中揭 示有LOC (吊架晶片，JLead Q_n £hip )構造之層合型半導體 裝置。又，在日本專利特開平4-302165號公告.中揭示有標 記（tab)構造之層合型半導體裝置。 經濟部智慧財產局員工消費合作社印製 .-I------------裝--- (請先閱讀背面之注意事A寫本頁) -線- LOC構造之層合型半導體裝置的構造，包.含有：第一半 導體晶片及第二半導體晶片，其在表背面（互爲相對之一主 面及另一主面）中之表面（一主面）的電路形成面上形成有複 數個電極；複數個第一引線，其在第一半導體晶片之電路 形成面上介著絕緣性薄膜而黏結固定，同時介以導電性金 屬線電連接在該電路形成面之電極上；複數個第二引線， 其在第二半導體晶片之電路形成面上介著絕緣性薄膜而黏 結固定，同時介以導電性金屬線電連接在該電路形成面之 電極上；以及樹脂密封體，用以密封第一半導體晶片、第 二半導體晶片、第一引線之内引線（inner)部、第二引線之 内引線部及金屬線等。第一半導體晶片、第二半導體晶片 之各個，係以使各自的電路形成面互爲相對之狀態層合。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 五、發明說明（ 2 A7 B7 經濟部智慧財產局員工消費合作社印製 第一引線、策 -ζι —引 '在之各個，係以使各自的連接部互爲重 疊之狀態接合。 ,2β己構造之層合型半導體装置的構造，包含有：第一半 導，二介以黏結層固定在標記（亦稱爲小片焊塾(die pad” 之二面（互爲相對之一主面及另一主面）中之表面（一主面） 上，弟—半導體，介以黏結層固定在標記之背面（另一主面） 二5個：用引線’介以導電性金屬線電連接在第-半 a Ηθ、弟二半導體晶片中之任一方的半導體晶片之電 车數個1用引線，介以導電性金屬線電連接在第一 、第二半導體晶片之各自的電極上；以及樹脂 逸、封體用以密封第-半導體晶片、第二半導體晶片、專 用引線〈内引線部、共用引線之内引線部及金屬，線等。第 一半導體晶片、第二半導體晶片之各自的電極，係在電路 形成面上沿著各自的長邊而形成於互爲相對之二個長邊側 上。專用引線、共用引線之各個，係配置在半導體之 二個長邊之各自的外側上。 印 本發明人等’係先行開發層合型半導體裝置，並 下之問題點。 在LOC構造中由於係使用二枚引線架而加以製造， 其氣造成本會變高^另—方面，在標記構造中雖可利用一 枚引線架來製造，但是由於有必要使用鏡反轉電路圖案之 半導體晶片’所以在標記構造中其製造成本也會變高。在 標記構造中，由於係以在標記之表背面上使各：的：面呈 相對面之方式搭載二個半導體晶片’所以在電路形成面之 _---------裝_丨| (請先閱讀背面之注意事氣.；_>寫本頁) 訂. -線 -5 4 5 4§(7 6 A7 B7 五、發明說明（3 ) (請先閱讀背面之注意事摄，寫本，頁) 互爲相對的二個長邊之各自的邊側形成電極時，下側之半 導體晶片之電極就會對上側之半導體晶片之電極成左右相 反。 因此，藉由使用於一邊侧形成有電極的二個半導體晶 片，以一方之半導體晶片的一邊側對另一方之半導體晶片 的一邊側位於相反側的方式將二個半導體晶片搭載在標記 之表背面，由於不需要鏡反轉電路圖案之半導體晶片，所 以可圖標記構造之製造成本的減低化。 經濟部智慧財產局員工消費合作社印製 然而，在標記構造中因樹脂密封體之厚度會變厚，而要 以樹脂密封體之厚度爲1.0〜1.1 [mm]厚之TSOP(薄小型化 封裝，Ihin §_mall Q_utline £ackage )型來構成層合型半導體 裝置就較爲困難。亦即，在標記構造中，由於係形成在標 記之表面及背面搭載半導體晶片之構成，所以在上侧之丰' 導體晶片與下側之半導體晶片之間會存在標記，而會增加 上側之半導體晶片之電路形成面至下侧之半導體晶片之電 路形成面間的距離，所以樹脂密封體之厚度會變厚。再 者，由於係形成在標記之表面及背面搭載半導體晶片之構 成，所以在上側之半導體晶片與下側之半導體晶片之間會 存在二個黏結層，而會增加上側之半導體晶片之電路形成 面至下側之半導體晶片之電路形成面間的距離，所以樹脂 密封體之厚度會變厚。.若依據本發明人等的檢討，則藉由 將半導體晶片之厚度減薄至0.1725〜0.2 [mm]，雖可將樹 脂密封體之厚度形成1.0〜1.1 [mm]以下，但是此情況，由 於半導體晶片之機械強度會降低，所以半導體晶片容易發 -6- ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ^5 4^7 6 2- A7 _ B7 五、發明說明（4) 生龜裂、破損等的不良情形。.尤其是，多發生於將半導體 晶圓分割成複數個晶片的切片製程時，或於標記上搭載^ 導體晶片的晶粒接合（die bonding )製程時。 又，在標記構造中，容易發生半導體晶片之電極與金屬 線的連接不良。亦即，在標記之表面及背面上搭載半導體 晶片之後由於很難使標記接觸加熱座（heat stage)，所以加 熱座之熱典法有效傳遞，而容易發生半導體晶片之電極與 金屬線之連接不良。 本發明之目的係在於提供一種層合二個半導體晶片，且 利用一個樹脂密封體可將此二個半導體晶片予以密封之半 導體裝置的薄型化技術。 又，在於提供一種可提高前述半導體裝置之良率的技 術。. 本發明之前述内容暨其他的目的與新穎特徵，依本説明 書之記載及附'圖所示即可明白。 _發明之揭示 若簡單説明本案所揭示之發明中具代表性的發明概要， 則如下所述。 經濟部智慧財產局員工消費合作社印*'1^ -----I---------裝--- 1 > (請先閱讀背面之注意事項寫本頁) -線. .(1)一種半導體裝置，包含有，樹脂密封體；第一半導體 晶片及第二半導體晶片’位於前述樹脂密封體之内部，其 平面以方形形狀形成，且在其表背面中之表面的第—邊侧 上沿著此第一邊形成有複數個電極；複數個第—引線，遍 佈延伸於前述樹脂密封體之内外，配置在前述第一半導體 晶片之第-邊的外侧，且介以導電性金屬線電連接在^ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 454S7 6 5- A7 B7 五、發明說明（5) 弟一半導體晶片之各電極上；複數個第二引線，遍佈延仲 於前述樹脂密封體之内外，配置在與前述第一半導體晶片 之第一邊相對.之第二邊的外側，且介以導電性金屬線電連 接在前述第二半導體晶片之各電極上；以及支承引線，用 以支承前述第一半導體晶片及前述第二半導體晶片，其特 .徵在於： 前述第一半導體晶片、第二半導體晶片之各個，係以前 述第一半導體晶片之第二邊及前述第二半導體晶片之第一 邊轉向前述第二引線侧之方式，在使各自的背面彼此之間 .呈相對面的狀態下互相連接固定。 前述支承引線，係連接固定在前述第一半導體晶片之表 面或前述第二半導體晶片之表面.上。 (2) 在前述手段（1)所記載之半導體裝置中，前述第一半 導體晶片、第二半導體晶片之各個，係以使前述第一半導 體晶片之電極位於比與前述第二半導體晶片之第一邊相對 的第二邊還外侧，而使前述第二半導體晶片之電極位於比 前述第一半導體晶片之第二邊還外側的方式，在使各自之 位置錯開的狀態下黏結固定者。 (3) 在前述手段（2)所記載之半導體裝置中，前述第一半 導體晶片、第二半導體晶片之各個，係以使與前述第一半 導體晶片之第一邊相交的第三邊位於與此第三邊同一侧且 比與前述第二半導體晶片之第一邊相交的第三邊還外側， 而使與前述第二半導體晶片之第三邊相對的第四邊位於與 此第四邊同一側且比與前述第一半導體晶片之第三邊相對 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） J---；----------裝—— (請先閱讀背面之注意事項tcv,.,.寫本頁) · -線 6 4 5 6 五、發明說明（ 的第四邊還外侧的方式，在使各自之位置錯開的狀態下黏 結固定者。 若依據上述手段⑴，則由於在第一半導體晶片和第二半 導體晶1之間存在標記，所以可縮小自第一半導體晶片之 表面至第二半導體晶片之表面間的距離。又，由於在第一 半導體晶片和第二半導體晶片之間存在—個黏結層，所以 可縮小自第_半導體晶片之表面至第二半導體晶片之表面 間的距離。又’支承引線由於係黏結固定在第—半導體晶 片之表面或第二半導體晶片之表面上，所以支承引線之厚 度可由金屬線之迴路(1〇〇p)高度所抵銷，而支承引線不會 〜專到樹知始、封體的厚度。結果，由於可減薄樹脂密封體 I厚度’所以可謀求半導體裝置之薄型化。 若依據上述手段⑺’則在打線接合（wireb〇ndmg)製程 ’由於可使與第一半導體晶片之電極相對之背面的區域 直接接觸加熱座上，而加熱座之熱可有效傳遞至第一半導 ，晶片之電極上，所以可減低第—半導體晶片之電極盘金 ^的ί接不良。由於可使與第二半導體晶片之電極 ::…的區域直接接觸加熱座上，而加熱座之熱可有 ::遞至第二半導體晶片之電極上，所以可減低第—半導 極與金屬線的連接不良。結果’可提高半導體 第手片段(1)面：在打線接合製程中，由於可增加 +導祖日曰片I月面與加熱座之接觸面 打線接合製程中之第二半導體晶片之加熱時間：二= 9- 本紙張尺度ϋτϋ_"家標準(CNS)A4規格(2f 297公釐） 454176
五、發明說明（ 密封體 圖 可增加第二半導體晶片之背面與加熱座之接觸面積 可縮短打線接合難中之第二半導體晶片之加 所二 果’可提高半導體裝置之生產效率。 ·:時間。結 圖式之簡單説明 圖1爲本發明實施形態1中除去半導體裝置之樹脂 上郅之狀態的平面圖。 J2爲本發明實施形態1中除去半導體裝置之樹脂密封體 下郅之狀態的底面圖。 圖3爲沿著圖1所示之A-A線的截面圖。 圖4爲沿著圖1所示之B_B線的截面圖。 圖5爲本發明實施形態丨之半導體裝置之製造製程中所使 用之引線架的平面圖。 圖6爲説明本發明實施形態丨之半導體裝置之製造的截面 .I- .----------裝--- (請先閱讀背面之注意事項'i 一:寫本頁) 圖 圖 經濟部智慧財產局員工消費合作社印製 圖 圖7爲説明本發明實施形態i之半導體裝置之製造的截面 〇 圖8馬説明本發明實施形態丨之半導體裝置之製造的截面 0 圖9馬祝明本發明實施形態1之半導體裝置之製造的截面 圖10爲將本發明實施形態1之半導體裝置安裝在安裝基 板上之狀態的要部截面圖。 圖11爲本發明實施形態2中除去半導體裝置之樹脂密封 體上邵之狀態的平面圖。 •線. 本紙張尺度_㈣規格⑵Ο ϋ 8 454i76 五、發明說明（ 圖1 2爲沿著圖l 1所示之c - C線的截面圖。 圖I3爲沿.著圖11所示之D-D線的截面圖。 圖1 4爲本發明實施形態2之半導體裝置之製造製程中所 使用之引線架的平面圖。 圖15爲本發明實施形態3中除去半導體裝置.之樹脂密封 體上部之狀態的平面圖。 ^ 圖16爲沿著圖15所示之E-E線的截面圖。 圖17爲本發明實施形態3之半導體裝置之製造製程中所 使用之引線架的平面圖。 圖1 8爲本發明實施形態4中除去半導體裝置之樹脂密封 體上部之狀態的平面圖。 圖19本發明實施形態4之半導體裝置的截面圖。 圖20爲本發明實施形態4之半導體裝置之製造製程中所 使用之引線架的平面圖。 圖2 1爲説明本發明實施形態4之半導體裝置之製造的截 面圖。 圖2 2爲說明本發明實施形態4之半導體裝置之製造的截 面圖。 圖2 3爲説明本發明實施形態4之半導體裝置之製造的截 面圖。 圖2 4爲説明本發明實施形態4之半導體装置之製造的截 面圖。 圖25爲説明本發明實施形態4之半導體裝置之製造的截 面圖。 -11· 本紙張尺度適用中國國家標準（CNS〉A4規格⑵〇 x撕公爱） —---.---------裂--- (請先閱讀背面之注意事項寫本頁) 訂： -線. 經濟部智慧財產局員工消費合作社印製 4 5 45 7 6
五、發明說明（ 形態4之半導體裝置之製造的模 形態4之半導體裝置之製造的模 圖26爲説明本發明實施 型圖。 ·'-I---------裝--- (請先閱讀背面之注意事寫本頁) 圖27爲説明本發明實施 型圖。 圖28爲説明太益^ 窗 月本發明實施形態4之半導體裝置之製造的模 裂圖0 ，圖29爲説明本發明實施㈣4之半㈣裝置之製造的模 型圖。 圖Ό馬本發明實施形態5中除去半導體裝置之樹脂密封 體上部之狀態的平面圖。 圖31爲本發明實施形態5之半導體裝置的截面圖。 態5之變形例之半導體裝置的 圖32爲顯示本發明實施形 截面圖。 圖33爲本發明實施形態6之半導體装置的截面圖。 ，線· 圖3 4爲顯示本發明實施形態6之變形例之半導體裝置的 截面圖。 圖35爲本發明實施形態7中除去半導體裝置之樹脂密封 體上部之狀態的平面圖。 經濟部智慧財產局員工消費合作社印*1^ 圖36爲本發明實施形態7之半導體裝置的截面圖。 圖37爲顯示本發明實施形態7之變形例之半導體裝置的 截面圖 圖3 8爲本發明實施形態8中除去半導體裝置之樹脂密封 體上部之狀態的平面圖。 圖39爲本發明實施形態8之半導體裝置的截面圖。 12 本紙張尺&過用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 15 4^ 7 6 · ’ . A7 _：_----- _ B7__ 五、發明說明（10) 圖4 〇爲顯示本發明實施形態8之變形例之半導體裝置的. 截面圖。 圖41爲本發明實施形態9中除去半導體裝置之樹脂密封 體上部之狀態的平面圖。 圖42爲本發明實施形態9之半導體裝置的截面圖。 圖43爲本發明實施形態1〇之半導體裝置的截面圖。 圖44爲本發明實施形態η之半導體裝置的截面圖。 圖45爲本發明實施形態12之半導體裝置的截面圖。 圖46爲本發明實施形態13之半導體裝置的截面圖。. 圖47爲本發明實施形態14之半導體裝置的截面圖。 圖48爲组入於本發明實施形態14之半導體裝置内之半導 體晶片的平面圖。 發明所實施之最佳形態 以下係參照圖式詳細説明本發明之實施形態。另外，在 説明發明之實施形態用的全圖中，具有同一功能者附記同 一元件編號，而省略其重覆之説明。 (實施形態.1) 在本實施形態中，係就雙邊引線排列構造之TS〇p型半導 體裝置適用本發明之例加以說明。 圖1爲本發明實施形態1中除去半導體裝置之樹脂密封體 上郅之狀態的平面圖，圖2爲本發明實施形態i中除去半導 體裝置之樹脂密封體下部之狀態的底面圖，圖3爲沿著圖丄 所不之A-A線的截面圖，圖4爲沿著圖1所示之b_b線的截 面圖。另外’在圖1及圖2中，圖1所示之左側的引線群係 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（Hx 297公《 ) —-- (請先閲讀背面之注意事寫本頁) 裝 訂-_ -線.
454^76 11 五、發明說明（） 與圖2所示之右侧的引線群相對應，而圖”斤示之右侧的引 線群係與圖2所示之左侧的引線群相對應。 如圖1、圖2及圖3所示，本實施形態之半導體裝置i之構 成，係在其上下層合半導體晶片4、半導體晶片5之各個， 且利用一個樹脂密封體12將此半導體晶片4及5予以密封而 成。半導體晶片4、5之各個，係以使各自的表背互爲 相對之-主面及另一主面）中之背面彼此之間（另一主面彼 此之間）呈相對面的狀態層合。 半導體晶片4、5之各個係由同—外型尺寸所形成。又， 半導體晶片4、5之各個的平面形狀係由方形形狀所形成， 而在本實施形態中例如係由長方形狀所形成。 半導體晶片4、5之各翻構成，例如，係以由單晶梦所形 成的半導體基板及形成於此半導體基板上的多層配線層爲 主體、。在此半導體晶片4、5之各個上，構成有例如被ς爲 快閃I己憶體之64 Mbit (百萬位元）之eepr〇m㈤ectricaliy
Erasable £r〇grammable jead 〇nly Mem〇ry)以作爲記憶電路 系統。 在半導體晶片4之表背面（互爲相對之一主面及另一主面） 中之表面（一主面）電路形成面4八中，與其互爲相對之二個 長邊中之一方的長邊4A；Ufj，延著此一方之長邊4ai而形 成有複數個電極（接合墊，b〇nding pad) 6 (參照圖i及圖 3)。此複數個電極6之各個，係形成於半導醴晶片4之多層 配線層中之最上層的配線層上β最上層之配線層係由形成 其上層之表面保護膜（最終保護膜）所被覆，而在此表面保 -14 - 本紙張尺度適用中關家標準（CNS)A4規格⑵Q χ 297公髮） ----„-----------------訂--------- (請先閱讀背面之注意事項'」寫本頁) ( 經濟部智慧財產局員工消費合作社印制衣 454^76 A7
五、發明說明（12) 沒膜上形成有露出於電極6之表面的搭接開口。 在半導體晶片5之表背面（互爲相對之一主面及另一主面） 中之表面（一主面）電路形成面5八中，與其互爲相對之二個 長邊中疋—方的長邊5 A1側，延著此一方之長邊5A1而形 成有複數個電極6(參照圖2及圖3)。此複數個電極6之各 個，係形成於半導體晶片5之多層配線層中之最上層的配 線層上。最上層之配線層係由形成其上層之表面保護膜（最 t保邊膜）所被覆，而在此表面保護膜上形成有露出於電極 6之表面的搭接開口。 構成於半導體晶片4上的快閃記憶體之電路圖案，係與構 成於半導體晶片5上的快閃記憶體之電路圖案相同。又， 形成於半導體晶片4之電路形成面4A上的電極6之配置圖 案’係與形成於半導體晶片5之電路形成面5 A上的電極6之 配置圖案相同。亦即，半導體晶片4、半導體晶片5之各 個，係由同—構造所構成。 經濟部智慧財產局員工消費合作社印製 樹脂密封體12之平面形狀係由方形形狀所形成，在本實 施形態中例如係由長方形形狀所形成。在此樹脂密封體1 2 之互爲相對的二個長邊中之一方的長邊側上延著此一方之 長邊排列有複數個引線1 0 A，而在另一方之長邊侧上沿著 此另一方之長邊而排列有複數個引線1 〇 B。複數個？丨線 1 Ο A之各個，係遍及延伸於樹脂密封體1 2之内外，並配置 於半導體晶片4之長邊4A1的外側，且介以導電性之金屬線 1 1電連接半導體晶片4之各電極6(參照圖1及圖3)。複數個 引線10B之各個，係遍及延伸於樹脂密封體I2之内外，並 -15- 本紙張尺度適用中國@家標準（CNS)A4規格⑵G x 297公爱） A7 B7 五、發明說明（13) 配置於半導體晶片4之長邊4A1相對的另一長邊4A2之外 側，且介以導電性之金屬線i丨電連揍半導體晶片5之各電 極6 (參照圖2及圖3 )。 在複數個引線1 0 A、1 Ο B之各個上附有端子名稱。V(：c 端子係將電位固定在電源電位（例如5 [ v ])的電源電位端 子。VS S端子係將電位固定在’基準電位（例如〇 [ v ])的基準 電位端子。；[/〇〇端子〜I/C)7端子爲資料輸出入端子。res 端子爲復置（reset)端子。R/B端子爲備妥（ready)/工作中 (busy)端子。CDE端子爲命令•資料•致能端子。〇E端子 爲輸出致能端子。SC端子爲串列•時脈端子。We端子爲 寫入•致能端子。C E爲晶片•致能端子。N c端子爲備用 端子。 半導體晶片4、5之各個，係以半導體晶片4之另一方長 邊4A2及半導體晶片5之一方長邊5A1轉向（位於）引線log 側之方式，在使各自的背面彼此之間呈相對面之狀態下介 以黏結層7而互相黏結固定。亦即，半導體晶片4、5之各 個’係以電極6所排列之各自的邊位於相反侧的方式，在 使各自的背面彼此之間呈相對面之狀態下互相黏結固定。 又’半導體晶片4.、5之各個係由支承引線8所支承。支承 引線8，係介以黏結層9黏結固定在半導體晶片4之電路形 成面4A上。 由此可知’由於在半導體晶片4與半導體晶片5之間未存 在標記，所以可縮小從半導體晶片4之電路形成面4 A至半 導體晶片5之電路形成面5 A間的距離。又，由於在半導體 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----.---------裝 i I (請先閱讀背面之注意事吸_>寫本頁) 訂. •線 經濟部智慧財產局員工消費合作社印製 A7 B7 454^76
Z 14 五、發明說明（） 晶片4與半導體晶片5之間存在一個黏結層，所以可縮小從 半導體晶片4之電路形成面4A至半導體晶片5之電路形成面 5 A間的距離。又，支承引線8由於黏結固定在半導體晶片4 之電路形成面4A上，所以支承引線8之厚度可由電連接半 導體晶片4之電極6與引線10A之金屬線U的迴路高度來加 以抵销，而支承引線8不會影響到樹脂密封體1 2的厚度。 半導體晶片4、5之各個，係以使半導體晶片4之電極6位 於比與半導體晶片5之一方長邊5A1相對的另一方長邊5A2 還外側，而使半導體晶片5之電極6位於比半導體晶片4之 另一方長邊4 A2還外側的方式，在使各自之位置錯開的狀 %下黏結固定者。亦即’半導體晶片4、半導體晶片$之各 個，係以使各自之位置錯開的狀態下黏結固定對電極6之 排列方向呈直行之方向上。 引線10A及引線10B，係由樹脂密封體12所密封的内引 線部與導出至樹脂密封體12之外部的外引線部所構成。 導電性之金屬線11例如可使用金（Au)線。金屬線11之連 接方法’例如係使用熱壓接併用高音波振動之接合法。 樹脂密封體12，爲圖低應力化之目的，而由例如添加有 酚（phenol)系硬化劑、矽酮橡膠（siiicone rubbers)及填充劑 (filler)等聯苯（biphenyl)系樹脂所形成。此樹脂密封體 1 2，係利用較適合於大量生產的轉移鑄模 molding)法所形成。轉移鑄模法，係使用具備料体、 輸送道（runner)、流入閘口及鍀孔（cavity )等的金屬轉模， 從料缽通過輸送道及流入閘口而對鑄孔内加壓注入樹脂以 • 17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I,---；--------裝--- (請先閱讀背面之注意事項'C j寫本頁) . 丨線- 經濟部智慧財產局員工消費合作社印製 454^76 2-Λ 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（15) 形成樹脂密封體的方法》 圖3中，半導體晶片4、5之各個厚度爲0.24 [mm],黏結 層7之厚度爲0_01 [mm]，引線1 〇 A及引線1 〇 B之厚度爲 0.125 [mm]，從半導體晶片4之電路形成面4A至電連接此 .半導體晶片4之電極6與引線1 〇 A之金屬線丨丨之頂部間的高 度（迴.路高度）爲0.;9 [mm]，從此金屬線丨！之頂部至樹脂密 封體12之上面的間隔爲0.065 [mm]，樹脂密封體12之厚度 爲1.0 [mm]，從樹脂密封體12之上面至引線（1〇a，10B) 之安裝面間的高度爲1.20 [mm]。另外，雖未圖示，但是從 半導體晶片5之電路形成面5A至電連接此半導體晶片5之電 極6與引線10B之金屬線11之頂部間的高度爲〇 19 [mm]， 從此金屬線1 1之頂部至樹脂密封體丨2之上面的間隔爲 0.065 [mm]。'. 支承引線（.懸吊引線）8之上面較低於金屬線丨丨之頂部。 如圖4所示，支承引線8，係以橫切半導體晶片4之互爲相 對的一個短邊4A3及4A4的方式而延伸。另外，在圖4中·， .元件編號5 A3係半導體晶片5之互爲相對之二個短邊中之一 方短邊，元件编號5 A 4係其另一方短邊。 其次，使用圖5説明在半導體裝置i之製造製程中所使用 的引線架。圖5爲引線架之平面圖。另外，實際的引線架 雖係以可製造複數個半導體裝置之方式形成多重構造，但 是爲了易於看到圖式起見，圖5係顯示由一個半導體裝置 所製造的一個份區域。 如圖5所示，引線架LF1，係形成在由框體“所限制的 -18- 本紙張又度適用中®國家標準（CNS)A.l規格（2】ϋ X 297公笼5~~ -1~~~ -— > ^----;---------裝--- (請先閱讀背面之注意事寫本頁) _ .線. 4 5 4^7 6 Α7 Β7 五、發明說明（） 區域内’配置複數個引線10A、複數個引線10B、支承引 線8等的構成。複數個引線丨〇 a，係沿著框體丨4之互爲相 對之二個長邊部分中之一方的長邊部分而排列，.並與此一 方乏長邊部分-體化。複數個引線1 Ο B ’係延著框體丨4之 互馬相對之二個長邊部分中之另一方的長邊部分而排列， 並/、此另方之長邊郅分一體化。支承引線8，係配置在 由複數個引線10A所構成的引線群、與由複數個引線1〇B 所構成的引線群之間，並與框體i 4 _體化。亦即，引線架 L F 1 ’係形成雙邊引線排列構造。 複數個引線10A之各個，係由樹脂密封體所密封的内引 線邵與導出至樹脂密封體之外部的外引線部所構成，並藉 以繫桿（tie bar)13而互相連結。複數個引線1〇B之各個， 係由樹脂密封體所密封的内引線部與導出至樹脂密封體之 外部的外引線部所構成，並藉以繫桿13而互相連結。’ 引線架L F 1，係藉由對例如鐵（F e ) _鎳（N丨）系之合金或銅 (CU)或是由銅系之合金所構成的平板材料施予蝕刻加工或 壓機加工以形成规定的引線圖案而形成。 其次，使用圖6至圖9(截面圖）説明半導體裝£1之製造 方法。 經濟部智慧財產局員工消費合作社印制4 首先，在引線架LF1上黏結固定一方之半導體晶片4。如 圖6所示，引線架LF1與半導體晶片4之固定，係藉由以下 方式進行，即，將半導體晶片4裝設在加熱座20上，之 後，在半導體晶片4之電路形成面4八上塗佈例如由埶硬化 性樹脂所製成之黏結劑以形成黏結層9，之後，在半導體 -19- @張尺度適用中國國家標準（CNS)Al規格（UO X 297 ) 454咨76 •2-
日Ef片4之電路形成面4 A上利用接合工具（b〇nding t〇〇i) 2丨壓 接支承引線8。 其次，利用導電性之金屬線“電連接半導體晶片4之電 極6與引線1〇Α。如圖7所示，半導體晶片4之電極6與引線 1 〇 A之連接，係將半導體晶片4裝設在加熱座22上，之 後’在加熱座22上利用壓框構件23壓住引線1〇A及引線 1 〇 B的狀態下進行。金屬線丨丨例如係使用金線。又，金屬 線1 1之連接方法係使用例如熱壓接併用超音波振動的接合 法。 經濟部智慧財產局員工消費合作社印製 其次，在半導體晶片4上黏結固定半導體晶片5。如圖8 所示，半導體晶片4與半導體晶片5之固定，係藉由以下方 式進行，即，將半導體晶片4之電路形成面4A朝下而裝設 在加熱座2 3上，之後，在半導體晶片4之背面塗佈例如由 銀糊材料所製成之黏結劑以形成黏結層7，之後，將半導 .體晶片5之背面朝下而裝設在半導體晶片4之背面上。此 時，以半導體晶片5之一方長邊5 A1對半導體晶片4之一方 長邊4 A 1位於相反.侧之方式在辨齊方向之狀態下使半導體 晶片4、半導體晶片5之各自的背面彼此之間呈相對面而黏 結固定。又，以使半導體晶片4之電極6位於比半導體晶片 5之另一方長邊5 A2還外側，而使半導體晶片5之電極6位 於比半導體晶片4之另一方長邊4 A 2還外側的方式，在使各 自之位置錯開的狀態下使半導體晶片4、半導體晶片5之各 自的背面彼此之間_3L相對面而黏結固足者。另外，在此製 程中，由於半導體晶片4係以使其電路形成面4 A朝下之狀 -20- 本紙張尺度適用巾國_國家標準（CNS_)A4規格（2】0 X 297:公釐） 4 54JS 7 6 A7 B7 18 五、發明說明（ 態裝設在加熱座2 3上，所以爲了防止加熱座2 3與金屬線 11之接觸，而在加熱座23上設有凹窪23A。 其次，利用導電性之金屬線U電連接半導體晶片5之電 極6與引線1 〇 b。如圖9所示，半導體晶片5之電極6與引線 1 0 B i連接’係將半導體晶片5之電路形成面5 a朝向上而 將半導體晶片4及半導體晶片5裝設在加熱座24上，之後， 在加熱座24上利用壓框構件25壓住引線1〇A及引線1〇B的 狀態下進行。金屬線丨丨例如係使用金線。又，金屬線丨it 連接方法係使用例如熱壓接併用超音波振動的接合法。在 此製程中，由於與半導體晶片5之電極6相對之背面的區域 會露出’所以藉由預先將突出部2 5 B設在加熱座2 4上以使 之與此背面區域相接觸，即可使與丰導體晶片5之電極6相 對之背面的區域直接接觸加熱座2 4。亦即，藉由使半導體 晶片4之電極6位於比半導體晶片5之另一方長邊5A2還外 侧’而使半導體晶片5之電極6位於比半導體晶片4之另一 方長邊4 A 2還外側的方式，在使各自之位置錯開的狀態下 黏結固定半導體晶片4、半導體晶片5之各自的背面彼此之 間，即可使與半導體晶片5之電極6相對之背面的區域直接 接觸加熱座24，且由於可使加熱座24之熱有效傳遞至半導 體晶片5之電極6上，所以可減低半導體晶片5之電極6與金 屬線11.之連接不良。另外，在此製程中，由於半導體晶片 4係以使其電路形成面4A朝下之狀態裝設在加熱座24上， 所以爲了防止加熱座2 4與金屬線1 1之接觸，而在加熱座 24上設有凹窪24A。 21 - 本紙張尺度適用中國國家標準（CNS’)A4規格（2.丨0 X 297公釐） 請 先 閱 讀 背 之 注 意 事 寫 頁 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 46 2 A7 _ B7 19 五、發明說明（） 其次，利用樹脂將半導體晶片4、半導體晶片5、支承引 線8、引線10A之内引線部、引線10B之内引線部及金屬線 11等予以密封而形成樹脂密封體12。樹脂密封體12之形 成係利用轉移鑄模法來進行。 其次，切斷與引線10A連結的繫桿13及與引線i〇B連結 的繫桿13，之後，對引線1〇A、引線10B之各自的外引線 部施行電鍍處理，之後，從引線框LF1之框體14切斷引線 10A及引線10B，之後，將引線10A、1〇B之各自的外引 線部以表面安裝型形狀成形例如海鷗翅（gull wing)形狀， 之後’從引線框LF1之框體14切斷支承引線8，藉此大致 元成圖1、圖2及圖3所示之半導體裝置1。 如圖1 0 (要部截面圖）所示，如此所構成的半導體裝置 1，係以構成一個電路系統之電子裝置的構成零件形式安 裝複數個在安裝基板3 〇上。半導體裝置丨，由於係相對配 置同一功能的引線，所以可直線式導引用以電連接引線 10A和引線10B的配線3丨。又，可直線式導引用以電連接 半導體裝置1之引線i 〇 B和其他半導體裝置丄引線丨〇 A的配 線3 1。因而，由於可減低安裝基板3〇之配線層數，所以可 謀求電子裝置，例如記憶體模組等的薄型化。 如以上説明般，若依據本實施形態則可獲得如下之效 果。 (1)半導體晶片4、半導體晶片5之各個，以半導體晶片4 之另一方的長邊4A2及半導體晶片5之一方的長邊5 A丨轉向 引線1〇Β侧之万式在使各自之背面彼此之間呈相對面的狀 •22- }紙張尺度巾關家鮮⑵Q χ 297 — ------------I-裝—— (請先閱讀背面之注意事¥{^#寫本頁) . 線. 454^76 2 A7 B7 20 五、發明說明（ 態下可互相黏結固定，而支承引線8可黏結固定在半導體 晶片4之電路形成面4A上。 由此可知，由於在半導體晶片4和半導體晶片5之間不存 在標記，所以可縮小從半導體晶片4之電路形成面4A至半 導體晶片5之電路形成面5A間的距離。又，由於在半道㈣ .晶片4和半導體晶片5之間只存在一個黏結層，所以可縮小 從半導體晶片4之電路形成面4A至半導體晶片5之電路形成 面5 A間的距離。又，支承引線8由於係黏結固定在半導體 晶片4之電路形成面4A上，所以支承引線8之厚度可由金屬 線1 1之迴路南度所抵销’而支承引線8不會影響到樹脂密 封體12的厚度。結果，由於可減薄樹脂密封體之厚度， 所以可謀求半導體裝置1之薄型化。 又，由於無須減薄半導體晶片（4，5)之厚度，即可減薄 樹脂密封體1 2之厚度，所以可提供良率高且薄型的半導體 裝置1。 又，由於可減薄樹脂密封體12之厚度，所以可利用TS〇p 型構成層合二個半導體晶片（4，5)，且以一個樹脂密封體 12將此二個半導體晶片予以密封的半導體裝置1。. 經濟部智慧財產局員工消費合作社印製 又’由於沒有必要.使用二枚之引線架，更沒有必要使用 1¾反轉電路圖案的半導體晶片，所以可圖半導體裝置 1之 低成本化及薄型化。 (2)半導體晶片4、半導體晶片5之各個，以使半導體晶 片4之電極6位於比半導體晶片5之另—方長邊5A2還外 侧，而使半導體晶片5之電極6位於比半導體晶片4之另一 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454^76 2 A7 B7 21 五、發明說明（） 方長邊4 A2還外側的方式，在使各自之位置錯開的狀態下 而黏結固定。 由此可知，在打線接合製程中，由於可使與半導體晶片5 之電極6相對之背面的區域直接接觸加熱座2 4，且可使加 熱座24之熱有效傳遞至半導體晶片5之電極6上，所以可減 低半導體晶片5之電極6與金屬線“之連接不良。結果，可 提高半導體裝置1之製造過程（裝配過程）中的良率。 另外，在本實施形態中，雖係就在半導體晶片4之電路形 成面4 A上黏結固定支承引線8之例加以説明，但是支承引 線8亦可黏結固定在半導體晶片5之電路形成面5八上。此情 況，對支承引線8，施予用以使其晶片固定部位於半導體 晶片5之電路形成面5 A側的彎曲加工。又，在此種情二 中，支承引線8之厚度，由於可由電連接半導體晶片5之電 極6與引線10B的金屬線11之迴路高度所抵銷，所以支承 引線8不會影響到樹脂密封體丨2的厚度。 (實施形態2) 經濟部智慧財產局員工消費合作社印製 圖11爲本發明實施形態2中除去半導體裝置之樹脂密封 體上邵之狀態的平面圖，圖1 2爲沿著圖！ ！所示之c _ c線的 截面圖，圖13爲沿著圖11所示之d線的截面圖。 如圖11、圖12及圖13所示，本實施形態之半導體裝置 2，基本上係形成與前述實施形態丄同樣的構成，而以下之 構成則不同。 .亦即，半導體晶片4、半導體晶片5之各個，係以使與半 導體晶片4之一方長邊4Α1相交的一方短邊4Α3位於與此一 -24- 本紙張尺度適用中國國家標準（CNA)A4規格（210 X 297公釐） 4 5 4(^76 %， A7 B7 五、發明說明（22) r清先閱璜背面之注意事11'^、寫本頁) 万短逄4A3同一側且比與半導體晶片5之一方長邊5ai相交 的方短邊5 A3還外侧，而使與半導體晶片5之一方短邊邊 5A3相對的另一方短邊5A4位於與此另—方短邊5A4同— 側且比與半導體晶片4之一方短邊4 A3相對的另一方短邊 ^A4還外側的方式，在使各自之位置錯開的权態下黏結固 定、。邓即，半導體晶片4、半導體晶片5之各個，係在電極 6之排列方向以使各自的位置錯開的狀態下黏結固定。 又，具有配置於半導體晶片4之—方短邊4 a 3及半導體晶 片5之方短邊5 A 3之外側的支承引線8 a ;及配置於半導 體晶片4之另一方短邊4A4及半導體晶片5之另一方短邊 ^Α4之外侧的支承引線8B，而支承引線8A，係在半導體 晶片5之一方短邊5 A3的外侧介以黏結層9黏結固定在半導 體晶片4之背面上，.支承引線8B，係在半導體晶片4之另— 方短邊4A4的外側介以黏結層9黏結固定在半導體晶片5之 背面上。 在支承引線8 A上，施予用以使其晶片固定部位於半導體 晶片4之背面侧的彎曲加工，而在支承引線8B上，施予用 以使其晶片固定部位於半導體晶片5之背面側的彎曲加 JL 〇 經濟部智慧財產局員工消費合作社印製 如此所構成的半導體裝置2，係以使用如圖14(平面圖） 所示之引線架L F 2的製造過程加以製造。本實施形態之半 導體裝置2的製造，與前述實施形態1中所説明的製造方法 有若干不同，且在使半導體晶片4、半導體晶片5之备個的 背面彼此之間呈相對面的狀態下黏結固定，而在支承引線 -25- 本紙張尺度適用中國國家標準（CNS)A.l規格（210 X 297公釐） 454^76 Α7 Β7 23 五、發明說明（） 8A、支承引，㈣之各個上黏結固定半導體晶〇、.半導體 时片各個〈後進行打線接合，支承引線8與半導體晶 片之固疋係可藉由使被黏結固定的半導體晶片4及半導 體晶片5傾斜插人於支承引線8A與支承引線⑼之間來進 行。 打線接合製程，雖係藉由利用金屬線"電連接半導體晶 片4之電極6和引線1〇A，之後，利用金屬線^電連接半導 體晶片5之電極6和引線1〇B的方式來進行，但*半導體晶 片4、半導體晶片5之各個，由於係在電極6之排列方向上 以使各自的位置錯開之狀態下黏結固定，所以在利用金屬 線11連接半導體晶片4之電極6和引線1〇A時，雖不會直 接，但是可介著支承引線8入使加熱座接觸於與半導體晶片 4之一方短邊4A3侧之區域相對的背面區域。又，在利用金 屬線11連接半導體晶片5之電極6和引線1〇B時，雖不會直 接，但疋可介著支承引線8 B使加熱座接觸於與半導體晶片 5之另一方短邊5A4側之區域相對的背面區域。 如此，半導體晶片4、半導體晶片5之各個，以使半導體 晶片4之一方短邊4 A3位於比與半導體晶片5之_方長邊 5A3還外側，而使半導體晶片5之另一方短邊5八4位於比半 導體晶片4之另一方短邊4A4還外側的方式，在使各自之位 置錯開的狀態下黏結固定，由於支承引線8 A，係在半導體 晶片5之另一方短邊5 A 3外側黏結固定在半導體晶片4之背 面，而支承引線8B，係在半導體晶片4之另一方短邊4A4 外側黏結固定在半導體晶片5之背面，且在半導體晶片4與 -26- 本紙張尺度適用尹國國家標準（CNS)A4規格（2〗〇χ 297公釐） ----Γ---------裝--- (請先閲讀背面之注意事填一^^寫本頁) 訂.. •線_ 經濟部智慧財產局員工消費合作社印製 4 54Ϊ76 Α7 Β7 五、發明說明（ 24 經濟部智慧財產局員工消費合作社印製 半導體晶片5之間不存在標記，所以可縮小從半導體晶片4 之電路形成面4A至半導體晶片:5之電路形成面5 A間的距離。 又，由於只在半導體晶片4與半導體晶片5之間存在一個 黏結層，所以可縮小從半導體晶片4之電路形成面4A至半 導體晶片5之電路形成面5A間的距離。_ 又，由於支承引線8A係黏結固定在拉出至比半導體晶片 5之另一方短邊5A3還外侧的半導體晶片4之背面上，而支 承引線8 B係黏結固定在拉出至比半導體晶片4之另一方短 邊4 A4還外側的半導體晶片5之背面上，所以支承引線 8A、8B之各自的厚度會由從半導體晶片4之電路形成面 4A至半導體晶片5之電路形成面5八間的厚度所抵銷，而支 承引線8 8A、8B不會影響到樹脂密封體12的厚度。 結果，可獲得與前述實施形態丨同樣的效果。 又，半導體晶片4、半導體晶片5之各個，係以使與半導 體晶片4之一方長邊4A1相交的—方短邊4A3位於與此一方 短邊4A3同一側且比與半導體晶片5之一方長邊5Αι相交的 一方短邊5A3還外侧，而使與半導體晶片5之一方短邊邊 5A3相對的另一方短邊5A4位於與此另一方短邊同一 侧且比與半導體晶片4之_方短邊4A3相對的另一方短邊 4A4還外側的方式，在使各自之位[錯開的狀態下點結固 定，由於在打線接合製程中，増加半導體晶片4之背面與 加熱座24之接觸面積，所以可縮短打線接合製程中之半導 體晶片4的加熱時間。又’由於増加半導體晶片弓之背面與 27- 本紙張尺度適用中國國家標準（CNS)A:1規格（2〗0 X 297公餐 請 先 閱 讀 背 之 注 意 事 户、 訂 線 454^76 A7 B7 25 五、發明說明（） 加熱座2 4之接觸面積，所以可縮短打線.接合製程中之半導 ----；---------裝 i I (請先閱讀背面之注意事項寫本頁) 體晶片5的加熱時間。結果，可提高半導體装置2之生產效 率0 (實施形態3 ) 圖15爲本發明實施形態3中除去半導體裝置之樹脂密封 體上部之狀態的平面圖，圖16爲沿著圖15所示之E_E線的 截面圖。 如圖1 5、圖1 6所示，本實施形態之半導體裝置3，基本 上形成與前述實施形態2同樣的構成，而以下之構成則肴 所不同。 亦即，支承引線8A ,係黏結固定在半導體晶片4之電路 形成面4A的一方短邊4A3侧上，支承引線8B，係黏結固 疋在半導體日E!片5之電路形成面5A的另一方短邊5 A 4侧 上。
在支承引線8 A上，雖未施予彎曲加工，而在支承引線8 B —線- 上，施予用以使其晶片固定部位於半導體晶片5之電路形 成面5 A侧的彎曲加工 經濟部智慧財產局員工消費合作社印製 如此所構成的半導體裝置3，係以使用如圖^ 7 (.平面圖） 所示之引線架LF3的製造過程加以製造。本實施形態之半 導體裝置3的製造，與前述實施形態2中所説明的製造方法 同樣，且在使半導體晶片4、半導體晶片5之各假的背面彼 此之間呈相對面的狀態下黏結固定，而在支承引線8入、支 承引線8B之各個上黏結固定半導體晶片4、半導體晶片5之 各個之後，進行打線接合。支承引線與半導體晶片之固 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（2J0 x 297公餐） A7 B7 五、發明說明（26) 定係可藉由使被黏結固定的半導體晶片4及半導體晶片5 傾斜插人於支承引線8 A與支承？丨線8 B之間來進行。 打’泉接η裝心，雖係藉以利用金屬線^ ^電連接半導體晶 片^之電極6和引線1〇A，之後，利用金屬線^電連接半^ 體晶片5之電極6和引線1〇B來進行，但是半導體晶片4、 半導體晶片5之各.個，由於係在電極6之排列方向上以使各 自的位置錯開之狀m下黏結固定，而支承引線8絲結固定 在半導體晶片4之電路形成面4八的_方短邊4八3側，支承 引線8B黏結固定在半導體晶片5之電路形成面5A的另1 短邊5A4侧，所以在利用金屬線11連接半導體晶片4之電 極6和引線ι〇Α時，就可直接使加熱座接觸與半導體晶片4 之一方短邊4A3側之區域相對的背面區域。又，在利用金 屬線11連接半導體晶片5之電極6和引線1〇B時，可直接使 加熱座接觸與半導體晶片5之另—方短邊5A4侧之區域相斟 的背面區域〇 如此，由於支承引線8A黏結固定在半導體晶片4之電路 形成面4A的一方短邊4A3侧，支承引線8B黏結固定在半 導體晶片5之電路形成面5A的另一方短邊5 A4側，且在半 導體晶片4與半導體晶片5之間不存在標記，所以可縮小從 半導體晶片4之電路形成面4A至半導體晶片5之電路形成面 5 A間的距離。 又，由於只在半導體晶片4與半導體晶片5之間存在—個 黏結層，所以可縮小從半導體晶片4之電路形成面4A至半 導體晶片5之電路形成面5 A間的距離。 -29- 本紙張又度適用中國國家標準（CNS)A.l規格（210 X 297公釐） —'I---Ί — — ^---；——t·! (請先閲讀背面之注音？事項(fh寫本頁) -jST·- -線. 經濟部智慧財產局員工消費合作社印製 454^76 A7 B7 五、發明說明（ 27 經濟部智慧財產局員工消費合作社印*|农 又’由於支承引線8 A，係黏結固定在半導體晶片4之電 路形成面4 A的一方短邊4 A 3側，而支承引線8 B，係黏結 固定在半導體晶片5之電路形成面5A的另一方短邊5A4侧 上’所以支承引線8 A之厚度會由電連接半導體晶片4之電 極6與引線1 〇 a的金屬線1 1之迴路高度所抵銷，而支承引 線8B之厚度會由電連接半導體晶片5之電極6與引線1〇B的 金屬線1 1之迴路高度所抵銷。因而，支承引線8 a、8 B不 會影響到樹脂密封體丨2的厚度。結果，可獲得與前述實施 形態2同樣的效果。 另外’在前述實施形態1中，也與本實施形態3相同，可 在電極6之排列方向上使位置錯開的狀態下黏結固定半導 體晶片4、半導體晶片5之各個的背面彼此之間。在此情 沉，與本實施形態3相同，由於増加半導體晶片4之背面與 加熱座之接觸面積，所以可縮短打線接合製程中之半導體 晶片4的加熱時間。又，由於增加半導體晶片5之背面二二 熱座之接觸面積，所以可縮短打線接合製程中之半導體晶 片5的加熱時間。 (實施形態4) 圖18爲本發明實施形態4中除去半導體裝置之樹脂密封 體上部之狀態的平面圖，圖19爲心半導㈣ 圖。 科叫 如圖18及圖19所示’本實施形態之 …义半導體裝置3〇，某太 上形成與前述實施形態1同樣的椹士 所不同。 "構成’而以下之構成則有 -'---r--------裝—— (請先閱讀背面之注意事項'寫本頁) 〇 · -線· 30 - 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公t 454^76 X·
五、發明說明（ 經濟部智慧財產局員工消費合作社印製 亦即礙以使半導體晶片4之電路形成面μ上的樹脂密封 體12讀脂厚度變成比半導體晶片5之電路形成面5A上的 Γ'=Γ12之樹脂厚度還薄的方式，物 之外侧々支承'丨線8之-部分8Χ施予弯曲加工。施予如此 的理由，维在後面有詳細説明，但是係在根據轉 軸模法形成樹脂密封體12時，用以抑制因加壓注入於金 ，鏵模（成形金屬模）之鏵孔内的樹脂流動而產生之半導體 晶片上下方向（層合方向）的變動所致。 本员施形悲义半導體裝置3 〇，係與前述實施形態工相 同，形成具有二條支承引線8之構成。二條支承引線8之各 個’係從樹脂密封體12之互爲才目對之二個邊中之一方短邊 朝.向另一方短邊而延伸’且橫切半導體晶片4之電路形成 面4故互爲相對的二個短邊。二條支承引線8中之一方的 支承引線8之晶片固定部係在半導體晶片4之一方長邊* Α工 侧介著黏結層9而黏結固定，而另—方的支承料8之晶片 固定部係在半導體晶片4之另—方長邊4A2側介著黏結層9 而黏結固t。亦即，在—方之支承引線8與另一方之支承 引線8 <間，沒有設置用以黏結固定支承引線與半導體晶 片的黏結層。 然而，黏結層，由於含於黏結層内之水份會因製品完成 後t環境試驗之溫度循環試驗時的熱或將半導體裝置焊接 女裝在安裝基板上時的銲錫回流熱而氣化膨脹，造成對樹 舳始封體帶來龜裂之所謂封裝龜裂的要因，所以在儘量小 的面積上進行支承引線與半導體晶片之黏結固定就爲人所 請 先 閱 讀 背 面 之 注 意 事 項 I裝 本 . 頁 訂 線 -31 - 454£76 A7 ______ B7 ^ ~ -------- 五、發明說明（） 期望。在標記上黏結固定支承引線時，雖在標記之大小上 有所規律，但是-般黏結層的面積與支承引線之情沉相較 由於會變廣，所以以標記之半導體晶片的支承爲人所期 望。因而，如本實施形態所示，藉由形成在支承引線8上 黏結固定半導體晶片4的構成，就可提供可靠度高的薄型 半導體裝置。 其次，使用圖20至圖25説明半導體裝置3〇之製造。圖 20爲半導體裝置之製造中所使用之引線架的平面圖，圖 至圖25爲説明製造方法用的截面圖。另外，實際的引線架 雖爲了可製造複數個半導體裝置而形成多重構造，但是爲 了谷易看到圖式起見，圖20係顯示由一個半導體裝置所製 造的一個份區域。 首先，在引線架LF4上黏結固定一方之半導體晶片4。如 圖2 1所示，引線架LF4與半導體晶片4之固定，係在加熱 座31上裝設半導體晶片4，之後，在半導體晶片4之電路形 成面4 Α上塗佈例如由熱硬化性樹脂所製成的黏結劑，以形 成黏結層9。之後，藉由在半導體晶片4之電路形成面4A上 利用接合工具3 2熱壓接支承引線8的方式來進行。此時， 以使半導體晶片4之一方長邊4 A 1位於引線1 〇 A侧（互爲相 對之二個引線群中之一方的引線群側）的方式在配合半導體 晶片4之方向下進行之。 另外，雖然亦可使用在兩面（表面及背面）上設有黏結層 的絕緣性樹脂薄膜以形成黏結層9，但是此情況，由於黏 結層9較於塗佈黏結劑以形成黏結層9的情況變得還厚，所 -32- 本紙張尺度適用中國國家標孚（CNS〉A.l規格（2〗0 X 297公釐） ^----r---------裝--- (請先閱讀背面之注意事15'^_>填寫本頁) . --線丨- 〇 經濟部智慧財產局員工消費合作社印製 454X76 .2^ · A7 B7 五、發明說明（30) 以在半導體裝置之薄型化上有若干不利因素。 其次，在半導體晶片4之背面呈向上之方式使引線架l F 4 反轉之後，在半導體晶片4上黏結固定半導體晶片5。如圖 2 2所示，半導體晶片4與半導體晶片5之固定，係藉由以下 方式進行者，即，在加熱座33與半導體晶片4之電路形成 面4 A爲相對的狀態下將半導體晶片4裝設在加熱座3 3上， 之後，在半導體晶片4之背面塗佈例如由銀糊材料所製成 的黏結劑以形成黏結層7，之後，在半導體晶片4之背面與 半導體晶片5之背面呈相對的狀態下將半導體晶片5裝設在 半導體晶片4之背面上。此時，以使半導體晶片5之一方長 邊5 A 1位於引線1 Ο B側（互爲相對之一個引線群中之另一方 的引線群侧）的方,式在配合半導體晶片5之方向下進行之。 又，以使半導體晶片4之一方長邊4A1位於比半導體晶片5 之另一方長邊5 A 2還外侧，而使半導體晶片5之一方長邊 5 A1位於比半導體晶片4之另一方長邊4 A 2還外侧的方式， 在使各自的位置錯開的狀態（在半導體.晶片4之一方長邊 4A1與半導體晶片5之一方長邊5A1互爲離開之方向上使位 置錯開的狀態）下進行之。半導體晶片4與半導體晶片5.之 位置錯開量，係以使半導禮晶片4之電極6位於比半導體晶 片5之另一方長邊5 A2還外側，而使半導體晶片5之電極6 位於比半導體晶片4之另一方長邊4 A 2還外側的程度爲人所 期望。 另外，雖亦可使用在兩面設有黏結層之絕緣性樹脂薄膜 以形成黏結層7，但是此情沉，由於黏結層7較於塗佈黏結 -33- 本紙張尺度適用中國國家標準（CNS)A.l規格（210 x四7公* ) ^----1---------裝--- (請先閱讀背面之注意事J1MV寫本頁) 訂- 丨線_ 經濟部智慧財產局員工消費合作社印製 4 5 4^76 A7 B7 經濟部智慧財產局員工消費合作社印*ιπ 五、發明說明（） 劑以形成黏結層7的情況還變得厚，所以對半導體裝置之 薄型化有若干不利因素。 其入.在半導體晶片4之電路形成面4A呈向上之方式使 引線架L F 4反轉之後，利用導電性之金屬線丨丨電連接半導 體晶片4之電極6與引線10A。如圖23所示，半導體晶片4 之私極6與，引線i〇A之連接，係在加熱座與半導體晶片$ 之電路形成面5A呈相對的狀態下將半導體晶片4及5裝設在 加熱座34上而進行者。金屬線“係使用例如金線。又，金 屬線11<連接方法，係使用例如熱壓接併用超音波振動之 球形接合（釘頭接合，nailheadb〇nding)法。 在此製程中，由於與半導體晶片4之電路形成面4A之一 方長邊4A1側的區域相對之背面的區域會露出，所以藉由 預先將突出邵34B設在加熱座3 4上以使之與此背面區域相 接觸，即可使半導體晶片4之背面的區域直接接觸加熱座 34 ° ( 亦即，藉由使半導體晶片4之一方長邊4A1位於比半導體 晶片5之另一方長邊5A2還外側，而使半導體晶片5之一方 長邊5A1位於比半導體晶片4之另—方長邊4A2還外侧的方 式，在使位置錯開的狀態下黏結固定半導體晶片4、半導 體晶片5i各自的背面彼’此之間，即可使半導體晶片*之背 面的區域直接接觸加熱座34 ,且由於可使加熱座34之熱有 效傳遞至半導體晶片4之電極6上，所以可減低半導體晶片 4之電極6與金屬線11之連接不良.〇 另外，在此製程中，由於半導體晶片5係以使其電路形成 -34 - 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297.公复〉 * J —---.---------裝--- '!' (請先閱讀背面之注意事項寫本頁) ο 訂·· -線 45417 6 A7 五、發明說明（32) ^片狀態裝設在加熱座34上，㈣爲了防止半導體 8 電極6與加熱座34之接觸，而在加熱座 凹窪34A。 、及上成有 其’入，在半導體晶片5之電路形成面5八呈向上之方式使 引，木LF4反轉之後，利用導電性之金屬線U電連接半導 5片5之電極6與引線1〇B。如圖24所示，半導體晶片$ 之=極6與引線1〇B之連接，係在加熱座35與半導體晶片* 之私路形成面4八呈相對的狀態下將半導體晶片4及5裝設在 加熱座3 5上而進行者。金屬線11係使用例如金線。又，金 屬’泉1 1之連接方法，係使用例如熱壓接併用超音波振動之 球形接合法。 在此製程中，由於與半導體晶片5之電路形成面5入之— 方長邊5 A 1側的區域相對之背面的區域會露出，所以藉由 預先將突出部3 5 B設在加熱座3 5上以使之與此背面區域相 接觸，即可使半導體晶片5之背面的區域直接接觸加熱座 35 〇 , 亦即’藉由使半導體晶片4之一方長邊4A1位於比半導體 晶片5之另一方長邊5A2還外侧，而使半導體晶片5之一方 長邊5 A 1位於比半導體晶片4之另一方長邊4 A]還外侧的方 式’在使位置錯開的狀態下黏結固.定半導體晶片4、半導 體晶片5之各自的背面彼此之間，即可使半導體晶片5之背 面的區域直接接觸加熱座35，且由於可使加熱座35之熱有 效傳遞至半導體晶片5之電極6上，所以可減低半導體晶片 5之電極6與金屬線11之連接不良。 35- 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） .Ί --------裝--- (請先閱讀背面之注意事項(Λ-窝本頁) . -線 經濟部智慧財產局員工消費合作社印制衣 4 5 4^7 6 . 厶 A7 -- ---—一丨丨 -— _ ' B7 五、發明說明（33) ^ ’在至目前爲止之製程中，利用金屬線u電連接半導 m 3片4之電極6與引線i 〇 A的第一打線接合製程，及利用 金屬-.泉II電連接半導體晶片5之電極6與引線i。B的第二打 線接合製程’係在半導體晶片4上黏結岐半導體晶片5以 形成f片層合體的晶片接合製程之後進行者。在前述之實 施形悲1中，由於係在形成晶片層合之晶片接合製程之前 實施第-打線接合製程，所以在第—打線接合製程中進行 連接處理的金屬線11在晶片接合製程中雖然容易發生變形 的不f情=，但是在本實施形態中由於係在晶片接合製程 (後實施第-及第：打線接合製程，所以可實質排除在晶 片接合製程中所發生的金屬線變形。 另外，在此製程中，由於半導體晶片4係以使其電路形成 面4A朝下之狀態裝設在加熱座35上，所以爲了防止加熱座 35與金屬線η之接觸，而在加熱座35上設有凹窪a。 其次，在半導體晶片4之電路形成面4A1向上之方式使 引線架LF4反轉之後，如圖25所示，將引線架；lF4定位在 轉移铸模裝置之金屬镑模36的上模36A與下模36B之間。 此時，在依上模36A及下模36B所形成之鑄孔37的内部， 配置有半導體晶片4、5、引線i〇A之内引線部、引線1〇B 之内引線部、支承引線8及金屬線1 1等。 其次，從金屬鑄模36之料体通過輸送道及流入閘口 38等 對鑄孔37内加壓注入流動性之樹脂（熔融樹脂）以形成樹脂 ®封體1 2。半導體晶片4、5、引線1 〇 a之内引線部、引線 10B之内引線部、支承引線8及金屬線11等，係由樹脂密 -36- 本紙張尺度適用中國國家標準（CNS)A.丨規袼（210 X 297公釐〉 - - 裝--- ft#先閱讀背面之注意事項寫本頁) 訂 -線. 經濟部智慧財產局員工消費合作社印*1^ 五、發明說明（ 34 Α7 Β7 經濟部智慧財產局員工消費合作社印製 封體1 2所密封。樹脂，係使用例如添加有驗（phen〇i)系硬 化劑、碎嗣橡膠（silicone rubbers)及填充劑（fiHer)等的聯 苯（biphenyl)系樹脂。 然而，引線之外引線部’係兼備有吸收及缓和因將半導 體裝置安裝在安裝基板上時之熱膨脹而產生的應力，或因 安裝後乏_安裝基板之彎曲而產生的應力之作用。此應力緩 和作用，隨著半導體裝置之薄型化，由於會依從樹脂密封 體突出之引線的突出部至安裝基板間的距離變短而衰退， 所以在半導體裝置之薄型化中，係以使引線之突出部位於 比樹脂密封體之厚度方向之中心（樹脂密封體之厚度的1/2 水平面）還上側，且儘量增長從引線之突出部至安裝基板間 的距離爲人所期望。因此，在本實施形態之半導體裝置3〇 中，也是使引線（1 0 A，1 0 B)之突出部位於比樹脂密封體 1 2之厚度方向之中心還上侧。 如此的構造，如圖25所示，藉由使引線架LF4位於鑄孔 3 7之厚度方向之心（鑄孔之厚度之丨/ 2水平面）還上側雖是 可能的’但是在使引線架L F 4位於轉孔3 7之厚度方向之中 心還上側時，流入閘口 3 8由於很難採用從引線架之上側及 下侧對麵孔内注入樹脂的上下閘口（亦稱爲中心閘口），所 以不得已只好採用從引線架L F 4之下侧注入樹脂的下開 請 先 閱 讀 背 面 之 注 意 事 項 〇 Vr !寫 頁 裝 訂 線 π 另一方面，未對鑄孔3 7内充填樹脂，即爲了抑制間隙 (void)之發生’雖係以從半導體晶片4之電路形成面4A至 與此電路形成面4A相對之轉孔37之内壁面間的第一距離， -37- 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 454^76 Z- · Λ7 137 經濟邨智慧財產局員工消費合作社印製 35 五、發明說明（） 及仗半導體晶片5之電路形成面5A至與此.電路形成面5A相 對之鑄孔3 7之内壁面間的第二距離爲相同乃爲人所期望， 但是在採用下閘口並形.成其厚度爲l[mm]以下之樹脂密封 體12時，則由於半導體晶片4之電路形成面4A侧比半導體 晶片5之電路形成面5 A侧還早完成樹脂之充填，所以半導 姐日η片（4，5)會依被充;i具於半導體晶片4之電路形成面々a 側的樹脂而朝下方擠壓，而容易發生半導體晶片5、金屬 線11等從樹脂密封體12露出之不良情形，且造成招來良率 降低的要因.。 此半導體晶片（4，5 )之上下方向的變動，由於可藉由將 第一距離（從半導體晶片4之電路形成面4A至鑄孔s7之内 壁面間的距離）設得比第二距離（從半導體晶片5乏電路形成 面5 A至鑄孔3 7之内壁面間的距離）小來加以抑制，所以在 本實施形態中，係以使第一距離變得比第二距離小的方 .式即以使半導體晶片.4之電路形成面4A上,之樹脂密封體 12的樹脂厚度變得比半導體晶片5之電路形成面5A上的樹 脂厚度還薄的方式，在支承引線8之一部分8又上施予彎曲 加工。 其次，從金屬鑄模36中取出引線架LF4，之後，切斷連 接在引線10A上的繫桿1 3及連結在引線丨〇B上的繫桿13， 之後，從引線架LF4之框體14中切斷引線10A、1〇B之各 自的外引線部，之後，將引線1〇八、1〇B之各自的外引線 邵成形爲表面安裝型形狀之一種之例如海鷗翅形狀，之 後，藉由從引線架LF4之框體14中切斷支承引線8，就可 (請先閱讀背面之注意事項Γ(寫本頁) 裝： . .線. -38- 本纸張尺度適用中闕家標準（⑽.)〜规格⑵〇 x 297公复） 4 5 4又7 6 五、發明說明（ 大致完成如圖18及圖19所示之半導體裝置3()。 另外，如圖26所示，引線架LF4，在引線架⑴上固定 、導體晶片4之第—晶片接合裝置中，係從裝設於裝載部 上的卡ϋ治具（jig，型架）39人中收納在裝設於卸載部上的 卡匿治具39B内。又，如圖27(模型圖）所示，引線架 LF4 ’在半導體晶片4上固定半導體晶片5之第二晶片接合 裝置中係彳之裝设於裝载邵上的卡匣治具3 9 B中收納在裝 ，於卸載部上的卡E治具39C内。又，如圖28所示，引線 架LF4，在利用金屬線u電連接半導體晶片*之電極6與引 線10A之第一打線接合裝置中，係從裝設於裝載部上的卡 匣治具39C中收納在裝設於卸載部上的卡 又，如圖29所示，引線架LF4，在利用金屬線二:半 導體晶片5之電極6與引線10B之第二打線接合裝置中，係 從裝.設於裝載部上的卡匣治具3 9 D中收納在裝設於卸载部 上的卡度治具3 9 E内。 裝設在第一晶片接合裝置之卸載部上的卡匣治具雖 在收納引線架LF4之後，裝設在第二晶片接合裝置之裝載 部内，但是此時，藉由使卡匣治具396之上下反轉而裝 設，就可容易進行第二晶片接合製程中之引線架乙以的反 轉。 又，裝設在第二晶片接合裝置之卸載部上的卡匣治具 3 9 C雖在收納引線架LF4之後，裝設在第一打線接合裝置 之裝載部内，但疋此時，藉由使卡匣治具39c之上下反轉 而装设，就可容易進行第一打線接合製程中之引線架l F 4 -39- 本紙張尺度適用中國國家標準（CNSJA·11規格（2〗0 X 297公s ) Ί.---.----------裝--- (請先閱讀背面之注音？事項10寫本頁) · •線· 經濟部智慧財產局員工消費合作社印製 37 4 5 7 6 B7 五、發明說明（ 的反轉。 又，裝設在第一打線接合裝置之卸載部上的卡匣治具 3 9 D雖在收納引線架l F 4之後，裝設在第二打線接合裝置 之裝載部内，但是此時，藉由使卡匣治具39D之上下反轉 而裝設，就可容易進行第二打線接合製程中之引線架L F 4 的反轉。 如此，依據本實施形態，就可獲得以下之效果。 (1) 一方之支承引線8之晶片固定部，係在半導體晶片4 之一方的長邊4 A 1側黏結固定，而另一方之支承引線8之晶 片固定部，係在半導體晶片4之另一方的長邊4A2側黏結固 定。 藉由如此的構成，由於可縮小用以將半導體晶片4黏結固 疋在支承引線8上的黏結層9之面積，所以可抑制黏結層9 所吸.收之水分因氣化膨脹而產生的封裝龜裂、結果，可提 高半導體裝置3 0之可靠性。 (2) 以使半導體晶片4之電路形成面4A上之樹脂密封體12 的樹脂厚度變得比半導體晶片5之電路形成面5八上的樹脂 厚度還薄的方式，在支承引線8之一部分8 χ上施予彎曲加 工。 藉由如此的構成，在根據轉移鑄模法形成其厚度爲1[mm] 以下之樹脂密封體12時，爲了使引線架lf4位於比鑄孔3 7 疋厚度方向之中心還上侧而即使採用下閘口，由於也可抑 制因加壓注入於鑄孔37内之樹脂流動而產生之半導體晶片 (4 ’ 5 )之上下方向的變動，所以可抑制半導體晶片5、金 -40 I.氏張尺度適用中國國家標準（CNS)A‘：I規格（2〗0 χ 297公釐） V---T----------裝'-- (請先閱讀背面之注意事項 寫本頁) .. 丨線丨- .ο 經濟部智慧財產局員工消費合作社印製 A7 B7 454i76 五、發明說明（ 屬線11等從樹脂密封體12中露出之不良情形。結果，可 高半導體裝置30之良率。 請 先 閱 讀 背 © 之 注 意 事 寫裝 本衣 頁 (二）在半導體裝置30之製造中’係在半導體晶片4上黏結 固定半導體晶片5之晶片接合製程之後’進行利用金屬線 11電連接半導體晶片4之電極6與引線1〇 Α的第一打線接合 製程’及利用金屬線η電連接半導體晶片5之電極6與引 10Β的第二打線接合製程。 藉此，由於可實質排除在晶片接合製程中所發生之金屬 線變形，所以可提高半導體裝置3〇之良率。 (實施形態5 ) 圖30爲本發明（實施形態5中除去半導體裝置之樹脂密 封把上邵之狀態的平面圖，圖3丨爲前述半導體裝置的截面 圖。. 如圖30及圖31所示，本實施形態之半導體裝置4〇，基本 線 上形成與前述實施形態丄同樣的構成，而以下之構成則有 所不同。 經濟部智慧財產局員工消費合作社印製 亦即’半導體晶片4、半導體晶片5之各個，以使半導體 卵片4之一方長邊4A1及半導體晶片5之另一方長邊5A2轉 向引線10A側的方式使各自的背面彼此之間相對，且以使 半導體晶片4之另一長邊4A 2位於比丰導體晶片5之一方長 邊5A1還外侧，而使半導體晶片5之另—方長邊5A2位於比 半導體晶片4之一方長邊4 A 1還外側的方式，在使各自的位 置錯開的狀態（半導體晶片4之一方長邊4 a 1與半導體晶片 5之一方長邊5 A 1互爲靠近的方向上使各的位置錯開之狀態） -41 - 本紙張又度適用中國國家標準（CNS)A4規格（21ϋ X 297公釐) 454i76 A7 B7 39 五、發明說明（） 下層合。 又，半導體晶片4、半導體晶片5之各個並未黏結固定各 自的背面彼此之間，而是以各自的背面彼此之間接觸的方 式層合。 k，複數個引線1 〇 A之各個，係以位於樹脂密封體i 2之 内部的内引線部之前端部分在半導體晶片4之一方長邊4A1 的外侧介著黏結層9而黏結固定在半導體晶片5之背面上， 而複數個引線1 Ο B之各個，係以位於樹脂密封體丨2之内部 的内引線部之前端部分在半導體晶片5之一方長邊5 a }的外 側介著黏結層9而黏結固定在半導體晶片4之背面上。 又’金屬線1 1所連接的引線1 〇 A之金屬線連接面係位於 比半導體晶片4之電路形成面4A還靠半導體晶片5侧，而金 屬線1 1所連接的引線1 Ο B之金屬線連接面係位於比丰導體 晶片.5之電路形成面5 A還靠半導體晶片4侧。 又，引線1 Ο A之内引線部之構成，係包含有：橫切位於 比半導體晶片4之一方長邊4 A 1還外侧的半導體晶片5之背 面的長邊而黏結固定在其背面的第一部分1 〇 1A1 ;從此第 一部分10A1彎曲至半導體晶片4之電路形成面4A側的第二 部分1 0 A 2 ;以及從此第二部分1 0 A 2延伸於與第一部分 1 0 A 1同一方向的第三部分1 〇 A 3。引線1 Ο B之内引線部之 構成，係包含有：橫切位於比半導體晶片5之一方長邊5A1 還外侧的半導體晶片4之背面的長邊而黏結固定在其背面 的第一部分1 Ο B 1 ;從此第一部分1 〇 B 1彎曲至半導體晶片 4之電路形成面4 A侧的第二部分1 Ο B 2 ;以及從此第二部分 -42- 本紙張尺度適用中國國家標準（CNS)A-l規格（210 X 297公釐） -.I----I —I.------裝—— (請先閱讀背面之注意事項寫本頁) 〇 -線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 4^7 6 .丄 A7 B7 五、發明說明（40) 10B2延伸於與第一部分10B1同一方向的第三部分1〇B3。 引線10A之第三部分10 A3與引線10B之第三部分1〇B3， 係位於（靠於）樹脂密封體1 2之厚度方向之中心（樹脂密封 體12之厚度之1/2水平面）還上側（樹脂密封體I]之上面 1 2 A 側）〇 又’半.導體晶片4之互爲相對之二個短邊中之—方短邊的 外側配置有支承引線8 C ’而另一方短邊之外側配置有支承 引線8 D。此支承引線8 C、8 D之各個，係與前述實施形態 中所説明之支承引線不同，而在半導體裝置4〇之製造過程 中，係於引線架上用以支承樹脂密封體j 2者。 本實施形態之半導體裝置40之製造，係在引線1〇B之第 一部分10B1上介著黏結層9而黏結固定與半導體晶片4之 電路形成面4 A之另一方長邊4 A 2侧之區域相對的背面區 域’而在引線1 0 A之第一部分1〇 a 1上介著黏結層9而黏結 固定與半導體晶片5之電路形成面5A之另一方長邊5八2侧 之區域相對的背面區域之後，利用金屬線u電連接半導體 晶片4之電極6與引線1 0 A之第一部分〇 a 1，利用金屬線 11電連接半導體晶片5之電極6與引線10B之第一部分 10B1。在半導體装置40之製造中，半導體晶片4係介以引 線1 0 A由引線架之框體所支承，半導體晶片5係介以引線 1 0 B由引線架之框體所支承。 如此，依據本實施形態，則可獲得以下的效果。 (1)半導體晶片4、半導體晶片5之各個，以使半導體晶 片4之方長邊4A1及半導體晶片5之另一方長邊5A2轉向 -43- 本紙张叉度週用中國國家標準（CNS〉A4規恪（210x 297公笼） -I.---Ί ---------裝--- (請先閱讀背面之注意事項寫本頁) 訂： -線- A7 B7 41 α 5 4^7 6 五、發明說明（ 請 先 閱 讀 背 S 之 注. 意 事 項 C 冩 頁 引線1 0 A側的方式使各自的背面彼此之間相對，且以使半 導體晶片4之另一方長邊4A2位於比半導體晶片5之一方長 邊5 A 1還外側，而使半導體晶片5之另一方長邊5 A 2位於比 半導體晶片4之一方長邊4 A 1還外側的方式，在使各自的位 置錯開的狀態下層合，而複數個引線1 Ο A之各個，係以位 於樹脂密封體1 2之内部的内引線之前端部分（第一部分 10A1)在半導體晶片4之一方長邊4A1的外側黏結固定在半 導體晶片5之背面上，而複數個引.線1 〇 B之各個，係以位於 樹脂密封體1 2之内部的内引線部之前端部分（第一部分 1 Ο B 1)在半導體晶片5之一方長邊5 A 1的外侧黏結固定在半 導體晶片4之背面上。 藉由如此的構成，由於引線（1 〇 A，1 〇 B )之内引線部的 長度（從樹脂密封體1 2之外周圍朝向半導體晶片之外周圍 延伸的長度）會變長，所以可抑制因以樹脂密封體丨2之樹 脂與引祿間的界面當作旁通路徑而從外部優入的水分在引 線（1 0 A，1 Ο B )之金屬線連接部或半導體晶片（4，5 )之電 極6上所產生的腐蝕。結果，可提高半導體裝置4〇的可靠 性0 經濟部智慧財產局員工消費合作社印製 又’由於半導體晶片4係由複數個引線i 〇 b之各自的前端 ^刀（1 Ο 1 )所支承’而半導體晶片5係由複數個引線1 〇 a 之各自的前端部分（10A1)所支承，所以可省略了半導體晶 片4、5之各自的黏結固定，亦即可省略黏結層。結果，可 謀求半導體裝置40之薄型化及低成本化。 (2)金屬線1丨所連接的引線1〇A之金屬線連接面係位於比 -44 - 本紙張尺度適用中國國家標準（CNS)A‘l規格（2】0 X 297公釐 Λ 5 4¾ 7 6 A7 B7 五、發明說明（42) (請先閱讀背面之注音？事寫本頁) 半導體晶片4之電路形成面4 A還靠半導體晶片5侧，而金屬 線1 1所連接的引線10B之金屬線連接面係位於比半導體晶 片5之電路形成面5A還靠半導體晶片4側。 .藉由如此的構成，則由於電連接半導鳢晶片4之電極6與 引線10A之金屬線1 1的迴路高度（從半導體晶片4之電路形 成面4A至最頂部的高度）會變低，所以可減薄半導體晶片4 之電路形成面4A側的樹脂密封體12之樹脂厚度。又，由於 電連接半導體晶片5之電極6與引線10B之金屬線1丨的迴路 高度（從半導體晶片5之電路形成面5 A至最頂部的高度）會 變低’所以可減薄半導體晶片5之電路形成面5 a侧的樹脂 逸、封體12之樹脂厚度。結果，可謀求半導體裝置4〇之薄型 化。 〇 經濟部智慧財產局員工消費合作社印製 (3 )引線1 〇 A之内引線部之構成，係包含有：橫切位於比 半導體晶片4之一方長邊4 A 1還外侧的半導體晶片5之背面 的長邊而黏結固定在其背面的第一部分丨〇 A 1 ;從此第一部 分1 〇 A 1彎曲至半導體晶片4之電路形成面4 a側的第二部分 10A2 ;以及從此第二部分1〇A2延伸於與第一部分ι〇Αΐ 同一方向的第三部分10A3。引線10B之内引線部之構成， 係包含有：橫切位於比半導體晶片5之一方長邊5A1還外侧 的半導體晶片4之背面的長邊而黏結固定在其_背面的第一 部分10B1 ;從此第一部分10B1彎曲至半導體晶片4之電 路形成面4A侧的第二部分10B2 ;以及從此第二部分1〇62 延伸於與第一部分10B1同一方向的第三部分1〇B3。 藉由如此的構成，則由於使樹脂密封體i 2突出之引線 -45- 本紙張&度_中國國家標準（CNS)M規格（210 X 297公复) -- 454176 A7 B7 五、發明說明（43) (10A，10B)之突出部位於比樹脂密封體12之厚度方向的 (清先閱"背面之.注意事^^寫本頁) 中心還上側，所以可提高半導體裝置4〇之安裝時的可靠性 及安裝後之可靠性。 另外，在本實施形態中雖係說明省略半導體晶片4、5之 各自的黏結固定之例，但是如圖32(截面圖）所示，亦可介 著黏結層7而黏結固定半導體晶片4、5之各自的背面彼此 之間。此情況，在根據轉移鑄模法以形成樹脂密封體12 時，由於可抑制依加壓注入於鑄孔内之樹脂的流動而使半 導體晶片4與半導體晶片5隔離的不良情形，雖可提高半導 體裝置40之良率，但是代之者會使半導體裝置4〇之厚度會 變厚。 (實施形態6 ) 圖33爲本發明之實施形態6之半導體裝置的截面圖。 如圖3 3所示，本實施形態之半導體裝置4丨，基本上係形 成與前述實施形態5同樣的構成，而以下之構成則有所不 同0 經濟部智慧財產局員工消費合作社印制^ 亦即’半導體晶片4、半導體晶片5之各個，以使半導.體 晶片4之一方長邊4A1及半導體晶片5之另一方長邊5A2轉 向引線1 0 A側的方式使各自的背面彼此之間相對，且以使 半導體晶片4之一方長邊4A1位於比半導體晶片5之另—方 長邊5 A 2還外側，而使半導體晶片5之一方長邊5 A 1位於比 半導體晶片4之另一方長邊4A2還外側的方式，在使各自的 位置錯開的狀癌（半導體晶片4之一方長邊4A1與半導體晶 片5之一方長邊5A1互爲遠離的方向上使各的位置錯開之狀 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（21ϋ x 297公釐） 454^76 > A7 B7 五、發明說明（44 ) 經濟部智慧財產局員工消費合作社印製 態）下層合。 又，複數個引線10A之各個，係以位於樹脂密封體12之 内邵的内引線部之前端部分在半導體晶片5之另一方長邊 5 A 2的外側介著黏結層9而黏結固定在半m片4之背面 上’而複數個引線1GB之各個，係以位於樹脂密封體12之 内部的内引線部之前端部分在半導體晶片4之另一方長邊 4 A2的外侧介著黏結層9而黏結固定在半導體晶片5之背面 上。 引線10A之内引線部之構成，係包含有：橫切位於比半 導體晶片5之另一方長邊5A2還外側的半導體晶片4之背面 的長邊而黏結固定在其背面的第一部分i 〇A i ;從此第一部 分10A1彎曲至半導體晶片4之電路形成面4A側的第二部分 10A2 ;以及從此第二部分1〇八2延伸於與第一部分1〇Ai 同一方向的第三部分10A3。引線10B之内引線部之構成， 係包含有：橫切位於比半導體晶片4之另一方長邊4A2還外 侧的半導體晶片5之背面的長邊而黏結固定在其背面的第 一邵分10B1 ;從此第一部分10Bi彎曲至半導體晶片4之 電路形成面4 A側的第二部分丨〇 b 2 ;以及從此第二部分 10B2延伸於與第一部分1〇bi同一方向的第三部分1〇b3。 引線10A之第三部分1〇Α3與引線1〇B之第三部分1〇B3， 係位於樹脂密封體1 2之厚度方向之中心還上侧（樹脂密封 體1 2之上面1 2 A側）。 本實施形態之半導體裝置4丨之製造，係與前述實施形態 5中所說明之製造方法有若干不同，在與半導體晶片4之電 -47- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公发) (請先閱讀背面之注音？事項{%寫本頁) 裝 -線_ 2- . 4 5 4^76 Δ7 Β7 45 五、發明說明（） 路形成面4A之一方長邊4A1侧之區域相對的背面區域上黏 結固定引線1 Ο A之第一部分1 0 A 1，而在與半導體晶片5之 電路形成面5A之一方長邊5A1側之區域相對的背面區域上 黏結固定引線10B之第一部分10B1之後，進行打線接合。 若依據如此所構成的本實施形態之半導體裝置4丨，則可 獲得與前述實施形態5同樣的效果。 又’由於複數個引線10A之各個，係以位於樹脂密封體 1 2之内部的内引線部之前端部分在半導體晶片5之另一方 長邊5 A 2的外侧介著黏結層9而黏結固定在半導體晶片4之 背面‘上，所以在利用金屬線11電連接半導體晶片4之電極6 與引線1〇A之内引線部時’可使接合座（b〇ndingstage)接 觸引線1 Ο A之内引線郅的前端部分，並可使接合座之熱有 效傳遞至半導體晶片4之電極6上。 又，由於複數個引線10B之各個，係以位於樹脂密封體 1 2之内部的内引線部之前端部分在半導體晶片4之另一方 長邊4A2的外側介著黏結層9而黏結固定在半導體晶片5之 背面上，所以在利用金屬線n電連接半導體晶片5之電極6 與引線10Β之内引線部時，可使接合座接觸引線ι〇β之内 經濟部智慧財產局員工消費合作社印制农 (锖先閱讀背面之注意事項寫本頁) 引線部的前端部分，並可使接合座之熱有效傳遞至半導體 晶片5之電極ό上。 結果，由於可減低半導體晶片4之電極6與金屬線"之連 接不良’同時可減低半導體晶片5之電極6與金屬扣之連 接不良，所以可提高半導體裝置41之良率。 另外，如圖34(截面圖）所示，在本實施形態之半導體裝 -48- 本紙張尺度適用中國國家標準（匚~$)/\4規恪（2〗〇>< 297公爱） 6 A7 B7 4ft 五、發明說明（） 置4 1中，亦可介著黏結層7黏結固定半導體晶片4、5之各 自的背面彼此之間。 (實施形態7) 圖35爲本發明之實施形態7中除去半導體裝置之樹脂密 封體上郅之狀態的平面圖，圖36爲前述半導體裝置的截面 圖。 如圖35及圖36所示，本實施形態之半導體裝置42，基本 上係形成與前述實施形態5同樣的構成，而以下之構成則 有所不同。 亦即，複數個引線1〇Β之各個，係以位於樹脂密封體12 之内部的内引線部之前端部分在半導體晶片4之另一方長 邊4 A介著黏結層9而黏結固定在其另一方之長邊4人2側 上〇 又，引線10B之内引線部之構成，係包含有：橫切位於 比半導體晶片5之一方長邊5 A丨還外側的半導體晶片4之另 一方長邊4A2而黏結固定在其電路形成面4A上的第一部分 10B1 ;從此第一部分10B1彎曲至半導體晶片4之背面侧 的第二部分10B2 ;以及從此第二部分1〇B2延伸於與第一 部分10B1同一方.向的第三部分1〇B3。引線1〇A之第三部 分10A3與引線i〇B之第三部分1〇B3，係位於樹脂密封體 12之厚度方向之中心（樹脂密封體12之厚度之1/2水平面） 還上側（樹脂密封體1 2之上面U A側）。 本實施形態之半導體裝置42之製造，係與前述實施形態 5中所説明之製造方法有若干不同，在半導體晶片彳之電路 -49- 本紙張尺度適用中國國家標準（CNS)A4規格 (2]0 X 297公爱） T-------------裝--- (請先閱讀背面之注意事項寫本頁) J11
經濟部智慧財產局員工消費合作社印製 454^76 五、發明說明（
47 /成 另万長邊4A2側上黏結？丨線1〇 , 10B1，而在血丰壤畤曰认 银 足弟—邵仝 --；----Ί I---- ---*-- (請先閱讀背面之注意事項本頁) 在。半導體晶片5之電路形成面5八之 5 A2侧之區域相對的皆而 万長邊 ， 野的是面區域上黏結？丨線10A之第—部分 10 A1之後’進行打線接合。 若依據如此所構成的本實施形態之半導體裝置42，則可 獲得與前述實施形態5同樣的效果。 另外如圖37(截面圖）所示，在本實施形態之半導體裝 置42中，亦可介著黏結層7黏結固定半導體晶片*、$之各 自的背面彼此之間。 (實施形態8) 圖38爲本發明實施形態8中除去半導體裝置之樹脂密封 體上邵之狀態的平面圖，圖39爲前述半導體裝置之截面 圖。 丨線· 如圖38及圖39所示，本實施形態之半導體裝置43，基本 上係形成與前述實施形態5同樣的構成，而以下之構成則 有所不同。 經濟部智慧財產局員工消費合作社印製 亦即，半導體晶片4、5之各個，以使半導體晶片4之一 方長邊4A1及丰導體晶片5之另一方長邊5A2轉向引線10 A 侧的方式使半導體晶片4之背面與半導體晶片5之電路形成 面5 A相對，且以使半導體晶片4之一方長邊4 A 1位於比半 導體晶片5之另一方長邊5 A 2還外侧，而使半導體晶片5之 一方長邊5 A 1位於比半導體晶片4之另一方長邊4 A2還外側 的方式，在使各自的位置錯開的狀態（半導體晶片4之一方 長邊4A1與半導體晶片5之一方長邊5A1互爲遠離的方向上 -50 本紙張尺度適用中國國家標準（CNS)A.i規格（2】〇x 297公釐） 454176 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（48) 使各的位置錯開之狀態）下層合。 又，複數個引線10A之各個，係以位於樹脂密封體12之 内郅的内引線部之前端部分在半導體晶片5之另一方長邊 5 A 2的外侧介著黏結層9而黏結固定在半導體晶片4之背面 上。複數個引線10B之各個，係以位於樹脂密封體12之内 部的内引線部之前端部分在半導體晶片4之另一方長邊4 a 2 的外侧介著黏結層9而黏結固定在半導體晶片5之背面上。 又，引線10A之内引線部之構成，係包含有：橫切位於 比半導體晶片5之另一方長邊5 A2還外側的半導體晶片4之 背面的長邊而黏結固定在其背面的第一部*1〇A1 ;從此第 邵分1 0 A 1彎曲至半導體晶片4之電路形成面4 a側的第二 部分1 0 A2 ;以及從此第二部分丨〇 a2延伸於與第一部分 1 0 A 1同一方向的第三部分丨〇 a 3。引線i 〇 B之内引線部之 構成，係包含有：橫切位於比半導體晶片4乏另一方長邊 4 A 2還外側的半導體晶片5之背面的長邊而黏結固定至其背 面的第一邵分1 〇 B 1 ;從此第一部分i 〇 B i彎曲至半導體晶 片4之電路形成面4 A侧的第二部分1 〇 b 2 ;以及從此第二部 分10B2延伸於與第一部分1〇b 1同一方向的第三部分 1 Ο B 3。引線1 〇 a之第三部分1 〇 a 3與引線1 〇 b之第三部分 10B3，係位於樹脂密封體12之厚度方向之中心還上側（樹 月旨密封體1 2之上面1 2 A侧）。 本實施形態之半導體裝置43之製造，係與前述實施形態 5中所説明之製造方法有若干不同，在與半導體晶片5之電 路形成面5A之一方長邊5A1侧之區域相對的背面區域上黏 -51 - 一 .! 鸟--- (請先閱讀背面之注意事項寫本頁) r 〇 % 本紙張尺度適用中國國家標準（CNS)A.l規格（210 X 297公釐） 45吃76 Λ7 B7 五、發明說明（ 49 經濟部智慧財產局員工消費合作社印製 結引線10B之第一部分ιοβι ’之後，在與半導體晶片4之 電路形成面4之一方長邊4A1侧之區域相對的背面區域上黏 結引線1 Ο A之第一部分1 〇 A 1之後，進行打線接合。 若依據如此所構成的本實施形態之半導體裝晋4 3，則可 獲得與前述實施形態5同樣的效果。 又’由於複數個引線10A之各個，係以位於樹脂密封體 1 2之内部的内引線部之前端部分在半導體晶片5之另—方 長邊5 A 2的外侧介著黏結層9而黏結固定在半導體晶片4之 背面上，所以在利用金屬線11電連接半導體晶片4之電極6 與引線10A之内引線部時’可使接合座接觸引線i〇A之内 引線部的前端部分，並可使接合座之熱有效傳遞至半導體 晶片4之電極6上。 又，由於複數個引線10B之各個，係以位於樹脂密封體 12之内部的内引線部之前端部分在半導體晶片斗之另一方 長邊4A2的外側介著黏結層9而黏結固定在半導體晶片$之 背面上，所以在利用金屬線U電連接半導體晶片5:電極6 與引線1GB之内引線部時，可使接合座接觸引線刚之内 引線部的It端部A ’並可使接合座之熱有㈣遞至半導體 晶片5之電極6上。 結果，由於可減低半導體晶片4之電極6與金屬之連 同時可減低半導體晶片5之電極6與金屬線丨丨之連 所以可提鬲半導體裝置43之良率。 如圖40(截面圖）所示，在本實施形態乏半導體裝 亦可介著黏結層7黏結固定半導體晶片4之背面與 接不良 接不良 另外 置43中 請 先 閱 讀 背 & 之 注 意 事 項 訂 〇 線 52- 454曼76 A7 B7 經濟部智慧財產局員工消費合作社印製 50 五、發明說明（） 半導體晶片5之電路形成面5A。 (實施形態9) 圖41爲本發明之實施形態9中除去丰導體裝置之樹脂密 封體上部之狀態的平面圖，圖42爲前述半導體裝置之截面 圖。 如圖41及圖42所示，本實施形態之半導體裝置44，基本 上係形成與前述實施形態4同樣的構成，而以下之構成則 有所不同。 亦即，半導體晶片4、5之各個，以使半導體晶片4之一 方長邊4A1及半導體晶片5之另一方長邊5A2轉向引線10A 側的方式使各自的背面彼此之間相對，且以使半導體晶片 4之另一方長邊4A2位於比半導體晶片5之一方長邊5A1還 外側，而使半導體晶片5之另一方長邊5 A2位於比半導體晶 片4之一方長邊4 A 1還外側的方式，在使各自的位置錯開的 狀態（半導體晶片4之一方長邊4A1與半導體晶片5之一方 長邊5 A 1互爲靠近的方向上使各的位置錯開之狀態）下層 合0 又，半導體晶片4、半導體晶片5之各個係以不黏結固定 各自的背面彼此之間，且使各自的背面彼此之間接觸的方 式層合。 本實施形態之半導體裝置44，與前述實施形態4相同， 形成具有二條支承引線8之構成。二條支承引線8中之—方 的支承引線8E之晶片固定部，係在半導體晶片5之一方長 邊5 A1的外侧，介著黏結層9而黏結固定在與半導體晶片4 -53- τ---?------------ 請先閱讀背面之注意事'He,%·寫本頁) 〇 訂· -線. 未紙張尺度適用中國國家標準（CNS.)A4規格（210 X 297公堃） 454艮76 A7 B7 五、發明說明（51) -^----τ---------裝--- (請先閱讀背面之注音？事氧€填寫本頁) 之電路形成面4 A之另一方長邊4 A 2侧之區域相對的背面區 域上。另一方之支承引線8 F的晶片固定部，係在半導體晶 片4之一方長邊4 A 1的外侧，介著黏結層9而黏結固定在與 半導體晶片5之電路形成面5A之另一方長邊5A2侧之區域 相對的背面區域上。 在一方之支承引線8E的一部分8X上，施予使其晶片固定 部位於半導體晶片4之背面侧用的彎曲加工。在另一方之 支承引線8 F上，施予使其晶片固定部位於半導體晶片5之 背面側用的彎曲加工。 .線_ 經濟部智慧財產局員工消費合作社印製 本實施形態之半導體裝置44之製造，係在一方的支承引 線8 E之晶片固定部上，介著黏結層9而黏結固定與半導體 晶片4之電路形成面4 A之另一方長邊4 A2侧之區域相對的 背面區域’在另一方之支承引線8F的晶片固定部上，介著 黏結層9而黏結固定與半導體晶片5之電路形成面5A之另— 方長邊5 A 2側之區域相對的背面區域上之後，利用金屬線 1 1電連接半導體晶片4之電極6與引線1 〇 A之内引線部的前 端部分’利用金屬線11電連接半導體晶片5之電極6與引線 10B之内引線部的前端部分。在半導體裝置44之製造中， 半導體晶片4係介著一方之支承引線8E而支承於引線架之 框體上，而半導體晶片5存:介著另一方之支承引線8 F而支 承於引線架之框體上。 若依據如此所構成知本實施形態之半導體裝置4 4，則可 獲得與前述實施形態5同樣的效果。 又，由於半導體晶片4係由一方之支承引線8 E所支承， -54- 本紙張尺度適用中國國家標準（CNS)A.l規格（210 X 297公;g ) Α7 Β7 五、發明說明（52) 而半導體晶片5係由另一方之支承引線8 F所支承，所以可 省略半導體晶片4、5之各自的黏結固定，亦即，可省略黏 結層。結果，可谋求半導體裝置44之薄型化及低成本化。 另外，在本實施形態之半導體裝置44中，亦可介著黏結 層而黏結固定半導體晶片4、5之各自的背面彼此之間。 (實施形態10) 圖43爲本發明之實施形態10之半導體裝置的截面圖。 如圖43所示’本實施形態之半導體裝置45，基本上係形 成與前述實施形態9同樣的構成，而以下之構成則有所不 同。 亦即，半導體晶片4、5之各個，以使半導體晶片4之一 方長邊4A1及半導體晶片5之另一方長邊5A2轉向引線l〇A 侧的方式使各自的背面彼此之間相對，且以使半導體晶片 4之另一方長邊4A1位於比半導體晶片5之另一方長邊5 A2 還外侧_ ’而使半導體晶片5之一方長邊5 A 1位於比半導體晶 片4之另一方長邊4A2還外側的方式，在使各自的位置錯開 的狀態（半導體晶片4之一方長邊4A1與半導體晶片5之一 方長邊5A1互爲遠離的方向上使各的位置錯開之狀態）下層 合0 經濟部智慧財.產局員工消費合作社印製 本實施形態之半導體裝置45，與前述實施形態9相同， 形成具有二條支承引線8之構成。二條支承引線8中之一方 的支承引線8 E之晶片固定部，係在半導體晶片4之一方長 邊4A1側介著黏結層9而黏結固定在其電路形成面4A上。 另一方之支承引線8 F的晶片固定部’係在半導禮晶片5之 -55- L本紙張尺度適用中國國家標準(CNS.)A‘l規格（210 X 297公发) '~~'' ~ 經濟部智慧財.產局員工消費合作社印製 4 5 4^ 7 6 A7 B7 53- 五、發明說明（） 一方長邊4 A 1侧介著黏結層9而黏結固定在其電路形成面 5 A上。 在一方之支承引線8 E的一部分上，施予使其晶片固定部 位於半導體晶片4之電路形成面4 A側用的彎曲加工。在另. 一方之支承引線8 F上，施予使其晶片固定部位於半導體晶 片5之電路形成面5 A侧用的彎曲加工。 本實施形態之半導體裝置4 5之製造，係在支承引線8 e與 支承引線8F之間傾斜插入半導體晶片4、5之各個，且在半 導體晶片4A之電路形成面4A上黏結固定支承引線8E，在 半導體晶片5A之電路形成面5A上黏結固定支承引線8F之 後，利用金屬線1 1電連接半導體晶片4之電極6與引線丨〇 a 之内引線部的前端部分’利甩金屬線i !電連接半導體晶片 5之電極6與引線1 Ο B之内引線部的前端部分。在半導體裝 置45之製造中，半導體晶片4係介著一方之支承引線8£而 支承於引線架之框體上，而半導體晶片5係介著另一方之 支承引線8 F而支承於引線架之框體上。 右依據如此所構成知本實施形態之半導體裝置45，則可 獲得與前述實施形態9同樣的效果。 又，由於半導體晶片4、5之各個，係在半導體晶片4之 —方長邊4A1與半導體晶片5之_方長邊5A1互爲遠離之方 向上使各自的位置錯開之狀態下層合，所以在利用金屬線 1 1電連接半導體晶片4之電極6與引線丨〇A之内引線部時， 可使加熱座接觸與半導體晶片4之電極6相對之背面的區 域，且可使加熱座之熱有效傳遞至半導體晶片4之電極6 56- 本紙張&度適用中國國家標準（CNS)A4 “（21ϋ x 297公f-*----- •I—---.---I-----裝·—— (請先閱讀背面之注意事項寫本頁) 訂： -線- 五、 發明說明（ 54 A7 B7 上。. 又，在利用金屬線“電連接半導體晶片5之電極6與引線 1 Ο B之内引線郅時，可使加熱座接觸與半導體晶片5之電極 6相對之背面的區域，且可使加熱座之熱有效傳遞至半導 體晶片5之電極6上。 結果，由於可減低半導體晶片4之電極6與金屬線丨丨之連 接不良，同時可減低半導體晶片5之電極6與金屬㈣之連 接不良，所以可提高半導體装置45之良率。 另外，在本實施形態之半導體裝置45中，亦可介著黏結 層而黏.結固定半導體晶片4、5之各自的背面彼此之間。“.° (實施形態1 1 ) 圖44爲本發明之實施形態u之半導體裝置的截面圖。 如圖44所示’本實施形態之半導體裝置5〇，基本上係形 〇與前述實施形態10同樣的構成，而以下之構成則有所^ ^即，半導體裝置5〇係形成具有標記54之 晶片4之背面，係冬荽鍅社麻< c ^ * 干令姐 丨耆黏、。層55而黏結固定在標記54之表 月面（互爲相對的一主面及另一主 表 經濟部智慧財產局員工消費合作社印製 上。半導最面（―王面） 半導^片k背面，係介著黏結層5 標記54之表背面中之背面 黏、.„固疋在 、 主面）上。標茗己5 4 # rb 企 導體晶片（4，5)之平, A τ 丁匕係由比丰 丰導姐日日片4、5之各個，係以使半導 邊4A1及半導體晶片 ^日.之—万長 方式使…背…心對 57- 經濟部智慧財產局員工消費合作社印製 A7 B7 55 五、發明說明（） 一方長邊4A1位於比半導體晶片5之另一方長邊5A2及標記 5 4之側面還外侧，而使半導體晶片5之一方長邊5 A2位於 比半導體晶片4之另一方長邊4 A 2及標記5 4之側面還外側 的方式，在使各自的位置錯開的狀態（半導體晶片4之一方 長邊4A1與半導體晶片5之一方長邊5A1互爲遠離的方向上 使各的位置錯開之狀態）下層合。 藉由如此的構成，則由於在在利用金屬線1 1電連接半導 體晶片4之電極6與引線1 〇 A之内引線部時，可使加熱座接 觸與半導體晶片4之電極6相對之背面的區域，且可使加熱 座之熱有效傳遞至半導體晶片4之電極6上，所以可減低半 導體晶片4之電極6與金屬線11之連接不良。又，由於在利 用金屬線.1 1電連接半導體晶片5之電極6與引線丨〇 B之内引 線部時，可使加熱座接觸與半導體晶片5之電極6相對之背 面的區域，且可使加熱座之熱有效傳遞至半導體晶片5之 電極6上，所以可減低半導體晶片5之電極6與金屬線“之 .連接不良。結果，在具有標記54之半導體裝置50中亦可提 高良率。 (實施形態12) 圖45爲本發明之實施形態12之半導體裝置的截面圖。 如圖45所示，本實施形態之半導體裝置51，基本上係艰 ^與前述實施形態"同樣的構成，而以下之構成則有 —亦即’半導體晶片4、5之各個’係以使半導體晶片 —万長邊4A1及半導體晶片5之另—方長邊W轉向^ • 58 - 本紙張尺度適用t國x的痛 ---- -^----Γ---------裝---- (請先閱讀背面之注意事^_^寫本頁)
J1T -線丨 〇 454^76 么.： Α7 Β7 經濟部智慧財產局員工消費合作社印製 56 五、發明說明（） 1 Ο A側的方式使各自的背面彼此之間相對，且以使與半導 體晶片4之一方長邊4 A 1同一側的標記5 4之侧面y 1位於比 半導體晶片4之電極6之内侧端X 1還外側，而使與丰導體晶 片5之一方長邊5 A 1同一側的標記5 4之側面y 2位於比半導 體晶片5之電極6之内侧端x2還外側的方式，在使各自的位 置錯開的狀態（半導體晶片4之一.方長邊4A1與半導體晶片 5之一方長邊5 A 1互爲靠近的方向上使各的位置錯開之狀態） 下層合。 藉由如此的構成，則由於爲了縮小黏結層5 5之面積而即 使將標記54之平面尺寸設得比半導體晶片（4，5)之平面尺 寸還小，亦可利用標記5 4支承與半導體晶片4之電極6相對 之背面的區域及與半導體晶片5之電極6相對之背面的區 域，所以可提高在半導體晶片4之電極6上連接金屬線丨丨之 一端側時的接合性，同時可提高在半導體晶片5之電極6上 連接金屬線1 1之一端侧時的接合性。 (實施形態1 3 ) 圖46爲本發明之實施形態13之半導體裝置的截面圖。 如圖46所示，本實施形態之半導體裝置52，基本上係形 成與前述實施形態10同樣的構成，而以下之構成則有所^ 同。 亦即’半導體裝置52係形成具有標記54之構成。半導體 晶片4之背面，係介著黏結層55而黏結固定在標記54 ^ 背面（互爲相對的—主面及另-主面）中之 上。半導體晶片5之背面，係介著黏結層55而黏結固定在 -59- 本紙張尺度_中(CNSM1 ―咖χ 297公^ -J---Λ---------裝--- (請先閱讀背面之注意事寫本頁) 〇 -線- 64 5 4^7 . A7 B7 57 "" 五、發明說明（） 標記54之表背面中之背面（另一主面）上。標記以係由比半 導體晶片（4，5)之平面尺寸還小的平面尺寸所形成。 半導體晶片4、5之各個，係以使半導體晶片4之一方長 邊4Ai及半導體晶片5之另一方長邊5A2轉向引線i〇a侧的 方式使各自的背面彼此之間相對的狀態下層合。 金屬線1 1，係先連接（第一接合）在引線側上，再利用之 後連接（第二接合）半導體晶片之電極側的逆接合法來連 接。在第一接合中爲了防止斷線，而特別在球形接合法中 需要進行金屬線之上拉作業。因而，藉由使引線1〇A之金 屬線連接面位於比半導體晶片4之電路形成面4入還靠半導 體晶片5側，且利用逆接合法以金屬線"進行半導體晶片4 之電極6與引線10A之金屬線連接面的連接，由於金屬線 11之上拉可由半導體晶片4之電路形成面4A與引線10A之 金屬線連接面之間的高低差而抵銷，所以可減薄半導體晶 片4之電路形成面4A側的樹脂密封體12之樹脂厚度。同樣 地藉由使引線1 〇 B之金屬線連接面位於比半導體晶片5之 .電路形成面5 A還靠半導體晶片4側，且利用逆接合法以金 屬線1 1進行半導體晶片5之電極6與引線1 〇 B之金屬線連接 面的連接，由於金屬線13[之拉升可由半導體晶片5之電路 形成面5 A與引線丨〇 b之金屬線連接面之間的高低差而抵 销’所以可減薄半導體晶片5之電路形成面5 a侧的樹脂密 封體12之樹脂厚度。結果，在具有標記54之丰導體裝置 52中亦可謀求薄型化。 另外’亦可在半導體晶片4、5之各自的電極6上設至突. -60- 本...氏狀&朋t s @家辟（CNS)A彳規格⑵Q x 297公复） ^----Γ----------裝--- (請先閱讀背面之注音？事《.^寫本頁) 訂： 線. 經濟部智慧財產局員工消費合作社印製 4 5 4登 7 6 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（58) 起電極。此情況，金屬線U之第二接合中的連接會變 易。 .各 (實施形態14) 在本實施形態中，係説明將本發明應用於利用一個 密封禮將内藏有DRAM(動態隨機存取記憶體）之二個^ 體晶片予以密封的半導體裝置中之例。 圖47爲本發明之實施形態"之丰導體裝置的截面圖， 48爲组入於前述半導體裝置内之半導體晶片的平面圖。 、如圖48所不，半導體晶片4、5之各個，係形成在電路形 成面（4A，5A)之中央部朝向其長邊方向以—排狀態配置 複數個電極6的構成。在以使此種半導體晶片4、5之各自 的背面彼此之間呈相對的方式層合時，由於半導體晶片 4、5I各自的同一功能之電極6在上下方向呈相對的狀 態’所以如圖47所示，可利用金屬線"電連接配置於半導 體晶片4之一方長邊侧的一條引線10A，及半導體晶片4、 5之各自的同—功能之電極6。又，可利用金屬線11電連接 配置於半導體晶片4之一方長邊側的一條引線i〇b，及半導 體晶片4、5之各自的同一功能之電極6。 在本實施形態之半導體裝置60中，引線（1〇a，1〇B)之 金屬線連接面，係位於半導體晶片4之電路形成面4人與半 導體晶片5之電路形成面5A之間。因而，藉由與前述實施 形態1 3同樣地利用逆接合法以金屬線丨丨進行半導體晶片4 之電極6與引線（10A，10B)之金屬線連接面（圖47中爲上 面側）的連接，由於金屬線1 1之上拉可由半導體晶片4之電 (請先閱讀背面之注意事'填寫本頁) 裝 訂. -線. -61 - 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 454¾7 6
五、發明說明（59) 經濟部智慧財產局員工消費合作社印ίΛ 形成面4 A與引線i QA之金屬線連接面之間的高低差而抵 销所以可減薄半導體晶片4之電路形成面* A側的樹脂密 封禮12之樹脂厚度。同綠士 ^ , / U攘地，稭由利用逆接合法以金屬線 1 1進行半導to印片5之電極6與引線（i 〇 A，i B)之金屬線 連接面（圖曰47中爲下面側）的連接，由於金屬線11之上拉可 由半導體阳片5之電路形成面5 A與引線i qb之金屬線連接 面之間的高低差而抵銷，所以可減薄半導體晶片5之電路 形成面5A侧的樹脂密封體12之樹脂厚度。結果，層合在電 路形成面之中央部配置電極6的二個半導體晶片（4，5)， 就可謀求利用—個樹脂密封體12將此二個半導體晶片予以 密封的半導體裝置60之薄型化。 另外，在本實施形態中，雖説明在電路形成面之中央部 以一排狀態配置電極6之半導體晶片，但是在電路形成面 疋中央部以千鳥狀二排狀態配置電極6之半導體晶片中亦 可謀求薄型化》 以上’雖係根據前述實施形態具體説明由本發明所完成 的發明’但是本發明並非被限定於前述實施形態，只要在 未脱離其要旨的範圍内當然可作各式各樣的變更。 例如，本發明可應用於雙邊引線排列構造的SOJ(小型化 鈞型封裝 ’ Small Outline i-leaded £ackage)型.、SOP (小型 化封裝’ Small Q_utline package)型等的半導體裝置中。 又，本發明亦可應用於四邊引線排列構造的QFp (四邊為 平封裝’ Q_uad £latpack £ackage)型、QFJ (四邊扁平鉤型封 裝 ’ Q_uad £latpack i-leaded £ackage)型等的半導體裝置 -62- (請先閒讀背面之注意事^ •-裝--- 填寫本頁) .線. 本紙張尺度適用中國國家標準（CNS)A-H見格（210 X 297公釐） A7 B7 60 五、發明說明（ 中。 產業上之可利用性 可謀求層合二個半導體晶片且利用一個樹脂密封體將此 二個半導體晶片予以密封的半導體裝置之薄型化。 又，可提高前述半導體裝置之良率。 Ί---；---I-----裝—— (請先閱讀背面之注意事^04寫本頁) . -線- 經濟部智慧財產局員工消費合作社印製 -63- 本紙張尺度適用中國國家標準（CNSM-1規格（210 X 297公釐） 454^76 A8 B8 C8 D8 f、申請專利範圍 1. 一種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊側上沿著此第一邊形成有複數個.電極； 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊的外側，且介 以導電性金屬線電連接在前述第一半導體晶片之各電極 上； 複數個第二引線，遍佈延伸於前述樹脂密封體之内 .外，配置在與前述第一半導體晶片之第一邊相對之弟'一 邊的外側，且介以導電性金屬線電連接在前述第二半導 體晶片之各電極上；以及 支承引線，用以支承前述第一半導體晶片及前述第二 半導體晶片；而 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事j填寫本頁) 前述第一半導體晶片、第二半導體晶片之各個，係以 前述第一半導體晶片之第二邊及前述第二半導體晶，片之 第一邊轉向前述第二引線側之方式，在使各自的背面彼 此之間呈相對面的狀態下互相連接固定， 前述支承引線，係連接固定在前述第一半導體晶片之 表面或前述第二半導體晶片之表面上。 2.如申請專利範圍第1項之半導體裝置，其中前述第一半 導體晶片、第二半導體晶片之各個，係以使前述第一半 -64- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. A8 B8 C8 D8 4 5 4JS 7 6 z 六、申請專利範圍 (請先閱讀背面之注意事填寫本頁) 導體晶片之電極位於比與前述第二半導體晶片之第一邊 相對的第二邊還外側，而使前述第二半.導體晶片之電極 位於比前述第一半導體晶片之第二邊還外側的方式，在 使各自之位置錯開的狀態下黏結固定者。 3. 如申請專利範圍第2項之半導體裝置，其中前述第一半 導體晶片、.第二半導體晶片之各個，係以使與前述第一 半導體晶片之第一邊相交的第三邊位於與此第三邊同一 側且比與前述第二半導體晶片之第一邊相交的第三邊還 外側，而使與前述第二丰導體晶片之第三邊相對的第四 邊位於與此第四邊同一側且比與前述第一半導體晶片之 第三邊相對的第四邊還外側的方式，在使各自之位置錯 開的狀態下黏結固定者。· 4. 一種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊側1上沿著此第一邊形成有複數個電極； 經濟部智慧財產局員工消費合作社印製 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊的外側，且介 以導電性金屬線電連接在前述第一半導體晶片之各電極 上； 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 -65- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454^76 2_ B8 C8 D8 六、申請專利範圍 邊的外側，且介以導電性金屬線電連接在前述第二半導 體晶片之各電極上； 第一支承引線，配置在與前述第一半導體晶片之第一 邊相交之第三邊的外側及與前述第二半導體晶片之第一 邊相交之第三邊的外側上；以及 第二支承引線，配置在與前述第一半導體晶片之第三 邊相交之第四邊的外側及與前述第二半導體晶片之第三 邊相交之第四邊的外側上；而 前述第一半導體晶片、第二半導體晶片之各個，係以 前述第一半導體晶片之第二邊及前述第二半導體晶片之 第一邊轉向前述第二引線側之方式，使各自的背面呈相 對面的狀態下，且以使前述第一半導體晶片之第三.邊位 於比前述第二半導體晶片之第三邊還外側，而前述第二 半導體晶片之第四邊位於比前述第一半導體晶片之第四 邊還外侧之方式，使各自的位置錯開的狀態下互相連接 固定， 前述第一支承引線，係在前述第二半導體晶片之第三 邊的外側連接固定於前述第一半導體晶片之背面上， /前述第二支承引線，係在前述第一半導體晶片之第四 邊的外侧連接固定於前述第二半導體晶片之背面上。 5.如申請專利範圍第4項之半導體裝置，其中前述第一半 導體晶片、第二半導體晶片之各個，係以使前述第一半 導體晶片之.電極位於比與前述第二半導體晶片之第一邊 相對的第二邊還外侧，而使前述第二半導體晶片之電極 -66- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) —~ 請 先 閱 讀 背 面 之 :主 事 寫裝 本衣 頁 訂 經濟部智慧財產局員工消費合作社印製 454^76 ABCD 經濟部智慧財產局員工消費合作社印製 穴、申請專利乾圍 位於比前述第一半導體晶片之第二邊還外側的方式，在 使各自之位置錯開的狀態下黏結固定者。 6. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 弟·一半導體晶片及第二半導體晶片*位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊側上沿著此第一邊形成有複數個電極； 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊的外侧，且介 以導電性金屬線電連接在前述第二半導體晶片之各電極 上； 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊的外侧，且介以導電性金屬線電連接在芦述第·二半導 體晶片之各電極上， 第一支承引線，配置在與前述第一半導體晶片之第一 邊相交之第三邊的外側及與前述第二半導體晶片之第一 邊相交之第三邊的外侧上；以及 第二支承引線，配置在與前述第一半導體晶片之第三 .邊相交之第四邊的外侧及與前述第二半導體晶片之第三 邊相交之第四邊的外侧上；而 前述第一半導體晶片、第二半導體晶片之各個，係以 前述第一半導體晶片之第二邊及前述第二半導體晶片之 -67- 本紙張尺度適用中國國家標準（CNS ) A4^fM 210X297公釐） (請先閱讀背面之注意事\^\-^寫本頁) -裝· 、-'°. 線 4 5 4^76 A8 么 § D8 六、申請專利範圍 第一邊轉向前述第二引線侧之方式’使_各自的背面呈相 對面的狀態下互相連接固定， 前述第一支承引線，係連接固定在前述第一半導體晶 片之表面的第三邊側上， 前述第二支承引線，係連接固定在前述第二半導體晶 片之表面的第四邊側上。 7. 如申請專利範圍第6項之半導體裝置，其中前述第一半 導體晶片、第二半導體晶片之各個，係以使前述第一半 導體晶片之電極位於比與前述第二半導體晶片之第一邊 相對的第二邊還外側，而使前述第二半導體晶片之電極 位於比前述第一半導體晶片之第二邊還外侧的方式，在 使各自之位置錯開的狀態下黏結固定者。 8. 如申請專利範圍第7項之半導體裝置，其中前述第一半 導體晶片、第二半導體晶片之各個，係以使前述第一半 導體晶片之第三邊位於比前述第二半導體晶片之第三邊 還外侧，而使前述第二半導體晶片之第四邊位於比前述 第一半導體晶片之第四邊還外側的方式，在使各自之位 置錯開的狀態下黏結固定者。 9. 一種半導體裝置之製造方法，其特徵在於包含有以下步 經濟部智慧財產局員工消費合作社印製 ---------------_ — (請先aitts 之--rls:事 ί一：莫S太.頁) -線· 驟： ' 準備第一半導體晶片及第二半導體晶片，其平面以方 形形狀形成，且在其表背面中之表面的第一邊侧上沿著 此第一邊形成有複數個電極； 將前述第一半導體晶片、第二半導體晶片之各個，以 -68- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C8 D8 4 5 4冬7 6 六、申請專利範圍 前述第一半導體晶片之第一邊與前述第二半導體晶片之 第一邊成爲相反側之方式，在使各自的背面彼此之間呈 相對面，且在與前述電極之排列方向呈直行的方向上使 位置錯開的狀態下黏結固定；.以及 利用導電性金屬線電連接前述第一半導體晶片之電極 與配置於其第一邊之外側的第一引線，同時利用導電性 金屬線電連接前述第二半導體晶片之電極與配置於其第 一邊之外侧的第二引線。 10.—種半導體裝置之製造方法，其特徵在於包含有以下步 驟： ’準備第一半導體晶片及第二半導體晶片，其平面以方 形形狀形成’且在其表背面中之表面的第一邊侧上沿著 此第一邊形成有複數個電極； 更準備具有互爲相對之第一引線群與第二引線群、及 配置於前述第一引線群與前述第二引線群間之支承引線 的引線架； 以前述第一半導體晶片之第一邊位於前述第一 ？1線群 側的方式，在前述第—半導體晶片之表面上黏結固定前 述支撑引線； 經濟部智慧財產局員工消費合作社印製 利用導電性金屬線電連接前述第一半導體晶片之電極 與前述第一引線群之引線； 以前述第二半導體晶片之第一邊位於前述第二引線群 側，前述第一半導體晶片之第一邊位於比與前述第二半 導體晶片之第一邊相對的第二邊還外侧，而前迷第二半 -69- 本紙張尺度適用宁國國家標準（CbfS)A4規格（21〇 X 297公釐） A8 B8 C8 D8 4 5 4K7 6 六、申請專利範圍 導體晶片之第一邊位於比與前述第一半導體晶片之第一 邊相對的第二邊還外側的方式，在前述第一半導體.晶片 之背面黏結固定前述第二半導體晶片之背面；以及 利用導電性金屬線電連接前述第二半導體晶片之電極 與前述第二引線群之引線。 11. 一種半導體裝置之製造方法，其特徵在於包含有以下步 驟： 準備第一半導體晶片及第二半導體晶片，，其平面以方 形形狀形成，且在其表背面中之表面的第一邊側上沿著 此第一邊形成有複數個電極； '更準備具有互爲相對之第一引線群與第二引線群、及 配置於前述第一引線群與前述第二引線群間之支承引線 的引線架； 以前述第一半導體晶片之第一邊位於前述.第一引線群 側的方式，在前述第一半導體晶片之表面上黏結固定前 述支撑引線； 以前述第二半導體晶片之第一邊位於前述第二引線群 側，前述第一半導體晶片之第一邊位於比與前述第二半 導體晶片之第一邊相對的第二邊還外側，而前述第二半 導體晶片之第一邊位於比與前述第一半導體晶片之第一 邊相對的第二邊還外側的方式，在前述第一半導體晶片 之背面黏結固定前述第二半導體晶片之背面；以及 利用導電性金屬線電連接前述第一半導體晶片之電極 與前述第二引線群之引線，而利用導電性金屬線電連接 -70- 本紙張尺度適用尹國國家標準（CNS)A4規格（210 X 297公釐) ~ 請 先 閱 讀 背 之 注 意 事
    .填 頁 經濟部智慧財產局員工消費合作社印製 A8 B8 €8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 前述第二半導體晶片之電極與前述第二引線群之引線。 12. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊侧上沿著此第一邊形成有複數個電極； 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊側，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 上；以及 •複數個第二引線，遍佈延伸於前述樹脂密封體之内 '外，配置在與前述第一半導體晶片之第一邊相對之第二 邊侧，且介以導電性金屬線分別電連接在前述第二半導 體晶片之各電極上；.而 前述第一半導體晶片、第二半導體晶片之各個，係以 與前述第一半導體晶片之第一邊及前述第二半導體晶片 之第一邊相對之第二邊轉向前述第一引線側之方式使各 背面互相對合，且，前述第一半導體晶片之第二邊位於 比前述第二半導體晶片之第一邊還外侧，且前述第二半 導體晶片之第二邊位於比前述第一半導體晶片之第一邊 還外側之方式，在使各自的位置錯開的狀態下層合， 前述複數個第一引線之各個，係使位於前述樹脂密封 體之内部之内引線部的前端部分在前述第一半導體晶片 -71 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 ---------------------訂---------線 (請先閱讀背面之注意事寫本頁)_〔 2^454^76 A8 B8 C8 D8 六、申請專利範圍 之第一邊的外側黏結固定在前述第二半導體晶片之背面 上， (請先閱讀背面之注意事填寫本頁) ... ------------------*--…… •前述複數個第二引線之各個，係使位於前述樹·脂密封 體之内部之内引線部的前端部分在前述第二半導體晶片 之第一邊的外側黏結固定在前述第一半導體晶片之背面 上。 13. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 奸體之内部，其平面以方形形狀形成，'且在其表背面中 之表面的第一邊側上沿著此第一邊形成有複數個電極； 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊側，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 上；以及 經濟部智慧財產局員工消費合作社印製 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊側，且介以導電性金屬線分別電連接在前述第二半導 體晶片之各電極上；而 前述第一半導體晶片、第二半導體晶片之各個，係以 與前述第一半導體晶片之第一邊及前述第二半導體晶片 之第一邊相對之第二邊轉向前述第一引線側之方式使各 背面互相對合，且前述第一半導體晶片之第一邊位於比 -72- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454f76 六、申請專利範圍 請 先 閱 讀 背 之 注 意 事 厂項 前述第二半導體晶片之第二邊還外側，前述第二半導體 晶片之第一邊位於比前述第一半導體.晶片之第二邊還外 側之方式，在使各自的位置錯開的狀態下層合， 前述複數個第一引線之各個，係使位於前述樹脂密封 體之内部之内引線部的前端部分在前述第二半導體晶片 之第二邊的外側黏結固定在前述第一半導體晶片之背面 上， 前述複數個第二引線之各個，係使位於前述樹脂密封 體之内部之内引線部的前端部分在前述第一半導體晶片 之第二邊的外側黏結固定在前述第二半導體晶片之背面 上0 訂 14. 一種半導體裝置，其挣徵在於： 包含有： 樹脂密封體； ： 線 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊側上沿著此第一邊形成有複數個電極； 經濟部智慧財產局員工消費合作社印製 ‘複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一 半導體晶片之第一邊侧，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 上；以及 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊侧，且介以導電性金屬線分別電連接在前述第二半導 -73- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 六、申請專利範圍 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 體晶片之各電極上；而 '前述第一半導體晶片、第二半導體晶片之各個，係以 與前述第一半導體晶片之第一邊及前述第二半導體晶片 之第一邊相對之第二邊轉向前述第一引線側之方式使各 背面互相對合，且前述第一半導體晶片之第二邊位於比 前述第二半導體晶片之第一邊還外側，前述第二半導體 晶片之第二邊位於比前述第一半導體晶片之第一邊還外 側之方式，在使各自的位置錯開的狀態下層合， 前述複數個第一引線之各個，係使位於前述樹脂密封 體之内部之内引線部的前端部分在前述第一半導體晶片 之第一邊的外側黏結固定在前述第二半導體晶片之背面 上， 前述複數個第二引線之各個，係使位於前述樹脂密封 體之内部之内引線部的前端部分黏結固定在前述第一半 導體晶片之表面的第二邊侧上。 15. 如申請專利範園第1 2至1 4項中任一項之半導體裝置，其 中前述第一半導體晶片、第二半導體晶片之各自的背 面，係互爲連接者。 16. 如申請專利範圍第1 2至1 4項中任一項之半導體裝覃，其 中前述第一半導體晶片、第二半導體晶片之各自的背 面，係介以黏結層而互相黏結固定者。 17. 如申請專利範圍第1 2至1 4項中任一項之半導體裝置，其 中前述金屬線所連接之第一引線的金屬線連接面，係位 於比前述第一半導體晶片之表面還靠於前述第二半導體 -74- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事X I --- /填寫本頁) 訂· · 線. A8 B8 C8 D8 六、申請專利範圍 晶片側，’而 前述金屬線所連接之第二引線的金屬線連接面，係位 於比前述第二半導體晶片之表面還靠於前述第一半導體 晶片侧。 18. 如申請專利範圍第1 2項之半導體装置，其中前述第一引 線之内引線部之構成，包含有橫切第二半導體晶片之背 面的邊且黏結固定在該背面上的第一部分；由此第一部 分朝前述第一半導體晶片之表面側彎曲的第二部分；以 及由此第二部分朝與前述第一郅分同一方向延伸的第三 部分，而 前述第二引線之内引線部之構成，包含有橫切第一半 導體晶片之背面的邊且固定在該背面上的第一部分；由 此第一部分朝前述第一半導體晶片之表面側彎曲的第二 部分；以及由此第二部分朝與前述第一部分同一方向延 伸的第三部分。 19. 如申請專利範圍第1 3項之半導體裝置，其中前述第一引 線之内引線部之構成，包含有橫切第一半導體晶片之背 面的邊且黏結固定在該背面上的第一部分；由此第一部 分朝前述第一半導體晶片之表面側彎曲的第二部分；以 及由此第二部分朝與前述第一部分同一方向延伸的第三 部分，而 前述第二引線之内引線部之構成，包含有橫切第二半 導體晶片之背面的邊且固定在該背面上的第一部分；由 此第一部分朝前述第一半導體晶片之表面侧彎曲的第二 -75- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 請 先 閱 讀 背 之 注 意 事
    禽 頁 經濟部智慧財產局員工消費合作社印製 6 A8 B8 C8 D8 六、申請專利範圍 部分；以及由此第二部分朝與前述第一部分同一方向延 伸的第三部分。 20. 如申請專利範圍第14項之半導體裝置，其中前述第一引 線之内引線部之構成，包含有橫切第二半導體晶片之背 面的邊且黏結固定在該背面上的第一部分；由此第一部 分朝前述第一半導體晶片之表面侧彎曲的第二部分；以 及由此第二部分朝與前述第一郅分同一方向延伸的第三 部分，而 前述第二引線之内引線部之構成，包含有橫切第一半 導體晶片之第二邊且黏結固定在該背面上的第一部分； 由'此第一部分朝前述第一半導體晶片之背面侧彎曲的第 二部分；以及由此第二部分朝與前述第一部分同一方向 延伸的第三部分。 21. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊侧上沿著此第一邊形成有複數個電極； 經濟部智慧財產局員工消費合作社印製 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊側，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 上；以及 複數個第二引線，遍佈延伸於前述樹脂密封體之内 -76- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C3 D8 454i76 六、申請專利範圍 (請先閱讀背面之注意事項Ύ4寫本頁) 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊侧，且介以導電性金屬線分別電連接在前述第二半導 體晶片之各電極上；而 前述第一半導體晶片、第二半導體晶片之各個，係以 前述第一半導體晶片之第一邊及前述第二半導體晶片之 第一邊相對的第二邊轉向前述第一引線側之方式，使前 述第一半導體晶片之背面與前述第二半導體晶片之表面 呈相對面，且以前述第一半導體晶片之第一邊位於比前 述第二半導體晶片之第二邊還外側，前述第二半導體晶 片之第一邊位於比前述第一半導體晶片之第二邊還外侧 之方式，在使各自的位置錯開的狀態下層合， 前述複數個第一引線之各個，係使位於前述樹脂密封 體之内部之内引線部的前端部分在前述第二半導體晶片 之第二邊的外侧黏結固定在前述第一半導體晶片之背面 上’ 前述複數個第二引線之各個，係使位於前述樹脂密封 體之内部之内引線部的前端部分黏結固定在前述第二半 導體晶片之第一邊側的背面上。 經濟部智慧財產局員工消費合作社印製 22. 如申請專利範圍第2 1項之半導體裝置，其中前述第一半 導體晶片之背面與前述第二半導體晶片之表面，係互爲 連接者。 23. 如申請專利範圍第2 1項之半導體裝置，其中前述第一半 導體晶片之背面與前述第二半導體晶片之表面，係介以 黏結層而互相黏結固定者。 -77- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 4 S 7 6 2- A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 24. 如申請專利範圍第2 1項之半導體裝置，其中前述第一引 線之内引線部之構成，包含有橫切前述第一半導體晶片 之背面的邊且黏結固定在該背面上的第一部分；由此第 一部分朝前述第一半導體晶片之表面侧彎曲的第二部 分；以及由此第二部分朝與前述第一部分同一方向延伸 的第三部分；而 前述第二引線之内引線部之構成，包含有橫切第二半 導體晶片之背面的邊且固定在該背面上的第一部分；由 此第一部分朝前述第一半導體晶片之表面側彎曲的第二 部分；以及由此第二部分朝與前述第一部分同一方向延 伸的第三部分。 25. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的·第一邊側上沿著此第一邊形成有複數個電極； 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述.第一半導體晶片之第一邊側，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 上； 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊側，且介以導電性金屬線分別電連接在前述第二半導 -78- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀’ 背 之 注 意 事 f 裝 訂 線 A8 B8 C8 D8 45吒76 六、申請專利範圍 體晶片之各電極上； 第一支承引線，用以支承前述第一半導體晶片；以及 第二支承引線，用以支承前述第二半導體晶片；而 前述第一半導體晶片、第二半導體晶片之各個，係以 前述第一半導體晶片之第一邊及與前胃述第二半導體晶片 之第一邊相對的第二邊轉向前述第一 ？丨_線側之方式’使 各自的背面彼此之間呈相對面，且以前述第一半導體晶 片之第二邊位於比前述第二半導體晶片之第一邊還外 側，前述第二半導體晶片之第二邊位於比前述第一半導 體晶片之第一邊還外側之方式，在使各自的位置錯開的 狀態下層合， 前述第一支承引線，係在前述第二半導體晶片之第一 邊的外側黏結固定在前述第一半導體晶片之背面上， 前述第二支承引線，係在前述第一半導體晶片之第一 邊的外側黏結固定在前述第二半導體晶片之背面上。 26. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊側上沿著此第一邊形成有複數個電極； 複數個第一引線，遍.佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊側，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 -79- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事>^\填寫本頁) 裝 •線_ 經濟部智慧財產局員工消費合作社印製 454X76
    六、•申請專利範圍 上； 複數個第二引線，遍佈延伸於 + 外，配置在與前述第一半導0、g密封韙之 #導體晶片之第-邊相斟Μ 邊側，且介以導電性金屬線 士又第 體晶片之各電極上； J電連接在則述第二半 ，-支承引線，用以支承前述第一半導體晶片； 弟—支承引線，用以支承前述第二半導 前述第一半導體晶片、第二半導體 片，而 前述第一半導體晶片乏裳、息 < 各個，係』 W手㈣印片邊及與前述第二❹ 心第-邊相對的第二邊轉向前述第一引線例：^ 各自的背面彼此之間呈相對面，且以前述第—半口 片<第一邊位於比前述第二半導體晶片之第二 侧，前述第二半導體晶片之第—邊位於比前述； 體晶片之第二邊還外側之方式，在使各 狀態下層合， 在使各自― 前述第一支承引線，係黏結固定在前述第—半導體; 片之表面上， 前述第一支承引線’係黏結固定在前述第二车达啤 干等體1 片之表面上？， 經濟部智慧財產局員工消費合作社印製 27.如申請專利範圍第25或26項之半導體裝置，其中前述 一半導體晶片、第二半導體晶片之各自的背面，係^ 連接者。 ” 28_如申請專利範圍第25或26項之半導體裝置，其中前述 一半導體晶片、第二半導體晶片之各自的背面，係介 -80 Λ 5 4¾ 7 6 A8 B8 C8 D8 六、申請專利範圍 黏結層而互相黏結固定者。 29. —種半導體裝置，其特徵在於： ------------------ -·: (請先閱讀背面之注意事寫本頁) 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊侧上沿著此第一邊形成有複數個電極； 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊側，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 上；. 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊侧，且介以導電性金屬線分別電連接在前述第二半導 體晶片之各電極上；.以及 —線. 標記，在表背面中之表面上黏結固定前述第一半導體 晶·片之背面，且在表背面中之背面上黏\结固定前述第二 半導體晶片之背面；而 經濟部智慧財產局員工消費合作社印製 前述第一半導體晶片、第二半導體晶片之各個，係以 前述第一半導體晶片之第一邊及與前述第二半導體晶片 之第一邊相對的第二邊轉向前述第一引線側之方式，使 各自的背面彼此之間呈相對面，且以前述第一半導體晶 片之第一邊位於比前述第二半導體晶片之第二邊及前述 標記之側面還外側，前述第二半導體晶片之第一邊位於 -81 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 4S76 A8 B8 C8 D8 六、申請專利範圍 比前述第一半導體晶片之第二邊及前述標記之側面還外 側之方式，在使各自的位置錯開的狀態下層合。 30. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊側上沿著此第一邊形成有複數個電極； 複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊側，且介以導 電性金屬線分別電連接在前述第一半導體晶片之各電極 上； 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊側，且介以導電性金屬線分別電連接在前述第二半導 體晶片之各電極上；以及. 標記，在表背面中之表面上黏結固定前述第一半導體 晶片之背面，且在表背面中之背面上黏結固定前述第二 半導體晶片之背.面；而 前述第一半導體晶片、第二半導體晶片之各個，係以 前述第一半導體晶片之第一邊及與前述第二半導體晶片 之第一邊相對的第二邊轉向前述第一引線側之方式，使 各自的背面彼此之間呈相對面，且以與前述第一半導體 晶片之第一邊同一側之前述標記的側面位於比前述第一 -82- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事填寫本頁) Γ 經濟部智慧財產局員工消費合作社印製 6 4 5 4 888好 ABCD 六、申請專利範圍 (請先閱讀背面之注意事^>填寫本頁) I ~ 半導體晶片之電極的内側端還外側，與前述第二半導體 晶片之第一邊同一側之前述標記的侧面位於比前述第二 半導髏晶片之電極的内側端還外側之方式，在使各自的 位置錯開的狀態下層合.。 31. —種半導體裝置，其特徵在於： 包含有： 樹脂密封體； 第一半導體晶片及第二半導體晶片，位於前述樹脂密 封體之内部，其平面以方形形狀形成，且在其表背面中 之表面的第一邊侧上沿著此第一邊形成有複數個電極； •複數個第一引線，遍佈延伸於前述樹脂密封體之内 外，配置在前述第一半導體晶片之第一邊侧，且介以導 電性之第一金屬線分別電連接在前述第一半導體晶片之 各電極上； 複數個第二引線，遍佈延伸於前述樹脂密封體之内 外，配置在與前述第一半導體晶片之第一邊相對之第二 邊侧，且介以導電性之第二金屬線分別電連接在前述第 二半導體晶片之各電極上；以及 經濟部智慧財產局員工消費合作社印製 標記，，在表背.面中之表面上黏結固定前述第一半導體 晶片之背面，且在表背面中之背面上黏結固定前述第二 半導體晶片之背面；而 前述第一引線之金屬線連接面係位於比前述第一半導 體晶片之表面還靠前述第二半導體晶片侧， 前述第二引線之金屬線連接面係位於比前述第二半導 -83- 本紙張尺度適用中國國家標準（CMS)A4規格（210 X 297公釐） 8838 ABaD 六、申請專利範圍 體晶片之表面還靠前述第一半導體晶片側， 前述第一金屬線，係利用將前述第一引線之金屬線連 接面當作第一接合，將前述第一半導體晶片之電極當作 第二接合的逆接合法來連接， 前述第二金屬線，係利用將前述第二引線之金屬線連 接面當作第一接合，將前述第二半導體晶片之電極當作 第二接合的逆接合法來連接。 I 讀 背 面 之 注 意 事
    訂 線 經濟部智慧財產局員工消費合作社印製 -84- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088117235A 1998-10-14 1999-10-06 Semiconductor device and its manufacturing method thereof TW454276B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29169598 1998-10-14
JP9681299 1999-04-02
PCT/JP1999/005028 WO2000022676A1 (fr) 1998-10-14 1999-09-14 Dispositif a semi-conducteur et procede de fabrication dudit dispositif

Publications (1)

Publication Number Publication Date
TW454276B true TW454276B (en) 2001-09-11

Family

ID=26437980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117235A TW454276B (en) 1998-10-14 1999-10-06 Semiconductor device and its manufacturing method thereof

Country Status (7)

Country Link
US (2) US6552437B1 (zh)
JP (1) JP3958522B2 (zh)
KR (1) KR100636776B1 (zh)
CN (1) CN1214464C (zh)
MY (1) MY125799A (zh)
TW (1) TW454276B (zh)
WO (1) WO2000022676A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677665B2 (en) * 1999-01-18 2004-01-13 Siliconware Precision Industries Co., Ltd. Dual-die integrated circuit package
TW410452B (en) * 1999-04-28 2000-11-01 Siliconware Precision Industries Co Ltd Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
JP3429245B2 (ja) * 2000-03-07 2003-07-22 沖電気工業株式会社 半導体装置及びその製造方法
JP2004063579A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 積層型半導体装置
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP2006186282A (ja) * 2004-12-28 2006-07-13 Nec Electronics Corp 半導体装置およびその製造方法
US7615851B2 (en) * 2005-04-23 2009-11-10 Stats Chippac Ltd. Integrated circuit package system
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
KR100681263B1 (ko) * 2006-01-17 2007-02-09 삼성전자주식회사 반도체 패키지
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
KR20080079979A (ko) 2007-02-28 2008-09-02 산요덴키가부시키가이샤 반도체 장치
JP4489100B2 (ja) 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
US7932617B2 (en) * 2009-02-20 2011-04-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof and encapsulating method thereof
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
TWI479627B (zh) 2011-12-14 2015-04-01 Novatek Microelectronics Corp 導線架封裝結構
JP2017135230A (ja) * 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302165A (ja) 1991-03-29 1992-10-26 Matsushita Electron Corp 半導体記憶装置
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
KR970005719B1 (ko) * 1993-07-13 1997-04-19 삼성전자 주식회사 이중 어태치된 메모리 장치용 반도체 패키지
JPH0758281A (ja) 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
JPH07273275A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JP2716405B2 (ja) * 1995-07-18 1998-02-18 広島日本電気株式会社 半導体装置およびその製造方法
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same

Also Published As

Publication number Publication date
KR100636776B1 (ko) 2006-10-20
CN1214464C (zh) 2005-08-10
KR20010099694A (ko) 2001-11-09
CN1323449A (zh) 2001-11-21
MY125799A (en) 2006-08-30
US20030122262A1 (en) 2003-07-03
US6552437B1 (en) 2003-04-22
WO2000022676A1 (fr) 2000-04-20
JP3958522B2 (ja) 2007-08-15
US6750080B2 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
TW454276B (en) Semiconductor device and its manufacturing method thereof
TW527673B (en) Semiconductor device and its manufacturing method
TW402764B (en) Semiconductor device and method for manufacturing the same
TW502347B (en) Semiconductor device and method of manufacturing same
TW473957B (en) Semiconductor device and method for the fabrication thereof
TW527711B (en) Semiconductor device and method of manufacturing the same
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
TW469546B (en) A TLOC (thin lead on chip) semiconductor device
JP2001274316A (ja) 半導体装置及びその製造方法
TW511401B (en) Method for manufacturing circuit device
JPS63188964A (ja) 集積回路パツケ−ジ
JPH054914B2 (zh)
TW410452B (en) Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
TW518729B (en) Quad flat non-leaded semiconductor package structure and manufacturing process
TW468260B (en) Semiconductor device and method of manufacturing the same
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
TW409393B (en) Semiconductor device and the manufacture method thereof
JP2007188489A (ja) スマートカードモジュール
TW502422B (en) Method for encapsulating thin flip-chip-type semiconductor device
JP2000156464A (ja) 半導体装置の製造方法
TW299488B (zh)
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
JPH0262297A (ja) 集積回路装置およびそれを用いたｉｃカード
JP2824175B2 (ja) 半導体装置及びその製造方法
JP4750076B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees