JP2002280402A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002280402A JP2002280402A JP2001083180A JP2001083180A JP2002280402A JP 2002280402 A JP2002280402 A JP 2002280402A JP 2001083180 A JP2001083180 A JP 2001083180A JP 2001083180 A JP2001083180 A JP 2001083180A JP 2002280402 A JP2002280402 A JP 2002280402A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor chip
- semiconductor device
- sealing body
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 ボイドの発生を抑制する。
【解決手段】 方形状の主面を有する半導体チップと、
前記半導体チップが主面上に配置された配線基板と、前
記半導体チップを封止する樹脂封止体であって、前記半
導体チップの主面と向かい合う主面が方形状で形成され
た樹脂封止体と、前記樹脂封止体の主面の第１辺に沿う
側面に形成されたゲート切断跡部とを有し、前記樹脂封
止体の主面の第１辺が前記半導体チップの主面の第１辺
に沿って延在し、前記樹脂封止体の主面の第１辺と交わ
る第２辺が前記半導体チップの主面の第１辺と交わる第
２辺に沿って延在する半導体装置であって、前記半導体
チップの主面の第２辺と直交する断面において、前記半
導体チップの側面の外側における前記配線基板の主面と
前記樹脂封止体の主面との間の領域の断面積が、前記半
導体チップの主面と前記樹脂封止体の主面との間の領域
の断面積よりも小さい。
前記半導体チップが主面上に配置された配線基板と、前
記半導体チップを封止する樹脂封止体であって、前記半
導体チップの主面と向かい合う主面が方形状で形成され
た樹脂封止体と、前記樹脂封止体の主面の第１辺に沿う
側面に形成されたゲート切断跡部とを有し、前記樹脂封
止体の主面の第１辺が前記半導体チップの主面の第１辺
に沿って延在し、前記樹脂封止体の主面の第１辺と交わ
る第２辺が前記半導体チップの主面の第１辺と交わる第
２辺に沿って延在する半導体装置であって、前記半導体
チップの主面の第２辺と直交する断面において、前記半
導体チップの側面の外側における前記配線基板の主面と
前記樹脂封止体の主面との間の領域の断面積が、前記半
導体チップの主面と前記樹脂封止体の主面との間の領域
の断面積よりも小さい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造技術に関し、特に、基板上に配置された半導体チ
ップが樹脂封止体で封止されたパッケージ構造を有する
半導体装置に適用して有効な技術に関するものである。
の製造技術に関し、特に、基板上に配置された半導体チ
ップが樹脂封止体で封止されたパッケージ構造を有する
半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】携帯電話、携帯型情報処理端末機器、携
帯型パーソナルコンピュータ等の小型電子機器に組み込
まれる半導体装置においては、薄型化、小型化及び多ピ
ン化が要求されている。このような要求に好適な半導体
装置として、例えばＢＧＡ（Ｂall Ｇrid Ａrray）型と
呼称される半導体装置が知られている。このＢＧＡ型半
導体装置においては、種々な構造のものが提案され、製
品化されているが、既存の製造設備が流用でき、低コス
トで製造が可能なフェースアップ構造のＢＧＡ型が最も
普及している。
帯型パーソナルコンピュータ等の小型電子機器に組み込
まれる半導体装置においては、薄型化、小型化及び多ピ
ン化が要求されている。このような要求に好適な半導体
装置として、例えばＢＧＡ（Ｂall Ｇrid Ａrray）型と
呼称される半導体装置が知られている。このＢＧＡ型半
導体装置においては、種々な構造のものが提案され、製
品化されているが、既存の製造設備が流用でき、低コス
トで製造が可能なフェースアップ構造のＢＧＡ型が最も
普及している。
【０００３】フェースアップ構造のＢＧＡ型半導体装置
は、主に、配線基板と、配線基板の主面上に配置された
半導体チップと、半導体チップの主面に形成された複数
の接続部と配線基板の主面に形成された複数の接続部と
を夫々電気的に接続する複数のボンディングワイヤと、
半導体チップ、複数のボンディングワイヤ等を封止する
樹脂封止体と、配線基板の主面と向かい合う他の主面
（裏面）側に外部接続用端子として配置された複数のボ
ール状バンプとを有する構成となっている。
は、主に、配線基板と、配線基板の主面上に配置された
半導体チップと、半導体チップの主面に形成された複数
の接続部と配線基板の主面に形成された複数の接続部と
を夫々電気的に接続する複数のボンディングワイヤと、
半導体チップ、複数のボンディングワイヤ等を封止する
樹脂封止体と、配線基板の主面と向かい合う他の主面
（裏面）側に外部接続用端子として配置された複数のボ
ール状バンプとを有する構成となっている。
【０００４】フェースアップ構造のＢＧＡ型半導体装置
の製造では、生産効率の向上を図るため、一方向に所定
の間隔を置いて連続的に設けられた複数の基板形成領域
（製品形成領域）を有する多連配線基板が用いられてい
る。多連配線基板の各基板形成領域の中には樹脂封止体
形成領域が設けられ、そして、各樹脂封止体形成領域の
中にはチップ搭載領域が設けられている。各基板形成領
域は分離領域で周囲を囲まれ、この分離領域を切削工具
で切削して基板形成領域を切り取ることによって配線基
板が形成される。基板形成領域の切り取りは、例えば、
チップ搭載工程、ワイヤボンディング工程、樹脂封止体
形成工程及びバンプ形成工程が順次施された後に行なわ
れる。
の製造では、生産効率の向上を図るため、一方向に所定
の間隔を置いて連続的に設けられた複数の基板形成領域
（製品形成領域）を有する多連配線基板が用いられてい
る。多連配線基板の各基板形成領域の中には樹脂封止体
形成領域が設けられ、そして、各樹脂封止体形成領域の
中にはチップ搭載領域が設けられている。各基板形成領
域は分離領域で周囲を囲まれ、この分離領域を切削工具
で切削して基板形成領域を切り取ることによって配線基
板が形成される。基板形成領域の切り取りは、例えば、
チップ搭載工程、ワイヤボンディング工程、樹脂封止体
形成工程及びバンプ形成工程が順次施された後に行なわ
れる。
【０００５】半導体チップを封止する樹脂封止体の形成
においては、大量生産に好適なトランスファモールド法
が用いられている。トランスファモールド法による樹脂
封止体の形成は、主に上型及び下型で構成された成形型
であって、上型に多連配線基板の各基板形成領域に対応
して複数のキャビティが設けられた成形型を使用し、チ
ップ搭載工程及びワイヤボンディング工程が施された多
連配線基板を成形型の上型と下型との間に位置決めした
後、ポットから、カル、ランナー及び樹脂注入ゲートを
通して各キャビティの内部に樹脂を注入することによっ
て行なわれる。キャビティは、主に、半導体チップの主
面と向かい合う方形状の主面と、この主面の４つの辺に
夫々沿う４つの側面とで構成され、半導体チップを覆う
ようにして多連配線基板の樹脂封止体形成領域上に配置
される。樹脂としては、例えばエポキシ系の熱硬化性樹
脂が用いられる。
においては、大量生産に好適なトランスファモールド法
が用いられている。トランスファモールド法による樹脂
封止体の形成は、主に上型及び下型で構成された成形型
であって、上型に多連配線基板の各基板形成領域に対応
して複数のキャビティが設けられた成形型を使用し、チ
ップ搭載工程及びワイヤボンディング工程が施された多
連配線基板を成形型の上型と下型との間に位置決めした
後、ポットから、カル、ランナー及び樹脂注入ゲートを
通して各キャビティの内部に樹脂を注入することによっ
て行なわれる。キャビティは、主に、半導体チップの主
面と向かい合う方形状の主面と、この主面の４つの辺に
夫々沿う４つの側面とで構成され、半導体チップを覆う
ようにして多連配線基板の樹脂封止体形成領域上に配置
される。樹脂としては、例えばエポキシ系の熱硬化性樹
脂が用いられる。
【０００６】なお、キャリア基板を用いたＢＧＡ型半導
体装置の製造については、例えば特開平１０−１３５２
５８号公報に記載されている。
体装置の製造については、例えば特開平１０−１３５２
５８号公報に記載されている。
【０００７】
【発明が解決しようとする課題】ところで、ＢＧＡ型半
導体装置においても低コスト化が要求されている。低コ
スト化を図るためには、製品に対する多連配線基板の使
用率を高めることが有効である。製品に対する多連配線
基板の使用率を高めるためには、多連配線基板の樹脂封
止体形成領域間の間隔を出来るだけ狭くする必要があ
る。
導体装置においても低コスト化が要求されている。低コ
スト化を図るためには、製品に対する多連配線基板の使
用率を高めることが有効である。製品に対する多連配線
基板の使用率を高めるためには、多連配線基板の樹脂封
止体形成領域間の間隔を出来るだけ狭くする必要があ
る。
【０００８】多連配線基板の樹脂封止体形成領域間は、
キャビティの２つの側面が交わる角部に樹脂注入ゲート
を設けたコーナーゲート構造の成形型を用いた場合と、
キャビティの一側面の中央部に樹脂注入ゲートを設けた
センターゲート構造の成形型を用いた場合とで異なる。
キャビティの２つの側面が交わる角部に樹脂注入ゲート
を設けたコーナーゲート構造の成形型を用いた場合と、
キャビティの一側面の中央部に樹脂注入ゲートを設けた
センターゲート構造の成形型を用いた場合とで異なる。
【０００９】コーナーゲート構造の場合、キャビティの
角部に引き回すランナーが他のキャビティに接触しない
ように、キャビティの間隔を広くする必要があるため、
これに伴って多連配線基板の樹脂封止体形成領域間の間
隔が広くなる。一方、センターゲート構造の場合、キャ
ビティ間の間隔を詰めてもキャビティの一側面の中央部
に引き回すランナーが他のキャビティに接触するような
ことは無いため、キャビティ間の間隔を狭くして多連配
線基板の樹脂封止体形成領域間の間隔を狭くすることが
できる。従って、製品に対する多連配線基板の使用率を
高めるためには、センターゲート構造の成形型の採用が
重要となる。
角部に引き回すランナーが他のキャビティに接触しない
ように、キャビティの間隔を広くする必要があるため、
これに伴って多連配線基板の樹脂封止体形成領域間の間
隔が広くなる。一方、センターゲート構造の場合、キャ
ビティ間の間隔を詰めてもキャビティの一側面の中央部
に引き回すランナーが他のキャビティに接触するような
ことは無いため、キャビティ間の間隔を狭くして多連配
線基板の樹脂封止体形成領域間の間隔を狭くすることが
できる。従って、製品に対する多連配線基板の使用率を
高めるためには、センターゲート構造の成形型の採用が
重要となる。
【００１０】ＢＧＡ型半導体装置の製造においては、一
般的にコーナーゲート構造の成形型が用いられており、
センターゲート構造の成形型においてはほとんど用いら
れていない。そこで、本発明者等は、センターゲート構
造の成形型を用いて実験を試みた結果、以下の問題点を
見出した。
般的にコーナーゲート構造の成形型が用いられており、
センターゲート構造の成形型においてはほとんど用いら
れていない。そこで、本発明者等は、センターゲート構
造の成形型を用いて実験を試みた結果、以下の問題点を
見出した。
【００１１】図３４乃至図３６は、キャビティの内部に
注入された樹脂の流れを示す模式的平面図である。図３
４乃至図３６において、６０は基板、６１は半導体チッ
プ、６１ａは半導体チップの主面、６２はキャビティ、
６３は樹脂注入ゲート、６４はランナー、６５はエアベ
ント、６６は樹脂、６７はボイド、Ｍは樹脂の注入方向
である。
注入された樹脂の流れを示す模式的平面図である。図３
４乃至図３６において、６０は基板、６１は半導体チッ
プ、６１ａは半導体チップの主面、６２はキャビティ、
６３は樹脂注入ゲート、６４はランナー、６５はエアベ
ント、６６は樹脂、６７はボイド、Ｍは樹脂の注入方向
である。
【００１２】半導体チップ６１の主面６１ａ、及び半導
体チップ６１の主面６１ａと向かい合うキャビティ６２
の主面は、長方形で形成されている。キャビティ６２の
主面の各辺は、夫々が半導体チップ６１の主面６１ａの
各辺に沿って延在している。樹脂注入ゲート６３はキャ
ビティ６２の主面の互いに向かい合う２つの短辺のうち
の一方の短辺に沿う側面の中央部に設けられている。半
導体チップ６１は、その主面の互いに向かい合う２つの
短辺のうちの一方の短辺がキャビティ６２の一方の短辺
（樹脂注入ゲートが設けられた側）と向かい合うように
基板１の主面上に配置されている。キャビティ６２の他
方の短辺側には複数のエアベント６５が設けられてい
る。
体チップ６１の主面６１ａと向かい合うキャビティ６２
の主面は、長方形で形成されている。キャビティ６２の
主面の各辺は、夫々が半導体チップ６１の主面６１ａの
各辺に沿って延在している。樹脂注入ゲート６３はキャ
ビティ６２の主面の互いに向かい合う２つの短辺のうち
の一方の短辺に沿う側面の中央部に設けられている。半
導体チップ６１は、その主面の互いに向かい合う２つの
短辺のうちの一方の短辺がキャビティ６２の一方の短辺
（樹脂注入ゲートが設けられた側）と向かい合うように
基板１の主面上に配置されている。キャビティ６２の他
方の短辺側には複数のエアベント６５が設けられてい
る。
【００１３】樹脂６６は、ポットからカル、ランナー６
４及び樹脂注入ゲート６３を通してキャビティ６２の内
部に注入される。キャビティ６２の内部に注入された樹
脂６６は、図３４及び図３５に示すように、キャビティ
６２の主面の一方の短辺側から他方の短辺側に向かって
流れ、図３６に示すように、キャビティ６２の内部に充
填される。この時、図３６に示すように、半導体チップ
６１の主面の他方の短辺（樹脂注入ゲート６３から遠い
方の短辺）に沿う側面側にボイド６７が発生した。トラ
ンスファモールド法では、樹脂の充填が終了した後、注
入時の圧力よりも高い圧力を加えて樹脂中に巻き込まれ
たボイドを小さくする工程が施されるが、この工程を施
してもボイド６７は温度サイクル試験時においてポップ
コーン現象を起こさない程度まで小さくなることはなか
った。このようなボイド６７は半導体装置の歩留まりを
低下させる要因となるため、センターゲート構造の成形
型を用いて製品に対する多連配線基板の使用率を高める
ためには、ボイド６７の発生を抑制する必要がある。
４及び樹脂注入ゲート６３を通してキャビティ６２の内
部に注入される。キャビティ６２の内部に注入された樹
脂６６は、図３４及び図３５に示すように、キャビティ
６２の主面の一方の短辺側から他方の短辺側に向かって
流れ、図３６に示すように、キャビティ６２の内部に充
填される。この時、図３６に示すように、半導体チップ
６１の主面の他方の短辺（樹脂注入ゲート６３から遠い
方の短辺）に沿う側面側にボイド６７が発生した。トラ
ンスファモールド法では、樹脂の充填が終了した後、注
入時の圧力よりも高い圧力を加えて樹脂中に巻き込まれ
たボイドを小さくする工程が施されるが、この工程を施
してもボイド６７は温度サイクル試験時においてポップ
コーン現象を起こさない程度まで小さくなることはなか
った。このようなボイド６７は半導体装置の歩留まりを
低下させる要因となるため、センターゲート構造の成形
型を用いて製品に対する多連配線基板の使用率を高める
ためには、ボイド６７の発生を抑制する必要がある。
【００１４】そこで、本発明者等は、図３４に示すよう
に、半導体チップ６１の主面６１ａの中央部における樹
脂の流れが半導体チップ６１の長辺側における樹脂の流
れよりも遅くなっており、そして、図３５に示すよう
に、半導体チップの主面６１ａの中央部における樹脂が
半導体チップ６１の他方の短辺（樹脂注入ゲート６３か
ら遠い方の短辺）を通過する前に、半導体チップ６１の
長辺側における樹脂がキャビティ６２の他方の短辺に沿
う側面にぶつかって半導体チップ６１の他方の短辺の中
央部に向かって廻り込んでいることから、キャビティ６
２の内部における樹脂の流動性に着眼し、従来技術の１
つ目の問題点を見出した。
に、半導体チップ６１の主面６１ａの中央部における樹
脂の流れが半導体チップ６１の長辺側における樹脂の流
れよりも遅くなっており、そして、図３５に示すよう
に、半導体チップの主面６１ａの中央部における樹脂が
半導体チップ６１の他方の短辺（樹脂注入ゲート６３か
ら遠い方の短辺）を通過する前に、半導体チップ６１の
長辺側における樹脂がキャビティ６２の他方の短辺に沿
う側面にぶつかって半導体チップ６１の他方の短辺の中
央部に向かって廻り込んでいることから、キャビティ６
２の内部における樹脂の流動性に着眼し、従来技術の１
つ目の問題点を見出した。
【００１５】また、図示していないが、半導体チップ６
１の主面６１ａに接続部として形成される複数のパッド
の配列及び基板６０の主面に接続部として形成される複
数のパッドの配列が半導体チップ６１の長辺に沿う配列
である場合、半導体チップ６１のパッドと基板６０のパ
ッドとを電気的に接続するボンディングワイヤの延在方
向と樹脂の注入方向Ｍとの交差角度が９０度に近づくた
め、樹脂の流動によるボンディングワイヤ間の短絡が生
じ易くなる。このボンディンングワイヤ間の短絡は、半
導体装置の歩留まりを低下させる要因となるという従来
技術の２つ目の問題点を見出した。
１の主面６１ａに接続部として形成される複数のパッド
の配列及び基板６０の主面に接続部として形成される複
数のパッドの配列が半導体チップ６１の長辺に沿う配列
である場合、半導体チップ６１のパッドと基板６０のパ
ッドとを電気的に接続するボンディングワイヤの延在方
向と樹脂の注入方向Ｍとの交差角度が９０度に近づくた
め、樹脂の流動によるボンディングワイヤ間の短絡が生
じ易くなる。このボンディンングワイヤ間の短絡は、半
導体装置の歩留まりを低下させる要因となるという従来
技術の２つ目の問題点を見出した。
【００１６】本発明の目的は、ボイドの発生を抑制する
ことが可能な技術を提供することにある。
ことが可能な技術を提供することにある。
【００１７】本発明の他の目的は、半導体装置の製造歩
留まりの向上を図ることが可能な技術を提供することに
ある。
留まりの向上を図ることが可能な技術を提供することに
ある。
【００１８】本発明の他の目的は、半導体装置の低コス
ト及び製造歩留まりの向上を図ることが可能な技術を提
供することにある。
ト及び製造歩留まりの向上を図ることが可能な技術を提
供することにある。
【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００２０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２１】（１）方形状の主面を有する半導体チップ
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップの主面と向かい合う主面が方形状
で形成されたキャビティを有し、前記キャビティの主面
の第１辺に沿う側面に樹脂注入ゲートが設けられた成形
型とを準備する工程と、前記半導体チップの主面と前記
キャビティの主面とが向かい合い、前記キャビティの主
面の第１辺に前記半導体チップの主面の第１辺が向かい
合うように、前記配線基板を前記成形金型に位置決め
し、その後、前記キャビティの内部に前記樹脂注入ゲー
トを通して樹脂を注入して前記半導体チップを樹脂封止
する工程とを備えた半導体装置の製造方法であって、前
記半導体チップを樹脂封止する工程は、前記半導体チッ
プの主面の第１辺と交わる第２辺と直交する断面におい
て、前記半導体チップの主面の第２辺の延在方向に沿う
側面の外側における前記配線基板の主面と前記キャビテ
ィの主面との間の領域の断面積が、前記半導体チップの
主面と前記キャビティの主面との間の領域の断面積より
も小さい状態で行う。
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップの主面と向かい合う主面が方形状
で形成されたキャビティを有し、前記キャビティの主面
の第１辺に沿う側面に樹脂注入ゲートが設けられた成形
型とを準備する工程と、前記半導体チップの主面と前記
キャビティの主面とが向かい合い、前記キャビティの主
面の第１辺に前記半導体チップの主面の第１辺が向かい
合うように、前記配線基板を前記成形金型に位置決め
し、その後、前記キャビティの内部に前記樹脂注入ゲー
トを通して樹脂を注入して前記半導体チップを樹脂封止
する工程とを備えた半導体装置の製造方法であって、前
記半導体チップを樹脂封止する工程は、前記半導体チッ
プの主面の第１辺と交わる第２辺と直交する断面におい
て、前記半導体チップの主面の第２辺の延在方向に沿う
側面の外側における前記配線基板の主面と前記キャビテ
ィの主面との間の領域の断面積が、前記半導体チップの
主面と前記キャビティの主面との間の領域の断面積より
も小さい状態で行う。
【００２２】（２）方形状の主面を有する半導体チップ
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップを封止する樹脂封止体であって、
前記半導体チップの主面と向かい合う主面が方形状で形
成された樹脂封止体と、前記樹脂封止体の主面の第１辺
に沿う側面に形成されたゲート切断跡部とを有し、前記
樹脂封止体の主面の第１辺が前記半導体チップの主面の
第１辺に沿って延在し、前記樹脂封止体の主面の第１辺
と交わる第２辺が前記半導体チップの主面の第１辺と交
わる第２辺に沿って延在する半導体装置であって、前記
半導体チップの主面の第２辺と直交する断面において、
前記半導体チップの側面の外側における前記配線基板の
主面と前記樹脂封止体の主面との間の領域の断面積が、
前記半導体チップの主面と前記樹脂封止体の主面との間
の領域の断面積よりも小さい。
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップを封止する樹脂封止体であって、
前記半導体チップの主面と向かい合う主面が方形状で形
成された樹脂封止体と、前記樹脂封止体の主面の第１辺
に沿う側面に形成されたゲート切断跡部とを有し、前記
樹脂封止体の主面の第１辺が前記半導体チップの主面の
第１辺に沿って延在し、前記樹脂封止体の主面の第１辺
と交わる第２辺が前記半導体チップの主面の第１辺と交
わる第２辺に沿って延在する半導体装置であって、前記
半導体チップの主面の第２辺と直交する断面において、
前記半導体チップの側面の外側における前記配線基板の
主面と前記樹脂封止体の主面との間の領域の断面積が、
前記半導体チップの主面と前記樹脂封止体の主面との間
の領域の断面積よりも小さい。
【００２３】（３）方形状の主面を有する半導体チップ
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップの主面と向かい合う主面が方形状
で形成されたキャビティを有し、前記キャビティの主面
の第１辺に沿う側面に樹脂注入ゲートが設けられた成形
型とを準備する工程と、前記半導体チップの主面と前記
キャビティの主面とが向かい合い、前記キャビティの主
面の第１辺が前記半導体チップの主面の第１辺に沿って
延在し、前記キャビティの主面の第１辺と交わる第２辺
が前記半導体チップの主面の第１辺と交わる第２辺に沿
って延在し、前記キャビティの主面の第１辺と向かい合
う第３辺が前記半導体チップの主面の第１辺と向かい合
う第３辺に沿って延在し、前記キャビティの主面の第２
辺と向かい合う第４辺が前記半導体チップの第２辺と向
かい合う第４辺に沿って延在するように、前記配線基板
を前記成形型に位置決めし、その後、前記キャビティの
内部に前記樹脂注入ゲートを通して樹脂を注入して前記
半導体チップを樹脂封止する工程とを備えた半導体装置
の製造方法であって、前記半導体チップを樹脂封止する
工程は、前記半導体チップの主面の第３辺に沿う側面か
ら前記キャビティの主面の第３辺に沿う側面までの距離
が、前記半導体チップの主面の第２辺に沿う側面から前
記キャビティの主面の第２辺に沿う側面までの距離より
も長く、前記半導体チップの主面の第４辺に沿う側面か
ら前記キャビティの主面の第４辺に沿う側面までの距離
よりも長い状態で行う。
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップの主面と向かい合う主面が方形状
で形成されたキャビティを有し、前記キャビティの主面
の第１辺に沿う側面に樹脂注入ゲートが設けられた成形
型とを準備する工程と、前記半導体チップの主面と前記
キャビティの主面とが向かい合い、前記キャビティの主
面の第１辺が前記半導体チップの主面の第１辺に沿って
延在し、前記キャビティの主面の第１辺と交わる第２辺
が前記半導体チップの主面の第１辺と交わる第２辺に沿
って延在し、前記キャビティの主面の第１辺と向かい合
う第３辺が前記半導体チップの主面の第１辺と向かい合
う第３辺に沿って延在し、前記キャビティの主面の第２
辺と向かい合う第４辺が前記半導体チップの第２辺と向
かい合う第４辺に沿って延在するように、前記配線基板
を前記成形型に位置決めし、その後、前記キャビティの
内部に前記樹脂注入ゲートを通して樹脂を注入して前記
半導体チップを樹脂封止する工程とを備えた半導体装置
の製造方法であって、前記半導体チップを樹脂封止する
工程は、前記半導体チップの主面の第３辺に沿う側面か
ら前記キャビティの主面の第３辺に沿う側面までの距離
が、前記半導体チップの主面の第２辺に沿う側面から前
記キャビティの主面の第２辺に沿う側面までの距離より
も長く、前記半導体チップの主面の第４辺に沿う側面か
ら前記キャビティの主面の第４辺に沿う側面までの距離
よりも長い状態で行う。
【００２４】（４）方形状の主面を有する半導体チップ
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップを封止する樹脂封止体であって、
前記半導体チップの主面と向かい合う方形状の主面を有
し、前記主面の第１辺に沿う側面にゲート切断跡部が形
成された樹脂封止体とを有し、前記樹脂封止体の主面の
第１辺が前記半導体チップの主面の第１辺に沿って延在
し、前記樹脂封止体の主面の第１辺と交わる第２辺が前
記半導体チップの主面の第１辺と交わる第２辺に沿って
延在し、前記樹脂封止体の主面の第１辺と向かい合う第
３辺が前記半導体チップの主面の第１辺と向かい合う第
３辺に沿って延在し、前記樹脂封止体の主面の第２辺と
向かい合う第４辺が前記半導体チップの主面の第２辺と
向かい合う第４辺に沿って延在する半導体装置であっ
て、前記半導体チップの主面の第３辺に沿う側面から前
記樹脂封止体の主面の第３辺に沿う側面までの距離は、
前記半導体チップの主面の第２辺に沿う側面から前記樹
脂封止体の主面の第２辺に沿う側面までの距離よりも長
く、前記半導体チップの主面の第４辺に沿う側面から前
記樹脂封止体の主面の第４辺に沿う側面までの距離より
も長い。
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップを封止する樹脂封止体であって、
前記半導体チップの主面と向かい合う方形状の主面を有
し、前記主面の第１辺に沿う側面にゲート切断跡部が形
成された樹脂封止体とを有し、前記樹脂封止体の主面の
第１辺が前記半導体チップの主面の第１辺に沿って延在
し、前記樹脂封止体の主面の第１辺と交わる第２辺が前
記半導体チップの主面の第１辺と交わる第２辺に沿って
延在し、前記樹脂封止体の主面の第１辺と向かい合う第
３辺が前記半導体チップの主面の第１辺と向かい合う第
３辺に沿って延在し、前記樹脂封止体の主面の第２辺と
向かい合う第４辺が前記半導体チップの主面の第２辺と
向かい合う第４辺に沿って延在する半導体装置であっ
て、前記半導体チップの主面の第３辺に沿う側面から前
記樹脂封止体の主面の第３辺に沿う側面までの距離は、
前記半導体チップの主面の第２辺に沿う側面から前記樹
脂封止体の主面の第２辺に沿う側面までの距離よりも長
く、前記半導体チップの主面の第４辺に沿う側面から前
記樹脂封止体の主面の第４辺に沿う側面までの距離より
も長い。
【００２５】（５）半導体装置は、方形状の主面を有す
る半導体チップと、前記半導体チップが主面上に配置さ
れた配線基板と、前記半導体チップの主面に形成され、
前記半導体チップの主面の第１辺の延在方向に沿って配
列された複数の第１接続部と、前記半導体チップの主面
の前記第１辺の外側において前記配線基板の主面に形成
され、前記半導体チップの主面の前記第１辺の延在方向
に沿って配列された複数の第２接続部と、前記複数の第
１接続部と前記複数の第２接続部とを夫々電気的に接続
する複数のボンディングワイヤと、前記半導体チップ、
前記複数の第１及び第２接続部、及び前記複数のボンデ
ィングワイヤを封止する樹脂封止体であって、前記半導
体チップの主面と向かい合う方形状の主面を有し、前記
主面の第１辺が前記半導体チップ主面の前記第１辺に沿
って延在する樹脂封止体と、前記樹脂封止体の主面の第
１辺に沿う側面に形成されたゲート切断跡部とを有す
る。
る半導体チップと、前記半導体チップが主面上に配置さ
れた配線基板と、前記半導体チップの主面に形成され、
前記半導体チップの主面の第１辺の延在方向に沿って配
列された複数の第１接続部と、前記半導体チップの主面
の前記第１辺の外側において前記配線基板の主面に形成
され、前記半導体チップの主面の前記第１辺の延在方向
に沿って配列された複数の第２接続部と、前記複数の第
１接続部と前記複数の第２接続部とを夫々電気的に接続
する複数のボンディングワイヤと、前記半導体チップ、
前記複数の第１及び第２接続部、及び前記複数のボンデ
ィングワイヤを封止する樹脂封止体であって、前記半導
体チップの主面と向かい合う方形状の主面を有し、前記
主面の第１辺が前記半導体チップ主面の前記第１辺に沿
って延在する樹脂封止体と、前記樹脂封止体の主面の第
１辺に沿う側面に形成されたゲート切断跡部とを有す
る。
【００２６】
【発明の実施の形態及び実施例】以下、図面を参照して
本発明の実施の形態を詳細に説明する。なお、発明の実
施の形態を説明するための全図において、同一機能を有
するものは同一符号を付け、その繰り返しの説明は省略
する。
本発明の実施の形態を詳細に説明する。なお、発明の実
施の形態を説明するための全図において、同一機能を有
するものは同一符号を付け、その繰り返しの説明は省略
する。
【００２７】（実施形態１）図１は本発明の実施形態１
である半導体装置の平面図、図２は図１の半導体装置の
樹脂封止体を除去した状態の平面図、図３は図１の半導
体装置の底面図、図４は図２のａ−ａ線に沿う断面図、
図５は図２のｂ−ｂ線に沿う断面図、図６は図４の一部
を拡大した断面図、図７は図５を拡大した断面図、図８
は半導体チップの配置を示す平面レイアウト図である。
である半導体装置の平面図、図２は図１の半導体装置の
樹脂封止体を除去した状態の平面図、図３は図１の半導
体装置の底面図、図４は図２のａ−ａ線に沿う断面図、
図５は図２のｂ−ｂ線に沿う断面図、図６は図４の一部
を拡大した断面図、図７は図５を拡大した断面図、図８
は半導体チップの配置を示す平面レイアウト図である。
【００２８】図１乃至図５に示すように、本実施形態の
半導体装置１Ａは、主に、配線基板２、２つの半導体チ
ップ１０、複数のボンディングワイヤ１３、樹脂封止体
１４及び外部接続用端子である複数のボール状バンプ１
５等を有する構成になっている。２つの半導体チップ１
０及び複数のボンディングワイヤ１３は、樹脂封止体１
４によって封止されている。
半導体装置１Ａは、主に、配線基板２、２つの半導体チ
ップ１０、複数のボンディングワイヤ１３、樹脂封止体
１４及び外部接続用端子である複数のボール状バンプ１
５等を有する構成になっている。２つの半導体チップ１
０及び複数のボンディングワイヤ１３は、樹脂封止体１
４によって封止されている。
【００２９】２つの半導体チップ１０は、配線基板２の
互いに向かい合う主面２ａ及び他の主面（裏面）２ｂの
うちの主面２ａに接着層１２を介在して接着固定されて
いる。２つの半導体チップ１０の夫々の主面（回路形成
面）１０ａは方形状で形成され、本実施形態においては
例えば長方形で形成されている。半導体チップ１０は、
例えば、単結晶シリコンからなる半導体基板と、この半
導体基板の回路形成面上において絶縁層、導電層の夫々
を複数段積み重ねた多層配線層と、この多層配線層を覆
うようして形成された表面保護膜とを有する構成になっ
ている。
互いに向かい合う主面２ａ及び他の主面（裏面）２ｂの
うちの主面２ａに接着層１２を介在して接着固定されて
いる。２つの半導体チップ１０の夫々の主面（回路形成
面）１０ａは方形状で形成され、本実施形態においては
例えば長方形で形成されている。半導体チップ１０は、
例えば、単結晶シリコンからなる半導体基板と、この半
導体基板の回路形成面上において絶縁層、導電層の夫々
を複数段積み重ねた多層配線層と、この多層配線層を覆
うようして形成された表面保護膜とを有する構成になっ
ている。
【００３０】２つの半導体チップ１０には、集積回路と
して例えば同一機能のＤＲＡＭ（Ｄynamic Ｒandom Ａc
cess Ｍemory）が内蔵されている。ＤＲＡＭは、主に、
半導体基板の回路形成面に形成された複数のトランジス
タ素子（半導体素子）及び配線層に形成された複数の配
線によって構成されている。
して例えば同一機能のＤＲＡＭ（Ｄynamic Ｒandom Ａc
cess Ｍemory）が内蔵されている。ＤＲＡＭは、主に、
半導体基板の回路形成面に形成された複数のトランジス
タ素子（半導体素子）及び配線層に形成された複数の配
線によって構成されている。
【００３１】各半導体チップ１０の主面１０ａには、接
続部として複数の突起状電極１１が形成されている。複
数の突起状電極１１は、半導体チップ１０の主面１０ａ
の中央部において、その長辺方向に沿って配列されてい
る。複数の突起状電極１１は、集積回路（本実施形態に
おいてＤＲＡＭ）を構成するトランジスタ素子に配線を
介して電気的に接続されている。
続部として複数の突起状電極１１が形成されている。複
数の突起状電極１１は、半導体チップ１０の主面１０ａ
の中央部において、その長辺方向に沿って配列されてい
る。複数の突起状電極１１は、集積回路（本実施形態に
おいてＤＲＡＭ）を構成するトランジスタ素子に配線を
介して電気的に接続されている。
【００３２】配線基板２は、後で詳細に説明するが、絶
縁層、導電層の夫々を順次積み重ねた多層配線構造にな
っている。配線基板２の主面２ａは方形状で形成され、
本実施形態においては長方形で形成されている。
縁層、導電層の夫々を順次積み重ねた多層配線構造にな
っている。配線基板２の主面２ａは方形状で形成され、
本実施形態においては長方形で形成されている。
【００３３】配線基板２の主面２ａには、接続部として
複数の電極パッド（ランド）３ａ及び３ｂが形成されて
いる。この複数の電極パッド３ａ及び３ｂは、配線基板
２の最上層の導電層に形成された配線の一部分で構成さ
れている。
複数の電極パッド（ランド）３ａ及び３ｂが形成されて
いる。この複数の電極パッド３ａ及び３ｂは、配線基板
２の最上層の導電層に形成された配線の一部分で構成さ
れている。
【００３４】複数の電極パッド３ａは、半導体チップ１
０の主面１０ａの互いに向かい合う２つの長辺（１０ａ
１，１０ａ３）のうちの一方の長辺１０ａ１の外側にお
いて、その長辺１０ａ１に沿って配列されている。複数
の電極パッド３ｂは、半導体チップ１０の主面１０ａの
互いに向かい合う２つの長辺（１０ａ１，１０ａ３）の
うちの他方の長辺１０ａ３の外側において、その長辺１
０ａ３に沿って配列されている。
０の主面１０ａの互いに向かい合う２つの長辺（１０ａ
１，１０ａ３）のうちの一方の長辺１０ａ１の外側にお
いて、その長辺１０ａ１に沿って配列されている。複数
の電極パッド３ｂは、半導体チップ１０の主面１０ａの
互いに向かい合う２つの長辺（１０ａ１，１０ａ３）の
うちの他方の長辺１０ａ３の外側において、その長辺１
０ａ３に沿って配列されている。
【００３５】配線基板２の裏面２ｂには、接続部として
複数の電極パッド８が形成されている。この複数の電極
パッド８は、配線基板２の最下層の導電層に形成された
配線の一部分で構成されている。
複数の電極パッド８が形成されている。この複数の電極
パッド８は、配線基板２の最下層の導電層に形成された
配線の一部分で構成されている。
【００３６】複数のボール状バンプ１５は、配線基板２
の裏面２ｂに形成された複数の電極パッド８に夫々固着
され、電気的に機械的に接続されている。ボール状バン
プ１５は、例えば銀（Ａｇ）−錫（Ｓｎ）組成の合金材
で形成されている。
の裏面２ｂに形成された複数の電極パッド８に夫々固着
され、電気的に機械的に接続されている。ボール状バン
プ１５は、例えば銀（Ａｇ）−錫（Ｓｎ）組成の合金材
で形成されている。
【００３７】樹脂封止体１４は、配線基板２の主面２ａ
上に形成され、半導体チップ１０の主面１０ａと向かい
合う主面１４ａが方形状で形成されている。本実施形態
において、樹脂封止体１４の主面１４ａは例えば長方形
で形成されている。樹脂封止体１４は、低応力化を図る
目的として、例えば、フェノール系硬化剤、シリコーン
ゴム及び多数のフィラー（例えばシリカ）が添加された
エポキシ系の熱硬化性絶縁樹脂で形成されている。
上に形成され、半導体チップ１０の主面１０ａと向かい
合う主面１４ａが方形状で形成されている。本実施形態
において、樹脂封止体１４の主面１４ａは例えば長方形
で形成されている。樹脂封止体１４は、低応力化を図る
目的として、例えば、フェノール系硬化剤、シリコーン
ゴム及び多数のフィラー（例えばシリカ）が添加された
エポキシ系の熱硬化性絶縁樹脂で形成されている。
【００３８】樹脂封止体１４は、トランスファモールド
法によって形成されている。トランスファモールド法
は、主に、ポット、カル、ランナー、樹脂注入ゲート及
びキャビティ等を備えた成形型を使用し、ポットからカ
ル、ランナー及び樹脂注入ゲートを通してキャビティの
内部に絶縁性の樹脂を注入して樹脂封止体を形成する方
法である。
法によって形成されている。トランスファモールド法
は、主に、ポット、カル、ランナー、樹脂注入ゲート及
びキャビティ等を備えた成形型を使用し、ポットからカ
ル、ランナー及び樹脂注入ゲートを通してキャビティの
内部に絶縁性の樹脂を注入して樹脂封止体を形成する方
法である。
【００３９】２つの半導体チップ１０は、同一の辺が同
じ方向を向くように所定の間隔を置いて並列に配置され
ている。本実施形態において、２つの半導体チップ１０
は、一方の半導体チップ１０の他方の長辺１０ａ３と他
方の半導体チップ１０の一方の長辺１０ａ１とが互いに
向かい合うように配置されている。
じ方向を向くように所定の間隔を置いて並列に配置され
ている。本実施形態において、２つの半導体チップ１０
は、一方の半導体チップ１０の他方の長辺１０ａ３と他
方の半導体チップ１０の一方の長辺１０ａ１とが互いに
向かい合うように配置されている。
【００４０】樹脂封止体１４の互いに向かい合う２つの
短辺（１４ａ１，１４ａ３）のうちの一方の短辺１４ａ
１は一方の半導体チップ１０の一方の長辺１０ａ１に沿
って延在し、他方の短辺１４ａ３は他方の半導体チップ
１０の他方の長辺１０ａ３に沿って延在している。樹脂
封止体１４の互いに向かい合う２つの長辺（１４ａ２，
１４ａ４）のうちの一方の長辺１４ａ２は２つの半導体
チップ１０の夫々の一方の短辺１０ａ２に沿って延在
し、他方の長辺１４ａ４は２つの半導体チップ１０の夫
々の他方の短辺１０ａ４に沿って延在している。
短辺（１４ａ１，１４ａ３）のうちの一方の短辺１４ａ
１は一方の半導体チップ１０の一方の長辺１０ａ１に沿
って延在し、他方の短辺１４ａ３は他方の半導体チップ
１０の他方の長辺１０ａ３に沿って延在している。樹脂
封止体１４の互いに向かい合う２つの長辺（１４ａ２，
１４ａ４）のうちの一方の長辺１４ａ２は２つの半導体
チップ１０の夫々の一方の短辺１０ａ２に沿って延在
し、他方の長辺１４ａ４は２つの半導体チップ１０の夫
々の他方の短辺１０ａ４に沿って延在している。
【００４１】一方の半導体チップ１０において、複数の
突起状電極１１のうちの複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の一方の
長辺１０ａ１の外側に配置された複数の電極パッド３ａ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の一
方の長辺１０ａ１を横切って延在している。複数の突起
状電極１１のうちの他の複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の他方の
長辺１０ａ３の外側に配置された複数の電極パッド３ｂ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の他
方の長辺１０ａ３を横切って延在している。
突起状電極１１のうちの複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の一方の
長辺１０ａ１の外側に配置された複数の電極パッド３ａ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の一
方の長辺１０ａ１を横切って延在している。複数の突起
状電極１１のうちの他の複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の他方の
長辺１０ａ３の外側に配置された複数の電極パッド３ｂ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の他
方の長辺１０ａ３を横切って延在している。
【００４２】他方の半導体チップ１０において、複数の
突起状電極１１のうちの複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の一方の
長辺１０ａ１の外側に配置された複数の電極パッド３ａ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の一
方の長辺１０ａ１を横切って延在している。複数の突起
状電極１１のうちの他の複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の他方の
長辺１０ａ３の外側に配置された複数の電極パッド３ｂ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の他
方の長辺１０ａ３を横切って延在している。
突起状電極１１のうちの複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の一方の
長辺１０ａ１の外側に配置された複数の電極パッド３ａ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の一
方の長辺１０ａ１を横切って延在している。複数の突起
状電極１１のうちの他の複数の突起状電極１１は、ボン
ディングワイヤ１３を介して半導体チップ１０の他方の
長辺１０ａ３の外側に配置された複数の電極パッド３ｂ
に夫々電気的に接続されている。これらを電気的に接続
するボンディングワイヤ１３は、半導体チップ１０の他
方の長辺１０ａ３を横切って延在している。
【００４３】ボンディングワイヤ１３としては、例えば
金（Ａｕ）ワイヤを用いている。ボンディングワイヤ１
３の接続方法としては、例えば熱圧着に超音波振動を併
用したボールボンディング（ネイルヘッドボンディン
グ）法を用いている。
金（Ａｕ）ワイヤを用いている。ボンディングワイヤ１
３の接続方法としては、例えば熱圧着に超音波振動を併
用したボールボンディング（ネイルヘッドボンディン
グ）法を用いている。
【００４４】本実施形態において、ボンディングワイヤ
１３は、配線基板２の電極パッド（３ａ，３ｂ）を第１
ボンドとし、半導体チップ１０の突起状電極１１を第２
ボンドとする逆ボンディング法にて接続されている。す
なわち、本実施形態のボンディングワイヤ１３は、配線
基板２の主面２ａと垂直な方向に延びる第１部分と、半
導体チップ１０の主面１０ａに沿う方向に延びる第２部
分とを有する。
１３は、配線基板２の電極パッド（３ａ，３ｂ）を第１
ボンドとし、半導体チップ１０の突起状電極１１を第２
ボンドとする逆ボンディング法にて接続されている。す
なわち、本実施形態のボンディングワイヤ１３は、配線
基板２の主面２ａと垂直な方向に延びる第１部分と、半
導体チップ１０の主面１０ａに沿う方向に延びる第２部
分とを有する。
【００４５】図６及び図８に半導体装置１Ａの主な寸法
を図示している。図６において、配線基板２の厚さは例
えば０．６ｍｍ程度であり、半導体チップ１０の厚さは
例えば０．４ｍｍ程度であり、樹脂封止体１４の厚さは
例えば０．９ｍｍ程度であり、配線基板２の電極パッド
（３ａ，３ｂ）の中心から半導体チップ１０の突起状電
極１１の中心までの距離は例えば最大で４．６ｍｍ程度
であり、電極パッド（３ａ，３ｂ）の中心から半導体チ
ップ１０の側面までの距離は例えば０．５３５ｍｍ程度
であり、電極パッド３ａの中心から電極パッド３ｂの中
心までの距離は例えば０．８８ｍｍ程度である。
を図示している。図６において、配線基板２の厚さは例
えば０．６ｍｍ程度であり、半導体チップ１０の厚さは
例えば０．４ｍｍ程度であり、樹脂封止体１４の厚さは
例えば０．９ｍｍ程度であり、配線基板２の電極パッド
（３ａ，３ｂ）の中心から半導体チップ１０の突起状電
極１１の中心までの距離は例えば最大で４．６ｍｍ程度
であり、電極パッド（３ａ，３ｂ）の中心から半導体チ
ップ１０の側面までの距離は例えば０．５３５ｍｍ程度
であり、電極パッド３ａの中心から電極パッド３ｂの中
心までの距離は例えば０．８８ｍｍ程度である。
【００４６】図８において、半導体チップ１０の平面サ
イズ（主面１０ａのサイズ）は例えば７．３４ｍｍ×１
１．６４ｍｍ程度であり、樹脂封止体１４の平面サイズ
（主面１４と向かい合う底面のサイズ）は例えば１３．
０ｍｍ×２１．０ｍｍ程度であり、配線基板２の平面サ
イズ（主面２ａのサイズ）は例えば１４．０ｍｍ×２
２．０ｍｍ程度である。
イズ（主面１０ａのサイズ）は例えば７．３４ｍｍ×１
１．６４ｍｍ程度であり、樹脂封止体１４の平面サイズ
（主面１４と向かい合う底面のサイズ）は例えば１３．
０ｍｍ×２１．０ｍｍ程度であり、配線基板２の平面サ
イズ（主面２ａのサイズ）は例えば１４．０ｍｍ×２
２．０ｍｍ程度である。
【００４７】なお、成形型で形成される樹脂封止体にお
いては、キャビティからの抜き取りを容易にするために
側面が主面に対して若干傾斜している。従って、樹脂封
止体１４の主面１４ａの平面サイズは、底面サイズより
も若干小さい。
いては、キャビティからの抜き取りを容易にするために
側面が主面に対して若干傾斜している。従って、樹脂封
止体１４の主面１４ａの平面サイズは、底面サイズより
も若干小さい。
【００４８】図７に示すように、半導体チップ１０の短
辺（１０ａ２，１０ａ４）と直交する断面において、半
導体チップ１０の短辺（１０ａ２，１０ａ４）に沿う側
面の外側における配線基板２の主面２ａと樹脂封止体１
４の主面１４ａとの間の夫々の領域の断面積Ｓ２は、半
導体チップ１０の主面１０ａと樹脂封止体１４の主面１
４ａとの間の領域の断面積Ｓ１の二分の一よりも小さく
なっている。本実施形態において、断面積Ｓ２は０．５
７７ｍｍ2程度であり、断面積Ｓ１は４．６６ｍｍ2程度
である。従って、２つの断面積Ｓ２を足したトータルの
断面積Ｓ２は、断面積Ｓ１よりも小さい。
辺（１０ａ２，１０ａ４）と直交する断面において、半
導体チップ１０の短辺（１０ａ２，１０ａ４）に沿う側
面の外側における配線基板２の主面２ａと樹脂封止体１
４の主面１４ａとの間の夫々の領域の断面積Ｓ２は、半
導体チップ１０の主面１０ａと樹脂封止体１４の主面１
４ａとの間の領域の断面積Ｓ１の二分の一よりも小さく
なっている。本実施形態において、断面積Ｓ２は０．５
７７ｍｍ2程度であり、断面積Ｓ１は４．６６ｍｍ2程度
である。従って、２つの断面積Ｓ２を足したトータルの
断面積Ｓ２は、断面積Ｓ１よりも小さい。
【００４９】図８に示すように、一方及び他方の半導体
チップ１０の一方の短辺１０ａ２に沿う側面１０ｃ２か
ら樹脂封止体１４の一方の長辺１４ａ２に沿う側面１４
ｃ２までの距離（配線基板２の主面２ａ側での距離）Ｘ
１と、一方及び他方の半導体チップ１０の他方の短辺１
０ａ４に沿う側面１０ｃ４から樹脂封止体１４の他方の
長辺１４ａ４に沿う側面１４ｃ４までの距離（配線基板
２の主面２ａ側での距離）Ｘ２は、一方の半導体チップ
１０の一方の長辺１０ａ１に沿う側面１０ｃ１から樹脂
封止体１４の一方の短辺１４ａ１に沿う側面１４ｃ１ま
での距離（配線基板２の主面２ａ側での距離）Ｙ１より
も短く、他方の半導体チップ１０の他方の長辺１０ａ３
に沿う側面１０ｃ３から樹脂封止体１４の他方の短辺１
４ａ３に沿う側面１４ｃ３までの距離（配線基板２の主
面２ａ側での距離）Ｙ２よりも短く、一方の半導体チッ
プ１０の他方の長辺１０ａ３に沿う側面１０ｃ３から他
方の半導体チップ１０の一方の長辺１０ａ１に沿う側面
１０ｃ１までの距離（配線基板２の主面２ａ側での距
離）Ｙ３よりも短くなっている。距離Ｙ３は、距離Ｙ１
及びＹ２よりも短くなっている。本実施形態において、
距離Ｙ１及びＹ２は例えば２．１８ｍｍ程度になってお
り、距離Ｙ３は例えば１．９５ｍｍ程度になっており、
距離Ｘ１及びＸ２は例えば０．６８ｍｍ程度になってい
る。
チップ１０の一方の短辺１０ａ２に沿う側面１０ｃ２か
ら樹脂封止体１４の一方の長辺１４ａ２に沿う側面１４
ｃ２までの距離（配線基板２の主面２ａ側での距離）Ｘ
１と、一方及び他方の半導体チップ１０の他方の短辺１
０ａ４に沿う側面１０ｃ４から樹脂封止体１４の他方の
長辺１４ａ４に沿う側面１４ｃ４までの距離（配線基板
２の主面２ａ側での距離）Ｘ２は、一方の半導体チップ
１０の一方の長辺１０ａ１に沿う側面１０ｃ１から樹脂
封止体１４の一方の短辺１４ａ１に沿う側面１４ｃ１ま
での距離（配線基板２の主面２ａ側での距離）Ｙ１より
も短く、他方の半導体チップ１０の他方の長辺１０ａ３
に沿う側面１０ｃ３から樹脂封止体１４の他方の短辺１
４ａ３に沿う側面１４ｃ３までの距離（配線基板２の主
面２ａ側での距離）Ｙ２よりも短く、一方の半導体チッ
プ１０の他方の長辺１０ａ３に沿う側面１０ｃ３から他
方の半導体チップ１０の一方の長辺１０ａ１に沿う側面
１０ｃ１までの距離（配線基板２の主面２ａ側での距
離）Ｙ３よりも短くなっている。距離Ｙ３は、距離Ｙ１
及びＹ２よりも短くなっている。本実施形態において、
距離Ｙ１及びＹ２は例えば２．１８ｍｍ程度になってお
り、距離Ｙ３は例えば１．９５ｍｍ程度になっており、
距離Ｘ１及びＸ２は例えば０．６８ｍｍ程度になってい
る。
【００５０】図９は図１の半導体装置の製造に用いられ
る多連配線基板の平面図であり、図１０は図９の一部を
拡大した平面図であり、図１１は図１０のｃ−ｃ線に沿
う断面図であり、図１２は図９の多連配線基板の分離領
域を示す図であり、図１３は図９の多連配線基板の内層
パターンを示す図であり、図１４は図１０の一部を拡大
した平面図であり、図１５は図１０のｄ−ｄ線に沿う断
面図である。
る多連配線基板の平面図であり、図１０は図９の一部を
拡大した平面図であり、図１１は図１０のｃ−ｃ線に沿
う断面図であり、図１２は図９の多連配線基板の分離領
域を示す図であり、図１３は図９の多連配線基板の内層
パターンを示す図であり、図１４は図１０の一部を拡大
した平面図であり、図１５は図１０のｄ−ｄ線に沿う断
面図である。
【００５１】図９及び図１０に示すように、多連配線基
板２０は、長手方向に所定の間隔を置いて配列された複
数の基板形成領域（製品形成領域）２１を有する構成と
なっている。本実施形態において、多連配線基板２０は
例えば８つの基板形成領域２１を有している。各基板形
成領域２１の中には樹脂封止体形成領域２２が設けら
れ、各樹脂封止体形成領域２２の中には２つのチップ搭
載領域２３が設けられている。本実施形態において、多
連配線基板２０の平面形状は、例えば１２．４５ｍｍ×
３０．０ｍｍの長方形で形成されている。
板２０は、長手方向に所定の間隔を置いて配列された複
数の基板形成領域（製品形成領域）２１を有する構成と
なっている。本実施形態において、多連配線基板２０は
例えば８つの基板形成領域２１を有している。各基板形
成領域２１の中には樹脂封止体形成領域２２が設けら
れ、各樹脂封止体形成領域２２の中には２つのチップ搭
載領域２３が設けられている。本実施形態において、多
連配線基板２０の平面形状は、例えば１２．４５ｍｍ×
３０．０ｍｍの長方形で形成されている。
【００５２】各チップ搭載領域２３の中央部には、多連
配線基板２０の主面からこの主面と向かい合う他の主面
に到達するベントホール２５が設けられている。
配線基板２０の主面からこの主面と向かい合う他の主面
に到達するベントホール２５が設けられている。
【００５３】図１１及び図１２に示すように、多連配線
基板２０の各基板形成領域２１は分離領域２４で周囲を
囲まれている。前述の配線基板２は、多連配線基板２０
の分離領域２４を例えばビットと呼ばれる切削工具で切
削して基板形成領域２１を切り取ることによって形成さ
れる。本実施形態の樹脂封止体１４はセンターゲート構
造の成形型を用いたトランスファモールド法で形成され
る。従って、キャビティ間の間隔を詰めてもキャビティ
の一側面の中央部に引き回すランナーが他のキャビティ
に接触するようなことは無いため、キャビティ間の間隔
を狭くして多連配線基板２０の樹脂封止体形成領域２２
間の間隔を狭くすることができる。本実施形態におい
て、基板形成領域２１間の間隔及び分離領域２４の幅は
例えば１．５ｍｍ程度になっている。
基板２０の各基板形成領域２１は分離領域２４で周囲を
囲まれている。前述の配線基板２は、多連配線基板２０
の分離領域２４を例えばビットと呼ばれる切削工具で切
削して基板形成領域２１を切り取ることによって形成さ
れる。本実施形態の樹脂封止体１４はセンターゲート構
造の成形型を用いたトランスファモールド法で形成され
る。従って、キャビティ間の間隔を詰めてもキャビティ
の一側面の中央部に引き回すランナーが他のキャビティ
に接触するようなことは無いため、キャビティ間の間隔
を狭くして多連配線基板２０の樹脂封止体形成領域２２
間の間隔を狭くすることができる。本実施形態におい
て、基板形成領域２１間の間隔及び分離領域２４の幅は
例えば１．５ｍｍ程度になっている。
【００５４】図１１に示すように、多連配線基板２０
は、絶縁層、導電層の夫々を順次積み重ねた多層配線造
となっている。本実施形態において、導電層は４層設け
られ、絶縁層は３層（４，６，７）設けられている。各
絶縁層は例えばガラス繊維にエポキシ系の樹脂を含浸さ
せたガラスエポキシ基板で形成され、各導電層は例えば
銅（Ｃｕ）からなる金属膜で形成されている。
は、絶縁層、導電層の夫々を順次積み重ねた多層配線造
となっている。本実施形態において、導電層は４層設け
られ、絶縁層は３層（４，６，７）設けられている。各
絶縁層は例えばガラス繊維にエポキシ系の樹脂を含浸さ
せたガラスエポキシ基板で形成され、各導電層は例えば
銅（Ｃｕ）からなる金属膜で形成されている。
【００５５】第１層目の導電層には、複数の配線３及び
これらの配線３の一部分からなる複数の電極パッド（３
ａ，３ｂ）が形成されている。第４層目の導電層には、
複数の配線及びこれらの配線の一部分からなる複数の電
極パッド８が形成されている。これらの配線及び電極パ
ッドは、基板形成領域２１内に設けられている。
これらの配線３の一部分からなる複数の電極パッド（３
ａ，３ｂ）が形成されている。第４層目の導電層には、
複数の配線及びこれらの配線の一部分からなる複数の電
極パッド８が形成されている。これらの配線及び電極パ
ッドは、基板形成領域２１内に設けられている。
【００５６】第２層目の導電層には、図１１及び図１３
に示すように、グランドプレート５ａ１と、多連配線基
板２０の２つの長辺側に夫々の長辺に沿って延在する導
電パターン５ａ２が形成されている。グランドプレート
５ａ１は基板形成領域２１内に設けられ、導電パターン
５ａ２は分離領域２４を避けて設けられている。第３層
目の導電層には、図１１に示すように、電源プレート５
ｂ１が形成され、更に第２層目と同様の導電パターンが
形成されている。電源プレート５ｂ１は基板形成領域２
１内に設けられ、導電パターンは分離領域２４を避けて
設けられている。グランドプレート５ａ１、又は電源プ
レート５ｂ１が形成された各導電層には、分離領域２４
の部分にビット（又はルーター）によって切断される幅
よりも大きな開口パターンが予め形成されている。即
ち、各導電層は分離領域２４から外れた領域に設けられ
ている。導電層は絶縁層よりも硬質の材料で形成されて
いる。従って、各導電層を分離領域２４から外れた領域
に設けることにより、分離領域２４を切削して基板形成
領域２１を切り取る時に用いられる切削工具の摩耗を抑
制することができる。
に示すように、グランドプレート５ａ１と、多連配線基
板２０の２つの長辺側に夫々の長辺に沿って延在する導
電パターン５ａ２が形成されている。グランドプレート
５ａ１は基板形成領域２１内に設けられ、導電パターン
５ａ２は分離領域２４を避けて設けられている。第３層
目の導電層には、図１１に示すように、電源プレート５
ｂ１が形成され、更に第２層目と同様の導電パターンが
形成されている。電源プレート５ｂ１は基板形成領域２
１内に設けられ、導電パターンは分離領域２４を避けて
設けられている。グランドプレート５ａ１、又は電源プ
レート５ｂ１が形成された各導電層には、分離領域２４
の部分にビット（又はルーター）によって切断される幅
よりも大きな開口パターンが予め形成されている。即
ち、各導電層は分離領域２４から外れた領域に設けられ
ている。導電層は絶縁層よりも硬質の材料で形成されて
いる。従って、各導電層を分離領域２４から外れた領域
に設けることにより、分離領域２４を切削して基板形成
領域２１を切り取る時に用いられる切削工具の摩耗を抑
制することができる。
【００５７】また、グランドプレート５ａ１とその周囲
の導電パターン５ａ２、又は電源プレート５ｂ１とその
周囲の導電パターンは、部分的にでも分離していれば、
多少なりとも摩耗抑制の効果は有る。
の導電パターン５ａ２、又は電源プレート５ｂ１とその
周囲の導電パターンは、部分的にでも分離していれば、
多少なりとも摩耗抑制の効果は有る。
【００５８】多連配線基板２０の互いに向かい合う主面
及び他の主面には、最上層及び最下層の配線を保護する
目的として、例えばエポキシ系の樹脂又はポリイミド系
の樹脂からなる絶縁膜（９ａ，９ｂ）が形成されてい
る。この絶縁膜（９ａ，９ｂ）には、電極パッド（３
ａ，３ｂ，８）の表面を露出する開口が形成されてい
る。
及び他の主面には、最上層及び最下層の配線を保護する
目的として、例えばエポキシ系の樹脂又はポリイミド系
の樹脂からなる絶縁膜（９ａ，９ｂ）が形成されてい
る。この絶縁膜（９ａ，９ｂ）には、電極パッド（３
ａ，３ｂ，８）の表面を露出する開口が形成されてい
る。
【００５９】なお、グランドプレート５ａ１及び電源プ
レート５ｂ１には、図示していないが、複数のスルーホ
ールが設けられている。
レート５ｂ１には、図示していないが、複数のスルーホ
ールが設けられている。
【００６０】図１４及び図１５に示すように、多連配線
基板２０の主面には、ベントホール２５の周囲を囲むよ
うにしてダム２６が設けられている。ダム２６は、多連
配線基板２０の主面に形成された導体パターン及び絶縁
膜９ａによって構成されている。
基板２０の主面には、ベントホール２５の周囲を囲むよ
うにしてダム２６が設けられている。ダム２６は、多連
配線基板２０の主面に形成された導体パターン及び絶縁
膜９ａによって構成されている。
【００６１】図１６は図１の半導体装置の製造に用いら
れる成形型の概略構成を示す要部断面図であり、図１７
は図１６の成形型の上型の平面図であり、図１８は図１
６の成形金型の下型の平面図である。
れる成形型の概略構成を示す要部断面図であり、図１７
は図１６の成形型の上型の平面図であり、図１８は図１
６の成形金型の下型の平面図である。
【００６２】図１６乃至図１８に示すように、成形型３
０は、これに限定されないが、主に、８つのキャビティ
３１、８つの樹脂注入ゲート３２、８つのサブランナー
３３、１つのメインランナー３４、２つのカル３５、複
数のエアベント３６、２つのポット３７及び１つの基板
搭載領域３８等を備えている。３１〜３６の各構成部は
上型３０ａに設けられ、３７及び３８の構成部は下型３
０ｂに設けられている。キャビティ３１は上型３０ａの
合わせ面から深さ方向に窪み、基板搭載領域３８は下型
３０ｂの合わせ面から深さ方向に窪んでいる。
０は、これに限定されないが、主に、８つのキャビティ
３１、８つの樹脂注入ゲート３２、８つのサブランナー
３３、１つのメインランナー３４、２つのカル３５、複
数のエアベント３６、２つのポット３７及び１つの基板
搭載領域３８等を備えている。３１〜３６の各構成部は
上型３０ａに設けられ、３７及び３８の構成部は下型３
０ｂに設けられている。キャビティ３１は上型３０ａの
合わせ面から深さ方向に窪み、基板搭載領域３８は下型
３０ｂの合わせ面から深さ方向に窪んでいる。
【００６３】基板搭載領域３８の主面形状（平面形状）
は多連配線基板２０の主面形状に対応して形成され、本
実施形態においては長方形で形成されている。８つのキ
ャビティ３１は基板搭載領域３８の長手方向に所定の間
隔を置いて並列に配置され、基板搭載領域３８と向かい
合う位置に配置されている。
は多連配線基板２０の主面形状に対応して形成され、本
実施形態においては長方形で形成されている。８つのキ
ャビティ３１は基板搭載領域３８の長手方向に所定の間
隔を置いて並列に配置され、基板搭載領域３８と向かい
合う位置に配置されている。
【００６４】キャビティ３１は樹脂封止時に半導体チッ
プ１０の主面１０ａと向かい合う方形状（本実施形態で
は長方形）の主面３１ａを有し、この主面３１ａの互い
に向かい合う２つの短辺のうちの一方の短辺に沿う側面
に樹脂注入ゲート３２が設けられている。キャビティ３
１は樹脂注入ゲート３２を介して基板搭載領域３８の一
方の長辺を横切るサブランナー３６と連結され、サブラ
ンナー３６は基板搭載領域３８の一方の長辺の外側をこ
の長辺に沿って延在するメインランナー３４と連結され
ている。メインランナー３４は２つのカル３５と連結さ
れている。樹脂注入ゲート３２は、キャビティ３１の主
面３１ａの一方の長辺の中央部に設けられている。即
ち、成形型３０はセンターゲート構造になっている。な
お、キャビティ３２において、主面３１ａの他方の長辺
側（樹脂注入ゲートと反対側）には、複数のエアベント
３６が設けられている。
プ１０の主面１０ａと向かい合う方形状（本実施形態で
は長方形）の主面３１ａを有し、この主面３１ａの互い
に向かい合う２つの短辺のうちの一方の短辺に沿う側面
に樹脂注入ゲート３２が設けられている。キャビティ３
１は樹脂注入ゲート３２を介して基板搭載領域３８の一
方の長辺を横切るサブランナー３６と連結され、サブラ
ンナー３６は基板搭載領域３８の一方の長辺の外側をこ
の長辺に沿って延在するメインランナー３４と連結され
ている。メインランナー３４は２つのカル３５と連結さ
れている。樹脂注入ゲート３２は、キャビティ３１の主
面３１ａの一方の長辺の中央部に設けられている。即
ち、成形型３０はセンターゲート構造になっている。な
お、キャビティ３２において、主面３１ａの他方の長辺
側（樹脂注入ゲートと反対側）には、複数のエアベント
３６が設けられている。
【００６５】成形型３０において、樹脂注入ゲート３２
は、キャビティ３１の主面３１ａの一方の短辺に沿う側
面の中央部に設けられている。成形型３０によって形成
された樹脂封止体１４は成形型３０から取り出される。
成形型３０から取り出された樹脂封止体１４の主面１４
ａの一方の短辺１４ａ１に沿う側面の中央部には、成形
型３０のカル３５、メインランナー３４、サブランナー
３３及び樹脂注入ゲート３２において硬化した余分な樹
脂体が連結されている。この余分な樹脂体は、樹脂注入
ゲート３２にて硬化した樹脂部分と樹脂封止体１４の側
面との連結部にて切断される。従って、図１に示すよう
に、樹脂封止体１４の主面１４ａの一方の短辺１４ａ１
に沿う側面の中央部には、余分な樹脂体の切断時に形成
されたゲート切断跡部３２ａが設けられている。
は、キャビティ３１の主面３１ａの一方の短辺に沿う側
面の中央部に設けられている。成形型３０によって形成
された樹脂封止体１４は成形型３０から取り出される。
成形型３０から取り出された樹脂封止体１４の主面１４
ａの一方の短辺１４ａ１に沿う側面の中央部には、成形
型３０のカル３５、メインランナー３４、サブランナー
３３及び樹脂注入ゲート３２において硬化した余分な樹
脂体が連結されている。この余分な樹脂体は、樹脂注入
ゲート３２にて硬化した樹脂部分と樹脂封止体１４の側
面との連結部にて切断される。従って、図１に示すよう
に、樹脂封止体１４の主面１４ａの一方の短辺１４ａ１
に沿う側面の中央部には、余分な樹脂体の切断時に形成
されたゲート切断跡部３２ａが設けられている。
【００６６】また、成形型３０において、複数のエアベ
ント３６は、キャビティ３１の主面３１ａの他方の短辺
側に設けられている。従って、図１には詳細に図示して
いないが、樹脂封止体１４の主面１４ａの他方の短辺１
４ａ３に沿う側面には、樹脂封止工程（樹脂封止体形成
工程）時に形成された複数のエアベント跡部が設けられ
ている。
ント３６は、キャビティ３１の主面３１ａの他方の短辺
側に設けられている。従って、図１には詳細に図示して
いないが、樹脂封止体１４の主面１４ａの他方の短辺１
４ａ３に沿う側面には、樹脂封止工程（樹脂封止体形成
工程）時に形成された複数のエアベント跡部が設けられ
ている。
【００６７】次に、半導体装置１Ａの製造について、図
１９乃至図２８を用いて説明する。図１９は半導体装置
の製造におけるチップ搭載工程を説明するための要部平
面図であり、図２０は半導体装置の製造におけるワイヤ
ボンディング工程を説明するための要部平面図であり、
図２１は半導体装置の製造における樹脂封止工程を説明
するための要部断面図であり、図２２は半導体装置の製
造における樹脂封止工程を説明するための要部平面図で
あり、図２３乃至図２７は半導体装置の製造における樹
脂封止工程での樹脂の流れを説明するための要部平面図
であり、図２８は半導体装置の製造における基板加工々
程を説明するための要部断面図である。
１９乃至図２８を用いて説明する。図１９は半導体装置
の製造におけるチップ搭載工程を説明するための要部平
面図であり、図２０は半導体装置の製造におけるワイヤ
ボンディング工程を説明するための要部平面図であり、
図２１は半導体装置の製造における樹脂封止工程を説明
するための要部断面図であり、図２２は半導体装置の製
造における樹脂封止工程を説明するための要部平面図で
あり、図２３乃至図２７は半導体装置の製造における樹
脂封止工程での樹脂の流れを説明するための要部平面図
であり、図２８は半導体装置の製造における基板加工々
程を説明するための要部断面図である。
【００６８】まず、多連配線基板２０を準備し、その
後、多連配線基板２０の各基板形成領域２１のチップ搭
載領域２２に例えばエポキシ系の熱硬化性樹脂からなる
液状の接着材を塗布して接着層１２を形成し、その後、
チップ搭載領域２２に接着層１２を介して半導体チップ
１０を搭載し、その後、熱処理を施して接着層１２を硬
化させて、図１９に示すように、各チップ搭載領域２２
に半導体チップ１０を接着固定する。このチップ搭載工
程において、エアベントホール２５の周囲にはダム２６
が設けられているので、接着層１２によってエアベント
ホール２５が塞がれてしまうといった不具合を抑制する
ことができる。
後、多連配線基板２０の各基板形成領域２１のチップ搭
載領域２２に例えばエポキシ系の熱硬化性樹脂からなる
液状の接着材を塗布して接着層１２を形成し、その後、
チップ搭載領域２２に接着層１２を介して半導体チップ
１０を搭載し、その後、熱処理を施して接着層１２を硬
化させて、図１９に示すように、各チップ搭載領域２２
に半導体チップ１０を接着固定する。このチップ搭載工
程において、エアベントホール２５の周囲にはダム２６
が設けられているので、接着層１２によってエアベント
ホール２５が塞がれてしまうといった不具合を抑制する
ことができる。
【００６９】次に、図２０に示すように、半導体チップ
１０の複数の突起状電極１１と多連配線基板２０の複数
の電極パッド（３ａ，３ｂ）とを複数のボンディングワ
イヤ１３で夫々電気的に接続する。ボンディングワイヤ
１３の接続は、多連配線基板２０の電極パッド（３ａ，
３ｂ）を第１ボンドとし、半導体チップ１０の突起状電
極１１を第２ボンドとする逆ボンディング法で行う。半
導体チップ１０間の領域には、一方の半導体チップ１０
の突起状電極１１と接続される電極パッド３ｂ及び他方
の半導体チップ１０の突起状電極１１と接続される電極
パッド３ａが２列になって配置されている。ボールボン
ディング法では第１ボンド時の方が第２ボンド時よりも
平面方向におけるキャピラリの移動範囲が小さいため、
逆ボンディング法でワイヤ接続を行うことにより、半導
体チップ１０の突起状電極１１を第１ボンドとする通常
のボンディング法で行う場合と比較してチップ間の距離
Ｙ３（図８参照）を狭くすることができる。
１０の複数の突起状電極１１と多連配線基板２０の複数
の電極パッド（３ａ，３ｂ）とを複数のボンディングワ
イヤ１３で夫々電気的に接続する。ボンディングワイヤ
１３の接続は、多連配線基板２０の電極パッド（３ａ，
３ｂ）を第１ボンドとし、半導体チップ１０の突起状電
極１１を第２ボンドとする逆ボンディング法で行う。半
導体チップ１０間の領域には、一方の半導体チップ１０
の突起状電極１１と接続される電極パッド３ｂ及び他方
の半導体チップ１０の突起状電極１１と接続される電極
パッド３ａが２列になって配置されている。ボールボン
ディング法では第１ボンド時の方が第２ボンド時よりも
平面方向におけるキャピラリの移動範囲が小さいため、
逆ボンディング法でワイヤ接続を行うことにより、半導
体チップ１０の突起状電極１１を第１ボンドとする通常
のボンディング法で行う場合と比較してチップ間の距離
Ｙ３（図８参照）を狭くすることができる。
【００７０】次に、図２１及び図２２に示すように、成
形金型３０の上型３０ａと下型３０ｂとの間に多連配線
基板２０を位置決めし、多連配線基板２０に実装された
各半導体チップ１０を各キャビティ３１の内部に配置す
る。この時、多連配線基板２０は下型３０ｂに設けられ
た基板搭載領域３８に搭載される。また、キャビティ３
１の主面３１ａは半導体チップ１０の主面１０ａと向か
い合う。
形金型３０の上型３０ａと下型３０ｂとの間に多連配線
基板２０を位置決めし、多連配線基板２０に実装された
各半導体チップ１０を各キャビティ３１の内部に配置す
る。この時、多連配線基板２０は下型３０ｂに設けられ
た基板搭載領域３８に搭載される。また、キャビティ３
１の主面３１ａは半導体チップ１０の主面１０ａと向か
い合う。
【００７１】次に、ポット３７から、カル３５、メイン
ランナー３４、サブランナー３３及び樹脂注入ゲート３
２を通して各キャビティ３１の内部に例えばエポキシ系
の熱硬化性樹脂を注入して、各キャビティ３１の内部に
配置された半導体チップ１０及びボンディングワイヤ１
３等を樹脂封止する。この工程において、２つの半導体
チップ１０、複数のボンディングワイヤ１３等を封止す
る樹脂封止体１４が形成される。
ランナー３４、サブランナー３３及び樹脂注入ゲート３
２を通して各キャビティ３１の内部に例えばエポキシ系
の熱硬化性樹脂を注入して、各キャビティ３１の内部に
配置された半導体チップ１０及びボンディングワイヤ１
３等を樹脂封止する。この工程において、２つの半導体
チップ１０、複数のボンディングワイヤ１３等を封止す
る樹脂封止体１４が形成される。
【００７２】また、この工程において、キャビティ３１
の内部に注入された樹脂４０は、図２３乃至図２６に示
すように、キャビティ３１の主面の一方の短辺側から他
方の短辺側に向かって流れ、図２７に示すように、キャ
ビティ３１の内部に充填される。
の内部に注入された樹脂４０は、図２３乃至図２６に示
すように、キャビティ３１の主面の一方の短辺側から他
方の短辺側に向かって流れ、図２７に示すように、キャ
ビティ３１の内部に充填される。
【００７３】ところで、ボイドは、半導体チップ１０の
樹脂注入方向Ｍに沿う側面側（短辺１０ａ２及び１０ａ
４側）を流れる樹脂４０が半導体チップ１０の樹脂注入
ゲート３２と反対側の側面（一方及び他方の半導体チッ
プの他方の長辺１０ａ３側）の中央部に両側から廻り込
むことによって発生する。この両側からの樹脂４０の廻
り込みを抑制するためには、半導体チップ１０の側面側
を流れる樹脂４０と半導体チップ１０の主面の中央部を
流れる樹脂４０との速度差をできるだけ小さくするか、
若しくは半導体チップ１０の側面側を流れる樹脂４０よ
りも半導体チップ１０の主面の中央部を流れる樹脂４０
の方を速くするかである。樹脂４０の流速は樹脂が流れ
る部分の断面積を大きくすることによって速くすること
ができる。キャビティ３１の主面３１ａ及び側面は樹脂
封止体１４の主面１４ａ及び側面と対応するため、図７
での樹脂封止体１４と半導体チップ１０との構成による
断面積Ｓ１及びＳ２の規定はキビティ３１の内部におい
ても成り立つ。したがって、図７で説明した断面積Ｓ１
と断面積Ｓ２との関係をＳ１＞Ｓ２とすることにより、
Ｓ１＜Ｓ２とした場合よりも半導体チップ１０の側面側
を流れる樹脂４０と半導体チップ１０の主面の中央部を
流れる樹脂４０との速度差を小さく、若しくは半導体チ
ップ１０の側面側を流れる樹脂よりも半導体チップ１０
の主面の中央部を流れる樹脂の方を速くすることができ
る。本実施形態ではＳ１＞Ｓ２となっていることから、
半導体チップ１０の主面１０ａの中央部における樹脂４
０の方が半導体チップ１０の側面における樹脂４０より
も流れが速くなっているため、半導体チップ１０の樹脂
注入方向Ｍに沿う側面側を流れる樹脂４０が半導体チッ
プ１０の樹脂注入ゲート３２と反対側の側面の中央部に
廻り込むことはない。従って、図２７に示すように、半
導体チップ１０間、及び樹脂注入ゲート３２から遠い半
導体チップ１０とキャビティ３１の側面との間における
ボイドの発生はない。
樹脂注入方向Ｍに沿う側面側（短辺１０ａ２及び１０ａ
４側）を流れる樹脂４０が半導体チップ１０の樹脂注入
ゲート３２と反対側の側面（一方及び他方の半導体チッ
プの他方の長辺１０ａ３側）の中央部に両側から廻り込
むことによって発生する。この両側からの樹脂４０の廻
り込みを抑制するためには、半導体チップ１０の側面側
を流れる樹脂４０と半導体チップ１０の主面の中央部を
流れる樹脂４０との速度差をできるだけ小さくするか、
若しくは半導体チップ１０の側面側を流れる樹脂４０よ
りも半導体チップ１０の主面の中央部を流れる樹脂４０
の方を速くするかである。樹脂４０の流速は樹脂が流れ
る部分の断面積を大きくすることによって速くすること
ができる。キャビティ３１の主面３１ａ及び側面は樹脂
封止体１４の主面１４ａ及び側面と対応するため、図７
での樹脂封止体１４と半導体チップ１０との構成による
断面積Ｓ１及びＳ２の規定はキビティ３１の内部におい
ても成り立つ。したがって、図７で説明した断面積Ｓ１
と断面積Ｓ２との関係をＳ１＞Ｓ２とすることにより、
Ｓ１＜Ｓ２とした場合よりも半導体チップ１０の側面側
を流れる樹脂４０と半導体チップ１０の主面の中央部を
流れる樹脂４０との速度差を小さく、若しくは半導体チ
ップ１０の側面側を流れる樹脂よりも半導体チップ１０
の主面の中央部を流れる樹脂の方を速くすることができ
る。本実施形態ではＳ１＞Ｓ２となっていることから、
半導体チップ１０の主面１０ａの中央部における樹脂４
０の方が半導体チップ１０の側面における樹脂４０より
も流れが速くなっているため、半導体チップ１０の樹脂
注入方向Ｍに沿う側面側を流れる樹脂４０が半導体チッ
プ１０の樹脂注入ゲート３２と反対側の側面の中央部に
廻り込むことはない。従って、図２７に示すように、半
導体チップ１０間、及び樹脂注入ゲート３２から遠い半
導体チップ１０とキャビティ３１の側面との間における
ボイドの発生はない。
【００７４】また、この工程において、樹脂４０の注入
はボンディングワイヤ１３が延在する方向で行なわれて
いる。従って、樹脂４０の流動時にボンディングワイヤ
１３が受ける抵抗が小さくなるため、樹脂の流動に起因
するワイヤ流れを抑制でき、ワイヤ間の短絡を抑制でき
る。特に、本実施形態のように、半導体チップ１０の主
面１０ａの中央部にその中心線に沿って配置された突起
状電極１１と半導体チップ１０の周囲に配置された電極
パッド（３ａ，３ｂ）とをボンディングワイヤ１３で接
続するような場合はボンディングワイヤ１３が長くなる
ため、ボンディングワイヤ１３が延在する方向に合わせ
て樹脂注入を行うことは効果が大きい。
はボンディングワイヤ１３が延在する方向で行なわれて
いる。従って、樹脂４０の流動時にボンディングワイヤ
１３が受ける抵抗が小さくなるため、樹脂の流動に起因
するワイヤ流れを抑制でき、ワイヤ間の短絡を抑制でき
る。特に、本実施形態のように、半導体チップ１０の主
面１０ａの中央部にその中心線に沿って配置された突起
状電極１１と半導体チップ１０の周囲に配置された電極
パッド（３ａ，３ｂ）とをボンディングワイヤ１３で接
続するような場合はボンディングワイヤ１３が長くなる
ため、ボンディングワイヤ１３が延在する方向に合わせ
て樹脂注入を行うことは効果が大きい。
【００７５】次に、成形型３０から多連配線基板２０を
取り出す。この時、カル３５、メインランナー３４、サ
ブランナー３３及び樹脂注入ゲート３２において硬化し
た余分な樹脂体を樹脂封止体１４から切断する。切断
は、樹脂注入ゲートにて硬化した樹脂体と樹脂封止体１
４の側面との連結部にて行う。これにより、樹脂封止体
１４の側面の中央部にゲート切断跡部３２ａが形成され
る。
取り出す。この時、カル３５、メインランナー３４、サ
ブランナー３３及び樹脂注入ゲート３２において硬化し
た余分な樹脂体を樹脂封止体１４から切断する。切断
は、樹脂注入ゲートにて硬化した樹脂体と樹脂封止体１
４の側面との連結部にて行う。これにより、樹脂封止体
１４の側面の中央部にゲート切断跡部３２ａが形成され
る。
【００７６】次に、多連配線基板２０の裏面に配置され
た電極パッド８上にボール状バンプ１５を例えばボール
供給法で形成し、その後、図２８に示すように、多層配
線基板２０の分離領域２４を切削工具４１で切削して基
板形成領域２１を切り抜くことにより、配線基板２が形
成されると共に、半導体装置１Ａが形成される。本実施
形態では、ボール状バンプ１５を形成した後に、基板形
成領域２１の切り抜きを行う例で説明したが、基板形成
領域２１の切り抜きを行った後、ボール状バンプ１５を
形成してもよい。
た電極パッド８上にボール状バンプ１５を例えばボール
供給法で形成し、その後、図２８に示すように、多層配
線基板２０の分離領域２４を切削工具４１で切削して基
板形成領域２１を切り抜くことにより、配線基板２が形
成されると共に、半導体装置１Ａが形成される。本実施
形態では、ボール状バンプ１５を形成した後に、基板形
成領域２１の切り抜きを行う例で説明したが、基板形成
領域２１の切り抜きを行った後、ボール状バンプ１５を
形成してもよい。
【００７７】なお、ボイドの発生は、キャビティ３１の
内部における半導体チップ１０の配置を工夫することに
よって抑制することができる。図８において樹脂封止体
１４及び半導体チップ１０を基準とする距離（Ｘ１，Ｘ
２，Ｙ１，Ｙ２，Ｙ３）の規定はキャビティ３１の内部
においても成り立つ。半導体チップ１０間の距離Ｙ３及
び半導体チップ１０の側面と樹脂封止体１４の側面との
間の距離Ｙ２を半導体チップ１０の側面と樹脂封止体１
４の側面との間の距離（Ｘ１，Ｘ２）よりも広くするこ
とにより、半導体チップ１０の側面側から流れてきた樹
脂４０が半導体チップ１０の樹脂注入ゲート３２と反対
側の側面の中央部に廻り込む速度を遅くすることができ
るため、ボイドの発生を抑制することができる。本実施
形態では、断面積による樹脂の制御と距離による樹脂の
制御とを両方実施しているが、何れか一方による樹脂の
制御であってもボイドの発生は抑制できる。また、本実
施形態のように両方実施することにより、更なるボイド
の発生を抑制できる。
内部における半導体チップ１０の配置を工夫することに
よって抑制することができる。図８において樹脂封止体
１４及び半導体チップ１０を基準とする距離（Ｘ１，Ｘ
２，Ｙ１，Ｙ２，Ｙ３）の規定はキャビティ３１の内部
においても成り立つ。半導体チップ１０間の距離Ｙ３及
び半導体チップ１０の側面と樹脂封止体１４の側面との
間の距離Ｙ２を半導体チップ１０の側面と樹脂封止体１
４の側面との間の距離（Ｘ１，Ｘ２）よりも広くするこ
とにより、半導体チップ１０の側面側から流れてきた樹
脂４０が半導体チップ１０の樹脂注入ゲート３２と反対
側の側面の中央部に廻り込む速度を遅くすることができ
るため、ボイドの発生を抑制することができる。本実施
形態では、断面積による樹脂の制御と距離による樹脂の
制御とを両方実施しているが、何れか一方による樹脂の
制御であってもボイドの発生は抑制できる。また、本実
施形態のように両方実施することにより、更なるボイド
の発生を抑制できる。
【００７８】また、ボイドの発生は、樹脂注入ゲート３
２からより遠いところの半導体チップ１０の陰、例えば
図８におけるＹ２の部分で発生し易い。これは部分的な
樹脂の流速差の影響が、より長い注入過程によってより
顕著に現われるからである。従って、Ｙ３＜Ｙ２とする
ことにより、最もボイド発生の可能性が高いＹ２部分で
のボイドの発生を抑えることができる。
２からより遠いところの半導体チップ１０の陰、例えば
図８におけるＹ２の部分で発生し易い。これは部分的な
樹脂の流速差の影響が、より長い注入過程によってより
顕著に現われるからである。従って、Ｙ３＜Ｙ２とする
ことにより、最もボイド発生の可能性が高いＹ２部分で
のボイドの発生を抑えることができる。
【００７９】また、パッケージ全体の小型化を前提とし
て、前記の目的により、Ｙ３＜Ｙ２とするためには、２
列の電極パッド列（３ａ，３ｂ）が存在するチップ間の
領域を狭める必要がある。ここで、逆ボンディング法を
採用することにより、互いに反対向きにボンディングさ
れる２列の電極パッド（３ａ，３ｂ）の間隔を狭めるこ
とができ、前記Ｙ３＜Ｙ２構造をより容易に、しかも半
導体装置１Ａを大型化することなく実現することができ
る。
て、前記の目的により、Ｙ３＜Ｙ２とするためには、２
列の電極パッド列（３ａ，３ｂ）が存在するチップ間の
領域を狭める必要がある。ここで、逆ボンディング法を
採用することにより、互いに反対向きにボンディングさ
れる２列の電極パッド（３ａ，３ｂ）の間隔を狭めるこ
とができ、前記Ｙ３＜Ｙ２構造をより容易に、しかも半
導体装置１Ａを大型化することなく実現することができ
る。
【００８０】また、前記Ｙ３＜Ｙ２構造を前提とした場
合に、Ｙ３＜Ｙ１（≒Ｙ２）とすることにより、半導体
装置１Ａの反り形状、又は重量分布を良好にでき、ボー
ル状バンプ１５のリフローによる実装工程時の接続不良
や、温度サイクル時の半導体装置１Ａやボール状バンプ
１５のクラックの発生を防ぐことができる。
合に、Ｙ３＜Ｙ１（≒Ｙ２）とすることにより、半導体
装置１Ａの反り形状、又は重量分布を良好にでき、ボー
ル状バンプ１５のリフローによる実装工程時の接続不良
や、温度サイクル時の半導体装置１Ａやボール状バンプ
１５のクラックの発生を防ぐことができる。
【００８１】このように、本実施形態によれば、以下の
効果が得られる。 （１）断面積Ｓ１及びＳ２の関係をＳ１＞Ｓ２とするこ
とにより、Ｓ１＜Ｓ２とした場合よりも半導体チップ１
０の側面側を流れる樹脂と半導体チップ１０の主面の中
央部を流れる樹脂との速度差を小さく、若しくは半導体
チップ１０の側面側を流れる樹脂よりも半導体チップ１
０の主面の中央部を流れる樹脂の方を速くすることがで
きるため、樹脂の注入方向に沿う半導体チップ１０の側
面側から半導体チップ１０の樹脂注入ゲート３２と反対
側の側面の中央部に廻り込む樹脂を抑制できる。この結
果、ボイドの発生を抑制できる。
効果が得られる。 （１）断面積Ｓ１及びＳ２の関係をＳ１＞Ｓ２とするこ
とにより、Ｓ１＜Ｓ２とした場合よりも半導体チップ１
０の側面側を流れる樹脂と半導体チップ１０の主面の中
央部を流れる樹脂との速度差を小さく、若しくは半導体
チップ１０の側面側を流れる樹脂よりも半導体チップ１
０の主面の中央部を流れる樹脂の方を速くすることがで
きるため、樹脂の注入方向に沿う半導体チップ１０の側
面側から半導体チップ１０の樹脂注入ゲート３２と反対
側の側面の中央部に廻り込む樹脂を抑制できる。この結
果、ボイドの発生を抑制できる。
【００８２】また、ボイドの発生を抑制できるので、半
導体装置の製造歩留まりの向上を図ることができる。
導体装置の製造歩留まりの向上を図ることができる。
【００８３】また、センターゲート構造の成形型を用い
て製造できるため、半導体装置１Ａの低コスト化及び製
造歩留まりの向上を図ることができる。
て製造できるため、半導体装置１Ａの低コスト化及び製
造歩留まりの向上を図ることができる。
【００８４】（２）距離Ｘ１，Ｘ２と距離Ｙ３との関係
をＸ１，Ｘ２＜Ｙ３とすることにより、半導体チップ１
０の側面側から流れてきた樹脂が半導体チップ１０の樹
脂注入ゲート３２と反対側の中央部に廻り込む速度を遅
くすることができるため、ボイドの発生を抑制すること
ができる。
をＸ１，Ｘ２＜Ｙ３とすることにより、半導体チップ１
０の側面側から流れてきた樹脂が半導体チップ１０の樹
脂注入ゲート３２と反対側の中央部に廻り込む速度を遅
くすることができるため、ボイドの発生を抑制すること
ができる。
【００８５】（３）距離Ｘ１，Ｘ２と距離Ｙ２との関係
をＸ１，Ｘ２＜Ｙ２とすることにより、半導体チップ１
０の側面側から流れてきた樹脂が半導体チップ１０の樹
脂注入ゲート３２と反対側の中央部に廻り込む速度を遅
くすることができるため、ボイドの発生を抑制すること
ができる。
をＸ１，Ｘ２＜Ｙ２とすることにより、半導体チップ１
０の側面側から流れてきた樹脂が半導体チップ１０の樹
脂注入ゲート３２と反対側の中央部に廻り込む速度を遅
くすることができるため、ボイドの発生を抑制すること
ができる。
【００８６】（４）樹脂４０の注入をボンディングワイ
ヤ１３が延在する方向で行なうことにより、樹脂４０の
流動時にボンディングワイヤ１３が受ける抵抗が小さく
なるため、樹脂の流動に起因するワイヤ流れを抑制で
き、ワイヤ間の短絡を抑制できる。この結果、半導体装
置の製造歩留まりの向上を図ることができる。
ヤ１３が延在する方向で行なうことにより、樹脂４０の
流動時にボンディングワイヤ１３が受ける抵抗が小さく
なるため、樹脂の流動に起因するワイヤ流れを抑制で
き、ワイヤ間の短絡を抑制できる。この結果、半導体装
置の製造歩留まりの向上を図ることができる。
【００８７】（５）ボンディングワイヤ１３の接続は、
多連配線基板２０の電極パッド（３ａ，３ｂ）を第１ボ
ンドとし、半導体チップ１０の突起状電極１１を第２ボ
ンドとする逆ボンディング法で行う。これにより、半導
体チップ１０の突起状電極１１を第１ボンドとする通常
のボンディング法で行う場合と比較してチップ間の距離
Ｙ３（図８参照）を狭くすることができる。
多連配線基板２０の電極パッド（３ａ，３ｂ）を第１ボ
ンドとし、半導体チップ１０の突起状電極１１を第２ボ
ンドとする逆ボンディング法で行う。これにより、半導
体チップ１０の突起状電極１１を第１ボンドとする通常
のボンディング法で行う場合と比較してチップ間の距離
Ｙ３（図８参照）を狭くすることができる。
【００８８】なお、本実施形態では、半導体チップ１０
の短辺方向に２つの半導体チップ１０を配置した例につ
いて説明したが、本発明は、半導体チップ１０の長辺方
向に複数の半導体チップ１０を配置する場合においても
適用することができる。この場合、樹脂封止体の主面の
短辺は半導体チップの主面の短辺に沿って延在し、樹脂
封止体の主面の長辺は半導体チップの主面の長辺に沿っ
て延在する。このような構成において、キャビティの主
面の一方の短辺に沿う側面に樹脂注入ゲートを設けた場
合、樹脂の注入過程が長くなるため、ボイドの発生がよ
り顕著になる。従って、このような場合においては本発
明の適用が有効である。
の短辺方向に２つの半導体チップ１０を配置した例につ
いて説明したが、本発明は、半導体チップ１０の長辺方
向に複数の半導体チップ１０を配置する場合においても
適用することができる。この場合、樹脂封止体の主面の
短辺は半導体チップの主面の短辺に沿って延在し、樹脂
封止体の主面の長辺は半導体チップの主面の長辺に沿っ
て延在する。このような構成において、キャビティの主
面の一方の短辺に沿う側面に樹脂注入ゲートを設けた場
合、樹脂の注入過程が長くなるため、ボイドの発生がよ
り顕著になる。従って、このような場合においては本発
明の適用が有効である。
【００８９】また、本実施形態では、２つの半導体チッ
プ１０を１つの樹脂封止体１４で封止する例について説
明したが、本発明は、１つの半導体チップ１０を１つの
樹脂封止体１４で封止する場合においても適用すること
ができる。
プ１０を１つの樹脂封止体１４で封止する例について説
明したが、本発明は、１つの半導体チップ１０を１つの
樹脂封止体１４で封止する場合においても適用すること
ができる。
【００９０】（実施形態２）図２９は本発明の実施形態
２である半導体装置の樹脂封止体を除去した状態の平面
図であり、図３０乃至図３２は半導体装置の製造におけ
る樹脂封止工程での樹脂の流れを説明するための要部平
面図である。
２である半導体装置の樹脂封止体を除去した状態の平面
図であり、図３０乃至図３２は半導体装置の製造におけ
る樹脂封止工程での樹脂の流れを説明するための要部平
面図である。
【００９１】本実施形態の半導体装置１Ｂは、半導体チ
ップ５０の主面の一方の長辺に沿う側面と樹脂封止体１
４の主面の一方の長辺に沿う側面との間の距離Ｘ１が、
半導体チップ５０の主面の他方の長辺に沿う側面と樹脂
封止体１４の他方の長辺に沿う側面との間の距離Ｘ２よ
りも広くなっている。本実施形態において、距離Ｘ１は
例えば４．４ｍｍ程度であり、距離Ｘ２は例えば１．４
６ｍｍ程度である。また、半導体チップ５０の主面形状
は例えば７．１４ｍｍ×１４．０ｍｍの程度の長方形で
形成されている。また、半導体チップ５０の主面の一方
の短辺に沿う側面から樹脂封止体１４の主面の一方の短
辺に沿う側面までの距離Ｙ１と、半導体チップ５０の主
面の他方の短辺に沿う側面から樹脂封止体１４の主面の
他方の短辺に沿う側面までの距離Ｙ２は、例えば３．５
ｍｍ程度である。
ップ５０の主面の一方の長辺に沿う側面と樹脂封止体１
４の主面の一方の長辺に沿う側面との間の距離Ｘ１が、
半導体チップ５０の主面の他方の長辺に沿う側面と樹脂
封止体１４の他方の長辺に沿う側面との間の距離Ｘ２よ
りも広くなっている。本実施形態において、距離Ｘ１は
例えば４．４ｍｍ程度であり、距離Ｘ２は例えば１．４
６ｍｍ程度である。また、半導体チップ５０の主面形状
は例えば７．１４ｍｍ×１４．０ｍｍの程度の長方形で
形成されている。また、半導体チップ５０の主面の一方
の短辺に沿う側面から樹脂封止体１４の主面の一方の短
辺に沿う側面までの距離Ｙ１と、半導体チップ５０の主
面の他方の短辺に沿う側面から樹脂封止体１４の主面の
他方の短辺に沿う側面までの距離Ｙ２は、例えば３．５
ｍｍ程度である。
【００９２】半導体チップ５０の主面には接続部として
複数の電極パッド５１が形成され、この複数の電極パッ
ド５１は、半導体チップ５０の主面の２つの短辺側に夫
々の短辺に沿って配列されている。
複数の電極パッド５１が形成され、この複数の電極パッ
ド５１は、半導体チップ５０の主面の２つの短辺側に夫
々の短辺に沿って配列されている。
【００９３】樹脂封止体１４の主面の一方及び他方の短
辺は半導体チップ５０の主面の一方及び他方の短辺に沿
って延在し、樹脂封止体１４の主面の一方及び他方の長
辺は半導体チップ５０の主面の一方及び他方の長辺に沿
って延在している。樹脂封止体１４の主面の一方の短辺
に沿う側面の中央部にはゲート切断跡部３２ａが設けら
れている。このゲート切断跡部３２ａは、半導体チップ
５０の主面の一方の短辺と向かい合っている。
辺は半導体チップ５０の主面の一方及び他方の短辺に沿
って延在し、樹脂封止体１４の主面の一方及び他方の長
辺は半導体チップ５０の主面の一方及び他方の長辺に沿
って延在している。樹脂封止体１４の主面の一方の短辺
に沿う側面の中央部にはゲート切断跡部３２ａが設けら
れている。このゲート切断跡部３２ａは、半導体チップ
５０の主面の一方の短辺と向かい合っている。
【００９４】次に、半導体装置１Ｂの製造について、図
３０乃至図３２を用いて説明する。図３０乃至図３２
は、半導体装置１Ｂの製造における樹脂封止工程での樹
脂の流れを説明するための要部平面図である。
３０乃至図３２を用いて説明する。図３０乃至図３２
は、半導体装置１Ｂの製造における樹脂封止工程での樹
脂の流れを説明するための要部平面図である。
【００９５】キャビティ３１の内部に注入された樹脂４
０は、図３０及び図３１に示すように、キャビティ３１
の主面の一方の短辺側から他の短辺側に向かって流れ、
図３２に示すように、キャビティ３１の内部に充填され
る。この時、距離Ｘ１とＸ２との関係がＸ１＞Ｘ２とな
っているため、半導体チップ５０の主面の一方の長辺側
における樹脂４０の流れが速く、樹脂注入ゲートと反対
側の短辺に対して樹脂４０の先頭部が傾いた状態で樹脂
が流動する。この樹脂の流れはサイドゲート構造の成形
型における樹脂の流れに似ている。
０は、図３０及び図３１に示すように、キャビティ３１
の主面の一方の短辺側から他の短辺側に向かって流れ、
図３２に示すように、キャビティ３１の内部に充填され
る。この時、距離Ｘ１とＸ２との関係がＸ１＞Ｘ２とな
っているため、半導体チップ５０の主面の一方の長辺側
における樹脂４０の流れが速く、樹脂注入ゲートと反対
側の短辺に対して樹脂４０の先頭部が傾いた状態で樹脂
が流動する。この樹脂の流れはサイドゲート構造の成形
型における樹脂の流れに似ている。
【００９６】このように、距離Ｘ１とＸ２との関係がＸ
１＞Ｘ２とすることにより、樹脂注入ゲートと反対側の
短辺に対して樹脂４０の先頭部が傾いた状態で樹脂が流
動するため、空気を巻き込むような流れにならない。従
って、ボイドの発生を抑制することができる。
１＞Ｘ２とすることにより、樹脂注入ゲートと反対側の
短辺に対して樹脂４０の先頭部が傾いた状態で樹脂が流
動するため、空気を巻き込むような流れにならない。従
って、ボイドの発生を抑制することができる。
【００９７】（実施形態３）図３３は本発明の実施形態
３である半導体装置の樹脂封止体の上部を除去した状態
の平面図である。
３である半導体装置の樹脂封止体の上部を除去した状態
の平面図である。
【００９８】図３３に示すように、本実施形態の半導体
装置１Ｃは、配線基板２と、この配線基板２の主面上に
形成された複数の電極パッド（５７ａ，５７ｂ）と、こ
の配線基板２の主面上に実装された半導体チップ５５
と、半導体チップ５５の主面に形成された複数の電極パ
ッド（５６ａ，５６ｂ）と、複数の電極パッド（５７
ａ，５７ｂ）と複数の電極パッド（５６ａ，５６ｂ）と
を夫々電気的に接続する複数のボンディングワイヤ１３
と、これらを封止する樹脂封止体１４と、配線基板２の
裏面側に配置された複数のボール状バンプとを有する構
成になっている。
装置１Ｃは、配線基板２と、この配線基板２の主面上に
形成された複数の電極パッド（５７ａ，５７ｂ）と、こ
の配線基板２の主面上に実装された半導体チップ５５
と、半導体チップ５５の主面に形成された複数の電極パ
ッド（５６ａ，５６ｂ）と、複数の電極パッド（５７
ａ，５７ｂ）と複数の電極パッド（５６ａ，５６ｂ）と
を夫々電気的に接続する複数のボンディングワイヤ１３
と、これらを封止する樹脂封止体１４と、配線基板２の
裏面側に配置された複数のボール状バンプとを有する構
成になっている。
【００９９】半導体チップ５５の主面は長方形で形成さ
れ、この主面の一方の長辺と向かい合う樹脂封止体１４
の側面にはゲート切断跡部３２ａが形成されている。複
数の電極パッド５６ａは、半導体チップ５５の主面の２
つの長辺側に夫々の長辺に沿って配列され、複数の電極
パッド５６ｂは、半導体チップ５５の主面の２つの短辺
側に夫々の短辺に沿って配列されている。
れ、この主面の一方の長辺と向かい合う樹脂封止体１４
の側面にはゲート切断跡部３２ａが形成されている。複
数の電極パッド５６ａは、半導体チップ５５の主面の２
つの長辺側に夫々の長辺に沿って配列され、複数の電極
パッド５６ｂは、半導体チップ５５の主面の２つの短辺
側に夫々の短辺に沿って配列されている。
【０１００】複数の電極パッド５７ａは、半導体チップ
５５の主面の２つの長辺の夫々の外側に夫々の長辺に沿
って配列され、複数の電極パッド５７ｂは、半導体チッ
プ５５の主面の２つの短辺の夫々の外側に夫々の短辺に
沿って配列されている。
５５の主面の２つの長辺の夫々の外側に夫々の長辺に沿
って配列され、複数の電極パッド５７ｂは、半導体チッ
プ５５の主面の２つの短辺の夫々の外側に夫々の短辺に
沿って配列されている。
【０１０１】半導体チップ５５の主面の短辺に沿って配
列された電極パッド５６ｂの配列ピッチＰ２は、半導体
チップ５５の主面の長辺に沿って配列された電極パッド
５６ａの配列ピッチＰ１よりも広くなっている。半導体
チップ５５の主面の短辺に沿って配列された電極パッド
５７ｂの配列ピッチは、半導体チップ５５の主面の長辺
に沿って配列された電極パッド５７ａの配列ピッチより
も広くなっている。
列された電極パッド５６ｂの配列ピッチＰ２は、半導体
チップ５５の主面の長辺に沿って配列された電極パッド
５６ａの配列ピッチＰ１よりも広くなっている。半導体
チップ５５の主面の短辺に沿って配列された電極パッド
５７ｂの配列ピッチは、半導体チップ５５の主面の長辺
に沿って配列された電極パッド５７ａの配列ピッチより
も広くなっている。
【０１０２】電極パッド５７ｂと、これと向かい合う半
導体チップ５５の主面の短辺に沿う側面との間の距離Ｌ
２は、電極パッド５７ａと、これと向かい合う半導体チ
ップ５５の主面の長辺に沿う側面との間の距離Ｌ１より
も短くなっている。電極パッド５６ｂ，５７ｂの数は、
電極パッド５６ａ，５７ａの数よりも少なくなってい
る。
導体チップ５５の主面の短辺に沿う側面との間の距離Ｌ
２は、電極パッド５７ａと、これと向かい合う半導体チ
ップ５５の主面の長辺に沿う側面との間の距離Ｌ１より
も短くなっている。電極パッド５６ｂ，５７ｂの数は、
電極パッド５６ａ，５７ａの数よりも少なくなってい
る。
【０１０３】半導体チップ５５の電極パッド５６ａと配
線基板２の電極パッド５７ａとを電気的に接続するボン
ディングワイヤ１３は、半導体チップ５５の主面の長辺
を横切るようにして延在している。半導体チップ５５の
電極パッド５６ｂと配線基板２の電極パッド５７ｂとを
電気的に接続するボンディングワイヤ１３は、半導体チ
ップ５５の主面の短辺を横切るようにして延在してい
る。
線基板２の電極パッド５７ａとを電気的に接続するボン
ディングワイヤ１３は、半導体チップ５５の主面の長辺
を横切るようにして延在している。半導体チップ５５の
電極パッド５６ｂと配線基板２の電極パッド５７ｂとを
電気的に接続するボンディングワイヤ１３は、半導体チ
ップ５５の主面の短辺を横切るようにして延在してい
る。
【０１０４】樹脂封止体１４の形成工程において、キャ
ビティの内部への樹脂の注入は、電極パッド５６ａと電
極パッド５７ａとを接続するボンディングワイヤ１３の
延在方向に沿って行われる。電極パッド５６ａと電極パ
ッド５７ａとを電気的に接続するボンディングワイヤ１
３は樹脂の注入方向に沿うようにして延在しているた
め、樹脂の流動時に受けるボンディングワイヤ１３の抵
抗は小さい。従って、電極パッド５６ａと電極パッド５
７ａとを接続するボンディングワイヤ１３においては、
樹脂の流動に起因するワイヤ流れを抑制でき、ワイヤ間
の短絡を抑制できる。
ビティの内部への樹脂の注入は、電極パッド５６ａと電
極パッド５７ａとを接続するボンディングワイヤ１３の
延在方向に沿って行われる。電極パッド５６ａと電極パ
ッド５７ａとを電気的に接続するボンディングワイヤ１
３は樹脂の注入方向に沿うようにして延在しているた
め、樹脂の流動時に受けるボンディングワイヤ１３の抵
抗は小さい。従って、電極パッド５６ａと電極パッド５
７ａとを接続するボンディングワイヤ１３においては、
樹脂の流動に起因するワイヤ流れを抑制でき、ワイヤ間
の短絡を抑制できる。
【０１０５】一方、電極パッド５６ｂと電極パッド５７
ｂとを電気的に接続するボンディングワイヤ１３は、樹
脂の注入方向に対して交差角度が９０度に近い方向に沿
うようにして延在しているため、樹脂の流動によるワイ
ヤ間の短絡が生じ易いが、半導体チップ５５の主面の短
辺に沿って配列された電極パッド５６ｂの配列ピッチＰ
２は半導体チップ５５の主面の長辺に沿って配列された
電極パッド５５ａの配列ピッチＰ１よりも広くすること
により、電極パッド５６ｂと電極パッド５７ｂとを電気
的に接続するボンディングワイヤ１３間の間隔が広くな
るため、このボンディングワイヤ１３においても樹脂の
流動に起因するワイヤ間の短絡を抑制することができ
る。
ｂとを電気的に接続するボンディングワイヤ１３は、樹
脂の注入方向に対して交差角度が９０度に近い方向に沿
うようにして延在しているため、樹脂の流動によるワイ
ヤ間の短絡が生じ易いが、半導体チップ５５の主面の短
辺に沿って配列された電極パッド５６ｂの配列ピッチＰ
２は半導体チップ５５の主面の長辺に沿って配列された
電極パッド５５ａの配列ピッチＰ１よりも広くすること
により、電極パッド５６ｂと電極パッド５７ｂとを電気
的に接続するボンディングワイヤ１３間の間隔が広くな
るため、このボンディングワイヤ１３においても樹脂の
流動に起因するワイヤ間の短絡を抑制することができ
る。
【０１０６】また、電極パッド５７ｂと、これと向かい
合う半導体チップ５５の主面の短辺に沿う側面との間の
距離Ｌ２を、電極パッド５７ａと、これと向かい合う半
導体チップの長辺に沿う側面との間の距離Ｌ１よりも短
くすることにより、樹脂の流動に起因するワイヤ流れの
量が少なくなるため、電極パッド５６ｂと電極パッド５
７ｂとを電気的に接続するボンディングワイヤ１３にお
いても樹脂の流動に起因するワイヤ間の短絡を抑制する
ことができる。
合う半導体チップ５５の主面の短辺に沿う側面との間の
距離Ｌ２を、電極パッド５７ａと、これと向かい合う半
導体チップの長辺に沿う側面との間の距離Ｌ１よりも短
くすることにより、樹脂の流動に起因するワイヤ流れの
量が少なくなるため、電極パッド５６ｂと電極パッド５
７ｂとを電気的に接続するボンディングワイヤ１３にお
いても樹脂の流動に起因するワイヤ間の短絡を抑制する
ことができる。
【０１０７】また、電極パッド５６ｂ，５７ｂの数を、
電極パッド５６ａ，５６ｂの数よりも少くすることによ
り、樹脂の注入時にワイヤ流れが生じ易いボンディング
ワイヤの数が少なくなるため、ワイヤ間ショートの発生
率を低くすることができる。
電極パッド５６ａ，５６ｂの数よりも少くすることによ
り、樹脂の注入時にワイヤ流れが生じ易いボンディング
ワイヤの数が少なくなるため、ワイヤ間ショートの発生
率を低くすることができる。
【０１０８】このようにしてワイヤ間の短絡の抑制及び
ワイヤ間ショートの発生率を低くすることにより、半導
体装置の製造における歩留まりの向上を図ることができ
る。
ワイヤ間ショートの発生率を低くすることにより、半導
体装置の製造における歩留まりの向上を図ることができ
る。
【０１０９】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【０１１０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１１１】本発明によれば、ボイドの発生を抑制する
ことができる。
ことができる。
【０１１２】本発明によれば、半導体装置の製造歩留ま
りの向上を図ることができる。
りの向上を図ることができる。
【０１１３】本発明によれば、半導体装置の低コスト化
及び製造歩留まりの向上を図ることができる。
及び製造歩留まりの向上を図ることができる。
【図１】本発明の実施形態１である半導体装置の平面図
である。
である。
【図２】図１の半導体装置の樹脂封止体を除去した状態
の平面図である。
の平面図である。
【図３】図１の半導体装置の底面図である。
【図４】図２のａ−ａ線に沿う断面図である。
【図５】図２のｂ−ｂ線に沿う断面図である。
【図６】図４の一部を拡大した断面図である。
【図７】図５を拡大した断面図である。
【図８】図１の半導体装置において、半導体チップの配
置を示す平面レイアウト図である。
置を示す平面レイアウト図である。
【図９】図１の半導体装置の製造に用いられる多連配線
基板の平面図である。
基板の平面図である。
【図１０】図９の一部を拡大した平面図である。
【図１１】図１０のｃ−ｃ線に沿う断面図である。
【図１２】図９の多連配線基板の分離領域を示す図であ
る。
る。
【図１３】図９の多連配線基板の内層パターンを示す図
である。
である。
【図１４】図１０の一部を拡大した平面図である。
【図１５】図１０のｄ−ｄ線に沿う断面図である。
【図１６】図１の半導体装置の製造に用いられる成形型
の概略構成を示す要部断面図である。
の概略構成を示す要部断面図である。
【図１７】図１６の成形型の上型の平面図である。
【図１８】図１６の成形金型の下型の平面図である。
【図１９】図１の半導体装置の製造におけるチップ搭載
工程を説明するための要部平面図である。
工程を説明するための要部平面図である。
【図２０】図１の半導体装置の製造におけるワイヤボン
ディング工程を説明するための要部平面図である。
ディング工程を説明するための要部平面図である。
【図２１】図１の半導体装置の製造における樹脂封止工
程を説明するための要部断面図である。
程を説明するための要部断面図である。
【図２２】図１の半導体装置の製造における樹脂封止工
程を説明するための要部平面図である。
程を説明するための要部平面図である。
【図２３】図１の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
【図２４】図１の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
【図２５】図１の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
【図２６】図１の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
【図２７】図１の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
【図２８】図１の半導体装置の製造における基板加工々
程を説明するための要部断面図である。
程を説明するための要部断面図である。
【図２９】本発明の実施形態２である半導体装置の樹脂
封止体を除去した状態の平面図である。
封止体を除去した状態の平面図である。
【図３０】図２９の半導体装置の製造における樹脂封止
工程での樹脂の流れを説明するための要部平面図であ
る。
工程での樹脂の流れを説明するための要部平面図であ
る。
【図３１】図２９の半導体装置の製造における樹脂封止
工程での樹脂の流れを説明するための要部平面図であ
る。
工程での樹脂の流れを説明するための要部平面図であ
る。
【図３２】図２９の半導体装置の製造における樹脂封止
工程での樹脂の流れを説明するための要部平面図であ
る。
工程での樹脂の流れを説明するための要部平面図であ
る。
【図３３】本発明の実施形態３である半導体装置の樹脂
封止体を除去した状態の平面図である。
封止体を除去した状態の平面図である。
【図３４】従来の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
【図３５】従来の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
【図３６】従来の半導体装置の製造における樹脂封止工
程での樹脂の流れを説明するための要部平面図である。
程での樹脂の流れを説明するための要部平面図である。
１Ａ，１Ｂ，１Ｃ…半導体装置、２…配線基板、２ａ…
主面、２ｂ…裏面、３ａ，３ｂ…電極パッド、４，６，
７…絶縁層、５ａ１…グランドプレート、５ａ２…導電
パターン、５ｂ１…電源プレート、８…電極パッド、９
ａ，９ｂ…絶縁膜、１０…半導体チップ、１０ａ…主
面、１０ａ１，１０ａ３…短辺、１０ａ２，１０ａ４…
長辺、１０ｃ１〜１０ｃ４…側面、１１…突起状電極、
１２…接着層、１３…ボンディングワイヤ、１４…樹脂
封止体、１４ａ…主面、１４ａ１，１４ａ３…短辺、１
４ａ２，１４ａ４…長辺、１４ｃ１〜１４ｃ４…側面、
１５…ボール状バンプ、２０…多連配線基板、２１…基
板形成領域（製品形成領域）、２２…樹脂封止体形成領
域、２３…チップ搭載領域、２４…分離領域、２５…ベ
ントホール、２６…ダム、３０…成形型、３０ａ…上
型、３０ｂ…下型、３１…キャビティ、３２…樹脂注入
ゲート、３２ａ…ゲート切断跡部、３３…サブランナ
ー、３４…メインランナー、３５…カル、３６…エアベ
ント、３７…ポット、３８…基板搭載領域、４０…樹
脂、Ｍ…樹脂注入方向、４１…ビット、Ｓ１，Ｓ２…断
面積、Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｙ３…距離、５０，５
５…半導体チップ、５１，５６ａ，５６ｂ…電極パッ
ド。
主面、２ｂ…裏面、３ａ，３ｂ…電極パッド、４，６，
７…絶縁層、５ａ１…グランドプレート、５ａ２…導電
パターン、５ｂ１…電源プレート、８…電極パッド、９
ａ，９ｂ…絶縁膜、１０…半導体チップ、１０ａ…主
面、１０ａ１，１０ａ３…短辺、１０ａ２，１０ａ４…
長辺、１０ｃ１〜１０ｃ４…側面、１１…突起状電極、
１２…接着層、１３…ボンディングワイヤ、１４…樹脂
封止体、１４ａ…主面、１４ａ１，１４ａ３…短辺、１
４ａ２，１４ａ４…長辺、１４ｃ１〜１４ｃ４…側面、
１５…ボール状バンプ、２０…多連配線基板、２１…基
板形成領域（製品形成領域）、２２…樹脂封止体形成領
域、２３…チップ搭載領域、２４…分離領域、２５…ベ
ントホール、２６…ダム、３０…成形型、３０ａ…上
型、３０ｂ…下型、３１…キャビティ、３２…樹脂注入
ゲート、３２ａ…ゲート切断跡部、３３…サブランナ
ー、３４…メインランナー、３５…カル、３６…エアベ
ント、３７…ポット、３８…基板搭載領域、４０…樹
脂、Ｍ…樹脂注入方向、４１…ビット、Ｓ１，Ｓ２…断
面積、Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｙ３…距離、５０，５
５…半導体チップ、５１，５６ａ，５６ｂ…電極パッ
ド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長島 信章 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 葛西 紀彦 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 関 勲 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F061 AA01 BA04 CA21 DA05 DA06
Claims (56)
- 【請求項１】 方形状の主面を有する半導体チップと、
前記半導体チップが主面上に配置された配線基板と、前
記半導体チップの主面と向かい合う主面が方形状で形成
されたキャビティを有し、かつ前記キャビティの主面の
第１辺に沿う側面に樹脂注入ゲートが設けられた成形型
とを準備する工程と、 前記半導体チップの主面と前記キャビティの主面とが向
かい合い、前記キャビティの主面の第１辺に前記半導体
チップの主面の第１辺が向かい合うように、前記配線基
板を前記成形型に位置決めし、その後、前記キャビティ
の内部に前記樹脂注入ゲートを通して樹脂を注入して前
記半導体チップを樹脂封止する工程とを備え、 前記半導体チップを樹脂封止する工程は、前記半導体チ
ップの主面の第１辺と交わる第２辺と直交する断面にお
いて、前記半導体チップの主面の第２辺の延在方向に沿
う側面の外側における前記配線基板の主面と前記キャビ
ティの主面との間の領域の断面積が、前記半導体チップ
の主面と前記キャビティの主面との間の領域の断面積よ
りも小さい状態で行うことを特徴とする半導体装置の製
造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 前記樹脂注入ゲートは、前記半導体チップの主面の第１
辺と向かい合っていることを特徴とする半導体装置。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 前記樹脂注入ゲートは、前記樹脂封止体の主面の第１辺
の中央部と向かい合っていることを特徴とする半導体装
置。 - 【請求項４】 方形状の主面を有する半導体チップと、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップを封止する樹脂封止体であって、前記
半導体チップの主面と向かい合う主面が方形状で形成さ
れた樹脂封止体と、 前記樹脂封止体の主面の第１辺に沿う側面に形成された
ゲート切断跡部とを有し、 前記樹脂封止体の主面の第１辺が前記半導体チップの主
面の第１辺に沿って延在し、前記樹脂封止体の主面の第
１辺と交わる第２辺が前記半導体チップの主面の第１辺
と交わる第２辺に沿って延在する半導体装置であって、 前記半導体チップの主面の第２辺と直交する断面におい
て、前記半導体チップの側面の外側における前記配線基
板の主面と前記樹脂封止体の主面との間の領域の断面積
が、前記半導体チップの主面と前記樹脂封止体の主面と
の間の領域の断面積よりも小さいことを特徴とする半導
体装置。 - 【請求項５】 請求項４に記載の半導体装置において、 前記ゲート切断跡部は、前記半導体チップの主面の第１
辺と向かい合っていることを特徴とする半導体装置。 - 【請求項６】 請求項４に記載の半導体装置において、 前記ゲート切断跡部は、前記樹脂封止体の主面の第１辺
の中央部と向かい合っていることを特徴とする半導体装
置。 - 【請求項７】 請求項４に記載の半導体装置において、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を長辺とし、前記半導体チップの主面の第２辺を
短辺とする長方形状で形成されていることを特徴とする
半導体装置。 - 【請求項８】 請求項４に記載の半導体装置において、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を短辺とし、前記半導体チップの主面の第２辺を
長辺とする長方形状で形成されていることを特徴とする
半導体装置。 - 【請求項９】 請求項４に記載の半導体装置において、 前記樹脂封止体は、前記配線基板の主面上に形成されて
いることを特徴とする半導体装置。 - 【請求項１０】 請求項４に記載の半導体装置におい
て、 前記半導体チップは、前記樹脂封止体の主面の第２辺の
延在方向に所定の間隔を置いて複数配置されていること
を特徴とする半導体装置。 - 【請求項１１】 請求項１０に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を長辺とし、前記半導体チップの主面の第２辺を
短辺とする長方形で形成され、 前記樹脂封止体の主面は、前記樹脂封止体の主面の第１
辺を短辺とし、前記樹脂封止体の主面の第２辺を長辺と
する長方形で形成されていることを特徴とする半導体装
置。 - 【請求項１２】 請求項１０に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を短辺とし、前記半導体チップの主面の第２辺を
長辺とする長方形で形成され、 前記樹脂封止体の主面は、前記樹脂封止体の主面の第１
辺を短辺とし、前記樹脂封止体の主面の第２辺を長辺と
する長方形で形成されていることを特徴とする半導体装
置。 - 【請求項１３】 方形状の主面を有する半導体チップ
と、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップを封止する樹脂封止体であって、前記
半導体チップの主面と向かい合う方形状の主面を有し、
前記主面の第１辺に沿う側面にゲート切断跡部が形成さ
れた樹脂封止体とを有し、 前記樹脂封止体の主面の第１辺が前記半導体チップの主
面の第１辺に沿って延在し、前記樹脂封止体の主面の第
１辺と交わる第２辺が前記半導体チップの主面の第１辺
と交わる第２辺に沿って延在し、前記樹脂封止体の主面
の第１辺と向かい合う第３辺が前記半導体チップの主面
の第１辺と向かい合う第３辺に沿って延在し、前記樹脂
封止体の主面の第２辺と向かい合う第４辺が前記半導体
チップの主面の第２辺と向かい合う第４辺に沿って延在
する半導体装置であって、 前記半導体チップの主面の第２辺及び第４辺と直交する
断面において、前記半導体チップの第２辺の外側であっ
て前記配線基板の主面と前記樹脂封止体の主面との間の
領域の断面積と、前記半導体チップの第４辺の外側であ
って前記配線基板の主面と前記樹脂封止体の主面との間
の領域の断面積が、前記半導体チップの主面と前記樹脂
封止体の主面との間の領域の断面積の２分の１よりも小
さいことを特徴とする半導体装置。 - 【請求項１４】 請求項１３に記載の半導体装置におい
て、 前記半導体チップは、前記樹脂封止体の主面の第２辺の
延在方向に所定の間隔を置いて複数配置されていること
を特徴とする半導体装置。 - 【請求項１５】 請求項１４に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を長辺とし、前記半導体チップの主面の第２辺を
短辺とする長方形で形成され、 前記樹脂封止体の主面は、前記樹脂封止体の主面の第１
辺を短辺とし、前記樹脂封止体の主面の第２辺を長辺と
する長方形で形成されていることを特徴とする半導体装
置。 - 【請求項１６】 請求項１４に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を短辺とし、前記半導体チップの主面の第２辺を
長辺とする長方形で形成され、 前記樹脂封止体の主面は、前記樹脂封止体の主面の第１
辺を短辺とし、前記樹脂封止体の主面の第２辺を長辺と
する長方形で形成されていることを特徴とする半導体装
置。 - 【請求項１７】 方形状の主面を有する半導体チップ
と、前記半導体チップが主面上に配置された配線基板
と、前記半導体チップの主面と向かい合う主面が方形状
で形成されたキャビティを有し、かつ前記キャビティの
主面の第１辺に沿う側面に樹脂注入ゲートが設けられた
成形型とを準備する工程と、 前記半導体チップの主面と前記キャビティの主面とが向
かい合い、前記キャビティの主面の第１辺が前記半導体
チップの主面の第１辺に沿って延在し、前記キャビティ
の主面の第１辺と交わる第２辺が前記半導体チップの主
面の第１辺と交わる第２辺に沿って延在し、前記キャビ
ティの主面の第１辺と向かい合う第３辺が前記半導体チ
ップの主面の第１辺と向かい合う第３辺に沿って延在
し、前記キャビティの主面の第２辺と向かい合う第４辺
が前記半導体チップの主面の第２辺と向かい合う第４辺
に沿って延在するように、前記配線基板を前記成形型に
位決めし、その後、前記キャビティの内部に前記樹脂注
入ゲートを通して樹脂を注入して前記半導体チップを樹
脂封止する工程とを備えた半導体装置の製造方法であっ
て、 前記半導体チップを樹脂封止する工程は、前記半導体チ
ップの主面の第３辺に沿う側面から前記キャビティの主
面の第３辺に沿う側面までの距離が、前記半導体チップ
の主面の第２辺に沿う側面から前記キャビティの主面の
第２辺に沿う側面までの距離よりも長く、前記半導体チ
ップの主面の第４辺に沿う側面から前記キャビティの主
面の第４辺に沿う側面までの距離よりも長い状態で行う
ことを特徴とする半導体装置の製造方法。 - 【請求項１８】 方形状の主面を有する半導体チップ
と、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップを封止する樹脂封止体であって、前記
半導体チップの主面と向かい合う方形状の主面を有し、
前記主面の第１辺に沿う側面にゲート切断跡部が形成さ
れた樹脂封止体とを有し、 前記樹脂封止体の主面の第１辺が前記半導体チップの主
面の第１辺に沿って延在し、前記樹脂封止体の主面の第
１辺と交わる第２辺が前記半導体チップの主面の第１辺
と交わる第２辺に沿って延在し、前記樹脂封止体の主面
の第１辺と向かい合う第３辺が前記半導体チップの主面
の第１辺と向かい合う第３辺に沿って延在し、前記樹脂
封止体の主面の第２辺と向かい合う第４辺が前記半導体
チップの主面の第２辺と向かい合う第４辺に沿って延在
する半導体装置であって、 前記半導体チップの主面の第３辺に沿う側面から前記樹
脂封止体の主面の第３辺に沿う側面までの距離が、前記
半導体チップの主面の第２辺に沿う側面から前記樹脂封
止体の主面の第２辺に沿う側面までの距離よりも長く、
前記半導体チップの主面の第４辺に沿う側面から前記樹
脂封止体の主面の第４辺に沿う側面までの距離よりも長
いことを特徴とする半導体装置。 - 【請求項１９】 方形状の主面を有する半導体チップ
と、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップの主面に形成され、前記半導体チップ
の主面の第１辺の延在方向に沿って配列された複数の第
１接続部と、 前記半導体チップの主面の前記第１辺の外側において前
記配線基板の主面に形成され、前記半導体チップの主面
の前記第１辺の延在方向に沿って配列された複数の第２
接続部と、 前記複数の第１接続部と前記複数の第２接続部とを夫々
電気的に接続する複数のボンディングワイヤと、 前記半導体チップ、前記複数の第１及び第２接続部、及
び前記複数のボンディングワイヤを封止する樹脂封止体
であって、前記半導体チップの主面と向かい合う方形状
の主面を有し、前記主面の第１辺が前記半導体チップ主
面の前記第１辺に沿って延在する樹脂封止体と、 前記樹脂封止体の主面の第１辺に沿う側面に形成された
ゲート切断跡部とを有することを特徴とする半導体装
置。 - 【請求項２０】 請求項１９に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記半導体チップの主面の前記
第１辺と向かい合っていることを特徴とする半導体装
置。 - 【請求項２１】 請求項１９に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記樹脂封止体の主面の第１辺
の中央部と向かい合っていることを特徴とする半導体装
置。 - 【請求項２２】 請求項１９に記載の半導体装置におい
て、 前記複数のボンディングワイヤは、前記半導体チップの
主面の第１辺を横切って延在していることを特徴とする
半導体装置。 - 【請求項２３】 請求項１９に記載の半導体装置におい
て、 前記複数の第１接続部は、前記半導体チップの主面の第
１辺側に配置されていることを特徴とする半導体装置。 - 【請求項２４】 請求項１９に記載の半導体装置におい
て、 前記複数の第１接続部は、前記半導体チップの主面の中
央部に配置されていることを特徴とする半導体装置。 - 【請求項２５】 請求項１９に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を長辺とし、前記半導体チップの主面の第１辺と
交わる第２辺を短辺とする長方形状で形成されているこ
とを特徴とする半導体装置。 - 【請求項２６】 請求項１９に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を短辺とし、前記半導体チップの主面の第１辺と
交わる第２辺を長辺とする長方形状で形成されているこ
とを特徴とする半導体装置。 - 【請求項２７】 請求項１９に記載の半導体装置におい
て、 前記樹脂封止体は、前記配線基板の主面上に形成されて
いることを特徴とする半導体装置。 - 【請求項２８】 方形状の主面を有する半導体チップ
と、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップの主面に形成された第１接続部及び第
３接続部と、 前記半導体チップの主面の第１辺の外側において前記配
線基板の主面に形成された第２接続部と、 前記半導体チップの主面の第１辺と交わる第２辺の外側
において前記配線基板の主面に形成された第４接続部
と、 前記第１接続部と前記第２接続部とを電気的に接続する
第１ボンディングワイヤと、 前記第３接続部と前記第４接続部とを電気的に接続する
第２ボンディングワイヤと、 前記半導体チップ、前記第１乃至第４接続部、及び前記
第１及び第２ボンディングワイヤを封止する樹脂封止体
であって、前記半導体チップの主面と向かい合う方形状
の主面を有し、前記樹脂封止体の主面の第１辺が前記半
導体チップの主面の第１辺に沿って延在する樹脂封止体
と、 前記樹脂封止体の主面の第１辺に沿う側面に形成された
ゲート切断跡部とを有し、 前記第１接続部、前記第２接続部及び前記第１ボンディ
ングワイヤは、前記第３接続部、前記第４接続部及び前
記第２ボンディングワイヤよりも数が多いことを特徴と
する半導体装置。 - 【請求項２９】 請求項２８に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記半導体チップの主面の前記
第１辺と向かい合っていることを特徴とする半導体装
置。 - 【請求項３０】 請求項２８に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記樹脂封止体の主面の第１辺
の中央部と向かい合っていることを特徴とする半導体装
置。 - 【請求項３１】 請求項２８に記載の半導体装置であっ
て、 前記第１ボンディングワイヤは、前記半導体チップの主
面の第１辺を横切って延在し、 前記第２ボンディングワイヤは、前記半導体チップの主
面の第２辺を横切って延在していることを特徴とする半
導体装置。 - 【請求項３２】 請求項２８に記載の半導体装置であっ
て、 前記第１接続部は、前記半導体チップの主面の前記第１
辺側に配置され、 前記第３接続部は、前記半導体チップの主面の前記第２
辺側に配置されていることを特徴とする半導体装置。 - 【請求項３３】 請求項２８に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を長辺とし、前記半導体チップの主面の第２辺を
短辺とする長方形状で形成されていることを特徴とする
半導体装置。 - 【請求項３４】 請求項２８に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を短辺とし、前記半導体チップの主面の第２辺を
長辺とする長方形状で形成されていることを特徴とする
半導体装置。 - 【請求項３５】 請求項２８に記載の半導体装置におい
て、 前記樹脂封止体は、前記配線基板の主面上に形成されて
いることを特徴とする半導体装置。 - 【請求項３６】 方形状の主面を有する半導体チップ
と、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップの主面に形成され、かつ前記半導体チ
ップの主面の第１辺に沿って配列された複数の第１接続
部と、 前記半導体チップの主面の第１辺の外側において前記配
線基板の主面に形成され、前記半導体チップの主面の第
１辺に沿って配列された複数の第２接続部と、 前記半導体チップの主面に形成され、前記半導体チップ
の主面の第１辺と交わる第２辺に沿って配列された複数
の第３接続部と、 前記半導体チップの主面の第２辺の外側において前記配
線基板の主面に形成され、前記半導体チップの主面の第
２辺に沿って配列された複数の第４接続部と、 前記複数の第１接続部と前記複数の第２接続部とを夫々
電気的に接続する複数の第１ボンディングワイヤと、 前記複数の第３接続部と前記複数の第４接続部とを夫々
電気的に接続する複数の第２ボンディングワイヤと、 前記半導体チップ、前記複数の第１乃至第４接続部、及
び前記複数の第１及び第２ボンディングワイヤを封止す
る樹脂封止体であって、前記半導体チップの主面と向か
い合う方形状の主面を有し、前記主面の第１辺が前記半
導体チップの主面の第１辺に沿って延在する樹脂封止体
と、 前記樹脂封止体の主面の第１辺に沿う側面に形成された
ゲート切断跡部とを有し、 前記半導体チップの主面の第２辺に沿う側面から前記第
４接続部までの距離は、前記半導体チップの主面の第１
辺に沿う側面から前記第２接続部までの距離よりも短い
ことを特徴とする半導体装置。 - 【請求項３７】 請求項３６に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記半導体チップの主面の第１
辺と向かい合っていることを特徴とする半導体装置。 - 【請求項３８】 請求項３６に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記樹脂封止体の主面の第１辺
の中央部と向かい合っていることを特徴とする半導体装
置。 - 【請求項３９】 請求項３６に記載の半導体装置におい
て、 前記複数の第１ボンディングワイヤは、前記半導体チッ
プの主面の第１辺を横切って延在し、 前記複数の第２ボンディングワイヤは、前記半導体チッ
プの主面の第２辺を横切って延在していることを特徴と
する半導体装置。 - 【請求項４０】 請求項３６に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を長辺とし、前記半導体チップの主面の第２辺を
短辺とする長方形状で形成されていることを特徴とする
半導体装置。 - 【請求項４１】 請求項３６に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を短辺とし、前記半導体チップの主面の第２辺を
長辺とする長方形状で形成されていることを特徴とする
半導体装置。 - 【請求項４２】 請求項３６に記載の半導体装置におい
て、 前記樹脂封止体は、前記配線基板の主面上に形成されて
いることを特徴とする半導体装置。 - 【請求項４３】 方形状の主面を有する半導体チップ
と、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップの主面に形成され、前記半導体チップ
の主面の第１辺に沿って配列された複数の第１接続部
と、 前記半導体チップの主面の第１辺の外側において前記配
線基板の主面に形成され、前記半導体チップの主面の第
１辺に沿って配列された複数の第２接続部と、 前記半導体チップの主面に形成され、前記半導体チップ
の主面の第１辺と交わる第２辺に沿って配列された複数
の第３接続部と、 前記半導体チップの主面の第２辺の外側において前記配
線基板の主面に形成され、前記半導体チップの主面の第
２辺に沿って配列された複数の第４接続部と、 前記複数の第１接続部と前記複数の第２接続部とを夫々
電気的に接続する複数の第１ボンディングワイヤと、 前記複数の第３接続部と前記複数の第４接続部とを夫々
電気的に接続する複数の第２ボンディングワイヤと、 前記半導体チップ、前記複数の第１乃至第４接続部、及
び複数の第１及び第２ボンディングワイヤとを封止する
樹脂封止体であって、前記半導体チップの主面と向かい
合う主面が方形状で形成され、前記主面の第１辺が前記
半導体チップの第１辺に沿って延在する樹脂封止体と、 前記樹脂封止体の第１辺に沿う側面に形成されたゲート
切断跡部とを有し、 前記複数の第４接続部の配列ピッチは、前記複数の第２
接続部の配列ピッチよりも広いことを特徴とする半導体
装置。 - 【請求項４４】 請求項４３に記載の半導体装置におい
て、 前記複数の第３接続部の配列ピッチは、前記複数の第１
接続部の配列ピッチよりも広いことを特徴とする半導体
装置。 - 【請求項４５】 請求項４３に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記半導体チップの主面の第１
辺と向かい合っていることを特徴とする半導体装置。 - 【請求項４６】 請求項４３に記載の半導体装置におい
て、 前記ゲート切断跡部は、前記樹脂封止体の主面の第１辺
の中央部と向かい合っていることを特徴とする半導体装
置。 - 【請求項４７】 請求項４３に記載の半導体装置におい
て、 前記複数の第１ボンディングワイヤは、前記半導体チッ
プの主面の第１辺を横切って延在し、 前記複数の第２ボンディングワイヤは、前記半導体チッ
プの主面の第２辺を横切っていることを特徴とする半導
体装置。 - 【請求項４８】 請求項４３に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を長辺とし、前記半導体チップの主面の第２辺を
短辺とする長方形で形成されていることを特徴とする半
導体装置。 - 【請求項４９】 請求項４３に記載の半導体装置におい
て、 前記半導体チップの主面は、前記半導体チップの主面の
第１辺を短辺とし、前記半導体チップの主面の第２辺を
長辺とする長方形で形成されていることを特徴とする半
導体装置。 - 【請求項５０】 請求項４３に記載の半導体装置におい
て、 前記樹脂封止体は、前記配線基板の主面上に形成されて
いることを特徴とする半導体装置。 - 【請求項５１】 方形状の主面を有する半導体チップ
と、 前記半導体チップが主面上に配置された配線基板と、 前記半導体チップを封止する樹脂封止体であって、前記
半導体チップの主面と向かい合う主面が方形状で形成さ
れた樹脂封止体と、 第１方向に沿う前記半導体チップの２つの側面のうちの
一方の側面と向かい合う前記樹脂封止体の側面に形成さ
れたゲート切断跡部とを有し、 第２方向に沿う前記半導体チップの２つの側面のうちの
一方の側面からこの一方の側面と向かい合う前記樹脂封
止体の側面までの距離が、前記第２方向に沿う前記半導
体チップの２つの側面のうちの他方の側面からこの他方
の側面と向かい合う前記樹脂封止体の側面までの距離よ
りも小さいことを特徴とする半導体装置。 - 【請求項５２】 複数の配線と、主面及び裏面を有する
配線基板と、 前記配線基板の主面上に配置され、前記複数の配線と電
気的に接続された第１及び第２の半導体チップと、 前記配線基板の主面上に形成され、第１の対向する２側
面と、前記第１の対向する２側面よりも長い第２の対向
する２側面と、前記第１の対向する２側面の一方の上に
形成されたゲート切断跡部とを有しており、前記第１及
び第２の半導体チップの上を覆う樹脂封止体とを有して
おり、 前記第１の半導体チップは、前記ゲート切断跡部を有す
る樹脂封止体の側面と前記第２の半導体チップとの間に
配置されており、 前記第１の半導体チップと前記第２の半導体チップの距
離は、前記第２の半導体チップと、前記第１の対向する
２側面のうちの前記ゲート切断跡部を有さないもう一方
の側面との距離よりも小さいことを特徴とする半導体装
置。 - 【請求項５３】 請求項５２に記載の半導体装置におい
て、 前記第１及び第２の半導体チップの夫々は、前記樹脂封
止体で覆われる夫々の半導体チップの主面上に、複数の
半導体素子、及び複数の電極を有しており、 前記配線基板は、前記第１の半導体チップと前記第２の
半導体チップの間の領域の配線基板の主面上に複数の電
極を有しており、 前記第１の半導体チップの複数の電極は、前記配線基板
の複数の電極と複数のボンディングワイヤを介して夫々
電気的に接続しており、 前記第２の半導体チップの複数の電極は、前記配線基板
の複数の電極と複数のボンディングワイヤを介して夫々
電気的に接続していることを特徴とする半導体装置。 - 【請求項５４】 請求項５３に記載の半導体装置におい
て、 前記複数のボンディングワイヤの夫々は、逆ボンディン
グ法によって形成されたボンディングワイヤであること
を特徴とする半導体装置。 - 【請求項５５】 請求項５２に記載の半導体装置におい
て、 前記第１の対向する２側面のうちの前記ゲート切断跡部
を有さないもう一方の側面上には、エアベント跡部を有
することを特徴とする半導体装置。 - 【請求項５６】 請求項５２に記載の半導体装置におい
て、 前記樹脂封止体は、トランスファモールド法によって形
成された樹脂封止体であることを特徴とする半導体装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083180A JP2002280402A (ja) | 2001-03-22 | 2001-03-22 | 半導体装置及びその製造方法 |
| KR1020020011894A KR20020075226A (ko) | 2001-03-22 | 2002-03-06 | 반도체 장치 및 그 제조 방법 |
| US10/091,426 US6875639B2 (en) | 2001-03-22 | 2002-03-07 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083180A JP2002280402A (ja) | 2001-03-22 | 2001-03-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280402A true JP2002280402A (ja) | 2002-09-27 |
Family
ID=18939034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001083180A Pending JP2002280402A (ja) | 2001-03-22 | 2001-03-22 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6875639B2 (ja) |
| JP (1) | JP2002280402A (ja) |
| KR (1) | KR20020075226A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157763A (ja) * | 2005-11-30 | 2007-06-21 | Mitsumi Electric Co Ltd | 回路モジュール |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM305962U (en) * | 2006-04-21 | 2007-02-01 | Powertech Technology Inc | Ball grid array package structure |
| US7482683B2 (en) * | 2006-05-12 | 2009-01-27 | Stats Chippac Ltd. | Integrated circuit encapsulation system with vent |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135258A (ja) | 1996-10-30 | 1998-05-22 | Hitachi Ltd | 多連配線基板およびそれを用いた半導体装置の製造方法 |
| JPH11354558A (ja) | 1998-06-11 | 1999-12-24 | Apic Yamada Corp | 半導体モジュールの製造方法 |
-
2001
- 2001-03-22 JP JP2001083180A patent/JP2002280402A/ja active Pending
-
2002
- 2002-03-06 KR KR1020020011894A patent/KR20020075226A/ko not_active Application Discontinuation
- 2002-03-07 US US10/091,426 patent/US6875639B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157763A (ja) * | 2005-11-30 | 2007-06-21 | Mitsumi Electric Co Ltd | 回路モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| US6875639B2 (en) | 2005-04-05 |
| KR20020075226A (ko) | 2002-10-04 |
| US20020135056A1 (en) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818980B1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| US8710647B2 (en) | Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board | |
| US7170158B2 (en) | Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture | |
| KR100441532B1 (ko) | 반도체장치 | |
| US6433421B2 (en) | Semiconductor device | |
| US8383456B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP3916854B2 (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
| US20030218245A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2005354068A (ja) | 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法 | |
| US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2003077946A (ja) | 半導体装置の製造方法 | |
| US6750080B2 (en) | Semiconductor device and process for manufacturing the same | |
| KR20100069589A (ko) | 반도체 디바이스 | |
| JP2012028429A (ja) | 半導体装置およびその製造方法 | |
| KR100240748B1 (ko) | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 | |
| US20060284298A1 (en) | Chip stack package having same length bonding leads | |
| US20110291295A1 (en) | Semiconductor device | |
| US9177941B2 (en) | Semiconductor device with stacked semiconductor chips | |
| KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
| US20120264257A1 (en) | Mold array process method to prevent exposure of substrate peripheries | |
| JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
| JP2002280402A (ja) | 半導体装置及びその製造方法 | |
| JP2007095964A (ja) | 半導体装置の製造方法 | |
| KR100473336B1 (ko) | 반도체패키지 | |
| JP2000058699A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |