JPH0478161A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0478161A
JPH0478161A JP2192004A JP19200490A JPH0478161A JP H0478161 A JPH0478161 A JP H0478161A JP 2192004 A JP2192004 A JP 2192004A JP 19200490 A JP19200490 A JP 19200490A JP H0478161 A JPH0478161 A JP H0478161A
Authority
JP
Japan
Prior art keywords
wiring board
tab
wiring substrate
resin
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2192004A
Other languages
English (en)
Inventor
Kazuhiko Sashitani
指谷 和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2192004A priority Critical patent/JPH0478161A/ja
Publication of JPH0478161A publication Critical patent/JPH0478161A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、配線基板の実装面
上に複数個の半導体チップを実装し、これらを封止体で
封止する半導体装置に適用して有効な技術に関するもの
である。
〔従来の技術〕
配線基板の実装面上に複数個の半導体チップを実装し、
これらを例えば樹脂パッケージで封止した樹脂封止型半
導体装置が開発されている。この樹脂封止型半導体装置
は、例えばD I P (DualI n−1ine 
P aekage)型のパッケージで構成されている。
前記樹脂封止半導体装置はタブ吊りリードで支持された
タブ上に配線基板を搭載している。
前記半導体チップは、例えば平面が方形状の単結晶珪素
基板で構成されている。この半導体チップの主面上には
、方形状の各辺に沿って複数の外部端子(ポンディング
パッド)が配置されている。
前記配線基板は、例えば平面が長方形状で形成された絶
縁性の耐熱ガラスポリイミド系樹脂基板の表面に配線が
施され、この樹脂基板を複数枚積み重ねた多層配線構造
のプリント配線基板で構成されている。このプリント配
線基板の表面上には前2半導体チップの外部端子の夫々
と対向した位置に複数の接続端子(内部端子)が配置さ
れている。
また、このプリント配線基板の表面上には、長方形状の
対向する長辺に沿って複数の接続端子(外部端子)が配
置されている。
前記半導体チップの外部端子は、ボンディングワイヤを
介してプリント配線基板の接続端子と電気的に接続され
ている。前記プリント配線基板の接続端子は、ボンディ
ングワイヤを介してインナーリートと電気的に接続され
ている。つまり、前記半導体チップは、ボンディングワ
イヤ、プリント配線基板の配線、ボンディングワイヤの
夫々を介してインナーリードと電気的に接続されている
前記タブ、プリント配線基板、半導体チップ、ボンディ
ングワイヤ、インナーリード等は、例えば絶縁性のエポ
キシ系樹脂で形成された樹脂パッケージで封止されてい
る。
前記半導体チップは、例えばI M [bit] X 
1 [bit]の容量のマスクROM (Read 0
nly MeIlory)を搭載している。この半導体
チップは、前記プリント配線基板の主面上に絶縁性接着
剤で固定されている。
前記プ「fント配線基板は、タブ上に例えばエポキシ系
の熱硬化性接着剤を介在して固着されている5このプリ
ント配線基板は、タブ上に搭載後、例えば160℃程度
の熱処理を施し、熱硬化性接着剤を硬化させてタブ上に
固定されている。
この種の樹脂封止型半導体装置はメモリモジュールとし
て、例えばメモリポート、CPUボート等の実装基板に
複数個実装される。この樹脂封止型半導体装置は、複数
個の半導体チップを個々に樹脂パッケージで封止した樹
脂封止型半導体装置を複数個実装する場合に比へて、複
数個の半導体チップを1つの樹脂パッケージで封止し、
複数個の半導体チップを封止する樹脂パッケージの共用
領域を除去したので、実装基板上での単位面積当りの半
導体チップの搭載個数を増加し、実装密度を高めること
ができる特徴がある。
なお、プリント配線基板の実装面上に複数個の半導体チ
ップを実装し、これらを樹脂で封止した樹脂封止型半導
体装置については1例えば1日経マイクロデバイス、1
989年12月号、第32頁乃至第40頁に記載されて
いる。
〔発明が解決しようとする課題〕
前記樹脂封止型半導体装置は、タブ上に熱硬化性接着剤
を介在してプリント配線基板を搭載した後、熱処理を施
して熱硬化性接着剤を硬化させているが、この熱処理時
において、熱硬化性接着剤が硬化する前に配線基板の端
部が熱により浮き上がり(変形し)、プリント配線基板
に反りが生じる。
このプリント配線基板の反りは、ワイヤボンディング工
程において、予じめ設定されたボンディング位置から半
導体チップの外部端子、プリント配線基板の接続端子の
夫々のボンディング位置にずれを生じるので、外部端子
、接続端子の夫々とボンディングワイヤとの接続不良(
ボンディング不良)が発生するという問題があった6 本発明の目的は、複数個の半導体チップを実装した配線
基板を封止体で封止する半導体装置において、配線基板
の反り(曲がり)を防止し、ボンディング不良(接続不
良)を低減することが可能な技術を提供することにある
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
(1)平面が方形状で形成された配線基板の実装面上に
複数個の半導体チップを実装し、タブ上に熱硬化性接着
剤を介在して前記配線基板を固定し。
これらを封止体で封止する半導体装置において、前記配
線基板の対向する辺又はその近傍に、この配線基板、タ
ブの夫々を機械的に固定する固定手段を設ける。
(2)前記固定手段は、配線基板、タブの夫々に設けら
れた貫通孔と、この夫々の貫通孔内にわたって設けられ
た前記配線基板とタブとを固定するリベット材とで構成
される。
〔作  用〕
上述した手段によれば、熱硬化性接着剤に熱を加えて硬
化させ、タブ上に配線基板を接着固定する熱処理時に、
配線基板の端部が浮き上がり、配線基板が反るのを防止
できるので、予じめ設定されたボンディング位置から半
導体チップの外部端子、配線基板の接続端子の夫々のボ
ンディング位置がずれるのを防止でき、前記外部端子、
接続端子の夫々とボンディングワイヤとの接続不良(ボ
ンディング不良)を低減できる。
以下、本発明の構成について、DIP型の樹脂封止型半
導体装置に本発明を適用した一実施例とともに説明する
なお、実施例を説明するための全図において。
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
〔発明の実施例〕
本発明の一実施例である樹脂封止型半導体装置の概略構
成を第1図(樹脂封止の上部を除去した状態の平面図)
、第2図(第1図のn−U線で切った断面図)及び第3
図(第1図のIII−III線で切った断面図)に示す
第1図、第2図及び第3図に示すように、樹脂封止型半
導体装置は、D I P(Dual In−1ine 
Package)型のパッケージ1で構成されている。
この樹脂封止型半導体装置は、タブ吊りリードで支持さ
れたタブ5C上にプリント配線基板(以下、単に配線基
板という)2を介在させて複数個の半導体チップ3を搭
載している。
前記半導体チップ3のうち5例えば1M[bitlXl
[bitコの容量のマスクROM(Read 0nly
 Memory)で構成された半導体チップ3Aが2個
搭載されている。前記半導体チップ3のうち、例えば半
導体チップ3Aの動作を制御するSSI(Small 
S cale I ntegrated C1rcui
t :小規模集積回路装置)で構成された半導体チップ
3Bが1個搭載されている。これらの半導体チップ3は
、例えば絶縁性のエポキシ系の接着剤4を介在して配線
基板2上に接着固定されている。
前記半導体チップ3A、3Bの夫々は、平面が方形状の
例えば単結晶珪素基板で構成されている。
半導体チップ3A、3Bの夫々の主面上には、方形状の
各辺に沿った最外周部に複数の外部端子(ポンディング
パッド)BPが配置されている。この外部端子BPは、
半導体チップ3の内部に形成された半導体素子と電気的
に接続されている。
前記配線基板2は1例えば平面が長方形状で形成された
絶縁性の耐熱ガラスポリイミド系樹脂基板の表面に配線
が施され、この樹脂基板を複数枚積み重ねた多層配線構
造(又は単層配線構造でもよい)で構成されている。こ
の配線基板2の実装面上には、長方形状の長辺に沿った
最外周部分に形成された複数の接続端子(外部端子)2
bと、前記半導体チップ3A、3Bの夫々に配置された
外部端子BPに沿ってその周囲に形成された複数の接続
端子(内部端子)2aとが配置されている。前記接続端
子2aと接続端子2bとは、配線基板2に形成された多
層配線構造の配線で電気的に接続されている。
前記接続端子2aはボンディングワイヤ7を介して半導
体チップ3A、3Bの夫々の外部端子BPと電気的に接
続されている。前記接続端子2bはボンディングワイヤ
8を介してインナーリード5Aと電気的に接続されてい
る。このインナーリード5Aはアウターリード5Bと一
体化され電気的に接続されている。ボンディングワイヤ
7.8の夫々は例えば金(Au)ワイヤを使用する。ま
た、ボンディングワイヤ7.8の夫々はアルミニウム(
AΩ)ワイヤ、銅(Cu)ワイヤの夫々を使用してもよ
い。このボンディングワイヤ7.8の夫々は例えば熱圧
着に超音波振動を併用したボンディング法によりボンデ
ィングされる。
前記タブ5C、インナーリート5A、半導体チップ3等
は、低応力化を図るために例えばフェノール系硬化剤、
シリコーンゴム及びフィラーが添加された絶縁性のエポ
キシ系樹脂IA(封止体)で封止されている。この封止
はトランスファーモールド法で行なわれる。
前記インナーリード5A、アウターリード5B。
タブ5Cの夫々は、同一リードフレーム(図示せず)か
ら切断及び成型され構成されている。り一トフレームは
、前述の樹脂IAで封止された後に切断及び成型がなさ
れる。このリードフレームは、例えばFe−N1(例え
ばNi含有率42又は50〔%コ〕合金、Cu系合金等
で形成される。
前記配線基板2は、第4図(第2回の要部拡大断面図)
に示すように、熱硬化性接着剤6でタブ5C上に接着固
定されている。この種の樹脂封止型半導体装置は、タブ
5C上に配線基板2を搭載した後、約160℃程度の熱
処理(ベーク処理)を施し、前記熱硬化性接着剤6を硬
化させてタブ5C1配線基板2の夫々を接着固定してい
る。熱硬化性接着剤6としては、例えばエポキシ系樹脂
接着剤を使用する。
前記配線基板2、タブ5Cの夫々には、第1図、第2図
及び第4@に示すように、配線基板2の長方形状の対向
する辺の近傍(第2図において、配線基板2の左右の短
辺の両端部)の位置に貫通孔9が形成されている。この
夫々の貫通孔9には。
貫通したリベット材10が設けられ、このリベット材1
0で配線基板2とタブ5Cとを挟み込んで(機械的に)
固定している。リベット材lOは前述のタブ5Cと同等
の例えばFe−Ni合金、Cu系合金等で形成される。
前記リベット材lOによる配線基板2とタブ5Cとの固
定は、一方が前記貫通孔9の径より大きく形成された(
断面がT字型に形成された)リベット材9をタブ5Cの
貫通孔9に挿入し、タブ5Cの搭載面上に突起を形成し
て、このタブ5C上に配線基板2を搭載した後(前記突
起に配線基板2の貫通孔9をはめ込んだ後)、第4図に
示すように。
リベット材10の他方を圧着変形することにより行う。
このように構成された樹脂封止型半導体装置は、熱硬化
性接着剤6に熱を加えて硬化させる熱処理時に、配線基
板2の端部が熱により浮き上がり、配線基@2が反るの
をリベット材10で防止でき、ワイヤボンディング工程
において、予じめ設定されたボンディング位置から半導
体チップ3の外部端子BP、配線基板2の接続端子2a
、2bの夫々のボンディング位置がずれるのを防止する
ことができるので、外部端子BP、接続端子2a、接続
端子2bの夫々とボンディングワイヤ7.8の夫々との
接続不良(ボンディング不良)を低減できる。
なお、本実施例では、熱硬化性接着剤6で配線基板2を
タブ5Cに接着固定しているが、リベット材10で配線
基板2をタブ5cに固定することができるので、前記熱
硬化性接着剤6を廃止してもよい。
また、本実施例では、配線基板2の長方形状の対向する
辺の近傍の位置にリベット材1oを1個設けているが、
対向する辺の近傍の位置にリベット材10を***設け
てもよい。
また1本実施例では、リベット材1oで配線基板2の両
端部をタブ5Cに固定しているが、配線基板2の両端部
にクランプ材をはめ込んで固定してもよい。
このように、平面が方形状で形成された配線基板2の実
装面上に複数個の半導体チップ3を実装し、タブ5C上
に熱硬化性接着M6を介在して前記配線基板2を固定し
、これらを樹脂IA(封止体)で封止する樹脂封止型半
導体装置において、前記配線基@2の対向する辺又はそ
の近傍に、この配線基板2、タブ5Cの夫々を機械的に
固定する固定手段を設ける。この固定手段は、配線基板
2、タブ5Cの夫々に設けられた貫通孔9と、この夫々
の貫通孔9内にわたって設けられた前記配線基板2とタ
ブ5cとを固定するリベット材1oとで構成される。こ
の構成により、熱硬化性接着剤6に熱を加えて硬化させ
、タブ5c上に配線基板2を接着固定する熱処理時に、
配線基板2の端部が浮き上がり、配線基板2が反るのを
防止できると共に、予じめ設定されたボンディング位置
から半導体チップ3の外部端子BP、配線基板2の接続
端子2a、2bの夫々のボンディング位置がずれるのを
防止でき、前記外部端子BP、接続端子2a、2bの夫
々とボンディングワイヤ7.8の夫々との接続不良(ボ
ンディング不良)を低減できる。
また、配線基板2をタブ5C上にリベット材10で固定
でき、熱硬化性接着剤6を廃止できるので。
この製造工程に相当する分、樹脂封止型半導体装置の製
造工程数を低減できる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
配線基板の実装面上に複数個の半導体チップを実装し、
タブ上に熱硬化性接着剤を介在して前記配線基板を固定
し、これらを封止体で封止した半導体装置において、前
記配線基板の反りを防止でき、ボンディング不良(接続
不良)を低減できる。
また、前記半導体装置において、熱硬化性接着剤を廃止
することができ、この製造工程に相当する分、製造工程
数を低減することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例である樹脂封止型半導体装
置の樹脂封止の上部を除去した状態の概略構成を示す平
面図。 第2図は、第1図のロー■線で切った断面図、第3図は
、第1図の■−■線で切った断面図、第4図は、第2図
の要部拡大断面図である。 図中、1・・・樹脂パッケージ、IA・・・樹脂、2配
線基板、3・・・半導体チップ、5A・・・インナーリ
ード、5B・・・アウターリード、5C・・・タブ、6
・・熱硬化性接着剤、7,8・・・ボンディングワイヤ
、9・・・リベット材、10・・貫通孔である。

Claims (1)

  1. 【特許請求の範囲】 1、平面が方形状で形成された配線基板の実装面上に複
    数個の半導体チップを実装し、タブ上に熱硬化性接着剤
    を介在して前記配線基板を固定し、これらを封止体で封
    止する半導体装置において、前記配線基板の対向する辺
    又はその近傍に、この配線基板、タブの夫々を機械的に
    固定する固定手段を設けたことを特徴とする半導体装置
    。 2、前記固定手段は、配線基板、タブの夫々に設けられ
    た貫通孔と、この夫々の貫通孔内にわたって設けられた
    前記配線基板とタブとを固定するリベット材とで構成さ
    れることを特徴とする請求項1に記載の半導体装置。
JP2192004A 1990-07-19 1990-07-19 半導体装置 Pending JPH0478161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2192004A JPH0478161A (ja) 1990-07-19 1990-07-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2192004A JPH0478161A (ja) 1990-07-19 1990-07-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH0478161A true JPH0478161A (ja) 1992-03-12

Family

ID=16284005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2192004A Pending JPH0478161A (ja) 1990-07-19 1990-07-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH0478161A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796392B2 (en) * 2007-02-28 2010-09-14 OSRAM Gesellschaft mit berschränkter Haftung Electronic construction unit and electrical circuit carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796392B2 (en) * 2007-02-28 2010-09-14 OSRAM Gesellschaft mit berschränkter Haftung Electronic construction unit and electrical circuit carrier

Similar Documents

Publication Publication Date Title
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US4974057A (en) Semiconductor device package with circuit board and resin
JP3238004B2 (ja) 半導体装置の製造方法
JP5543086B2 (ja) 半導体装置及びその製造方法
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JP2586344B2 (ja) キャリアフィルム
JP3638750B2 (ja) 半導体装置
JP2677632B2 (ja) 超薄型表面実装樹脂封止半導体装置
JPH04357858A (ja) 半導体装置
JP3226244B2 (ja) 樹脂封止型半導体装置
JP3686047B2 (ja) 半導体装置の製造方法
JPH0478161A (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JPH11186440A (ja) 半導体装置
JP4260766B2 (ja) 半導体装置
JPH11260950A (ja) 半導体装置及びその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH10270625A (ja) 半導体装置およびその製造方法
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JPH06163811A (ja) 半導体装置および半導体装置の製造方法
KR200179421Y1 (ko) 적층형 반도체 패캐이지