JPH1140743A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1140743A JPH1140743A JP19756597A JP19756597A JPH1140743A JP H1140743 A JPH1140743 A JP H1140743A JP 19756597 A JP19756597 A JP 19756597A JP 19756597 A JP19756597 A JP 19756597A JP H1140743 A JPH1140743 A JP H1140743A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- support
- lead
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
(57)【要約】 （修正有）
【課題】 肉厚を厚くすることなく１つのパッケージ内
に複数の半導体チップを積層し高密度実装を可能にす
る。 【解決手段】 第１の半導体チップ５０の上に第２の半
導体チップ５１を固着する。そして第２の半導体チップ
５１の突出部の下に支持リード５９ａ、５９ｂ、６０
ａ、６０ｂを延在させ、この支持リードで２階建てのチ
ップを支持する。そして各半導体チップ５０、５１のボ
ンディングパッド５２とリード端子５７の先端部とをワ
イヤ５６でワイヤボンドし、半導体チップ５０、５１を
含み主要部を樹脂５８でモールドする。
に複数の半導体チップを積層し高密度実装を可能にす
る。 【解決手段】 第１の半導体チップ５０の上に第２の半
導体チップ５１を固着する。そして第２の半導体チップ
５１の突出部の下に支持リード５９ａ、５９ｂ、６０
ａ、６０ｂを延在させ、この支持リードで２階建てのチ
ップを支持する。そして各半導体チップ５０、５１のボ
ンディングパッド５２とリード端子５７の先端部とをワ
イヤ５６でワイヤボンドし、半導体チップ５０、５１を
含み主要部を樹脂５８でモールドする。
Description
【０００１】
【発明の属する技術分野】本発明は、アイランドを省略
した外形寸法の薄型化が可能な半導体装置に関する。
した外形寸法の薄型化が可能な半導体装置に関する。
【０００２】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、半導体チップの周囲を熱硬化性のエポキシ
樹脂で封止するトランスファーモールド技術である。半
導体チップの支持素材としてリードフレームを用いてお
り、リードフレームのアイランドに半導体チップをダイ
ボンドし、半導体チップのボンディングパッドとリード
をワイヤでワイヤボンドし、所望の外形形状を具備する
金型内にリードフレームをセットし、金型内にエポキシ
樹脂を注入、これを硬化させることにより製造される。
ているのが、半導体チップの周囲を熱硬化性のエポキシ
樹脂で封止するトランスファーモールド技術である。半
導体チップの支持素材としてリードフレームを用いてお
り、リードフレームのアイランドに半導体チップをダイ
ボンドし、半導体チップのボンディングパッドとリード
をワイヤでワイヤボンドし、所望の外形形状を具備する
金型内にリードフレームをセットし、金型内にエポキシ
樹脂を注入、これを硬化させることにより製造される。
【０００３】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれている。そこで、以前から発想としては存在してい
た（例えば、特開昭５５ー１１１１５１７号）、１つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり、アイラン
ド上に第１の半導体チップを固着し、第１の半導体チッ
プの上に第２の半導体チップを固着し、対応するボンデ
ィングパッドとリードとをボンディングワイヤで接続
し、樹脂で封止したものである。
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれている。そこで、以前から発想としては存在してい
た（例えば、特開昭５５ー１１１１５１７号）、１つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり、アイラン
ド上に第１の半導体チップを固着し、第１の半導体チッ
プの上に第２の半導体チップを固着し、対応するボンデ
ィングパッドとリードとをボンディングワイヤで接続
し、樹脂で封止したものである。
【０００４】この構造は、コストアップになるにも拘わ
らず、複数のチップを一体化させることにより、軽薄短
小化が実現できる。故に外形寸法に余裕のあるＤＩＰ型
パッケージよりは、表面実装型の、しかも薄型のパッケ
ージに収納したい意向が強く、その方が全体としてのメ
リットが大きい。しかしながら、半導体チップには、そ
の表面に形成した回路素子の支持基板としてある程度の
機械的強度を持たせる必要性から、最低でも約２００μ
程度の厚みが必須となり、樹脂には、半導体装置の耐湿
性の点、およびボンディングワイヤのループ高さ等の点
で、半導体チップの上方に最低でも約２００μ程度の肉
厚を確保したい。これら製造上から要求される厚みを全
て取り込み、且つ２つ以上のチップを重ね合わせること
は、結局樹脂の外形寸法を大型化させることになり、従
来より準備されているパッケージの外形寸法に収まらな
いと言う欠点があった。更に、金型や試験測定装置等、
後工程で使用する製造装置の殆どを別設計にしなければ
ならず、設備投資によりコストアップが極めて大きくな
ると言う欠点があった。
らず、複数のチップを一体化させることにより、軽薄短
小化が実現できる。故に外形寸法に余裕のあるＤＩＰ型
パッケージよりは、表面実装型の、しかも薄型のパッケ
ージに収納したい意向が強く、その方が全体としてのメ
リットが大きい。しかしながら、半導体チップには、そ
の表面に形成した回路素子の支持基板としてある程度の
機械的強度を持たせる必要性から、最低でも約２００μ
程度の厚みが必須となり、樹脂には、半導体装置の耐湿
性の点、およびボンディングワイヤのループ高さ等の点
で、半導体チップの上方に最低でも約２００μ程度の肉
厚を確保したい。これら製造上から要求される厚みを全
て取り込み、且つ２つ以上のチップを重ね合わせること
は、結局樹脂の外形寸法を大型化させることになり、従
来より準備されているパッケージの外形寸法に収まらな
いと言う欠点があった。更に、金型や試験測定装置等、
後工程で使用する製造装置の殆どを別設計にしなければ
ならず、設備投資によりコストアップが極めて大きくな
ると言う欠点があった。
【０００５】そのため、特願平９−５５１７４号（平成
９年３月１０日の出願）、図５、図６（図５のＡ−Ａ線
断面図）および図７（図５のＢ−Ｂ線断面図）のよう
に、半導体チップ２０、２１を搭載するアイランド２２
の裏面が樹脂２３の表面に露出するようにリードとアイ
ランドとの段付けを行い、このアイランド上に複数の半
導体チップを積層する事により、樹脂の高さを低減した
ものが発表されている。
９年３月１０日の出願）、図５、図６（図５のＡ−Ａ線
断面図）および図７（図５のＢ−Ｂ線断面図）のよう
に、半導体チップ２０、２１を搭載するアイランド２２
の裏面が樹脂２３の表面に露出するようにリードとアイ
ランドとの段付けを行い、このアイランド上に複数の半
導体チップを積層する事により、樹脂の高さを低減した
ものが発表されている。
【０００６】またアイランド２２と樹脂２３との熱膨張
係数の違いからパッケージの反りが発生するために、ア
イランドサイズを小さくしていた。つまり図５がその平
面図であり、アイランド２２の上には、第１のチップ２
０が、その上には第２のチップ２１が設けられ、この第
１、第２のチップ２０、２１は、チップの周囲に延在さ
れたリード端子２４・・・と金属細線２５を介して電気
的に接続されている。またアイランド２２の各コーナー
からタイバー２６ａ、２６ｂ、２７ａおよび２７ｂを延
在させ、これをリードフレームと一体化させることで、
アイランドの支持、モールド時のねじれを防止してい
る。
係数の違いからパッケージの反りが発生するために、ア
イランドサイズを小さくしていた。つまり図５がその平
面図であり、アイランド２２の上には、第１のチップ２
０が、その上には第２のチップ２１が設けられ、この第
１、第２のチップ２０、２１は、チップの周囲に延在さ
れたリード端子２４・・・と金属細線２５を介して電気
的に接続されている。またアイランド２２の各コーナー
からタイバー２６ａ、２６ｂ、２７ａおよび２７ｂを延
在させ、これをリードフレームと一体化させることで、
アイランドの支持、モールド時のねじれを防止してい
る。
【０００７】
【発明が解決しようとする課題】ここでアイランド２２
に第１の半導体チップ２０を絶縁接着剤２８で固着する
場合、接着剤をアイランド２２に塗布し、半導体チップ
を載せて押圧して固着する。しかし、アイランドの厚み
や接着剤の厚みは、封止樹脂の厚みを未だ厚くする要因
であった。
に第１の半導体チップ２０を絶縁接着剤２８で固着する
場合、接着剤をアイランド２２に塗布し、半導体チップ
を載せて押圧して固着する。しかし、アイランドの厚み
や接着剤の厚みは、封止樹脂の厚みを未だ厚くする要因
であった。
【０００８】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第１に、一方の側辺対と対向する他方の
側辺対に対応する位置に於いて、第２の半導体チップが
第１の半導体チップよりも外側に突出して非重畳部を形
成している点に着目し、この突出した非重畳部に対応す
る第２の半導体チップの裏面に第１の支持リードを当接
させ、２階建てのチップをこの支持リードで支持するも
のである。例えば、下側の第１の半導体チップと支持リ
ードの厚みが実質同じで有れば、第１の支持リードは、
第１の半導体チップの裏面から突出せずに第２の半導体
チップを支持でき、従来のアイランドの厚み分を省略す
ることができる。
鑑みてなされ、第１に、一方の側辺対と対向する他方の
側辺対に対応する位置に於いて、第２の半導体チップが
第１の半導体チップよりも外側に突出して非重畳部を形
成している点に着目し、この突出した非重畳部に対応す
る第２の半導体チップの裏面に第１の支持リードを当接
させ、２階建てのチップをこの支持リードで支持するも
のである。例えば、下側の第１の半導体チップと支持リ
ードの厚みが実質同じで有れば、第１の支持リードは、
第１の半導体チップの裏面から突出せずに第２の半導体
チップを支持でき、従来のアイランドの厚み分を省略す
ることができる。
【０００９】第２に、前記第１の支持リードを、４つの
各部の近傍にそれぞれ配置することで、２階建てチップ
をネジレもなく安定して支持することができる。第３
に、第２の構造に於いて、前記他方の側辺に位置する２
本の第１の支持リードの間に、Ｕの字の底になる部分
が、この他方の側辺に近接して配置した第２の支持リー
ドを設ける事で解決するものである。第１の支持リード
は、細く機械的に弱いため、モールド後の半導体装置を
保持することが難しいが、この第２の支持リードを設け
ることで、この機械的強度を増強させることができる。
また金型の樹脂注入孔の真横に載置すれば、第２の支持
リードに樹脂の流れが当接して、第２の半導体チップの
非重畳部である狭い部分にまで樹脂を流し込むことがで
きる。
各部の近傍にそれぞれ配置することで、２階建てチップ
をネジレもなく安定して支持することができる。第３
に、第２の構造に於いて、前記他方の側辺に位置する２
本の第１の支持リードの間に、Ｕの字の底になる部分
が、この他方の側辺に近接して配置した第２の支持リー
ドを設ける事で解決するものである。第１の支持リード
は、細く機械的に弱いため、モールド後の半導体装置を
保持することが難しいが、この第２の支持リードを設け
ることで、この機械的強度を増強させることができる。
また金型の樹脂注入孔の真横に載置すれば、第２の支持
リードに樹脂の流れが当接して、第２の半導体チップの
非重畳部である狭い部分にまで樹脂を流し込むことがで
きる。
【００１０】第４に、Ｕの字形状のリードに第１の支持
リードを置き換え、底になる部分を前記非重畳部となる
第２の半導体チップの裏面に当接させることで解決する
ものである。
リードを置き換え、底になる部分を前記非重畳部となる
第２の半導体チップの裏面に当接させることで解決する
ものである。
【００１１】
【発明の実施の形態】以下に本発明の第１の実施の形態
を図１を参照しながら詳細に説明する。図中、５０、５
１は各々第１と第２の半導体チップを示している。第１
と第２の半導体チップ５０、５１のシリコン表面には、
前工程において各種の能動、受動回路素子が形成され、
更にはチップの周辺部分に外部接続用のボンディングパ
ッド５２が形成されている。そのボンディングパッド５
２を被覆するようにシリコン窒化膜、シリコン酸化膜、
ポリイミド系絶縁膜などのパッシベーション皮膜が形成
され、ボンディングパッド５２の上部は電気接続のため
に開口されている。
を図１を参照しながら詳細に説明する。図中、５０、５
１は各々第１と第２の半導体チップを示している。第１
と第２の半導体チップ５０、５１のシリコン表面には、
前工程において各種の能動、受動回路素子が形成され、
更にはチップの周辺部分に外部接続用のボンディングパ
ッド５２が形成されている。そのボンディングパッド５
２を被覆するようにシリコン窒化膜、シリコン酸化膜、
ポリイミド系絶縁膜などのパッシベーション皮膜が形成
され、ボンディングパッド５２の上部は電気接続のため
に開口されている。
【００１２】第２の半導体チップ５１は第１の半導体チ
ップ５０の前記パッシベーション皮膜上に絶縁性の接着
剤、ここではエポキシ系接着剤により固着されている。
ここで第１の半導体チップ５０と第２の半導体チップ５
１は、そのサイズが異なり、少なくとも第２の半導体チ
ップ５１の左右の側辺が第１の半導体チップ５０の側辺
から突出し、非重畳部を形成している。つまり第２の半
導体チップ５１の左右の側辺およびその近傍に対応する
裏面は、第１の半導体チップ５０が存在せず空間となっ
ている。
ップ５０の前記パッシベーション皮膜上に絶縁性の接着
剤、ここではエポキシ系接着剤により固着されている。
ここで第１の半導体チップ５０と第２の半導体チップ５
１は、そのサイズが異なり、少なくとも第２の半導体チ
ップ５１の左右の側辺が第１の半導体チップ５０の側辺
から突出し、非重畳部を形成している。つまり第２の半
導体チップ５１の左右の側辺およびその近傍に対応する
裏面は、第１の半導体チップ５０が存在せず空間となっ
ている。
【００１３】本発明は、この非重畳部である空間に支持
リードを配置し、この支持リードをアイランド代わりに
使用する事である。具体的には先ず、第２の半導体チッ
プ５１の左右の側辺、特に４つの角部の近傍に位置する
領域に、第１の支持リード５９ａ、５９ｂ、６０ａ、６
０ｂを配置することである。ここでは図面の枚数を減ら
す為に、右側の支持リード５９ａ、５９ｂと左側の支持
リード６０ａ、６０ｂで２種類の支持リードを示した。
実際は、４本の支持リードは統一されている方がよい。
リードを配置し、この支持リードをアイランド代わりに
使用する事である。具体的には先ず、第２の半導体チッ
プ５１の左右の側辺、特に４つの角部の近傍に位置する
領域に、第１の支持リード５９ａ、５９ｂ、６０ａ、６
０ｂを配置することである。ここでは図面の枚数を減ら
す為に、右側の支持リード５９ａ、５９ｂと左側の支持
リード６０ａ、６０ｂで２種類の支持リードを示した。
実際は、４本の支持リードは統一されている方がよい。
【００１４】右側の支持リードは、外から封止樹脂に入
ってその幅が広く形成されているが、同じ幅でも良い。
またチップの左右の動きを防止するために、第１の半導
体チップ５０の側辺に当接しても良い。また左側の支持
リードは、外から封止樹脂に入ってその幅が広く形成さ
れ、非重畳部でＬ字型に折り曲げられている。また右側
の支持リードと同様に、同じ幅で構成されても良いし、
第１の半導体チップ５０の側辺に当接させても良い。
ってその幅が広く形成されているが、同じ幅でも良い。
またチップの左右の動きを防止するために、第１の半導
体チップ５０の側辺に当接しても良い。また左側の支持
リードは、外から封止樹脂に入ってその幅が広く形成さ
れ、非重畳部でＬ字型に折り曲げられている。また右側
の支持リードと同様に、同じ幅で構成されても良いし、
第１の半導体チップ５０の側辺に当接させても良い。
【００１５】ここで支持リードは、２階建ての半導体チ
ップが支えられれば良く、左右に１本づつでもよいし、
一方の側辺に２本他方の側辺に１本の３本で支えても良
い。また本願では４本であるが、それ以上で支えても良
い。ここで左右の支持リードの間には、第２の支持リー
ド７０が設けられている。この支持リードは、第１の支
持リードの強度をサポートするために設けられている。
つまりモールドされた後、この支持リードで半導体装置
を支えながらリード端子をカットし、所定の形状に折り
曲げるが、この第１の支持リードが細いために、別途第
２の支持リード７０を設けてその支え強度を増強してい
る。またこの第２の支持リードの底部Ｔ側面を金型の樹
脂注入孔の真横に配置すれば、注入された樹脂は、側面
に当接して紙面に対して裏と表にその流れを二分させる
ため、非重畳部の空間に樹脂を良好に流し込むことがで
きる働きも示す。更には支持リードが封止樹脂を出ると
その幅が細くなるのは、水分等の侵入を防止するためで
ある。
ップが支えられれば良く、左右に１本づつでもよいし、
一方の側辺に２本他方の側辺に１本の３本で支えても良
い。また本願では４本であるが、それ以上で支えても良
い。ここで左右の支持リードの間には、第２の支持リー
ド７０が設けられている。この支持リードは、第１の支
持リードの強度をサポートするために設けられている。
つまりモールドされた後、この支持リードで半導体装置
を支えながらリード端子をカットし、所定の形状に折り
曲げるが、この第１の支持リードが細いために、別途第
２の支持リード７０を設けてその支え強度を増強してい
る。またこの第２の支持リードの底部Ｔ側面を金型の樹
脂注入孔の真横に配置すれば、注入された樹脂は、側面
に当接して紙面に対して裏と表にその流れを二分させる
ため、非重畳部の空間に樹脂を良好に流し込むことがで
きる働きも示す。更には支持リードが封止樹脂を出ると
その幅が細くなるのは、水分等の侵入を防止するためで
ある。
【００１６】次に図２の支持リードを説明する。図１と
同様に、右と左で２つのタイプを示している、まず左の
７０ａを説明する。左側のＵの字形状の支持リード７０
ａは、図１の第２の支持リード７０を第２の半導体チッ
プ５１の非重畳部まで延在させたものである。これによ
り、モールド前の２階建てチップの支え強度を増強させ
ており、更にはモールド後のリード端子のカット、折り
曲げ時の支持リード５９ａ、５９ｂ、６０ａ、６０ｂの
強度をサポートしている。右側の第２の支持リード７１
は、Ｕの字を一直線状に変えただけであり、側辺に３本
以上設けても良い例を示している。
同様に、右と左で２つのタイプを示している、まず左の
７０ａを説明する。左側のＵの字形状の支持リード７０
ａは、図１の第２の支持リード７０を第２の半導体チッ
プ５１の非重畳部まで延在させたものである。これによ
り、モールド前の２階建てチップの支え強度を増強させ
ており、更にはモールド後のリード端子のカット、折り
曲げ時の支持リード５９ａ、５９ｂ、６０ａ、６０ｂの
強度をサポートしている。右側の第２の支持リード７１
は、Ｕの字を一直線状に変えただけであり、側辺に３本
以上設けても良い例を示している。
【００１７】また支持リードと第２の半導体チップ５１
裏面とは、相互の固着を考慮して接着剤が塗布されてい
る。しかし塗布されなくても良い。支持リードは、単に
チップを支えていれば良く、ボンディング時にも２階建
てのチップは、ボンダーの治具で支えることが可能であ
るからである。またワイヤーボンディングが終了すれ
ば、チップはワイヤーでも支えられることになる。
裏面とは、相互の固着を考慮して接着剤が塗布されてい
る。しかし塗布されなくても良い。支持リードは、単に
チップを支えていれば良く、ボンディング時にも２階建
てのチップは、ボンダーの治具で支えることが可能であ
るからである。またワイヤーボンディングが終了すれ
ば、チップはワイヤーでも支えられることになる。
【００１８】図１や図２に示すどのタイプでも、支持リ
ードは、非重畳部に位置する第２の半導体チップ５１の
裏面に延在されているので、別途アイランドを設けなく
ともすむ効果を有する。また支持リードの厚みを第１の
半導体チップ５０の厚みと同じか、それよりも薄く形成
することで、支持リードが封止樹脂から露出されるのを
防止している。図３は、図１のＡ−Ａ線断面図を示して
おり、支持リードが第１の半導体チップ５０の厚みと同
じかそれ以下であれば、接着樹脂の厚み分も含めて支持
リードの裏面にある厚みの樹脂が覆われることになる。
ードは、非重畳部に位置する第２の半導体チップ５１の
裏面に延在されているので、別途アイランドを設けなく
ともすむ効果を有する。また支持リードの厚みを第１の
半導体チップ５０の厚みと同じか、それよりも薄く形成
することで、支持リードが封止樹脂から露出されるのを
防止している。図３は、図１のＡ−Ａ線断面図を示して
おり、支持リードが第１の半導体チップ５０の厚みと同
じかそれ以下であれば、接着樹脂の厚み分も含めて支持
リードの裏面にある厚みの樹脂が覆われることになる。
【００１９】つづいて半導体チップ５０、５１表面のボ
ンディングパッド５２には、金線等のボンディングワイ
ヤ５６の一端がワイヤボンドされており、ボンディング
ワイヤ５６の他端は外部導出用のリード端子５７の先端
部５７ａにワイヤボンドされている。これで、各々のボ
ンディングパッド５２と各リード５７とを電気的に接続
している。
ンディングパッド５２には、金線等のボンディングワイ
ヤ５６の一端がワイヤボンドされており、ボンディング
ワイヤ５６の他端は外部導出用のリード端子５７の先端
部５７ａにワイヤボンドされている。これで、各々のボ
ンディングパッド５２と各リード５７とを電気的に接続
している。
【００２０】半導体チップ５０、５１、リード端子の先
端部５７ａ、およびワイヤ５６を含む主要部は、周囲を
エポキシ系の熱硬化樹脂５８でモールドされ、パッケー
ジ化される。リード端子５７は、図６，７に示した従来
図面と同様に、パッケージ側壁の、樹脂５８の厚みの約
半分の位置から外部に導出される。また樹脂５８の外部
に導出されたリード端子５７は一端下方に曲げられ、再
度曲げられてＺ字型にフォーミングされている。このフ
ォーミング形状は、リード端子５７の裏面側固着部分を
プリント基板に形成した導電パターンに対向接着する、
表面実装用途の為の形状である。ここで図１、図２共に
リード端子は、上下の側辺に延在されているが、上下左
右の側辺に延在されても良い。この場合は、Ｕの字の支
持リードは省略され、第２の半導体チップ５１のパッド
とワイヤを介して接続される。
端部５７ａ、およびワイヤ５６を含む主要部は、周囲を
エポキシ系の熱硬化樹脂５８でモールドされ、パッケー
ジ化される。リード端子５７は、図６，７に示した従来
図面と同様に、パッケージ側壁の、樹脂５８の厚みの約
半分の位置から外部に導出される。また樹脂５８の外部
に導出されたリード端子５７は一端下方に曲げられ、再
度曲げられてＺ字型にフォーミングされている。このフ
ォーミング形状は、リード端子５７の裏面側固着部分を
プリント基板に形成した導電パターンに対向接着する、
表面実装用途の為の形状である。ここで図１、図２共に
リード端子は、上下の側辺に延在されているが、上下左
右の側辺に延在されても良い。この場合は、Ｕの字の支
持リードは省略され、第２の半導体チップ５１のパッド
とワイヤを介して接続される。
【００２１】また従来例でも説明したように、第１の半
導体チップ５０の裏面が樹脂５８の表面に露出するよう
にリード５７と支持リードとの段付けを行い、従来用い
たアイランドの省略、支持リードが非重畳部の空間に配
置される事により、樹脂の高さを大幅に低減した。また
４方向からの支持リードは、これをリードフレームと一
体化させることで、モールド時のねじれを防止をしてい
る。
導体チップ５０の裏面が樹脂５８の表面に露出するよう
にリード５７と支持リードとの段付けを行い、従来用い
たアイランドの省略、支持リードが非重畳部の空間に配
置される事により、樹脂の高さを大幅に低減した。また
４方向からの支持リードは、これをリードフレームと一
体化させることで、モールド時のねじれを防止をしてい
る。
【００２２】製法を簡単に説明すると、まずリードフレ
ームの状態で４隅に設けた支持リードに段付け加工を施
すことにより、載置予定の半導体チップ表面とリード端
子先端部５７ａとの高さを実質同じ位置に配置してお
き、第１と第２の半導体チップ５０、５１を接着性絶縁
材料で支持リードに接着させ、ボンディングパッド５２
とリード端子の先端部５７ａとをワイヤボンドする。
ームの状態で４隅に設けた支持リードに段付け加工を施
すことにより、載置予定の半導体チップ表面とリード端
子先端部５７ａとの高さを実質同じ位置に配置してお
き、第１と第２の半導体チップ５０、５１を接着性絶縁
材料で支持リードに接着させ、ボンディングパッド５２
とリード端子の先端部５７ａとをワイヤボンドする。
【００２３】次いで支持リードとワイヤーで支えられた
２階建ての半導体チップを上下金型に設けたキャビティ
内に位置するように、リードフレームの枠体とリード端
子５７を上下金型で挟み固定し、斯る状態で樹脂を注
入、硬化させることにより得ることができる。前記リー
ドフレームは、板厚が１５０〜２００μの銅系または鉄
系の板状素材をエッチング加工又はパンチング加工する
ことにより、支持リード、リード端子５７等の各パーツ
を成形したもので、モールド工程後に切断されるまでは
各パーツはリードフレームの枠体に保持されている。
２階建ての半導体チップを上下金型に設けたキャビティ
内に位置するように、リードフレームの枠体とリード端
子５７を上下金型で挟み固定し、斯る状態で樹脂を注
入、硬化させることにより得ることができる。前記リー
ドフレームは、板厚が１５０〜２００μの銅系または鉄
系の板状素材をエッチング加工又はパンチング加工する
ことにより、支持リード、リード端子５７等の各パーツ
を成形したもので、モールド工程後に切断されるまでは
各パーツはリードフレームの枠体に保持されている。
【００２４】保持された状態でリード端子の先端部５７
ａと前記枠体とは高さが一致しており、支持リードだけ
が段付け加工されて高さが異なる。つまり樹脂５８内部
で上方に折り曲げられ、リード１４の高さと一致する位
置で再びほぼ水平に延在し、そして樹脂５８表面に切断
面が露出して終端する。各半導体チップ５０、５１は、
組立工程直前にバックグラインド工程により裏面を研磨
して２５０〜３００μの厚みにしている。リード端子５
７の板厚は約１３０μである。板状材料から同時に形成
するので支持リードの板厚も同じ値であり、この値は各
パーツの機械的強度を保つほぼ限界の値である。
ａと前記枠体とは高さが一致しており、支持リードだけ
が段付け加工されて高さが異なる。つまり樹脂５８内部
で上方に折り曲げられ、リード１４の高さと一致する位
置で再びほぼ水平に延在し、そして樹脂５８表面に切断
面が露出して終端する。各半導体チップ５０、５１は、
組立工程直前にバックグラインド工程により裏面を研磨
して２５０〜３００μの厚みにしている。リード端子５
７の板厚は約１３０μである。板状材料から同時に形成
するので支持リードの板厚も同じ値であり、この値は各
パーツの機械的強度を保つほぼ限界の値である。
【００２５】本発明では、アイランドを省略し、第１の
半導体チップ５０の裏面を樹脂５８の表面に露出させる
ようにモールドする事で樹脂の肉厚に余裕を持たせた。
またキャビティ内にリードフレームをセットするとき
に、第１の半導体チップ裏面が下金型のキャビティ表面
に当接するように設置し、樹脂封止する事で得ることが
できる。
半導体チップ５０の裏面を樹脂５８の表面に露出させる
ようにモールドする事で樹脂の肉厚に余裕を持たせた。
またキャビティ内にリードフレームをセットするとき
に、第１の半導体チップ裏面が下金型のキャビティ表面
に当接するように設置し、樹脂封止する事で得ることが
できる。
【００２６】このように、アイランドを省略し、非重畳
部になる第２の半導体チップの裏面に支持リードが延在
されることにより、樹脂５８の肉厚に余裕を持たせるこ
とができ、樹脂の外形寸法を薄型化できるものである。
これにより、１パッケージ内に複数の半導体チップ５
０、５１を積層しても外形寸法の厚みを押し上げること
のない半導体装置を提供することができる。
部になる第２の半導体チップの裏面に支持リードが延在
されることにより、樹脂５８の肉厚に余裕を持たせるこ
とができ、樹脂の外形寸法を薄型化できるものである。
これにより、１パッケージ内に複数の半導体チップ５
０、５１を積層しても外形寸法の厚みを押し上げること
のない半導体装置を提供することができる。
【００２７】従って、リードフレームの変更だけで金型
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ５０、５１の厚
みを必要以上に薄くせずに済み、シリコンウェハの機械
的強度を保てるので、バックグラインド工程以降のウェ
ハの取り扱い性にも優れる。
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ５０、５１の厚
みを必要以上に薄くせずに済み、シリコンウェハの機械
的強度を保てるので、バックグラインド工程以降のウェ
ハの取り扱い性にも優れる。
【００２８】最後に、第１の半導体チップ５０の裏面
は、封止樹脂から露出されることになり、実装の関係上
実装基板の配線等と短絡する恐れがあるために、この露
出部は絶縁シールで貼る事が好ましい。またこの露出部
を下方に向けず上方等向くようにリードフレームを折り
曲げても良い。この場合は、実装基板との短絡は防止で
きるが、別の要素との短絡や静電気等の侵入が考えられ
るので、絶縁シールを貼った方がよい。
は、封止樹脂から露出されることになり、実装の関係上
実装基板の配線等と短絡する恐れがあるために、この露
出部は絶縁シールで貼る事が好ましい。またこの露出部
を下方に向けず上方等向くようにリードフレームを折り
曲げても良い。この場合は、実装基板との短絡は防止で
きるが、別の要素との短絡や静電気等の侵入が考えられ
るので、絶縁シールを貼った方がよい。
【００２９】また本パッケージは、アイランドを省略し
ているため、従来のパッケージ寸法を使用すれぱ、第１
の半導体チップの裏面にまで樹脂を封止することができ
る。従って半導体チップ裏面との短絡、静電破壊等の対
策が従来のパッケージ寸法でとれる
ているため、従来のパッケージ寸法を使用すれぱ、第１
の半導体チップの裏面にまで樹脂を封止することができ
る。従って半導体チップ裏面との短絡、静電破壊等の対
策が従来のパッケージ寸法でとれる
【００３０】
【発明の効果】以上に説明した通り、本発明によれば、
第１に、突出した非重畳部に対応する第２の半導体チッ
プの裏面に第１の支持リードを当接させ、２階建てのチ
ップをこの支持リードで支持することにより、第２の半
導体チップを支持でき、且つ従来のアイランドを省略す
ることができる。そのためアイランドのの厚み分を減ら
せ、パッケージの厚みを薄くすることができる。
第１に、突出した非重畳部に対応する第２の半導体チッ
プの裏面に第１の支持リードを当接させ、２階建てのチ
ップをこの支持リードで支持することにより、第２の半
導体チップを支持でき、且つ従来のアイランドを省略す
ることができる。そのためアイランドのの厚み分を減ら
せ、パッケージの厚みを薄くすることができる。
【００３１】第２に、第１の支持リードを、４つの各部
の近傍にそれぞれ配置することで、２階建てチップをネ
ジレもなく安定して支持することができ、ねじれを抑制
したパッケージが実現できる。第３に、Ｕの字の支持リ
ードを他方の側辺に近接して配置することで、第１の支
持リードの機械的強度をサポートすることができる。ま
た金型の樹脂注入孔の真横に載置すれば、支持リードに
樹脂の流れが当接して、第２の半導体チップの非重畳部
である狭い部分にまで樹脂を流し込むことができる。
の近傍にそれぞれ配置することで、２階建てチップをネ
ジレもなく安定して支持することができ、ねじれを抑制
したパッケージが実現できる。第３に、Ｕの字の支持リ
ードを他方の側辺に近接して配置することで、第１の支
持リードの機械的強度をサポートすることができる。ま
た金型の樹脂注入孔の真横に載置すれば、支持リードに
樹脂の流れが当接して、第２の半導体チップの非重畳部
である狭い部分にまで樹脂を流し込むことができる。
【００３２】第４に、Ｕの字形状のリードに第１の支持
リードを置き換え、底になる部分を前記非重畳部となる
第２の半導体チップの裏面に当接させることで、第１の
支持リードの働きと樹脂注入時の樹脂流れを二分する働
きとを一つの手段により実現させることができる。
リードを置き換え、底になる部分を前記非重畳部となる
第２の半導体チップの裏面に当接させることで、第１の
支持リードの働きと樹脂注入時の樹脂流れを二分する働
きとを一つの手段により実現させることができる。
【図１】本発明の実施の形態を説明するための半導体装
置の平面図である。
置の平面図である。
【図２】別の支持リードを説明するための半導体装置の
平面図である。
平面図である。
【図３】図１のＡ−Ａ線断面図である。
【図４】図１のＢ−Ｂ断面図である。
【図５】従来例を説明するための平面図である。
【図６】図５のＡ−Ａ線断面図である。
【図７】図５のＢ−Ｂ線断面図である。
Claims (4)
- 【請求項１】 第１の半導体チップと、 この第１の半導体チップの上に固着された第２の半導体
チップと、 少なくとも前記第１の半導体チップの相対向する一方の
側辺対の近傍まで延在されるリード端子と、 前記リード端子と前記第１の半導体チップ、前記リード
端子と前記第２の半導体チップとを電気的に接続する接
続手段と、 前記半導体チップの周囲まで封止する樹脂とを有する半
導体装置に於いて、 前記一方の側辺対と対向する他方の側辺対に対応する位
置には、前記第２の半導体チップが前記第１の半導体チ
ップよりも外側に突出して非重畳部を形成し、この突出
した非重畳部に対応する第２の半導体チップの裏面と当
接し、前記第２の半導体チップを支持する第１の支持リ
ードが設けられていることを特徴とした半導体装置。 - 【請求項２】 前記第１の支持リードは、４つの各部の
近傍にそれぞれ配置される請求項１記載の半導体装置。 - 【請求項３】 前記他方の側辺に位置する２本の第１の
支持リードの間には、Ｕの字の形状でなり、Ｕの字の底
になる部分が、この他方の側辺に近接して配置された第
２の支持リードが設けられる請求項２記載の半導体装
置。 - 【請求項４】 前記第１の支持リードは、Ｕの字の形状
でなり、Ｕの字の底になる部分が前記非重畳部となる第
２の半導体チップの裏面に当接している請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19756597A JP3495566B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19756597A JP3495566B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140743A true JPH1140743A (ja) | 1999-02-12 |
| JP3495566B2 JP3495566B2 (ja) | 2004-02-09 |
Family
ID=16376625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19756597A Expired - Fee Related JP3495566B2 (ja) | 1997-07-23 | 1997-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495566B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237565A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7224055B2 (en) | 2001-11-20 | 2007-05-29 | Samsung Electronics Co., Ltd. | Center pad type IC chip with jumpers, method of processing the same and multi chip package |
| JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
-
1997
- 1997-07-23 JP JP19756597A patent/JP3495566B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237565A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4637380B2 (ja) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7224055B2 (en) | 2001-11-20 | 2007-05-29 | Samsung Electronics Co., Ltd. | Center pad type IC chip with jumpers, method of processing the same and multi chip package |
| JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3495566B2 (ja) | 2004-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US5637828A (en) | High density semiconductor package | |
| TW516194B (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
| KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
| JP2003124433A (ja) | マルチチップパッケージ | |
| JPH09260568A (ja) | 半導体装置及びその製造方法 | |
| JP3418373B2 (ja) | 弾性表面波装置及びその製造方法 | |
| JP2003124434A (ja) | チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法 | |
| US20050156322A1 (en) | Thin semiconductor package including stacked dies | |
| KR20020084889A (ko) | 반도체장치 | |
| JPH09102561A (ja) | 半導体パッケージ | |
| JP3417095B2 (ja) | 半導体装置 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| KR20060074829A (ko) | 적층형 반도체 장치 | |
| JPH10256473A (ja) | 半導体装置 | |
| JP3203200B2 (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3182374B2 (ja) | 半導体装置 | |
| US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same | |
| KR20080020137A (ko) | 역피라미드 형상의 적층 반도체 패키지 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JP3182378B2 (ja) | 半導体装置および混成集積回路装置 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |