JP2012043881A - 端子構造、プリント配線板、モジュール基板及び電子デバイス - Google Patents

端子構造、プリント配線板、モジュール基板及び電子デバイス Download PDF

Info

Publication number
JP2012043881A
JP2012043881A JP2010182191A JP2010182191A JP2012043881A JP 2012043881 A JP2012043881 A JP 2012043881A JP 2010182191 A JP2010182191 A JP 2010182191A JP 2010182191 A JP2010182191 A JP 2010182191A JP 2012043881 A JP2012043881 A JP 2012043881A
Authority
JP
Japan
Prior art keywords
layer
terminal
substrate
terminal structure
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010182191A
Other languages
English (en)
Other versions
JP5552958B2 (ja
Inventor
Yuhei Horikawa
雄平 堀川
Kenichi Yoshida
健一 吉田
Atsushi Sato
佐藤  淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010182191A priority Critical patent/JP5552958B2/ja
Priority to US13/189,165 priority patent/US8692127B2/en
Publication of JP2012043881A publication Critical patent/JP2012043881A/ja
Application granted granted Critical
Publication of JP5552958B2 publication Critical patent/JP5552958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Abstract

【課題】 基板の接続面に垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することが可能な端子構造及び電子デバイスを提供すること。
【解決手段】 金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層40、導体層の上にニッケル及びリンを含む第一の層52、第一の層の上に第一の層よりもリンに対するニッケルの原子比が小さく、かつNiPを含む第二の層54、第二の層の上にNi−P−Sn系の第一の金属間化合物を含む第三の層56、並びに第三の層の上にNi−Cu−Sn系の第二の金属間化合物を含む第四の層58、が積層された端子12と、端子の第四の層の上にはんだ層75と、を備える端子構造14であって、第三の層の第二の層側の表面粗さをRa1とし、第三の層の第四の層側の表面粗さをRa2とするときに、Ra2がRa1よりも大きい端子構造14、及び当該端子構造を備える電子デバイス300。
【選択図】 図1

Description

本発明は、端子構造、プリント配線板、モジュール基板及び電子デバイスに関する。
電子デバイスには、種々の電子部品を搭載したモジュール基板をマザーボード等に接続することによって作製されるパッケージ基板が用いられている。通常、このようなモジュール基板は、その表面の端子をマザーボードの導体部とはんだ接合することによってマザーボードと接続されて、モジュール基板に搭載される電子部品が機能するようになっている。
上述のような電子デバイスの信頼性を確保する観点から、モジュール基板とマザーボードとの接続や電子部品とモジュール基板との接続は容易に破断しないことが求められている。このため、マザーボードとの接続に用いられるモジュール基板等やその接続部を形成する端子は、はんだボールプル試験により評価されるはんだ接合強度や、落下試験により評価される耐落下性に優れることが求められている。
ところで、モジュール基板内での電子部品の接合のために、接合箇所の導体部分に施す表面処理として無電解ニッケルめっきを行った上で無電解金めっきを行うことがある。しかしながら、無電解金めっきを行うと、金の析出に伴いニッケルの表面が腐食されることがあり、これによってはんだ付け性やワイヤボンディング性が低下することが知られている。そのため、無電解ニッケル皮膜と無電解金めっき皮膜の間に無電解ニッケル皮膜の保護層を形成することや、耐腐食性の高い無電解ニッケル皮膜を設けることが提案されている(例えば、特許文献1参照)。
特開2008−177261号公報
電子デバイスに内蔵されるモジュール基板や電子部品には、その電子デバイスの用途に応じて様々な特性を有することが求められる。このため、上述のようなモジュール基板の端子も、電子機器の用途に応じて、求められる特性が異なる。例えば、携帯電話など日常的に持ち運びされる電子デバイスや、それらに内蔵されるプリント配線板及びモジュール基板、並びにこれらに設けられる端子は、落下に伴う衝撃に対して耐久性を有することが必要である。
このような耐久性は、従来の落下試験では、試験サンプルを基板の接続面に対して垂直に落下させることで評価されているが、実際に上述の電子デバイス等が使用される場面では、電子デバイス等は基板の接続面に対して水平方向に落下することも多い。
そこで、従来の端子構造の耐久性を、本発明者らはさらに詳細に検討した。その結果、従来の端子構造を用いてモジュール基板等をマザーボードにはんだ接合して搭載した場合、その端子構造が優れたはんだ接合強度を有していても、基板の接続面に対して水平方向への落下に伴う衝撃に対しては、端子構造において容易に破断してしまうことが分かった。
本発明は、上記事情に鑑みてなされたものであり、基板の接続面に垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を有する端子構造、プリント配線板及びモジュール基板を提供することを目的とする。また、そのようなプリント配線板及びモジュール基板を搭載することによって、落下等の衝撃が加えられても、電気的接続が容易に破断しない電子デバイスを提供することを目的とする。
上記目的を達成するため、本発明では、金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層、導体層の上にニッケル及びリンを含む第一の層、第一の層の上に第一の層よりもリンに対するニッケルの原子比が小さく、かつNiPを含む第二の層、第二の層の上にNi−P−Sn系の第一の金属間化合物を含む第三の層、並びに第三の層の上にNi−Cu−Sn系の第二の金属間化合物を含む第四の層、が積層された端子と、端子の第四の層の上にはんだ層と、を備える端子構造であって、第三の層の第二の層側の表面粗さをRa1とし、第三の層の第四の層側の表面粗さをRa2としたときに、Ra2がRa1よりも大きい端子構造を提供する。
本発明の端子構造、及び当該端子構造を備えるプリント配線板及びモジュール基板は、基板の接続面に対して垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することができる。また、そのような端子構造を有するプリント配線板及びモジュール基板が搭載された電子デバイスは、落下等の衝撃が加えられても、電気的接続が容易に破断しない。このような効果が得られる理由は必ずしも明らかではないが、本発明者らは以下の通り推察する。
本発明の端子構造は、ニッケル及びリンを含む第一の層、第一の層の上に第一の層よりもリンに対するニッケルの原子比が小さく、かつNiPを含む第二の層、第二の層の上にNi−P−Sn系の第一の金属間化合物を含む第三の層、並びに第三の層の上にNi−Cu−Sn系の第二の金属間化合物を含む第四の層、を備える端子と、該端子の第四の層の上にはんだ層と、を備えている。本発明の端子構造では、第一の層の上にNiPを含む第二の層を備えており、第一の層及び第二の層からのニッケルの拡散が抑制されている。このため、第一の層及び第二の層のボイドの発生を抑制することができる。また、はんだ接合時にニッケルめっき層上に形成される金属間化合物の結晶粒を微細なものにすることができる。さらに、Ni−P−Sn系の第一の金属間化合物を含む第三の層が、NiPを含む第二の層とNi−Cu−Sn系の第二の金属間化合物を含む第四の層との界面における金属組成の急激な変化を緩衝する機能を有し、両方の層の化学的密着性を高めていると考えられる。
また、本発明の端子構造は、第三の層の第二の層側の表面粗さをRa1とし、第三の層の第四の層側の表面粗さをRa2としたときに、Ra2がRa1よりも大きいことを特徴とする。すなわち、本発明の端子構造は、比較的高い硬度を有する第二の層へは、第三の層が浅く食い込み、そして比較的低い硬度を有する第四の層へは、第三の層が深く食い込んだ構造を有している。これによって、アンカー効果により第三の層と、第二の層及び第四の層との接着力を好適に保つことができ、シェア試験で加えられる衝撃を十分に吸収する端子構造とすることができる。なお、本明細書では必要により、基板に対して、基板の接続面に垂直方向の衝撃を加える試験を「落下試験」、基板の接続面に水平方向の衝撃を加える試験を「シェア試験」と呼ぶことがある。
なお、第三の層が第二の層と第四の層の間に存在しなくとも、比較的低い硬度を有する第四の層がいわゆるクッションのような働きをすることで、落下試験にて評価される耐久性はある程度確保される。しかしながら、第二の層と第四の層との接着力が十分ではないためシェア試験にて評価される耐久性が確保できず、端子構造において容易に破断してしまう。
このように、比較的低い硬度を有する(軟らかい)層同士(第三の層と第四の層)の界面が入り組んでいることで、シェア試験にて評価される耐久性が向上する。一方、比較的低い硬度を有する(軟らかい)層と高い硬度を有する(硬い)層(第三の層と第二の層)との界面がなだらかであることで、層間でのクッション性が良好となり、落下試験にて評価される耐久性が向上する。そのため、これらの層間構造を積層方向に組み合わせることで、シェア試験及び落下試験にて評価される耐久性を共に向上することができる。なお、本明細書では必要により、第一の層、第二の層、第三の層及び第四の層が積層された方向を「積層方向」と呼ぶことがある。
したがって、本発明の端子構造、及び当該端子構造を備えるプリント配線板及びモジュール基板であれば、基板の接続面に対して垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することができる。また、そのような端子構造を有するプリント配線板及びモジュール基板が搭載された電子デバイスであれば、落下等の衝撃が加えられても、電気的接続が容易に破断しない。
すなわち、本発明は、落下強度向上のためには、Ni−P−Sn系の第一の金属間化合物を含む第三の層の、第二の層側及び第四の層側におけるそれぞれの表面粗さRa1及びRa2を、特定の関係にすることが有効であるという本発明者らの独自の知見に基づくものである。かかる知見に基づいて、特定の層構造にすることによって、第一及び第二の層の腐食が抑制され、十分に優れた落下強度を有する端子とすることができる。
また、本発明の端子構造は、Ra1及びRa2が下記式(1)を満たすことが好ましい。すなわち、Ra2をRa1で除した値が1.5よりも大きくなるように表面粗さを調整することで、第三の層と第二の層及び第四の層との接着力がより向上し、さらに優れた落下強度を実現することが可能な端子構造となる。
Ra2/Ra1>1.5 ・・・(1)
本発明の接続構造はまた、第三の層が第二の層よりも厚いことが好ましい。第三の層は比較的低い硬度を有する層であるため、この層の厚さが第二の層の厚さよりも相対的に大きくなることで、より大きなクッション効果を得ることができる。これにより、優れた落下強度をより確実に実現することができる。
本発明ではまた、上述の端子構造を備えるプリント配線板、及び上述の端子構造と、該端子構造の導体層と電気的に接続した電子機器と、を備えるモジュール基板を提供する。本発明のプリント配線板及びモジュール基板は、上述の特徴を有する端子構造を備えることから、電子デバイスに搭載された場合に優れた落下強度を実現することができる。
本発明では、さらに、上述のプリント配線板及びモジュール基板の少なくとも一方が搭載された電子デバイスを提供する。このような電子デバイスは、上記特徴を有する端子構造を備えるプリント配線板又はモジュール基板が搭載されているため、落下等の衝撃が加わっても、電気的接続の破断の発生を十分に抑制することができる。
本発明によれば、基板の接続面に垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することが可能な端子構造、プリント配線板及びモジュール基板を提供することができる。また、そのようなプリント配線板及びモジュール基板を搭載することによって、落下等の衝撃が加えられても、電気的接続が容易に破断しない電子デバイスを提供することができる。
本発明の電子デバイスの好適な実施形態を模式的に示す断面図である。 本発明の端子構造の好適な実施形態を模式的に示す断面図である。 本発明の端子構造の前駆体構造を模式的に示す断面図である。 本発明の端子構造の前駆体構造を備えるモジュール基板を模式的に示す断面図である。 モジュール基板をマザーボードに接続する方法を模式的に示す工程図である。 モジュール基板を作製する方法を模式的に示す工程図である。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。
図1は、本実施形態の電子デバイスを模式的に示す断面図である。
(電子デバイス)
電子デバイス300は、マザーボード80と、該マザーボード80に載置されたモジュール基板200と、該モジュール基板200に載置された電子部品28とを備えている。マザーボード80上には電極端子82が、モジュール基板200の一方の面上には電極端子82と対向するように端子構造14がそれぞれ設けられており、端子構造14はさらに端子12とはんだ層75とを有する。電極端子82と端子12とは、該はんだ層75を介して接続されている。同様に、電子部品28の端子と、該端子と対向するようにモジュール基板200の他方面上に設けられた端子12とが、はんだ層75(図示せず)を介して接続されている。
(端子構造)
図2は、本実施形態の端子構造を模式的に示す断面図である。すなわち、図2は、端子構造14により接続されたマザーボード80とモジュール基板200との接続部16を模式的に示している。端子構造14は、モジュール基板200上に、銅端子40及び該銅端子40上の被覆層50からなる端子12と、該端子12上のはんだ層75とを備えている。被覆層50は、銅端子40側から、ニッケル及びリンを含む第一の層52と、第一の層52よりもリンに対するニッケルの原子比が小さく、かつNiPを含む第二の層54と、Ni−P−Sn系の第一の金属間化合物を含む第三の層56と、Ni−Cu−Sn系の第一の金属間化合物を含む第四の層58とが順次積層された構造を有している。また、はんだ層75と電極端子82との間には、CuSn等の金属間化合物を含む第五の層84が介在している。
第一の層52は、主成分としてニッケル及びリン並びにそれらの化合物を含有しており、第一の層52全体におけるリン濃度は、好ましくは10〜30原子%、より好ましくは15〜25原子%である。また、第一の層52全体におけるニッケル濃度は、好ましくは70〜90原子%、より好ましくは75〜85原子%である。なお、第一の層52は、上述の主成分以外の成分(例えば、パラジウム、金及び銅)を含んでいてもよい。ただし、第一の層52中における上記主成分の濃度は、好ましくは90原子%以上であり、より好ましくは95原子%以上であり、さらに好ましくは99原子%以上である。
第一の層52は、厚さ方向にリン濃度及びニッケル濃度が連続的に変化していてもよい。例えば、第一の層52は、リン濃度が、はんだ層75に近接するにつれて、連続的に高くなる部分を有していてもよい。
第一の層52の厚みは、第一の層52と銅端子40及び第二の層54との良好な接合強度と落下強度とを両立する観点から、好ましくは1〜20μm、より好ましくは2〜10μm、さらに好ましくは2〜6μmである。このような第一の層52は、無電解ニッケルめっきによって形成することができる。
なお、端子構造14の各層の厚みは、以下のようにして求めることができる。まず、端子構造14を積層方向に沿って切断し、露出した端子構造14の断面を、例えばTEM(透過型電子顕微鏡)を用いて10万倍に拡大して観察する。そして、任意に選んだ3箇所について各層の厚みを測定し、その平均値を各層の厚みとすることができる。
第二の層54は、第一の層52よりも、リンに対するニッケルの原子比が小さい層であり、主成分としてNiPを含有する。リンに対するニッケルの原子比は、好ましくは2.8〜3.0である。また、第二の層54全体におけるNiP濃度は、好ましくは80質量%以上であり、より好ましくは90質量%以上であり、さらに好ましくは95質量%以上である。第二の層54におけるNiP濃度が高いほど、はんだ接合時におけるはんだボール(後述)へのニッケルの拡散を抑制することが可能となり、落下強度に優れるはんだ接合を形成することができる。第二の層54は、はんだ層75に近接するにつれて、NiP濃度が高くなる部分を有していてもよい。
第二の層54の厚みは、第二の層54と第一の層52及び第三の層56との良好な接合強度と落下強度とを両立する観点から、好ましくは0.4μm以上であり、より好ましくは0.45μm以上であり、さらに好ましくは0.5μm以上である。なお、第二の層54の厚みに特に上限はないが、プリント配線板やモジュール基板のサイズ低減の観点から、好ましくは2μm以下であり、より好ましくは1μm以下である。
第三の層56は、第一の金属間化合物として好ましくはNiPSn又はNiPSnを含有する。このような第三の層56は、NiPを含む第二の層54とNi−Cu−Sn系の第二の金属間化合物を含む第四の層58との界面における金属組成の急激な変化を緩衝する機能を有し、両層の化学的密着性を高めることができる。また第三の層56は、比較的高い硬度を有する第二の層54へは、浅く食い込んでおり、比較的低い硬度を有する第四の層58へは、深く食い込んでいる。このような構造によって、落下試験特性及びシェア試験特性を向上することができる。なお、第三の層56は、第一の金属間化合物以外に、銅とニッケルの合金等、その他の成分を含んでいてもよい。ただし、第三の層56における第一の金属間化合物の濃度は、好ましくは80質量%以上であり、より好ましくは90質量%以上であり、さらに好ましくは95質量%以上である。
第三の層56の厚みは、第三の層56と第二の層54との良好な落下強度を確保する観点から、好ましくは0.05〜0.7μm、より好ましくは0.2〜0.5μmである。なお、第三の層56は第二の層54よりも厚いことが好ましい。これにより落下強度をより確実に確保することができる。
第四の層58は、Ni−Cu−Sn系の第二の金属間化合物を含む層であり、第二の金属間化合物として好ましくは(Cu,Ni)Snを含有する。このような第四の層58は、互いに含有元素が異なる第三の層56とはんだ層75と間で、落下の衝撃を緩衝する機能を有する。このような作用によって、落下強度を向上することができる。なお、第四の層58は、第一の金属間化合物以外に、銅とニッケルの合金等、その他の成分を含んでいてもよい。ただし、第四の層58における第一の金属間化合物の濃度は、好ましくは80質量%以上であり、より好ましくは90質量%以上であり、さらに好ましくは95質量%以上である。
第四の層58の厚みは、第四の層58と第三の層56及びはんだ層75との良好な接合強度と落下強度とを両立する観点から、好ましくは0.5〜5μm、より好ましくは1〜4μmである。
本実施形態の接続構造14は、第三の層56の第二の層54側の表面粗さをRa1とし、第三の層56の第四の層58側の表面粗さをRa2としたときに、Ra2がRa1よりも大きくなっている。これらRa1及びRa2は下記式(1)を満たすこと、つまりRa2をRa1で除した値が1.5よりも大きいことが好ましい。第三の層の上面及び下面の表面粗さRa1及びRa2をそれぞれこのような関係に調整することによって、第三の層と第二の層及び第四の層との接着力がより向上し、さらに優れた落下強度を実現することが可能な端子構造となる。
Ra2/Ra1>1.5 ・・・(1)
表面粗さRa1は、第三の層56と第二の層54との良好な接合強度を確保する観点から、好ましくは3〜8nm、より好ましくは4〜8nmである。同様に、表面粗さRa2は、第三の層56と第四の層58との良好な接合強度を確保する観点から、好ましくは8〜20nm、より好ましくは12〜20nmである。
Ra1及びRa2の値は以下のようにして求めることができる。まず、端子構造14を積層方向に沿って切断し、露出した端子構造14の断面を、例えばTEMを用いて10万倍に拡大して観察する。そして、第三の層56と第二の層54との界面をトレースした断面曲線f1と、第三の層56と第四の層58との界面をトレースした断面曲線f2を得る。次に、JIS B0601に基づき、カットオフ値λcの高域フィルタを用いて断面曲線f1及びf2から波長の長いうねり成分を除去し、粗さ曲線Z1(x)及びZ2(x)を得る。そして、下記式(2)によって算術平均粗さRa1及びRa2を求めることができる。なお、カットオフ値λcの値は、第三の層56と第四の層58との界面における柱状のNiCuSn粒子の、短軸方向の長さ以上の長波長成分(うねり成分)を断面曲線から除去できるように設定すればよい。したがって、本実施形態では、λcの値は、好ましくは0.05〜0.5μmであり、より好ましくは0.05〜0.4μmである。これにより、層界面におけるうねり成分を、断面曲線から好適に除去することができる。
Figure 2012043881

式中、l=λcである。
はんだ層75は、鉛フリーであるSn−Ag−Cu系のはんだを主成分として含有することが好ましく、その組成はSn−3Ag−0.5Cuを有することがより好ましい。これによって、環境汚染の懸念が十分に低減された端子構造14とすることができる。
はんだ層75と第三の層56との間に形成される第四の層58は、はんだ層75と端子12との界面における割れの発生を抑制する作用を有する。したがって、はんだ層75がSn−Ag−Cu系のはんだを主成分として含有するとき、十分に優れた落下強度を実現することができる。
はんだ層75の厚みは、はんだ層75と第四の層58との良好な接合強度と落下強度とを両立する観点から、0.075〜1mm、より好ましくは0.1〜0.5mmである。
銅端子40、第一の層52、第二の層54、第三の層56、第四の層58及びはんだ層75の組成は、各層の断面又はボールの断面を、市販のエネルギー分散型分光器(Energy Dispersive Spectrometer:EDS)を用いて分析することによって測定することができる。また、各層の厚み方向における元素濃度の変化率は、市販のX線光電子分光(Electron Probe Micro Analyzer:EPMA)装置を用いて、厚み方向に沿って当該元素濃度を測定することによって求めることができる。
(端子構造の製造方法)
次に、本実施形態の電子デバイス300が備える端子構造14を製造する方法の一例を、以下に説明する。
本製造方法は、前駆体構造を形成する、脱脂工程、プレディップ工程、活性化工程、ポストディップ工程、無電解ニッケルめっき工程、無電解パラジウムめっき工程、無電解金めっき工程及びはんだボール付着工程と、端子構造を形成する、はんだ塗布工程、基板搭載工程及びはんだリフロー工程と、を有する。
[前駆体構造の形成]
まず、モジュール基板上に端子構造を形成するために、モジュール基板上に端子構造の前駆体構造を形成する各工程について説明する。
図3は、モジュール基板200上に端子構造14を形成するための、端子構造14の前駆体構造13を模式的に示す断面図である。前駆体構造13は、基板10に設けられた銅端子40上に、銅端子40側からニッケル及びリンを含む第一の層52と、第一の層52よりもリンに対するニッケルの原子比が小さく、主成分としてNiPを含む第二の層54と、主成分としてNi−Cu−Sn系の第二の金属間化合物を含む第四の層58とが順次積層された端子12と、端子12上にはんだボール70とを備える構造を有している。このような前駆体構造13は以下のようにして形成することができる。
まず、市販の基板10又は公知の方法によって作製された基板10を準備する。この基板10の銅端子40上に以下の工程によってめっき膜を形成する。
脱脂工程は市販の脱脂液を用いて行うことができる。モジュール基板100の銅端子40の表面を脱脂するために、該銅端子40を脱脂液に浸漬した後、取り出して水洗いすることが好ましい。
プレディップ工程は、後続の活性化工程で用いる活性化処理液と同じものを用いることができる。このプレディップ工程を行うことによって、活性化工程における活性化処理液の有効成分の濃度が変動することを抑制することができる。
活性化工程は、市販の活性化処理液を用いて行うことができる。ポストディップ工程も、市販のポストディップ液を用いて行うことができる。ポストディップ工程によって、活性化工程で銅端子表面に付着した活性剤のうち、余剰な活性剤を除去することができる。
無電解ニッケルめっき工程では、市販の無電解ニッケルめっき液に、銅端子40を浸漬する。この際、無電解ニッケルめっき液の温度は50〜95℃、好ましくは60〜90℃にすることが好ましい。無電解ニッケルめっき液には、リンを含む溶液を用いることが好ましい。無電解ニッケルめっき液のpHは、4.0〜6.0に、例えば希硫酸やアンモニアを用いて調整することが好ましい。本工程により形成される無電解ニッケルめっき膜中のリン濃度は、5〜16質量%とすることが好ましい。なお、このような無電解ニッケルめっき膜は、無電解ニッケルめっき液中のリン濃度又はめっき液のpHを調整することで形成することができる。
無電解パラジウムめっき工程では、市販の無電解パラジウムめっき液を用いて、厚さ0.01〜0.2μmの無電解パラジウムめっきを、無電解ニッケルめっき膜の表面に形成する。パラジウムは金と比較してはんだへの拡散速度が遅いため、ニッケルの拡散を抑制することができる。また、無電解パラジウムめっきを形成することによって、置換型金めっきを行う際に、無電解ニッケルめっき膜の侵食を抑制することができる。無電解パラジウムめっき液には、リンを含む溶液を用いることが好ましい。本工程により形成される無電解パラジウムめっき膜中のリン濃度は、0.01〜5質量%とすることが好ましい。なお、このような無電解パラジウムめっき膜は、無電解パラジウムめっき液中のリン濃度又はめっき液のpHを調整することで形成することができる。
無電解金めっき工程では、市販の無電解金めっき液を用いて、金めっき膜を形成する。この際、ニッケルめっき膜がリンを含むため、ニッケルの溶出が抑制され、ニッケルめっき膜の腐食を抑制することができる。
以上の工程によって、銅端子40上に、無電解ニッケルめっき膜からなるニッケルめっき層、無電解パラジウムめっき膜からなるパラジウムめっき層及び無電解金めっき膜からなる金めっき層が順次積層されためっき膜を形成することができる。
はんだボール付着工程では、めっき膜の銅端子40側とは反対側の表面に、市販のフラックスを用いてはんだボール70を付着させる。その後、銅端子40、めっき膜及びはんだボール70を、温度220〜250℃で1〜5分間加熱することによって、原子の相互拡散が生じ、第一の層52、第二の層54及び第四の層58が形成され、図3に示すような前駆体構造13を得ることができる。これらの層の厚さは、無電解ニッケルめっきの厚みや組成、及び加熱の条件を変えることによって調整することができる。なお、無電解めっきによって形成されたパラジウムめっき層や金めっき層に含まれるパラジウムや金は、本工程において、所定の分析機器を用いても検出できない程度にまではんだ中に拡散する。これにより、これらの層ははんだボール70(はんだ層75)と一体化することになる。
なお、ニッケルめっき膜がリンを含む場合、金めっき膜の形成時やはんだを用いてプリント配線板やモジュール基板をマザーボード等に接合する際に、ニッケルがはんだ中へ拡散することで安定なNiP相が形成される。そのため、ニッケルの拡散を抑制することができ、ボイドの形成が抑制される。
図4は、以上の工程によって得られた前駆体構造13を備えるモジュール基板100を模式的に示す断面図である。
モジュール基板100は、基板10の一方面上にチップコンデンサ20を備えており、当該チップコンデンサは、銅端子42に接続されている。また、基板10の内部には、コンデンサ22やICチップ24が埋め込まれており、これらの電子部品は、銅配線によって接続されている。
モジュール基板100は、基板10の他方面上に、前駆体構造13を有している。前駆体構造13は、基板10に設けられた銅端子40及び該銅端子40上の被覆層50からなる端子12と、該端子12に付着されたはんだボール70とを有する。
なお、上述のモジュール基板100における基板10は、エポキシ樹脂などの樹脂性基板であってもよく、ガラスセラミックス基板であってもよい。樹脂性基板である場合は、市販のプリント配線板に、必要に応じてフィルタやコンデンサなどの電子部品を接続し、銅スルーホールめっきを施して基板10を形成することができる。ガラスセラミックス基板の場合は、以下のようにして作製することができる。ガラス粉末、結合剤、溶剤、可塑剤及び分散剤等を含む誘電体ペーストを用いたグリーンシートを、必要に応じて導体パターンとともに多層化し、焼成することによって得ることができる。
基板10に設けられる電子部品としては、フィルタ、IC及びコンデンサなどの各種電子部品が挙げられる。これらの電子部品を、基板10の電極端子にはんだ等を用いて接続することにより、モジュール基板100が得られる。
[端子構造の形成]
次に、モジュール基板とマザーボード及び電子部品との接続部に、端子構造を形成する各工程について説明する。
図5は、前駆体構造13が設けられ、電子部品28が搭載されたモジュール基板200を、マザーボード80に接続する方法を模式的に示す工程図である。この接続方法は、はんだ塗布工程[図5(a)]と、基板搭載工程[図5(b)]及び[図5(c)]と、はんだリフロー工程[図5(d)]と、を有する。以下、図5を参照しながら、モジュール基板200を、マザーボード80に接続する方法について説明する。
はんだ塗布工程では、図5(a)に示すように、電極端子82を有するマザーボード80を準備する。この電極端子82の表面にクリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷により塗布してもよい。クリームはんだSの種類はSn−Ag−Cu系のはんだを含むことが好ましい。
基板搭載工程では、図5(b)に示すように、端子12とはんだボール70とを有する前駆体構造13が設けられ、電子部品28が搭載されたモジュール基板200(110)の裏面と、マザーボード80の表面とを向かい合わせて、端子12と対向する電極端子82とがはんだボール70及びクリームはんだSを介して接触するように位置合わせを行う。そして、図5(c)にしめすように、マザーボード80上にモジュール基板200を載置する。
はんだリフロー工程では、図5(d)に示すように、マザーボード80と当該マザーボード80に載置されたモジュール基板200とをはんだリフロー炉に入れて加熱し、その後冷却する。加熱により、クリームはんだS及び前駆体構造13のはんだボール70が融解し、冷却により、固形化して端子12と電極端子82とがはんだ層75を介して接続される。これによって、モジュール基板200とマザーボード80とが接続されて一体化される。このときの加熱によって、原子の相互拡散が生じ、第二の層と第四の層の間において、比較的高い硬度を有する第二の層へは、第三の層が浅く食い込むように、そして比較的低い硬度を有する第四の層へは、第三の層が深く食い込むように、Ni−P−Sn系の第二の金属間化合物を含む第三の層が形成される。このようにして、モジュール基板200とマザーボード80との接続部16に、図2に示すような端子構造14を形成することができる。
ここで、第三の層の第四の層側の表面粗さRa2は、第三の層の第二の層側の表面粗さRa1よりも大きくなっている。表面粗さRa1及びRa2をこのような関係に調整するためには、第1のはんだリフロー工程における加熱温度は、250〜270℃であることが好ましく、255〜265℃であることがより好ましい。
なお、前述の基板搭載工程で使用する、前駆体構造13が設けられ、電子部品28が搭載されたモジュール基板110は、以下の手順で作製することができる。図6は、このようなモジュール基板110を作製する方法を模式的に示す工程図である。
まず、図6(e)に示すように、市販のモジュール基板200の表面の端子12の上に、クリームはんだSを塗布する。このクリームはんだSの塗布は、メタルマスクを用いた印刷で塗布してもよい。
次に、図6(f)に示すように、クリームはんだSが塗布された端子12の上に、端子12と電子部品28の端子とがそれぞれ対向するようにして、電子部品28を載置する。
そして、図6(g)に示すように、電子部品28が載置されたモジュール基板200をはんだリフロー炉に入れて加熱し、その後冷却する。加熱によりクリームはんだSが融解し、冷却により固形化して端子12と電子部品28とがはんだ層75を介してそれぞれ接続される。以上の工程によって、端子12と電子部品28との接続部に、図2に示すような端子構造14を形成することができる。
さらに、図6(h)に示すように、モジュール基板200の裏面の端子12の上にはんだボールを付着させることにより、前駆体構造13が設けられ、電子部品28が搭載されたモジュール基板110を得ることができる。
上記の工程により、端子構造14を有する接続部16を得ることができる。接続部16の端子構造14は、第一の層52の上にNiPを含む第二の層54を有しているため、モジュール基板200をマザーボード80に接続する場合、第一の層52及び第二の層54からはんだ層75へのニッケルの拡散を十分に抑制することができる。このため、接続部16、特にはんだ層75と端子12との界面付近におけるボイドの発生を十分に抑制することができる。さらに、端子構造14は、Ni−Cu−Sn系の第二の金属間化合物を含む第四の層58を備えるとともに、第二の層54と第四の層58の間において、Ni−P−Sn系の第一の金属間化合物を含む第三の層56が形成されている。そして、第三の層56の第四の層58側の表面粗さRa2は、第三の層56の第二の層54側の表面粗さRa1よりも大きくなっている。このため、第二の層54と第四の層58との間の接着力を向上することができる。
このように、本実施形態の電子デバイス300では、モジュール基板とマザーボード及び電子部品との接続部において、ボイドの発生が十分に抑制され、はんだ層と端子との界面付近の耐衝撃性が向上されている。このことに加え、同接続部において、第二の金属間化合物の存在により端子内の耐衝撃性も向上している。そのため、このような接続部(接続構造)を有する電子デバイスは、落下試験やシェア試験にて評価される耐久性が非常に高く、携帯電話、携帯型パーソナルコンピュータ及び携帯ゲーム機等に特に好適に用いられる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上記実施形態は、電子デバイスを用いて説明したが、本発明の端子構造は、電子機器が搭載されていない単層のプリント配線板や多層のプリント配線板に備えられてもよい。また、上記実施形態では銅端子を用いたが、銀端子や金端子であってもよく、金、銀又は銅あるいはこれらの合金を含む端子であってもよい。
以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
[実施例1]
(前駆体構造を備えるパッケージ基板の作製)
パッケージ用基板である高耐熱基板(日立化成工業株式会社製、製品名:FR4、厚み:3mm)を準備した。この基板にNCドリルを用いてスルーホールを形成し、銅スルーホールめっきを行った。その後、所定形状のエッチングレジストを形成し、不要な銅配線をエッチングにより除去してデイジーチェーン回路パターンを形成した。その後、不要な箇所にめっきが析出しないようにするために、ソルダーレジストで基板の表面の一部をオーバーコートして、はんだボール接続用の銅パッド(φ0.6mm)を形成した。
上記基板の一方面に、厚み0.3mmのシリコンダミーウエハを接着剤で貼り付けた。その後、樹脂封止を行って、総厚みが1.1mmの基板を得た。この基板に、以下に説明する工程を順次行って、所定の前駆体構造を備えるパッケージ基板を作製した。
(脱脂工程)
上記基板を、脱脂液(奥野製薬工業株式会社製、商品名:エースクリーン850)に、40℃で3分間浸漬した後、基板を取り出して、1分間水洗した。
(プレディップ工程)
基板を、プレディップ液(奥野製薬工業株式会社製、商品名:NNPアクセラB)に、25℃で30秒間浸漬した。本工程は、次の工程で用いるめっき浴の各成分の濃度が低くなるのを抑制するために実施した。
(活性化工程)
基板を、めっき活性化処理液(奥野製薬工業株式会社製、商品名:NNPアクセラ)に、35℃で5分間浸漬した。その後、めっき活性化処理液から基板を取り出して、1分間水洗した。
(ポストディップ工程)
基板を、ポストディップ液(奥野製薬工業株式会社製、商品名:NNPポストディップ401)に、25℃で2分間浸漬して、基板の不導体部分に付着したパラジウム成分を除去した。
(無電解ニッケルめっき工程)
水酸化ナトリウム水溶液を用いてpH:4.6に調整した無電解ニッケルめっき液(表2に示す浴種A)に、基板を85℃で23分間浸漬して、銅パッド上に膜厚3.0μmの無電解ニッケルめっき膜を形成した。その後、無電解ニッケルめっき浴から基板を取り出して1分間水洗した。また、EPMAにより無電解ニッケルめっき膜中のリン濃度を測定したところ、リン濃度は11質量%であった。
(無電解パラジウムめっき工程)
基板を、無電解パラジウムめっき液(表3に示す浴種A)に、60℃で3分間浸漬して、無電解ニッケルめっき膜上に膜厚0.1μmの無電解パラジウムめっき膜を形成した。その後、無電解パラジウムめっき液から基板を取り出して1分間水洗した。また、EPMAにより無電解パラジウムめっき膜中のリン濃度を測定したところ、リン濃度は1質量%であった。
(無電解金めっき工程)
基板を、無電解金めっき液(表4に示す浴種A)に、80℃で10分間浸漬して、無電解パラジウムめっき膜上に膜厚0.05μmの無電解金めっき膜を形成した。その後、無電解金めっき液から基板を取り出して、1分間水洗した。
以上の工程によって、基板の銅パッド上に、銅パッド側からニッケルめっき層、パラジウムめっき層及び金めっき層を有するめっき膜を形成し、銅パッドとめっき膜とからなる端子を有する基板を得た。
(はんだボール付着工程)
この基板のめっき膜上に、Sn−Ag−Cu系のφ0.8mmのはんだボールを付着させた。
はんだボールが付着した端子を有する基板を、リフロー炉に入れて加熱し、所定の前駆体構造を備えるパッケージ基板を作製した。リフロー条件は、プリヒート温度:150℃、220℃(はんだ融点)以上での溶融時間:30秒間、トップ温度:260℃、冷却速度:1℃/秒、とした。このようにして得られた、所定の前駆体構造を備えるパッケージ基板を、10mmサイズにダイサーカットした。
(端子構造を備える評価用基板の作製)
上記パッケージ基板とは別に、デイジーチェーン回路パターンが形成された、長さ30mm×幅120mm×厚み0.8mmの基板を準備した。この基板に、以下に説明する工程を順次行って、所定の端子構造を備えるパッケージ基板を作製した。
(はんだ塗布工程)
この基板の電極端子に、Sn−Ag−Cu系のクリームはんだペーストを印刷した。
(基板搭載工程)
この基板の電極端子と、ダイサーカットした上述のパッケージ基板のはんだボールとが向かい合うようにして、パッケージ基板を上記基板に載せた。
(はんだリフロー工程)
パッケージ基板を上記基板に載せたまま、これをリフロー炉に入れて加熱し、基板とパッケージ基板との接続部に所定の端子構造を備える評価用基板を得た。リフロー条件は、プリヒート温度:150℃、220℃(はんだ融点)以上での溶融時間:30秒間、トップ温度:260℃、冷却速度:1℃/秒、とした。
[実施例2〜5及び比較例1〜3]
無電解ニッケルめっき、無電解パラジウムめっき及び無電解金めっきの条件を表1〜4の条件、並びに評価用基板の作製時のリフロー条件を表5及び6の条件としたこと以外は、実施例1と同様にして、基板上にパッケージ基板を実装して評価用基板を得た。ただし、表1に示すとおり、実施例5及び比較例1〜3では無電解パラジウムめっき工程を行わなかった。また、表5に示すとおり、比較例2及び3では評価用基板の作製時のリフロー工程後に熱アニールを行った。熱アニールは、リフロー後の評価用基板を150℃に設定された恒温層に表5の条件で保持することによって行った。
Figure 2012043881
Figure 2012043881
Figure 2012043881
Figure 2012043881
Figure 2012043881
Figure 2012043881
[端子構造の評価]
各実施例及び各比較例の評価用基板の端子構造の断面を鏡面研磨して、断面をEPMAで観察を行った。なお、主成分としてNiPを含む層(第二の層という)と、第二の層よりもリンに対するニッケルの原子比が大きい層(第一の層という)との界面は、組成分析によって求めた。すなわち、リンに対するニッケルの原子比が2.8〜3.2の領域を第二の層とし、当該原子比が3.2を超える領域を第一の層とした。
その結果、各実施例の評価用基板の端子構造においては、図2に示すような接続部16が形成されていることが確認された。比較例2及び3では、図2に示すような積層構造が形成されていたものの、比較例1ではNi−P−Sn系の金属間化合物を含む層が形成されていなかった。さらに、パラジウムめっき層や金めっき層に含まれていたパラジウムや金の元素は検出限界以下となっており、これらの元素ははんだ層等へ拡散していることが確認された。
[表面粗さの評価]
各実施例並びに比較例2及び3の評価用基板の端子構造の断面を薄片加工して、TEM観察を行った。TEMの画像(倍率:10万倍)から、Ni−P−Sn系の金属間化合物を含む層(第三の層という)の厚さを測定した。その結果を表7に示す。
次に、同じTEMの画像上において、第三の層と第二の層との界面をトレースした断面曲線f1と、第三の層とNi−Cu−Sn系の金属間化合物を含む層(第四の層という)との界面をトレースした断面曲線f2とを得た。次に、JIS B0601に基づき、カットオフ値λcを0.32μmとし、高域フィルタを用いて断面曲線f1及びf2から波長の長いうねり成分を除去し、粗さ曲線Z1(x)及びZ2(x)を得た。そして、下記式(2)によって算術平均粗さRa1及びRa2を求めた。なお、第三の層の第二の層側の表面粗さをRa1とし、第三の層の第四の層側の表面粗さをRa2とした。その結果を表7に示す。
Figure 2012043881

式中、l=λcである。
[落下試験]
落下試験装置を用いて、各実施例及び各比較例の評価用基板の落下試験を行った。具体的には、評価用基板に、評価用基板の接続面に垂直方向の衝撃(衝撃加速度:14700m/秒)を繰り返して加え、パッケージ基板の端子と基板の電極端子との間の抵抗値を落下毎に測定した。落下試験は、同様に作製された6個の評価用基板を用いて行い、抵抗値が初期抵抗の100倍以上となるまでの落下回数の平均値を求めた。落下回数の平均値が100回以上のものを「S」、60回以上100回未満のものを「A」、60回未満のものを「B」評価とした。その結果を表7に示す。
[シェア試験]
ハイスピードボンドテスター(Dage社製、製品名:DAGE−4000HS)を用いて、各実施例及び各比較例の評価用基板のシェア試験を行った。具体的には、第四の層とはんだ層との界面から50μmだけはんだ層よりの位置をシェアツールの最下点とし、試験速度2000mm/秒として、シェアツールで評価用基板の接続面に水平方向のせん断応力をはんだ層に負荷した。そして、シェア試験後の端子構造の透過型電子顕微鏡観察を行い、パッケージ基板の端子と基板の電極端子との間のシェア破壊モードを観察した。観察の結果、第四の層又ははんだ層内部で破壊が起こっていたものを「A」、第三の層と第二の層又は第四の層との界面で破壊が起こっていたものを「B」評価とした。その結果を表7に示す。
Figure 2012043881
表6に示すとおり、実施例1〜5では落下試験及びシェア試験共に良好な評価結果となった。したがって、実施例1〜5では、基板の接続面に対して垂直及び水平方向の衝撃が加えられても、十分に優れた落下強度を実現することが可能な端子構造が得られていたことが分かった。
10…基板、12…端子、13…前駆体構造、14…端子構造、16…接続部、20…チップコンデンサ、22…コンデンサ、24…ICチップ、28…電子部品、40,42…銅端子(導体)、50…被覆層、52…第一の層、54…第二の層、56…第三の層、58…第四の層、70…ハンダボール、75…はんだ層、80…マザーボード、82…電極端子、84…第五の層、100、110、200…モジュール基板、300…電子デバイス。

Claims (5)

  1. 金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層、
    前記導体層の上にニッケル及びリンを含む第一の層、
    前記第一の層の上に前記第一の層よりもリンに対するニッケルの原子比が小さく、かつNiPを含む第二の層、
    前記第二の層の上にNi−P−Sn系の第一の金属間化合物を含む第三の層、並びに
    前記第三の層の上にNi−Cu−Sn系の第二の金属間化合物を含む第四の層、が積層された端子と、
    前記端子の前記第四の層の上にはんだ層と、を備える端子構造であって、
    前記第三の層の前記第二の層側の表面粗さをRa1とし、前記第三の層の前記第四の層側の表面粗さをRa2としたときに、Ra2がRa1よりも大きい端子構造。
  2. 前記Ra1及び前記Ra2が下記式(1)を満たす、請求項1記載の端子構造。
    Ra2/Ra1>1.5 ・・・(1)
  3. 請求項1又は2に記載の端子構造を備えるプリント配線板。
  4. 請求項1又は2に記載の端子構造と、該端子構造における前記導体層と電気的に接続した電子機器と、を備えるモジュール基板。
  5. 請求項3記載のプリント配線板及び請求項4記載のモジュール基板の少なくとも一方が搭載された電子デバイス。
JP2010182191A 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス Active JP5552958B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010182191A JP5552958B2 (ja) 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス
US13/189,165 US8692127B2 (en) 2010-08-17 2011-07-22 Terminal structure, printed wiring board, module substrate, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010182191A JP5552958B2 (ja) 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2012043881A true JP2012043881A (ja) 2012-03-01
JP5552958B2 JP5552958B2 (ja) 2014-07-16

Family

ID=45593931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182191A Active JP5552958B2 (ja) 2010-08-17 2010-08-17 端子構造、プリント配線板、モジュール基板及び電子デバイス

Country Status (2)

Country Link
US (1) US8692127B2 (ja)
JP (1) JP5552958B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192495A (ja) * 2013-03-28 2014-10-06 Tdk Corp 電子デバイス用の接合構造及び電子デバイス

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9289841B2 (en) * 2012-04-16 2016-03-22 Tanigurogumi Corporation Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
KR20230071195A (ko) * 2015-02-25 2023-05-23 인텔 코포레이션 마이크로전자 구조체, 그 제조 방법 및 그를 포함하는 전자 시스템
US9947631B2 (en) * 2015-10-14 2018-04-17 Intel Corporation Surface finishes for interconnection pads in microelectronic structures
CN110739434A (zh) * 2018-07-20 2020-01-31 宁德新能源科技有限公司 极耳、电芯以及电池
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002022650A (ja) * 2000-07-13 2002-01-23 Hitachi Chem Co Ltd 配線板と球状はんだとの接合部分の破壊試験方法
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2003086626A (ja) * 2001-09-13 2003-03-20 Matsushita Electric Ind Co Ltd 電子部品、その製造方法、電子部品の実装体および実装方法
JP2005294437A (ja) * 2004-03-31 2005-10-20 Dow Corning Toray Co Ltd 半導体素子封止剤、半導体装置および半導体装置の実装方法
JP2005353692A (ja) * 2004-06-08 2005-12-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法
JP2006216776A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd 樹脂封止型半導体装置
JP2008042071A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 無電解めっき方法
EP1956114A1 (en) * 2007-01-30 2008-08-13 ATOTECH Deutschland GmbH A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly
JP2008285752A (ja) * 2007-04-27 2008-11-27 Korea Advanced Inst Of Sci Technol 脆性破壊を防止するための無電解NiXPで表面処理された電子部品の接合方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5816478A (en) * 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
WO2005034597A1 (ja) * 2003-10-03 2005-04-14 Shinko Electric Industries Co., Ltd. 配線基板のパッド構造及び配線基板
US7005745B2 (en) * 2004-01-22 2006-02-28 Texas Instruments Incorporated Method and structure to reduce risk of gold embrittlement in solder joints
JP5288362B2 (ja) 2007-01-17 2013-09-11 奥野製薬工業株式会社 多層めっき皮膜及びプリント配線板
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002022650A (ja) * 2000-07-13 2002-01-23 Hitachi Chem Co Ltd 配線板と球状はんだとの接合部分の破壊試験方法
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2003086626A (ja) * 2001-09-13 2003-03-20 Matsushita Electric Ind Co Ltd 電子部品、その製造方法、電子部品の実装体および実装方法
JP2005294437A (ja) * 2004-03-31 2005-10-20 Dow Corning Toray Co Ltd 半導体素子封止剤、半導体装置および半導体装置の実装方法
JP2005353692A (ja) * 2004-06-08 2005-12-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法
JP2006216776A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd 樹脂封止型半導体装置
JP2008042071A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 無電解めっき方法
EP1956114A1 (en) * 2007-01-30 2008-08-13 ATOTECH Deutschland GmbH A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly
JP2008285752A (ja) * 2007-04-27 2008-11-27 Korea Advanced Inst Of Sci Technol 脆性破壊を防止するための無電解NiXPで表面処理された電子部品の接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192495A (ja) * 2013-03-28 2014-10-06 Tdk Corp 電子デバイス用の接合構造及び電子デバイス

Also Published As

Publication number Publication date
US20120044652A1 (en) 2012-02-23
US8692127B2 (en) 2014-04-08
JP5552958B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5552958B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR101883249B1 (ko) 무전해 니켈 도금용 전처리 활성화액, 이를 사용한 무전해 니켈 도금 방법 및 표면 처리 방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판
US8759986B2 (en) Substrate structure and method of manufacturing the same
JP2013155410A (ja) 配線基板およびその製造方法
WO2005034597A1 (ja) 配線基板のパッド構造及び配線基板
JP5929722B2 (ja) 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
JP6280754B2 (ja) 配線基板、及び配線基板の製造方法
JP5680342B2 (ja) めっき膜、プリント配線板及びモジュール基板
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP4719424B2 (ja) パッド
JP5625510B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
TW200849430A (en) A method of soldering a circuit carrier, a layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JPWO2005087980A1 (ja) 半導体装置、半導体装置の製造方法および配線基板の製造方法
JP2003258161A (ja) 電子部品実装用配線基板
JP2006049589A (ja) 半田接合部の形成方法
KR20120078181A (ko) 무전해 Ni/Pd/Au 도금 구조체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5552958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150