JP2012043881A - 端子構造、プリント配線板、モジュール基板及び電子デバイス - Google Patents
端子構造、プリント配線板、モジュール基板及び電子デバイス Download PDFInfo
- Publication number
- JP2012043881A JP2012043881A JP2010182191A JP2010182191A JP2012043881A JP 2012043881 A JP2012043881 A JP 2012043881A JP 2010182191 A JP2010182191 A JP 2010182191A JP 2010182191 A JP2010182191 A JP 2010182191A JP 2012043881 A JP2012043881 A JP 2012043881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- terminal
- substrate
- terminal structure
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Abstract
【解決手段】 金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層40、導体層の上にニッケル及びリンを含む第一の層52、第一の層の上に第一の層よりもリンに対するニッケルの原子比が小さく、かつNi3Pを含む第二の層54、第二の層の上にNi−P−Sn系の第一の金属間化合物を含む第三の層56、並びに第三の層の上にNi−Cu−Sn系の第二の金属間化合物を含む第四の層58、が積層された端子12と、端子の第四の層の上にはんだ層75と、を備える端子構造14であって、第三の層の第二の層側の表面粗さをRa1とし、第三の層の第四の層側の表面粗さをRa2とするときに、Ra2がRa1よりも大きい端子構造14、及び当該端子構造を備える電子デバイス300。
【選択図】 図1
Description
Ra2/Ra1>1.5 ・・・(1)
電子デバイス300は、マザーボード80と、該マザーボード80に載置されたモジュール基板200と、該モジュール基板200に載置された電子部品28とを備えている。マザーボード80上には電極端子82が、モジュール基板200の一方の面上には電極端子82と対向するように端子構造14がそれぞれ設けられており、端子構造14はさらに端子12とはんだ層75とを有する。電極端子82と端子12とは、該はんだ層75を介して接続されている。同様に、電子部品28の端子と、該端子と対向するようにモジュール基板200の他方面上に設けられた端子12とが、はんだ層75(図示せず)を介して接続されている。
図2は、本実施形態の端子構造を模式的に示す断面図である。すなわち、図2は、端子構造14により接続されたマザーボード80とモジュール基板200との接続部16を模式的に示している。端子構造14は、モジュール基板200上に、銅端子40及び該銅端子40上の被覆層50からなる端子12と、該端子12上のはんだ層75とを備えている。被覆層50は、銅端子40側から、ニッケル及びリンを含む第一の層52と、第一の層52よりもリンに対するニッケルの原子比が小さく、かつNi3Pを含む第二の層54と、Ni−P−Sn系の第一の金属間化合物を含む第三の層56と、Ni−Cu−Sn系の第一の金属間化合物を含む第四の層58とが順次積層された構造を有している。また、はんだ層75と電極端子82との間には、Cu3Sn4等の金属間化合物を含む第五の層84が介在している。
Ra2/Ra1>1.5 ・・・(1)
次に、本実施形態の電子デバイス300が備える端子構造14を製造する方法の一例を、以下に説明する。
まず、モジュール基板上に端子構造を形成するために、モジュール基板上に端子構造の前駆体構造を形成する各工程について説明する。
次に、モジュール基板とマザーボード及び電子部品との接続部に、端子構造を形成する各工程について説明する。
(前駆体構造を備えるパッケージ基板の作製)
パッケージ用基板である高耐熱基板(日立化成工業株式会社製、製品名:FR4、厚み:3mm)を準備した。この基板にNCドリルを用いてスルーホールを形成し、銅スルーホールめっきを行った。その後、所定形状のエッチングレジストを形成し、不要な銅配線をエッチングにより除去してデイジーチェーン回路パターンを形成した。その後、不要な箇所にめっきが析出しないようにするために、ソルダーレジストで基板の表面の一部をオーバーコートして、はんだボール接続用の銅パッド(φ0.6mm)を形成した。
上記基板を、脱脂液(奥野製薬工業株式会社製、商品名:エースクリーン850)に、40℃で3分間浸漬した後、基板を取り出して、1分間水洗した。
基板を、プレディップ液(奥野製薬工業株式会社製、商品名:NNPアクセラB)に、25℃で30秒間浸漬した。本工程は、次の工程で用いるめっき浴の各成分の濃度が低くなるのを抑制するために実施した。
基板を、めっき活性化処理液(奥野製薬工業株式会社製、商品名:NNPアクセラ)に、35℃で5分間浸漬した。その後、めっき活性化処理液から基板を取り出して、1分間水洗した。
基板を、ポストディップ液(奥野製薬工業株式会社製、商品名:NNPポストディップ401)に、25℃で2分間浸漬して、基板の不導体部分に付着したパラジウム成分を除去した。
水酸化ナトリウム水溶液を用いてpH:4.6に調整した無電解ニッケルめっき液(表2に示す浴種A)に、基板を85℃で23分間浸漬して、銅パッド上に膜厚3.0μmの無電解ニッケルめっき膜を形成した。その後、無電解ニッケルめっき浴から基板を取り出して1分間水洗した。また、EPMAにより無電解ニッケルめっき膜中のリン濃度を測定したところ、リン濃度は11質量%であった。
基板を、無電解パラジウムめっき液(表3に示す浴種A)に、60℃で3分間浸漬して、無電解ニッケルめっき膜上に膜厚0.1μmの無電解パラジウムめっき膜を形成した。その後、無電解パラジウムめっき液から基板を取り出して1分間水洗した。また、EPMAにより無電解パラジウムめっき膜中のリン濃度を測定したところ、リン濃度は1質量%であった。
基板を、無電解金めっき液(表4に示す浴種A)に、80℃で10分間浸漬して、無電解パラジウムめっき膜上に膜厚0.05μmの無電解金めっき膜を形成した。その後、無電解金めっき液から基板を取り出して、1分間水洗した。
この基板のめっき膜上に、Sn−Ag−Cu系のφ0.8mmのはんだボールを付着させた。
上記パッケージ基板とは別に、デイジーチェーン回路パターンが形成された、長さ30mm×幅120mm×厚み0.8mmの基板を準備した。この基板に、以下に説明する工程を順次行って、所定の端子構造を備えるパッケージ基板を作製した。
この基板の電極端子に、Sn−Ag−Cu系のクリームはんだペーストを印刷した。
この基板の電極端子と、ダイサーカットした上述のパッケージ基板のはんだボールとが向かい合うようにして、パッケージ基板を上記基板に載せた。
パッケージ基板を上記基板に載せたまま、これをリフロー炉に入れて加熱し、基板とパッケージ基板との接続部に所定の端子構造を備える評価用基板を得た。リフロー条件は、プリヒート温度:150℃、220℃(はんだ融点)以上での溶融時間:30秒間、トップ温度:260℃、冷却速度:1℃/秒、とした。
無電解ニッケルめっき、無電解パラジウムめっき及び無電解金めっきの条件を表1〜4の条件、並びに評価用基板の作製時のリフロー条件を表5及び6の条件としたこと以外は、実施例1と同様にして、基板上にパッケージ基板を実装して評価用基板を得た。ただし、表1に示すとおり、実施例5及び比較例1〜3では無電解パラジウムめっき工程を行わなかった。また、表5に示すとおり、比較例2及び3では評価用基板の作製時のリフロー工程後に熱アニールを行った。熱アニールは、リフロー後の評価用基板を150℃に設定された恒温層に表5の条件で保持することによって行った。
各実施例及び各比較例の評価用基板の端子構造の断面を鏡面研磨して、断面をEPMAで観察を行った。なお、主成分としてNi3Pを含む層(第二の層という)と、第二の層よりもリンに対するニッケルの原子比が大きい層(第一の層という)との界面は、組成分析によって求めた。すなわち、リンに対するニッケルの原子比が2.8〜3.2の領域を第二の層とし、当該原子比が3.2を超える領域を第一の層とした。
各実施例並びに比較例2及び3の評価用基板の端子構造の断面を薄片加工して、TEM観察を行った。TEMの画像(倍率:10万倍)から、Ni−P−Sn系の金属間化合物を含む層(第三の層という)の厚さを測定した。その結果を表7に示す。
落下試験装置を用いて、各実施例及び各比較例の評価用基板の落下試験を行った。具体的には、評価用基板に、評価用基板の接続面に垂直方向の衝撃(衝撃加速度:14700m/秒2)を繰り返して加え、パッケージ基板の端子と基板の電極端子との間の抵抗値を落下毎に測定した。落下試験は、同様に作製された6個の評価用基板を用いて行い、抵抗値が初期抵抗の100倍以上となるまでの落下回数の平均値を求めた。落下回数の平均値が100回以上のものを「S」、60回以上100回未満のものを「A」、60回未満のものを「B」評価とした。その結果を表7に示す。
ハイスピードボンドテスター(Dage社製、製品名:DAGE−4000HS)を用いて、各実施例及び各比較例の評価用基板のシェア試験を行った。具体的には、第四の層とはんだ層との界面から50μmだけはんだ層よりの位置をシェアツールの最下点とし、試験速度2000mm/秒として、シェアツールで評価用基板の接続面に水平方向のせん断応力をはんだ層に負荷した。そして、シェア試験後の端子構造の透過型電子顕微鏡観察を行い、パッケージ基板の端子と基板の電極端子との間のシェア破壊モードを観察した。観察の結果、第四の層又ははんだ層内部で破壊が起こっていたものを「A」、第三の層と第二の層又は第四の層との界面で破壊が起こっていたものを「B」評価とした。その結果を表7に示す。
Claims (5)
- 金、銀及び銅から選ばれる少なくとも一種の金属を含む導体層、
前記導体層の上にニッケル及びリンを含む第一の層、
前記第一の層の上に前記第一の層よりもリンに対するニッケルの原子比が小さく、かつNi3Pを含む第二の層、
前記第二の層の上にNi−P−Sn系の第一の金属間化合物を含む第三の層、並びに
前記第三の層の上にNi−Cu−Sn系の第二の金属間化合物を含む第四の層、が積層された端子と、
前記端子の前記第四の層の上にはんだ層と、を備える端子構造であって、
前記第三の層の前記第二の層側の表面粗さをRa1とし、前記第三の層の前記第四の層側の表面粗さをRa2としたときに、Ra2がRa1よりも大きい端子構造。 - 前記Ra1及び前記Ra2が下記式(1)を満たす、請求項1記載の端子構造。
Ra2/Ra1>1.5 ・・・(1) - 請求項1又は2に記載の端子構造を備えるプリント配線板。
- 請求項1又は2に記載の端子構造と、該端子構造における前記導体層と電気的に接続した電子機器と、を備えるモジュール基板。
- 請求項3記載のプリント配線板及び請求項4記載のモジュール基板の少なくとも一方が搭載された電子デバイス。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010182191A JP5552958B2 (ja) | 2010-08-17 | 2010-08-17 | 端子構造、プリント配線板、モジュール基板及び電子デバイス |
US13/189,165 US8692127B2 (en) | 2010-08-17 | 2011-07-22 | Terminal structure, printed wiring board, module substrate, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010182191A JP5552958B2 (ja) | 2010-08-17 | 2010-08-17 | 端子構造、プリント配線板、モジュール基板及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012043881A true JP2012043881A (ja) | 2012-03-01 |
JP5552958B2 JP5552958B2 (ja) | 2014-07-16 |
Family
ID=45593931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010182191A Active JP5552958B2 (ja) | 2010-08-17 | 2010-08-17 | 端子構造、プリント配線板、モジュール基板及び電子デバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | US8692127B2 (ja) |
JP (1) | JP5552958B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014192495A (ja) * | 2013-03-28 | 2014-10-06 | Tdk Corp | 電子デバイス用の接合構造及び電子デバイス |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9289841B2 (en) * | 2012-04-16 | 2016-03-22 | Tanigurogumi Corporation | Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method |
TWI466253B (zh) * | 2012-10-08 | 2014-12-21 | Ind Tech Res Inst | 雙相介金屬接點結構及其製作方法 |
KR20230071195A (ko) * | 2015-02-25 | 2023-05-23 | 인텔 코포레이션 | 마이크로전자 구조체, 그 제조 방법 및 그를 포함하는 전자 시스템 |
US9947631B2 (en) * | 2015-10-14 | 2018-04-17 | Intel Corporation | Surface finishes for interconnection pads in microelectronic structures |
CN110739434A (zh) * | 2018-07-20 | 2020-01-31 | 宁德新能源科技有限公司 | 极耳、电芯以及电池 |
US11167375B2 (en) | 2018-08-10 | 2021-11-09 | The Research Foundation For The State University Of New York | Additive manufacturing processes and additively manufactured products |
US11277917B2 (en) | 2019-03-12 | 2022-03-15 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure, embedded type panel substrate and manufacturing method thereof |
US10950551B2 (en) | 2019-04-29 | 2021-03-16 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
US11296030B2 (en) | 2019-04-29 | 2022-04-05 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002022650A (ja) * | 2000-07-13 | 2002-01-23 | Hitachi Chem Co Ltd | 配線板と球状はんだとの接合部分の破壊試験方法 |
JP2002203925A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 外部接続端子及び半導体装置 |
JP2003086626A (ja) * | 2001-09-13 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 電子部品、その製造方法、電子部品の実装体および実装方法 |
JP2005294437A (ja) * | 2004-03-31 | 2005-10-20 | Dow Corning Toray Co Ltd | 半導体素子封止剤、半導体装置および半導体装置の実装方法 |
JP2005353692A (ja) * | 2004-06-08 | 2005-12-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006196648A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Metals Ltd | 外部接合電極付き電子部品およびその製造方法 |
JP2006216776A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | 樹脂封止型半導体装置 |
JP2008042071A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 無電解めっき方法 |
EP1956114A1 (en) * | 2007-01-30 | 2008-08-13 | ATOTECH Deutschland GmbH | A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly |
JP2008285752A (ja) * | 2007-04-27 | 2008-11-27 | Korea Advanced Inst Of Sci Technol | 脆性破壊を防止するための無電解NiXPで表面処理された電子部品の接合方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5816478A (en) * | 1995-06-05 | 1998-10-06 | Motorola, Inc. | Fluxless flip-chip bond and a method for making |
WO2005034597A1 (ja) * | 2003-10-03 | 2005-04-14 | Shinko Electric Industries Co., Ltd. | 配線基板のパッド構造及び配線基板 |
US7005745B2 (en) * | 2004-01-22 | 2006-02-28 | Texas Instruments Incorporated | Method and structure to reduce risk of gold embrittlement in solder joints |
JP5288362B2 (ja) | 2007-01-17 | 2013-09-11 | 奥野製薬工業株式会社 | 多層めっき皮膜及びプリント配線板 |
KR100902163B1 (ko) * | 2007-03-28 | 2009-06-10 | 한국과학기술원 | 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법 |
-
2010
- 2010-08-17 JP JP2010182191A patent/JP5552958B2/ja active Active
-
2011
- 2011-07-22 US US13/189,165 patent/US8692127B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002022650A (ja) * | 2000-07-13 | 2002-01-23 | Hitachi Chem Co Ltd | 配線板と球状はんだとの接合部分の破壊試験方法 |
JP2002203925A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 外部接続端子及び半導体装置 |
JP2003086626A (ja) * | 2001-09-13 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 電子部品、その製造方法、電子部品の実装体および実装方法 |
JP2005294437A (ja) * | 2004-03-31 | 2005-10-20 | Dow Corning Toray Co Ltd | 半導体素子封止剤、半導体装置および半導体装置の実装方法 |
JP2005353692A (ja) * | 2004-06-08 | 2005-12-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006196648A (ja) * | 2005-01-13 | 2006-07-27 | Hitachi Metals Ltd | 外部接合電極付き電子部品およびその製造方法 |
JP2006216776A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | 樹脂封止型半導体装置 |
JP2008042071A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 無電解めっき方法 |
EP1956114A1 (en) * | 2007-01-30 | 2008-08-13 | ATOTECH Deutschland GmbH | A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly |
JP2008285752A (ja) * | 2007-04-27 | 2008-11-27 | Korea Advanced Inst Of Sci Technol | 脆性破壊を防止するための無電解NiXPで表面処理された電子部品の接合方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014192495A (ja) * | 2013-03-28 | 2014-10-06 | Tdk Corp | 電子デバイス用の接合構造及び電子デバイス |
Also Published As
Publication number | Publication date |
---|---|
US20120044652A1 (en) | 2012-02-23 |
US8692127B2 (en) | 2014-04-08 |
JP5552958B2 (ja) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5552958B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス | |
KR100688833B1 (ko) | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 | |
KR101883249B1 (ko) | 무전해 니켈 도금용 전처리 활성화액, 이를 사용한 무전해 니켈 도금 방법 및 표면 처리 방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판 | |
US8759986B2 (en) | Substrate structure and method of manufacturing the same | |
JP2013155410A (ja) | 配線基板およびその製造方法 | |
WO2005034597A1 (ja) | 配線基板のパッド構造及び配線基板 | |
JP5929722B2 (ja) | 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法 | |
JP6280754B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP5680342B2 (ja) | めっき膜、プリント配線板及びモジュール基板 | |
KR101184875B1 (ko) | 전기 접속단자 구조체 및 이의 제조방법 | |
JP6212901B2 (ja) | 電子デバイス用の接合構造及び電子デバイス | |
JP5552957B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス | |
JP4719424B2 (ja) | パッド | |
JP5625510B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス | |
JP6155755B2 (ja) | 電子デバイス用の端子構造及び電子デバイス | |
TW200849430A (en) | A method of soldering a circuit carrier, a layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly | |
JP6186802B2 (ja) | 電子デバイス用の接合構造及び電子デバイス | |
JP2005286323A (ja) | 配線基板、半田部材付き配線基板及び配線基板の製造方法 | |
JPWO2005087980A1 (ja) | 半導体装置、半導体装置の製造方法および配線基板の製造方法 | |
JP2003258161A (ja) | 電子部品実装用配線基板 | |
JP2006049589A (ja) | 半田接合部の形成方法 | |
KR20120078181A (ko) | 무전해 Ni/Pd/Au 도금 구조체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5552958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |