JP2006049589A - 半田接合部の形成方法 - Google Patents

半田接合部の形成方法 Download PDF

Info

Publication number
JP2006049589A
JP2006049589A JP2004228795A JP2004228795A JP2006049589A JP 2006049589 A JP2006049589 A JP 2006049589A JP 2004228795 A JP2004228795 A JP 2004228795A JP 2004228795 A JP2004228795 A JP 2004228795A JP 2006049589 A JP2006049589 A JP 2006049589A
Authority
JP
Japan
Prior art keywords
solder
nickel
palladium
solder joint
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004228795A
Other languages
English (en)
Inventor
Hiroshi Wachi
弘 和知
Takashi Totsuka
崇志 戸塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EEJA Ltd
Original Assignee
Electroplating Engineers of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electroplating Engineers of Japan Ltd filed Critical Electroplating Engineers of Japan Ltd
Priority to JP2004228795A priority Critical patent/JP2006049589A/ja
Publication of JP2006049589A publication Critical patent/JP2006049589A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 既存設備やBGA自体の設計変更を行わずに、鉛フリー系の半田であっても半田の剥離現象を有効に防止可能で、フレキシブル基板の屈曲特性にも優れた半田接合部の形成方法を提供する。
【解決手段】 本発明は、銅導体上に半田を接合するために形成された金接合層を備える半田接合部の形成方法において、パラジウムの還元析出させるためのニッケル系下地処理を銅導体上に施し、0.50μm以下の非常に薄い厚みのニッケル系下地層上にパラジウムを還元析出させてパラジウムバリア層を形成し、該パラジウムバリア層上に金接合層を形成するものとした。
【選択図】 なし

Description

本発明は、半田接合部の形成方法に関し、特に、鉛フリー系の半田との接合に良好であるとともに、フレキシブル基板の屈曲特性にも優れる半田接合部の形成方法に関する。
近年、半導体パッケージとして、超小型で且つ超多ピン化に対応してBGA(Ball
Grid Array)タイプの超小型半導体パッケージの開発が盛んに行われている。
この超小型半導体パッケージの一つであるBGAでは、プリント配線基板等のパッドとパッケージとを接続するために、BGAの搭載面に半田ボールと呼ばれる面格子端子が形成される。そして、この半田ボールを接続対象のパッドに対向配置してリフロー処理をすることで、プリント配線基板等へ表面実装するのである。このBGAのような超小型半導体パッケージは、近年の高密度、高信頼性の要求に対応できるものであり、広く普及している。
一般的に、このBGAでは、プリント配線基板等へ表面実装する搭載面側に、半田と接合するための金接合層を備える半田接合部が形成される。BGAは、半導体素子に接続された導体回路、例えば、銅により形成された銅導体を備えており、それに半田ボールを接続する必要がある。そのため、この半田ボールを接合する半田接合部は、銅導体上に次のようにして形成される。
図1に示すBGAの搭載面側の一部分を拡大した概略断面図を参照しながら、半田ボールを接合する半田接合部の形成方法について説明する。まず、BGAの銅導体1表面の一部に、ニッケル系めっき皮膜として1.0〜7.0μm厚みのニッケル−リン層2が無電解めっきにより形成される。また、その周囲はレジスト3により被覆され、このニッケル−リン層2上に、0.01〜0.20μm厚みの無電解金めっき処理により、通常は置換金めっき処理により金接合層4が設けられ、半田接合部5が形成される。そして、半田ボール6は、半田接合部5の金接合層4の上へ配置される。このようにして、搭載面側に複数の面格子端子としての半田ボール6を備えたBGAが製造される。
このBGAは高密度、高信頼性を実現できる表面実装に好適なものとして広く普及しているものであるが、更なる小型化、多ピン化に対応したパッケージとして開発が進行しており、その特性要求も従来に比べて非常に高いレベルとなっている。その一つとして、近年は環境問題の配慮から半田材料として鉛フリー系の半田を用いることが多くなっている。しかしながら、鉛フリー系半田ボールの場合、上述したニッケル系めっき被膜における半田の剥離現象が、従来の錫−鉛系半田ボール以上に生じやすいことが指摘されており(例えば、特許文献1参照)、その改善を強く求められている。
特開2000−277895号公報
また、近年、電子機器の小型化に対応してフレキシブル基板の採用が増加しているが、このフレキシブル基板にもBGA技術が導入されている。ところが、このフレキシブル基板においては、半田との接合性の他にフレキシブル基板の屈曲性に対するニッケル系めっき皮膜のクラック発生の防止対策が指摘されている。
本発明は、以上のような事情を背景になされたものであり、銅導体に半田を接合するために形成された金接合層を備える半田接合部の形成方法を改善することによって、鉛フリー系の半田であっても半田の剥離現象を有効に防止でき、フレキシブル基板の屈曲特性も良好な半田接合部を形成する技術を提供する。
上記課題を解決すべく、本発明者等は、従来から利用されているBGAの製造設備の大幅な変更、或いはBGA自体の設計変更を伴うことなく、既存のBGA製造設備でも対応可能な方法をさらに検討した結果、本発明を想到するに至った。本発明は、銅導体上に半田を接合するための金接合層を形成する半田接合部の形成方法において、パラジウムの還元析出させるためのニッケル系下地処理を銅導体上に施し、該ニッケル系下地層上にパラジウムを還元析出させてパラジウムバリア層を形成し、該パラジウムバリア層上に金接合層を形成するものとした。
本発明によれば、ニッケル系下地層は、パラジウムの還元析出させる程度、銅導体上に施されていればよい。つまり、非常に薄いニッケル系下地層と、その上に還元析出のパラジウムバリア層を形成するものなので、ニッケル系下地層及び銅導体表面は酸化されることはない。また、本発明のニッケル系下地層は、いわゆるキャタライズとしての機能しかなく、銅の拡散を防止するバリア的機能が奏しないが、パラジウムバリア層がその代わりに銅の拡散を防止する役目を担うことになる。したがって、本発明によれば、従来の錫−鉛系半田のみならず鉛フリー系の半田であっても、半田の剥離現象を有効に防止できるのである。そして、本発明のニッケル系下地層は非常に薄い厚みなため、折り曲げに対するクラックの発生も防止できるので、フレキシブル基板の屈曲特性も優れたものとなる。
本発明におけるニッケル系下地層は、0.50μm以下の厚みであることが望ましい。0.50μmを超えると、フレキシブル基板での折り曲げに対してクラックが発生し易くなる傾向となる。また、このニッケル系下地層の下限厚みは数値により限定することが難しいが、パラジウムが還元析出できる程度のキャタリストとして銅導体上にニッケル系下地層が存在していればよい。このニッケル系下地層としては、ニッケル、ニッケル−リン合金、ニッケル−ホウ素合金等が適用できる。
そして、本発明の半田接合部におけるパラジウムバリア層は、0.01〜0.50μm以下の厚みであることが好ましい。0.01μm未満になると、銅の拡散を防止するバリア的機能が低下するからである、一方、0.50μmを超えると、銅と半田との界面における剥離現象が生じやすくなる傾向となるからである。
本発明に係る半田接合部の形成方法によれば、既存設備やBGA自体の設計変更を行わずに、半田の剥離現象を有効に防止することが可能となる。特に、近年における過酷なリフロー処理条件が適用されるBGAを製造する場合やフレキシブル基板にBGA技術を採用する場合に、好適な半田接合部の形成方法である。
以下に、本発明の好ましい実施形態について説明する。
本実施形態では、ニッケル系下地層としてニッケル−リンを採用してBGAを製造した場合の半田の剥離現象を調査した結果を示す。図1で示すBGA基板のCu(銅)の導体回路1上に、表1に示す各種の半田接合部を形成した。
Figure 2006049589
半田接合部の形成に用いためっき条件は以下のとおりである。
・ 無電解ニッケル−リン下地
Ni 6g/L
次亜リン酸Na 30g/L
pH 4.5〜5.0
液温 85℃
処理時間 0.05μm…0.25分
0.1μm…0.5分
0.5μm…2.5分
2.5μm…7.5分
5.0μm…15分
・還元パラジウムめっき
Pd 1g/L
アンモニア水 30mL/L
無機酸塩 90g/L
pH 8.0
液温 50℃
処理時間 0.05μm…3分
0.5μm…30分
1.0μm…60分
・ 置換金めっき
シアン化金カリウム 2g/L
キレート剤 50g/L
有機酸塩 20g/L
pH 4.0〜5.0
液温 80℃
処理時間 0.05μm…10分
以上のような各めっき液を使用して半田接合部を形成し、その半田接合部に鉛フリー半田(錫−銀−銅の三元合金半田)による半田ボールを形成してBGAを製造した。そして、得られた各BGAについて、リフロー処理の熱履歴を加え、半田ボールの半田プル強度測定を行った。
上述したリフロー処理条件の熱履歴を加えた各BGAについて、半田プル強度を測定することで、その破壊モードを調査した。その結果を表2に示す。半田プル強度測定は、半田プル強度測定器(Dage Bond tester 4000、Dage社製)を用いて半田ボールの接合強度を測定した。表2に示す界面剥がれ発生率は、半田プル強度測定後のサンプルを確認することで、全測定サンプル数に占める、界面剥がれ(ニッケル系下地層と半田ボールとの接合界面で剥がれたもの)が生じていたサンプル数の割合を算出した値である。
Figure 2006049589
表2を見ると判るように、比較例4、5のように、パラジウムバリア層がないものは、接合界面による剥離現象が生じる傾向があることが判明した。また、比較例1〜3については界面剥がれの発生率は小さい結果であったが、フレキシブル基板の屈曲試験により確認したところ、ニッケル系下地層にクラックの発生が確認された。これに対し、実施例1〜3の半田接合部は、接合界面における剥離現象が全く発生せず、さらには、フレキシブル基板の屈曲試験においてもニッケル系下地層自体にクラックの発生が認められなかった。
BGAの搭載面側の一部分を拡大した概略断面図。
符号の説明
1 銅導体回路
2 ニッケル系下地層
3 レジスト
4 金接合層
5 半田接合部
6 半田ボール

Claims (4)

  1. 銅導体上に半田を接合するために形成された金接合層を備える半田接合部の形成方法において、
    パラジウムを還元析出させるためのニッケル系下地処理を銅導体上に施し、該ニッケル系下地層上にパラジウムを還元析出させてパラジウムバリア層を形成し、該パラジウムバリア層上に金接合層を形成したことを特徴とする半田接合部の形成方法。
  2. ニッケル系下地層は、0.50μm以下の厚みである請求項1に記載の半田接合部の形成方法。
  3. パラジウムバリア層は、0.01〜0.50μm以下の厚みである請求項1または請求項2に記載の半田接合部の形成方法。
  4. 半田は、錫−鉛系または鉛フリー系の半田である請求項1〜請求項3いずれかに記載の半田接合部の形成方法。
JP2004228795A 2004-08-05 2004-08-05 半田接合部の形成方法 Pending JP2006049589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004228795A JP2006049589A (ja) 2004-08-05 2004-08-05 半田接合部の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004228795A JP2006049589A (ja) 2004-08-05 2004-08-05 半田接合部の形成方法

Publications (1)

Publication Number Publication Date
JP2006049589A true JP2006049589A (ja) 2006-02-16

Family

ID=36027802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004228795A Pending JP2006049589A (ja) 2004-08-05 2004-08-05 半田接合部の形成方法

Country Status (1)

Country Link
JP (1) JP2006049589A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109862687A (zh) * 2018-12-27 2019-06-07 深圳市景旺电子股份有限公司 一种Mini LED柔性印制电路板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109862687A (zh) * 2018-12-27 2019-06-07 深圳市景旺电子股份有限公司 一种Mini LED柔性印制电路板及其制作方法

Similar Documents

Publication Publication Date Title
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR101058635B1 (ko) 무전해 니켈 도금액 조성물, 연성인쇄회로기판 및 이의 제조 방법
JP5552958B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
US8987910B2 (en) Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
JP2008503879A (ja) 電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ
KR100712033B1 (ko) 고밀도 인쇄회로기판의 도금 두께 편차를 해결한 3중팔라듐-팔라듐-금도금층 형성 방법 및 이로부터 제조된인쇄회로기판
JP2006339609A (ja) 配線基板およびその製造方法
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
CN102482781B (zh) 锡和锡合金的无电镀覆方法
US20120171432A1 (en) Substrate structure and method of manufacturing the same
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
JP3482402B2 (ja) 置換金メッキ液
JP6280754B2 (ja) 配線基板、及び配線基板の製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP2013108180A (ja) 基板及びその製造方法
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
JP2005054267A (ja) 無電解金めっき方法
JP2006049589A (ja) 半田接合部の形成方法
JP4798451B2 (ja) 配線板とその製造方法
JP2000277897A (ja) はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法
EP1956114A1 (en) A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JP5552957B2 (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP3757539B2 (ja) 半導体装置用ステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Effective date: 20070906

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070910

Free format text: JAPANESE INTERMEDIATE CODE: A131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071109

A602 Written permission of extension of time

Effective date: 20071114

Free format text: JAPANESE INTERMEDIATE CODE: A602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A521 Written amendment

Effective date: 20071213

Free format text: JAPANESE INTERMEDIATE CODE: A821

A02 Decision of refusal

Effective date: 20080130

Free format text: JAPANESE INTERMEDIATE CODE: A02