DE10233607A1 - Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung - Google Patents

Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung Download PDF

Info

Publication number
DE10233607A1
DE10233607A1 DE10233607A DE10233607A DE10233607A1 DE 10233607 A1 DE10233607 A1 DE 10233607A1 DE 10233607 A DE10233607 A DE 10233607A DE 10233607 A DE10233607 A DE 10233607A DE 10233607 A1 DE10233607 A1 DE 10233607A1
Authority
DE
Germany
Prior art keywords
carrier
contact
wire
semiconductor chip
nailhead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10233607A
Other languages
English (en)
Other versions
DE10233607B4 (de
Inventor
Sieglinde Kraus
Gunther Rauscher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10233607A priority Critical patent/DE10233607B4/de
Priority to EP03787714A priority patent/EP1523769A1/de
Priority to AU2003258458A priority patent/AU2003258458A1/en
Priority to JP2004528420A priority patent/JP4308765B2/ja
Priority to PCT/DE2003/002465 priority patent/WO2004017400A1/de
Publication of DE10233607A1 publication Critical patent/DE10233607A1/de
Priority to US11/039,284 priority patent/US7053489B2/en
Application granted granted Critical
Publication of DE10233607B4 publication Critical patent/DE10233607B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Abstract

Auf einem Träger (1) ist ein Halbleiterchip (3) angeordnet, der mit einer metallisierten Fläche auf der Rückseite des Trägers über eine Durchkontaktierung (9) verbunden ist. Auf der Durchkontaktierung (9) ist ein erster Nailhead-Kontakt (4) erzeugt, von dem der Draht abgetrennt wurde. Auf einem Anschlusspad des Halbleiterchips (3) ist ein zweiter Nailhead-Kontakt (5) erzeugt, von dem ausgehend der den Halbleiterchip (3) mit der Durchkontaktierung (9) verbindende Draht (6) zum ersten Nailhead-Kontakt (4) verläuft und dort mittels eines Wedge-Kontakts (7) mit diesem verbunden ist.

Description

  • Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung Die Erfindung betrifft eine Anordnung mit einem Halbleiterchip und einem mit einer Kontaktstelle versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Kontaktstelle verbindenden Draht, wobei auf der Kontaktstelle ein erster Nailhead-Kontakt geformt ist, das erste Ende des Drahtes mit einem zweiten Nailhead-Kontakt mit dem Anschlusspad des Halbleiterchips und das zweite Ende des Drahtes mittels eines Wedge-Kontaktes mit dem ersten Nailhead-Kontakt verbunden ist. Die Erfindung betrifft außerdem ein Verfahren zum Herstellen einer solchen Anordnung.
  • Eine solche Anordnung und ein solches Verfahren sind aus der JP 2000-323514 A bekannt. Dort soll das Problem gelöst werden, gute Bondkontakte, insbesondere Wedge-Kontakte, auf Leiterbahnen aus sich schlecht mit Gold verbindenden Materialien herzustellen. Weitere Anwendungsgebiete sind dieser Schrift nicht zu entnehmen.
  • Die Aufgabe der Erfindung ist es, eine möglichst einfache und kostengünstige und trotzdem gute Verbindung eines Drahtes, insbesondere eines Gold- oder Aluminiumdrahtes mit einer Trägeroberfläche, die an der zu bondenden Stelle nur einen geringen Metallisierungsgrad aufweist, zu ermöglichen.
    •
  • Die Aufgabe wird durch die Anordnung gemäß Anspruch 1 oder das Verfahren gemäß Anspruch 5 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
  • Demnach lehrt die Erfindung, einen Nailhead-Kontakt direkt auf eine Trägeroberfläche an der Stelle einer Durchkontaktie rung anzubringen, ohne dass dort eine weitere Oberflächenmetallisierung vorhanden ist. Lediglich das die Durchkontaktierung bildende Loch durch den Träger ist metallisiert. Durch das Aufbringen des Nailhead-Kontaktes auf der Oberfläche des Trägers an der Stelle dieses Lochs wird eine ausreichend gute Verbindung zu der Metallisierung im Loch hergestellt, so dass mittels des auf den Nailhead-Kontakt aufgebrachten Wedge-Kontakts eine Verbindung zur anderen Oberfläche des Trägers oder zu einer Metalllage zwischen zwei isolierenden Trägerschichten hergestellt ist. Es wird also ein Kontaktpad auf dem Träger in erfindungsgemäßer Weise durch den ersten Nailhead-Kontakt ersetzt. Hierdurch wird in vorteilhafter Weise teuere Substratfläche eingespart; die Schaltung kann geshrinkt werden.
  • Ein weiterer Vorteil der erfindungsgemäßen Anordnung bzw. des erfindungsgemäßen Verfahrens ist, dass durch den Verzicht auf die üblichen Bondanschlussflächen auf der Trägeroberfläche ein Prozessschritt bei der Herstellung von Leiterbahnen auf der Trägeroberfläche eingespart werden kann. Dies führt zu einer Kostenreduzierung aufgrund der Einsparung von hierzu üblicherweise verwendeter Goldpaste.
  • In Weiterbildung der Erfindung soll der Träger mit einer Keramik gebildet sein. Alternativ kann der Träger auch ein PC-Board (printed circuit board) sein. Der Träger kann sowohl aus einer isolierenden Lage sein, so dass die Durchkontaktierung von einer Trägeroberfläche zur anderen reicht, er kann jedoch auch aus zwei oder mehreren isolierenden Lagen bestehen, wobei zwischen den Lagen Metallisierungen in Form von Leitungen und/oder Masseflächen angeordnet sind und die Durchkontaktierungen zumindest teilweise nur bis zu diesen Zwischenmetallisierungen reichen.
    •
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels mit Hilfe einer Figur näher erläutert.
  • Dabei zeigt die
  • Figur eine erfindungsgemäße Anordnung.
  • In der Figur ist ein Träger 1 mit zwei isolierenden Schichten gebildet, zwischen denen metallisierte Flächen und/oder Leiterbahnen 2 angeordnet sind. Auf einer Oberfläche des Trägers 1 ist ein Halbleiterchip 3 angeordnet. Durch die Trägerlage, auf der der Halbleiterchip 3 angeordnet ist, führt eine Durchkontaktierung 9, mittels der die metallisierte Fläche oder Leiterbahn 2 kontaktiert werden kann. In erfindungsgemäßer Weise ist auf der Trägeroberfläche kein Kontaktpad vorgesehen sondern ein erster Nailhead-Kontakt 4 aufgebracht, von dem der Draht abgetrennt wurde. Auf einem Anschlusspad (nicht näher dargestellt) des Halbleiterchips 3 ist ein zweiter Nailhead-Kontakt 5 erzeugt, von dem ausgehend der den Halbleiterchip 3 mit der Durchkontaktierung 9 verbindende Draht 6 zum ersten Nailhead-Kontakt 4 verläuft und dort mittels eines Wedge-Kontakts 7 mit diesem verbunden ist. Der erste Nailhead-Kontakt 4 ist im dargestellten Beispiel etwas in das Loch in der Trägerlage der Durchkontaktierung 9 hineingedrückt, so dass ein guter Kontakt mit der Metallisierung des Lochs zustande kommt.
  • Die Erfindung ist nicht auf die Anwendung bei mehrlagigen Trägern mit Zwischenmetallisierungen beschränkt sondern lässt sich auch auf einlagige Träger mit Rückseitenmetallisierung anwenden.
  • In der Figur ist außerdem die Kapillare 8 des Bondwerkzeugs dargestellt, um das erfindungsgemäße Verfahren anzudeuten.

Claims (6)

  1. Anordnung mit einem Halbleiterchip (3) und einem mit einer Kontaktstelle versehenen Träger (1) sowie einem ein Anschlusspad des Halbleiterchips (3) mit der Kontaktstelle verbindenden Draht (6), wobei auf der Kontaktstelle ein erster Nailhead-Kontakt (4) geformt ist, das erste Ende des Drahtes (6) mit einem zweiten Nailhead-Kontakt (5) mit dem Anschlusspad des Halbleiterchips (3) und das zweite Ende des Drahtes (6) mittels eines Wedge-Kontaktes (7) mit dem ersten Nailhead-Kontakt (5) verbunden ist, dadurch gekennzeichnet, dass die Kontaktstelle eine Durchkontaktierung (9) im Träger (1) ist.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Träger (1) mit einer Keramik gebildet ist.
  3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Träger (1) mit einer mehrlagigen Keramik gebildet ist und die Durchkontaktierung (9) eine Oberfläche des Trägers mit einer Metallisierung (2) zwischen zwei Keramiklagen verbindet.
  4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Träger (1) ein PC-Board ist.
  5. Anordnung nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass der Träger (1) mit einem mehrlagigen PC-Board gebildet ist und die Durchkontaktierung (9) eine Oberfläche des Trägers mit einer Metallisierung (2) zwischen zwei PC-Board-Lagen verbindet.
  6. Verfahren zum elektrischen Verbinden eines Anschlusspads eines Halbleiterchips (3) mit einer Durchkontaktierung (9) auf einem Träger (1) mit den Schritten: – Formen eines ersten Nailhead-Kontaktes (4) auf der Durchkontaktierung (9) mittels der Kapillare eines Bondwerkzeugs, – Abtrennen des Drahtes (6) von dem ersten Nailhead-Kontakt (4) , – Formen eines zweiten Nailhead-Kontaktes (5) auf dem Anschlusspad des Halbleiterchips (3) mittels der Kapillare (8) des Bondwerkzeugs, – Führen des Drahtes (6) zum ersten Nailhead-Kontakt (4), – Formen eines Wedge-Kontaktes (7) mit dem Ende des Drahtes (6) auf dem ersten Nailhead-Kontakt (4) mittels der Kapillare (8) des Bondwerkzeugs.
DE10233607A 2002-07-24 2002-07-24 Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung Expired - Fee Related DE10233607B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10233607A DE10233607B4 (de) 2002-07-24 2002-07-24 Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
EP03787714A EP1523769A1 (de) 2002-07-24 2003-07-22 Anordnung mit einem halbleiterchip und dessen träger sowie verfahren zur bond-drahtverbindung
AU2003258458A AU2003258458A1 (en) 2002-07-24 2003-07-22 Assembly comprising a semiconductor chip and support therefor, in addition to method for a bonded wiring connection
JP2004528420A JP4308765B2 (ja) 2002-07-24 2003-07-22 ボンディングワイヤ接続方法
PCT/DE2003/002465 WO2004017400A1 (de) 2002-07-24 2003-07-22 Anordnung mit einem halbleiterchip und dessen träger sowie verfahren zur bond-drahtverbindung
US11/039,284 US7053489B2 (en) 2002-07-24 2005-01-20 Arrangement with a semiconductor chip and support therefore and method for a bonded wire connection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10233607A DE10233607B4 (de) 2002-07-24 2002-07-24 Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung

Publications (2)

Publication Number Publication Date
DE10233607A1 true DE10233607A1 (de) 2004-02-12
DE10233607B4 DE10233607B4 (de) 2005-09-29

Family

ID=30128330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10233607A Expired - Fee Related DE10233607B4 (de) 2002-07-24 2002-07-24 Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung

Country Status (6)

Country Link
US (1) US7053489B2 (de)
EP (1) EP1523769A1 (de)
JP (1) JP4308765B2 (de)
AU (1) AU2003258458A1 (de)
DE (1) DE10233607B4 (de)
WO (1) WO2004017400A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216026A1 (en) * 2006-03-20 2007-09-20 Adams Zhu Aluminum bump bonding for fine aluminum wire
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US20080191367A1 (en) * 2007-02-08 2008-08-14 Stats Chippac, Ltd. Semiconductor package wire bonding
DE102015221979A1 (de) * 2015-11-09 2017-05-11 Robert Bosch Gmbh Kontaktieranordnung für ein Leiterplattensubstrat und Verfahren zum Kontaktieren eines Leiterplattensubstrats
DE102016109349A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636356A (ja) * 1992-07-22 1994-02-10 Hitachi Ltd 光ディスク原盤の製造方法
DE4318061A1 (de) * 1993-06-01 1995-01-05 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates
JP2000068309A (ja) * 1998-08-21 2000-03-03 Misuzu Kogyo:Kk 半導体装置の実装方法
US6084295A (en) * 1997-09-08 2000-07-04 Shinko Electric Industries Co., Ltd. Semiconductor device and circuit board used therein
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
JP2000323514A (ja) * 1999-05-12 2000-11-24 Denso Corp Ｉｃチップと回路基板との接続方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
US20020072214A1 (en) * 1998-10-28 2002-06-13 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136356A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体装置
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
US5258647A (en) * 1989-07-03 1993-11-02 General Electric Company Electronic systems disposed in a high force environment
JP2757574B2 (ja) * 1991-03-14 1998-05-25 日本電気株式会社 低誘電率ハイブリッド多層セラミック配線基板の製造方法
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5874354A (en) * 1995-09-26 1999-02-23 Siemens Aktiengesellschaft Method for electrically connecting a semiconductor chip to at least one contact surface and smart card module and smart card produced by the method
JPH09330943A (ja) * 1996-06-13 1997-12-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3344235B2 (ja) * 1996-10-07 2002-11-11 株式会社デンソー ワイヤボンディング方法
JP3042441B2 (ja) * 1997-03-12 2000-05-15 日本電気株式会社 低温焼成ガラスセラミックス基板とその製造方法
DE19809081A1 (de) * 1998-03-04 1999-09-16 Bosch Gmbh Robert Verfahren und Kontaktstelle zur Herstellung einer elektrischen Verbindung
US6465882B1 (en) * 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636356A (ja) * 1992-07-22 1994-02-10 Hitachi Ltd 光ディスク原盤の製造方法
DE4318061A1 (de) * 1993-06-01 1995-01-05 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6084295A (en) * 1997-09-08 2000-07-04 Shinko Electric Industries Co., Ltd. Semiconductor device and circuit board used therein
JP2000068309A (ja) * 1998-08-21 2000-03-03 Misuzu Kogyo:Kk 半導体装置の実装方法
US20020072214A1 (en) * 1998-10-28 2002-06-13 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
JP2000323514A (ja) * 1999-05-12 2000-11-24 Denso Corp Ｉｃチップと回路基板との接続方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP4308765B2 (ja) 2009-08-05
WO2004017400A1 (de) 2004-02-26
US7053489B2 (en) 2006-05-30
AU2003258458A1 (en) 2004-03-03
DE10233607B4 (de) 2005-09-29
US20050127497A1 (en) 2005-06-16
JP2006502564A (ja) 2006-01-19
EP1523769A1 (de) 2005-04-20

Similar Documents

Publication Publication Date Title
DE10352946B4 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE10018358B4 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE102006033222B4 (de) Modul mit flachem Aufbau und Verfahren zur Bestückung
DE102018207955A1 (de) Leistungselektronisches Metall-Keramik-Modul und Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu deren Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE10233607B4 (de) Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
EP2133915A1 (de) Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
WO1998033211A1 (de) Verfahren zur gehäusung von integrierten schaltkreisen
WO2017080903A1 (de) Kontaktieranordnung für ein leiterplattensubstrat und verfahren zum kontaktieren eines leiterplattensubstrats
WO1997006557A1 (de) Kontakthöckerloses chipkontaktierungsverfahren und damit hergestellte elektronische schaltung
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE10225431A1 (de) Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
EP3611761A1 (de) Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
DE19527611B4 (de) Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise
DE4129835A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung
DE10330754B4 (de) Verfahren zur Herstellung einer elektrischen Schaltung
DE102022100270A1 (de) Leiterplatte und verfahren zum fertigen von leiterplatte
DE10130602A1 (de) Anordnung mit einem Halbleiterchip und einem mit einer Kontaktstelle versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Kontaktstelle verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee