TWI470460B - 覆晶封裝之繞線方法及其電腦化裝置 - Google Patents

Description

覆晶封裝之繞線方法及其電腦化裝置

本發明係關於繞線方法，特別係關於應用於覆晶封裝(flip-chip package)之繞線方法。

隨著製程的發展，現今之積體電路相較於以往具有更高的複雜度及更小的體積，而此種特性也增加晶片輸出入連線的困難度。據此，一種具有較高整合密度及較多輸出入接腳數的覆晶封裝技術即孕育而生。覆晶封裝是一種可連接半導體元件至外部電路之技術，其中該等外部電路可包含封裝裝載器(package carrier)或是印刷電路板(printed circuit board)等。相較於其他封裝技術，覆晶封裝技術之優點包含具有更多可用於輸出入連接之面積、可以較少之干擾達到較高之傳輸速率，以及可防止外在環境因素干擾訊號。

覆晶封裝技術係使用沉積於晶片襯墊上之銲錫凸塊(solder bump)以和外部電路連接，其中該等銲錫凸塊係於最終之晶圓製作階段沉積於晶圓頂層之凸塊襯墊(bump pad)。為安裝該晶片於一外部電路，該晶片係反置以使其頂層向下，以使其凸塊襯墊對齊該外部電路之襯墊。圖1顯示一覆晶封裝之示意圖。如圖1所示，一晶片100係反置以安裝於一封裝裝載器200，其中該晶片100之頂層具有複數個凸塊襯墊102，其係藉由複數個銲錫凸塊104連接於該封裝裝載器200上。該晶片100亦具有複數個導線結合襯墊(wire bonding pad)或稱驅動襯墊(driver pad)106。圖2顯示該晶片100之截面圖。如圖2所示，為降低電路設計之複雜度及達到減少更改設計之目的，該晶片100具有一稱為重新分佈層(re-distribution layer)之額外之金屬層於該晶片100之頂層金屬層上，以連接該等驅動襯墊106至該等凸塊襯墊102。

相較於接腳柵格陣列(pin grid array)或是球柵格陣列(ball grid array)之繞線方式，覆晶封裝之繞線方式具有更多的限制。由於該重新分佈層係於晶圓製作階段時形成，其繞線方式具有角度之限制，且必須滿足製程之設計規則(design rule)。覆晶封裝之繞線方式可分為自由分配(free assignment)繞線及預先分配(pre-assignment)繞線兩種方式。在使用自由分配繞線之覆晶封裝技術時，驅動襯墊及凸塊襯墊間之對應關係係由使用者或繞線工具軟體所決定。因此，使用者或繞線工具軟體具有較高之自由度決定驅動襯墊及凸塊襯墊間之繞線軌跡。另一方面，在使用預先分配繞線之覆晶封裝技術時，驅動襯墊及凸塊襯墊間之對應關係係預先決定，而此對應關係無法在決定繞線時更動。因此，使用者或繞線工具軟體僅能遵照此對應關係進行繞線而受到較多限制。

一般而言，使用預先分配繞線之繞線方式之覆晶封裝之困難度遠較使用自由分配繞線之繞線方式之覆晶封裝為高。然而，由於積體電路或是封裝設計人員多習慣預先決定驅動襯墊及凸塊襯墊間之對應關係，且應用於預先分配繞線方式之繞線工具軟體亦可用以評估該對應關係之優劣，目前業界多半仍使用預先分配繞線方式於覆晶封裝技術中。

目前存在-一種整數線性編程(integer linear programming)演算法用以計算使用預先分配繞線方式之覆晶封裝技術時之繞線軌跡。整數線性編程演算法包含兩個階段：第一階段係全盤式的決定各驅動襯墊及對應之凸塊襯墊間連線之繞線軌跡，第二階段再輔以細節式的完成該等繞線軌跡。然而，整數線性編程演算法的其中一缺點即是其需耗費大量時間運算。對於講求效率及研發成本的業界而言，整數線性編程演算法並不符合使用上之需求。

據此，業界所需要的是一種應用於覆晶封裝之繞線方法及用以實現之電腦化裝置，其不僅可有效率的決定覆晶封裝技術中各驅動襯墊及對應之凸塊襯墊間連線之繞線軌跡，且可達到降低所需繞線長度之目的。

本發明提供一種應用於覆晶封裝之繞線方法，其中該覆晶包含複數個外層襯墊及複數個內層襯墊，該繞線方法包含下列步驟：根據該等外層襯墊之排列順序設定一外層序列；根據該等內層襯墊和該等外層襯墊之連線關係設定複數個內層序列；分別計算每一內層序列和該外層序列之最長共用次序列，定義該等最長共用次序列所對應之該等內層襯墊和該等外層襯墊之連線關係為直接連線，並定義未列於該等最長共用次序列所對應之該等內層襯墊和該等外層襯墊之連線關係為繞道連線；以及根據該等內層襯墊和該等外層襯墊之連線關係建立該覆晶之繞線方式。

本發明提供一種用以建立覆晶封裝之繞線方式之電腦化裝置，其中該覆晶包含複數個外層襯墊及複數個內層襯墊，該電腦化裝置包含一排序單元、一計算單元和一繞線單元。該排序單元係排列該等外層襯墊成一外層序列及排列該等內層襯墊成複數個內層序列。該計算單元係根據該排序單元之排序結果計算該等外層序列及內層序列之最長共用次序列。該繞線單元係根據該計算單元之計算結果建立該等外層襯墊及內層襯墊之繞線方式。

本發明所提供之應用於覆晶封裝之繞線方法及用以實現之電腦化裝置，係將一晶片之複數個外層襯墊之排列順序設定為一外層序列，並將該晶片之複數個內層襯墊之排列順序設定為複數個內層序列。接著，利用最長共用次序列(longest common subsequence)演算法計算每一內層序列和該外層序列之最長共用次序列，以根據該等最長共用次序列定義各外層襯墊及其對應之內層襯墊之連線關係。由於該等最長共用次序列可在低多項式時間(polynomial time)內以動態規劃(dynamic programming)之方式計算，故本發明所提供之應用於覆晶封裝之繞線方法能大幅降低所需之運算時間。

圖3顯示一覆晶之複數個驅動襯墊及凸塊襯墊間之連線關係。如圖3所示，該覆晶300具有16個驅動襯墊及16個凸塊襯墊，其中該等驅動襯墊係以方塊表示，而該等凸塊襯墊係以八角形表示。在該連線關係中，除右下角以虛線包圍之兩個驅動襯墊及兩個凸塊襯墊外，其餘驅動襯墊及凸塊襯墊間之連線關係無產生繞線交錯。由於多數覆晶之繞線皆於同一層金屬層內完成，亦即重新分佈層，其繞線不允許繞線交錯產生。換言之，該右下角以虛線包圍之兩個驅動襯墊及兩個凸塊襯墊之繞線需以繞道連線方式完成。圖4顯示該覆晶300之複數個驅動襯墊及凸塊襯墊間之繞線軌跡。如圖4所示，該右下角以虛線包圍之兩個驅動襯墊及兩個凸塊襯墊之繞線之其中一者係以直接連線方式繞線，另一者則以繞道連線方式繞線。

圖3所示之覆晶連線關係可以肉眼決定何者連線關係可以直接連線方式繞線，何者連線關係可以繞道連線方式繞線。然而，目前業界所使用之覆晶封裝技術包含數個數量級以上之驅動襯墊及凸塊襯墊，故無法僅以肉眼決定該等驅動襯墊及凸塊襯墊之連線關係。據此，本發明所提供之應用於覆晶封裝之繞線方法及用以實現之電腦化裝置係以最長共用次序列演算法計算最少所需之繞道連線關係，以達到降低所需繞線長度之目的。

圖5顯示根據本發明之一實施例之應用於覆晶封裝之繞線方法之流程圖。在步驟S1，根據欲決定繞線軌跡之覆晶之複數個內層襯墊及外層襯墊設定一初始設定，並進入步驟S2。在步驟S2，根據該等內層襯墊及外層襯墊設定一外層序列及複數個內層序列，設定最內層之內層序列為目前內層序列，並進入步驟S3。在步驟S3，計算目前內層序列各單元之權重及繞線花費，據此計算目前內層序列和該外層序列之最長共用次序列，並進入步驟S4。其中，各單元之權重相應於各連線關係之繞道連線個數，故權重越高則優先給予直接連線關係，而繞線花費代表若該連線關係係直接連線關係，其餘連線關係因而採繞道連線關係所需額外之繞道長度，故繞線花費越低則優先給予直接連線關係。在步驟S4，根據計算結果建立目前內層序列所對應之內層襯墊至其上一層內層襯墊之繞線軌跡，設定該上一層之內層序列為目前內層序列，並進入步驟S5。在步驟S5，決定是否已計算所有內層序列及該外層序列之最長共用次序列。若是，則進入步驟S6，否則回到步驟S3。在步驟S6，建立該等內層襯墊及外層襯墊之繞線軌跡。

復參圖3並應用圖5所教示之方法，在步驟S1，進行該覆晶300之初始設定。如圖6所示，定義該覆晶300之該等16個驅動襯墊為外層襯墊，並定義該等16個凸塊襯墊為內層襯墊。該等外層襯墊可以環狀形式區分為第一層外層襯墊環及第二層外層襯墊環，其中該第一層外層襯墊環包含D2、D3、D6、D7、D10、D11、D14及D15之驅動襯墊，而該第二層外層襯墊環包含D1、D4、D5、D8、D9、D12、D13及D16之驅動襯墊。該等內層襯墊亦可以環狀形式區分為第一層內層襯墊環及第二層內層襯墊環，其中該第一層內層襯墊環包含B1至B12之凸塊襯墊，而該第二層內層襯墊環包含B13至B16之凸塊襯墊。

在步驟S2，根據該等內層襯墊環及外層襯墊環設定一外層序列及複數個內層序列。首先，如圖7所示，以一條切割線切開該等外層襯墊環及內層襯墊環，並展開成為複數個序列，其中該切割線不能切斷該等外層襯墊及內層襯墊之連線關係。若不存在此種切割線，則可複製外層序列之頭/尾單元至該外層序列之頭/尾部分。例如，一外層序列(1，4，1，2，5，2，3，6，3)即可複製為(3，6，3，1，4，1，2，5，2，3，6，3，1，4，1)。

本實施例之應用於覆晶封裝之繞線方法係藉由調換該等內層序列內各襯墊之順序以盡量符合該外層序列之順序而達到減少繞道連線之目的。據此，本實施例之應用於覆晶封裝之繞線方法使用虛擬襯墊代表該等外層襯墊之可能排列順序。如圖8所示，在本發明之另一實施例中，一覆晶具有一第一層外層序列及一第二層外層序列，其中該第一層外層序列包含d1至d3共三個外層襯墊，而該第二層外層序列包含d4至d6共三個外層襯墊。該外層襯墊d1係連接至一內層襯墊，其中該連線可經由該外層襯墊d4之左側或右側。據此，該第一層外層序列及該第二層外層序列即合併為一外層序列(1，4，1，2，5，2，3，6，3)，如圖8所示。復參圖3，由於本實施例之該等外層序列並不存在多種不同路徑，換言之，除圖3所示之連線關係外，其餘路徑皆屬於繞道連線，故該第一層外層序列及該第二層外層序列即合併為一外層序列(7，8，9，10，11，12，13，14，15，16，1，2，3，4，5，6)。

在本發明之另一實施例中，一覆晶具有一連線關係，其係連接三個以上之襯墊。如圖9A所示，一覆晶包含一連線關係，其連接兩個外層襯墊d1和d3及一內層襯墊b1。在該實施例中，係產生一複製之虛擬襯墊b1'於該內層襯墊b1旁邊，其中該內層襯墊b1係連接至該外層襯墊d1，而該虛擬襯墊b1'係連接至該外層襯墊d3，如圖9B所示。待繞線結束後，再合併該內層襯墊b1及該虛擬襯墊b1'，如圖9C所示。復參圖3，由於本實施例並未包含連接三個以上之襯墊之連線關係，故不需另行產生虛擬襯墊。

圖10顯示該第一層內層襯墊和該外層序列所代表之襯墊之連接關係。根據該連接關係，第一層內層序列即定義為(7，8，10，11，12，14，16，15，1，2，4，6)。圖11顯示該第二層內層襯墊和該外層序列所代表之襯墊之連接關係。根據該連接關係，第二層內層序列即定義為(9，13，3，5)。接著，設定最內層之內層序列為目前內層序列，亦即設定第二層內層序列為目前內層序列。

在步驟S3，計算目前內層序列各單元之權重及繞線花費，並據此計算目前內層序列和該外層序列之最長共用次序列。目前內層序列各單元之權重之計算係等於目前內層序列內連線之個數減去各單元和其他連線關係繞線交錯之個數。在本發明之另一實施例中，一覆晶包含一外層序列(1，2，1，3，4，3)和一內層序列(3，2，1，4)。圖12顯示該外層序列和該內層序列所代表之襯墊之連接關係。如圖12所示，該連線關係n3具有三繞線交錯，該連線關係n2具有二繞線交錯，該連線關係n1具有二繞線交錯，而該連線關係n4具有一繞線交錯。因此，該內層序列(3，2，1，4)之權重即為(2，2，1，3)。

復參本實施例之目前內層序列(9，13，3，5)及圖11，由於各連線關係皆無繞線交錯，目前內層序列之權重即為(4，4，4，4)，且目前內層序列之繞線花費為(0，0，0，0)。接著，根據該權重及繞線花費計算目前內層序列(9，13，3，5)及該外層序列(7，8，9，10，11，12，13，14，15，16，1，2，3，4，5，6)之最長共用次序列，其中最長共用次序列之計算可根據目前已知之演算法或任何其他演算法，熟悉此項技藝人士可輕易得知最長共用次序列之計算方式，本實施例即依照下列之虛擬碼進行計算：

其中，Sd為外層序列，Sb為目前外層序列，W為權重，C為繞道花費，而Sw為最長共用次序列。

復參圖12之連接關係，該外層序列(1，2，1，3，4，3)和該內層序列(3，2，1，4)及其權重(2，2，1，3)經由上述虛擬碼，最長共用次序列之計算結果如圖13所示。由圖13之圖表倒推可得該外層序列(1，2，1，3，4，3)和該內層序列(3，2，1，4)之最長共用次序列為(2，1，4)。

復參本實施例，該外層序列(7，8，9，10，11，12，13，14，15，16，1，2，3，4，5，6)及目前內層序列(9，13，3，5)之最長共用次序列由計算可得為(9，13，3，5)。因此，定義外層襯墊D5和內層襯墊B13，外層襯墊D9和內層襯墊B14，外層襯墊D13和內層襯墊B15之連線關係，及外層襯墊D3和內層襯墊B16之連線關係為直接連線。

在步驟S4，根據計算結果建立目前內層序列所對應之內層襯墊至其上一層內層襯墊之繞線軌跡。圖14顯示該繞線軌跡之建立結果，其中連線關係n3、n5、n9和n13皆為直接連線。接著，設定該上一層之內層序列為目前內層序列，亦即設定第一層內層序列(7，8，10，11，12，14，16，15，1，2，4，6)為目前內層序列。

在步驟S5，決定是否已計算所有內層序列及該外層序列之最長共用次序列。由於目前只計算了第二層內層序列及外層序列之最長共用次序列，故回到步驟S3。

在步驟S3，計算目前內層序列各單元之權重及繞線花費，並據此計算目前內層序列和該外層序列之最長共用次序列。圖10顯示該第一層內層襯墊和該外層序列所代表之襯墊之連接關係。據此，該第一層內層序列(7，8，10，11，12，14，16，15，1，2，4，6)之權重可計算得(12，12，12，12，12，12，12，12，12，12，11，11)，而繞線花費為(4，4，4，4，4，4，4，4，4，4，4，6)。根據此權重及繞道花費，該第一層內層序列(7，8，10，11，12，14，16，15，1，2，4，6)和該外層序列(7，8，9，10，11，12，13，14，15，16，1，2，3，4，5，6)之最長共用次序列由計算可得為(7，8，10，11，12，14，15，1，2，4，6)。

在步驟S4，根據計算結果建立目前內層序列所對應之內層襯墊至其上一層內層襯墊之繞線軌跡。圖15顯示該繞線軌跡之建立結果，其中連線關係n16為繞道連線，其餘連線關係則為直接連線。

在步驟S5，決定是否已計算所有內層序列及該外層序列之最長共用次序列。由於已計算了兩層內層序列及外層序列之最長共用次序列，故進入步驟S6。

在步驟S6，建立該等內層襯墊及外層襯墊之繞線軌跡，其繞線完成結果即如圖4所示。

圖16顯示根據本發明之一實施例之用以建立覆晶封裝之繞線方式之電腦化裝置之示意圖。如圖16所示，該電腦化裝置1600包含一排序單元1610、一計算單元1620及一繞線單元1630。該排序單元1610係排列一覆晶之複數個外層襯墊成一外層序列，及排列該覆晶之複數個內層襯墊成複數個內層序列。該計算單元1620係根據該排序單元1610之排序結果計算該等外層序列及內層序列之最長共用次序列。該繞線單元1630根據該計算單元1620之計算結果建立該等外層襯墊及內層襯墊之繞線方式。

對應本發明所教示的方法，該排序單元1610係根據欲決定繞線軌跡之覆晶之複數個內層襯墊及外層襯墊設定一初始設定，並根據該等內層襯墊及外層襯墊設定一外層序列及複數個內層序列。該計算單元1620係計算該等內層序列各單元之權重及繞線花費，並據此計算該等內層序列和該外層序列之最長共用次序列。該繞線單元1630係根據該計算單元1620之計算結果建立該等內層序列所對應之內層襯墊至其上一層內層襯墊之繞線軌跡，並建立該等內層襯墊及外層襯墊之繞線軌跡。

圖16所示之電腦化裝置可以硬體方式實現，亦可以軟體利用一硬體實現。例如，可藉由一電腦執行一軟體程式而實現該電腦化裝置。

綜上所述，本發明所提供之應用於覆晶封裝之繞線方法及用以實現之電腦化裝置，係將一晶片之複數個外層襯墊之排列順序設定為一外層序列，並將該晶片之複數個內層襯墊之排列順序設定為複數個內層序列。接著，利用最長共用次序列演算法計算每一內層序列和該外層序列之最長共用次序列，以根據該等最長共用次序列定義各外層襯墊及其對應之內層襯墊之連線關係。由於該等最長共用次序列可在低多項式時間內以動態規劃之方式計算，故本發明所提供之應用於覆晶封裝之繞線方法能大幅降低所需之運算時間。此外，由於本發明所提供之應用於覆晶封裝之繞線方法及用以實現之電腦化裝置係用以找出最少繞道連線之繞線方式，故得以達到降低所需繞線長度之目的。

本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。

100．．．晶片

102．．．凸塊襯墊

104．．．銲錫凸塊

106．．．驅動襯墊

200．．．封裝裝載器

300．．．覆晶

1600．．．電腦化裝置

1610．．．排序單元

1620．．．計算單元

1630．．．繞線單元

B1~B16．．．內層襯墊

D1~D16．．．外層襯墊

S1~S6．．．步驟

圖1顯示一覆晶封裝之示意圖；

圖2顯示一覆晶封裝晶片之截面圖；

圖3顯示一覆晶之複數個驅動襯墊及凸塊襯墊間之連線關係；

圖4顯示一覆晶之複數個驅動襯墊及凸塊襯墊間之繞線軌跡；

圖5顯示根據本發明之一實施例之應用於覆晶封裝之繞線方法之流程圖；

圖6顯示根據本發明之一實施例之一覆晶之複數個驅動襯墊及凸塊襯墊間之連線關係；

圖7顯示根據本發明之一實施例之切割線；

圖8顯示根據本發明之一實施例之虛擬襯墊；

圖9A~9C顯示根據本發明之另一實施例之虛擬襯墊；

圖10顯示根據本發明之一實施例之一第一層內層襯墊和一外層序列所代表之襯墊之連接關係；

圖11顯示根據本發明之一實施例之一第二層內層襯墊和一外層序列所代表之襯墊之連接關係；

圖12顯示根據本發明之另一實施例之一內層襯墊和一外層序列所代表之襯墊之連接關係；

圖13顯示根據本發明之一實施例之最長共用次序列之計算結果；

圖14顯示根據本發明之一實施例之一最長共用次序列之計算結果所建立之繞線結果；

圖15顯示根據本發明之一實施例之另一最長共用次序列之計算結果所建立之繞線結果；以及

圖16顯示根據本發明之一實施例之用以建立覆晶封裝之繞線方式之電腦化裝置之示意圖。

S1~S6．．．步驟

Claims (21)

1. 一種應用於覆晶封裝之繞線方法，該覆晶包含複數個外層襯墊及複數個內層襯墊，該繞線方法包含下列步驟：根據該等外層襯墊之排列順序設定一外層序列；根據該等內層襯墊和該等外層襯墊之連線關係設定複數個內層序列；分別計算每一內層序列和該外層序列之最長共用次序列，定義該等最長共用次序列所對應之該等內層襯墊和該等外層襯墊之連線關係為直接連線，並定義未列於該等最長共用次序列所對應之該等內層襯墊和該等外層襯墊之連線關係為繞道連線；以及根據該等內層襯墊和該等外層襯墊之連線關係建立該覆晶之繞線方式。
2. 根據請求項1之繞線方法，其中該等外層襯墊及該等內層襯墊之排列順序係於該覆晶上形成複數個襯墊環。
3. 根據請求項2之繞線方法，其中該外層序列及該等內層序列係由一切割線切開該等襯墊環以展開而得。
4. 根據請求項3之繞線方法，其中若不存在一無跨越連線關係之切割線，則複製該外層序列之頭/尾單元至該外層序列之頭/尾部分。
5. 根據請求項1之繞線方法，其中若該等外層襯墊之排列順序係構成複數個外層序列，則合併該等外層序列。
6. 根據請求項5之繞線方法，其中該合併過程係以虛擬襯墊代表該等外層襯墊之可能排列順序，其中該等虛擬襯墊代表其對應之外層襯墊之可能繞線軌跡。
7. 根據請求項1之繞線方法，其中若有一連線關係連接三個以上之襯墊，則產生虛擬內層襯墊以使各連線關係僅連接二個襯墊。
8. 根據請求項1之繞線方法，其中該最長共用次序列之計算係考慮該等內層序列內各單元之權重，權重越高則優先給予直接連線關係，其中該等權重相應於各單元對應之連線關係之繞道連線個數。
9. 根據請求項1之繞線方法，其中該最長共用次序列之計算係考慮該等內層序列內各單元之繞線花費，繞線花費越低則優先給予直接連線關係，其中該等繞線花費代表若各單元對應之連線關係係直接連線關係，其餘連線關係因而採繞道連線關係所需額外之繞道長度。
10. 根據請求項1之繞線方法，其中該建立該覆晶之繞線方式之步驟係根據該等內層襯墊和該等外層襯墊之連線關係，自最內層之襯墊開始依序往其外層之襯墊建立該覆晶之繞線方式，直至建立完成該等內層襯墊和該等外層襯墊之繞線方式。
11. 根據請求項1之繞線方法，其中該等外層襯墊為該覆晶之驅動襯墊。
12. 根據請求項1之繞線方法，其中該等內層襯墊為該覆晶之凸塊襯墊。
13. 一種用以建立覆晶封裝之繞線方法之電腦化裝置，該覆晶包含複數個外層襯墊及複數個內層襯墊，該電腦化裝置包含：一排序單元，排列該等外層襯墊成一外層序列及排列該等內層襯墊成複數個內層序列；一計算單元，根據該排序單元之排序結果計算該等外層序列及內層序列之最長共用次序列；以及一繞線單元，根據該計算單元之計算結果建立該等外層襯墊及內層襯墊之繞線方式。
14. 根據請求項13之電腦化裝置，其中該排序單元係根據欲決定繞線軌跡之覆晶之複數個內層襯墊及外層襯墊設定一初始設定，並根據該等內層襯墊及外層襯墊設定一外層序列及複數個內層序列，該計算單元係計算該等內層序列各單元之權重及繞線花費，並據此計算該等內層序列和該外層序列之最長共用次序列，而該繞線單元係根據該該計算單元之計算結果建立該等內層序列所對應之內層襯墊至其上一層內層襯墊之繞線軌跡，並建立該等內層襯墊及外層襯墊之繞線軌跡。
15. 根據請求項13之電腦化裝置，其中該排序單元係根據該等外層襯墊之排列順序設定該外層序列。
16. 根據請求項13之電腦化裝置，其中該排序單元係根據該等內層襯墊之排列順序設定該等內層序列。
17. 根據請求項13之電腦化裝置，其中該計算單元係考慮該等內層序列內各單元之權重以計算該等最長共用次序列，權重越高則優先選擇為最長共用次序列，其中該等權重相應於各單元對應之連線關係之繞道連線個數。
18. 根據請求項13之電腦化裝置，其中該計算單元係考慮該等內層序列內各單元之之繞線花費，繞線花費越低則優先選擇為最長共用次序列，其中該等繞線花費代表若各單元對應之連線關係係直接連線關係，其餘連線關係因而採繞道連線關係所需額外之繞道長度。
19. 根據請求項13之電腦化裝置，其中該繞線單元係選擇該等最長共用次序列所對應之該等內層襯墊和該等外層襯墊之連線關係為直接連線，並選擇未列於該等最長共用次序列所對應之該等內層襯墊和該等外層襯墊之連線關係為繞道連線。
20. 根據請求項13之電腦化裝置，其中該等外層襯墊為該覆晶之驅動襯墊。
21. 根據請求項13之電腦化裝置，其中該等內層襯墊為該覆晶之凸塊襯墊。