DE102008022733B4 - Funktionseinheit und Verfahren zu deren Herstellung - Google Patents

Funktionseinheit und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102008022733B4
DE102008022733B4 DE200810022733 DE102008022733A DE102008022733B4 DE 102008022733 B4 DE102008022733 B4 DE 102008022733B4 DE 200810022733 DE200810022733 DE 200810022733 DE 102008022733 A DE102008022733 A DE 102008022733A DE 102008022733 B4 DE102008022733 B4 DE 102008022733B4
Authority
DE
Germany
Prior art keywords
functional unit
active
layer
components
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200810022733
Other languages
English (en)
Other versions
DE102008022733A1 (de
Inventor
Jürgen Wolf
Kai Zoschke
Thorsten Fischer
Michael Dr. Töpper
Herbert Prof. Dr. Reichl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE200810022733 priority Critical patent/DE102008022733B4/de
Publication of DE102008022733A1 publication Critical patent/DE102008022733A1/de
Application granted granted Critical
Publication of DE102008022733B4 publication Critical patent/DE102008022733B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Funktionseinheit (14), enthaltend mindestens eine aktive oder passive elektronische Komponente (6), wobei diese von mindestens einer flexiblen dielektrischen Schicht (4, 7, 9, 11) eingefasst ist und oben und unten an der Außenseite der Funktionseinheit liegende Kontakte (3, 12) zur Ankontaktierung der elektronischen Komponenten (6) für die weitere Montage vorgesehen sind, wobei die Dicke der aktiven oder passiven elektrischen Komponenten 15 bis 100 μm beträgt.

Description

  • Die vorliegende Erfindung betrifft eine Funktionseinheit sowie ein Verfahren zu deren Herstellung.
  • Die Zielrichtung der Aufbau- und Verbindungstechnik für mikroelektronische Komponenten (z. B. ungehäuste elektronische Schaltkreise, passive Komponenten, SMD etc.) liegt in der immer weiter fortschreitenden Miniaturisierung komplexer Systeme, sowie der Erhöhung der Funktionalität und Zuverlässigkeit. Zu diesem Zweck werden gegenwärtig ungehäuste elektronische Schaltkreise (”IC” = integrierter Schaltkreis; ”bare dies” = ungehäuster elektrischer Schaltkreis) direkt auf den Substratträger (Leiterplatte, Silizium, Glas) montiert und elektrisch verbunden. Hierzu werden für die Ankontaktierung von Halbleierbauelementen gegenwärtig unterschiedliche Kontaktierungsmethoden (Drahtbonden, Flip Chip) für die Chip an Board (COB) verwendet. Für die mechanische Befestigung von Halbleiterbauelementen wird der so genannte Chip & Wire Bond (ganzflächige Verbindung der Rückseite des Chips auf dem Substratträger und Realisierung der elektrischen Verbindung mittels Drahtbondverbindungen) sowie Flip Chip Verfahren eingesetzt. Diese Verfahren erlauben einen zum Teil kompakten zweidimensionalen Aufbau auf der Basis von Standard-Komponenten, er schließen jedoch nicht die dritte Dimension.
  • Der Gesamtsystemaufbau, der die elektronischen Komponenten (z. B. Integrierte Schaltungen) trägt, soll auf immer kleinerem Raum mit einer hochdichten Verdrahtung mit geringsten Signalverlusten erfolgen. Die Kontaktierung soll so vorgenommen werden, dass thermomechanische Kräfte aufgefangen werden, d. h. dass Komponenten unterschiedlicher Größe und mit unterschiedlichen thermischen Ausdehnungskoeffizienten flexibel miteinander verbunden werden können. Um die elektrischen Verbindungslängen zu minimieren und gleichzeitig einen kompakten Systemaufbau umzusetzen, ist eine dreidimensionale modulare Architektur, die verschiedenste elektronische Komponenten integrieren kann, erforderlich.
  • Bisher werden z. B. ungehäuste elektronische Schaltkreise als Einzelkomponente auf den Substratträger (z. B Leiterplatte) mittels ”Chip und Wire” bzw. Drahtbondverfahren montiert und kontaktiert bzw. gehäuste Bauelemente auf dem Substratträger in der Regel durch Lötverbindung montiert. Diese starre Anordnung erlaubt zwar eine Stapelung von Leiterplatten mit geeigneten makroskopischen Kontaktverbindungen (z. B. Steck-verbindungen o. ä.), aber keinen miniaturisierten Gesamtaufbau.
  • Auch durch sehr aufwendige technologische Verfahren, wie dem Stapeln von starren gedünnten aktiven Si-Chips oder Silizium-Wafern mit Durchkontaktierungen (Through silicon vias), kann die dritte Dimension und ein kompakter Aufbau erfolgen. Die Prozesse für die Durchkontaktierung, die Kontaktierungsendschichten und für die passiven Schaltungselementen als auch die Verdrahtung müssen in den Halbleiterprozesse (FEOL; BEOL) in diesem Fall integriert werden. Thermische Spannungen werden durch Verwendung von Materialien mit sehr ähnlichem oder gleichem Ausdehnungskoeffizienten minimiert. Andere Ansätze sind TAB, Flip-Chip auf Flex oder flexible Bumps, wobei hier mehr Platz beansprucht wird.
  • Die EP 1 367 645 A2 zeigt in der Ausführungsform nach der dortigen 9 eine Funktionseinheit mit elektronischen Chips mit Dicken von weniger als etwa 50 μm, deren Herstellung mit einem Träger erfolgt, auf den eine leitende Metallisierung aufgebracht wird, darauf die Isolierung und Kleber gebildet wird und die elektronischen Chips montiert werden, um mit einer weiteren Isolierung eingebunden zu werden, elektrische Kontakte auf einer Umverdrahtung und zur Metallisierung gebildet werden und anschließend der Träger entfernt wird. Zudem können passive Elemente eingebaut werden, s. beispielsweise 4 und 5 des zitierten Dokuments.
  • Die US 2002/0052062 A1 zeigt die Herstellung einer Funktionseinheit mit aktiven und passiven Bauteilen, wozu eine mehrlagige Umverdrahtung auf einer Folie und darauf die Bauteile montiert werden und beispielsweise nach der Bondverbindung die Komponenten in Harz eingebunden werden und ein Träger sodann entfernt wird.
  • Die EP 0 920 058 A2 behandelt die Herstellung von eingebauten Modulen mit Front- und Rückkontakten, die ein Stapeln mehrerer Lagen erlauben, wobei die einzelne Lage durch Laminieren mit einer Opferschicht und einer Metallisierung erfolgt.
  • Die Aufgabe der vorliegenden Erfindung besteht also darin, eine Funktionseinheit zu schaffen, die eine Einbindung aktiver und passiver elektronischer Komponenten ermöglicht, wobei diese einerseits mechanisch geschützt sind und die entstehende Funktionseinheit zumindest bereichsweise eine mechanische Flexibilität aufweist.
  • Diese Aufgabe wird durch die Gegenstände der unabhängigen Patentansprüche gelöst.
  • Dies betrifft zunächst eine Funktionseinheit, enthaltend mindestens eine aktive oder passive elektronische Komponente, wobei diese von mindestens einer flexiblen dielektrischen Schicht eingefasst ist und oben und unten an der Außenseite der Funktionseinheit Kontakte zur Ankontaktierung der elektrischen Komponenten für die weitere Montage vorgesehen sind, wobei die Dicke der aktiven oder passiven elektrischen Komponenten 15 bis 100 μm beträgt.
  • Hierbei sind die elektronischen Komponenten einerseits durch eine dielektrische Schicht mechanisch und elektrisch geschützt, andererseits ist durch die Flexibilität der Funktionseinheit eine Substratlage herstellbar, die auch mechanisch biegbar ist, dies ist besonders bei stark belasteten Alltagsgegenständen günstig.
  • Das Verfahren zur Herstellung einer flexiblen Funktionseinheit sieht vor, dass
    • a) auf einen Substratträger eine Opferschicht aufgebracht wird,
    • b) diese Opferschicht zumindest bereichsweise mit Metallisierungen versehen wird, nachfolgend
    • c) unter bereichsweiser Freilassung der Metallisierungen eine flexible dielektrische Schicht aufgebracht wird und
    • d) die Freilassungen mit Kontakten versehen werden zur elektrischen Anbindung mindestens einer aktiven oder passiven elektronischen Komponente,
    • e) nach elektrischer Anbindung an die elektronische Komponente diese in einer weiteren dielektrischen Schicht eingebunden wird unter Freilassung von elektrischen Kontakten, und
    • f) anschließend die Opferschicht wieder entfernt wird.
  • Hierbei ist vorteilhaft, dass ein Substratträger mit der Opferschicht belegt wird und nachher der Aufbau der weiteren Schichten erfolgt. Bei diesen Schichten handelt es sich um flexible Metallisierungen bzw. flexible dielektrische Schichten. Diese sind zumindest bereichsweise in der Flächenebene der Funktionseinheit angebracht, so dass hier eine gewisse Flexibilität gegeben ist. Es wird kein starrer Substratträger (beispielsweise aus Silizium oder Glas) beibehalten, der weniger raumsparend angeordnet werden kann bzw. erhöhte Bruchgefahr im Alltagsbetrieb besonders belasteter Gegenstände zeigt.
  • Der erfindungsgemäße Lösungsansatz besteht also darin, dass aktive und passive Komponenten als bare Dies (Nackt-Chip) in eine flexible organische Substratebene eingebettet und gleichzeitig ankontaktiert werden. Zu diesem Zweck wird diese Anordnung mittels geeigneter technologischer Verfahren (z. B. Dünnschichttechnik) auf einem starren Substratträger (z. Silizium, Glas o. ä.) aufgebaut und anschließend abgelöst. Im Ergebnis entsteht ein dünner flexibler organischer Schaltungsträger mit eingebetteten aktiven und passiven Komponenten, welche zu einer Gesamtschaltung verbunden sein können. Durch ein geeignetes Layout der elektrischen Anschlusskontaktierungspads sowie geeigneter Verbindungsverfahren ist ein dreidimensionaler Aufbau mehrerer Schaltungsträger durch Stapelung möglich.
  • Je nach Systemanforderung kann die Zahl der notwendigen Verdrahtungsebenen abweichen. Es ist eine Anschlusskontaktierung an der Ober- und Unterseite des flexiblen Substratträgers mit eingebetteten elektronischen Komponenten vorgesehen.
  • Das System ist als flexibles oder teil-flexible Substratlage ausgelegt.
  • Der organische Substratträger enthält eingebettete elektronische Komponenten (z. B. elektronische aktive und/oder passive Schaltkreise (IC's), die untereinander zu einer Schaltung verbunden sein können.
  • Der Schaltungsträger ist mit äußeren Anschlusskontakten versehen, wobei nicht in jedem Fall z. B. alle Komponentenanschlüsse herausgeführt werden müssen.
  • Die elektrischen Verbindungsebenen innerhalb eines Substrates sowie die Ankontaktierung der elektronischen Komponenten werden mittels Verfahren der Dünnschichttechnik realisiert. Dies kann durch Einsatz von anderen Techniken (z. B. Laminieren von vorstrukturierten Substratebenen) ergänzt werden.
  • Bei beidseitiger Kontaktausführung ist ein dreidimensionaler Aufbau (Stapelung) mit weiteren in gleicher Art ausgeführten Substratlagen, die sich in der Anzahl der eingebetteten Komponenten und Verdrahtungsebenen und Layout unterscheiden können, möglich. Als Verbindungselement zwischen mehreren einzelnen Substratebenen dienen z. B. Lotkugeln oder andere metallische Verbindungsstrukturen.
  • Durch Zusammenschalten (verdrahten) mehrerer Komponenten und Lagen kann ein kompaktes elektronisches System mit einer Teilfunktionalität realisiert werden.
  • Es ist eine freie Wahl der eingebetteten Komponenten (z. B. Standardchips, spezial Bauelemente, ...) möglich, die zum Teil durch weitere technische Verfahren (z. B. Dünnen, Anschlussmodifikation o. a.) präpariert wurden.
  • In der Regel werden die eingebetteten Halbleiterchips gedünnt eingesetzt werden.
  • Auf diese Art und Weise lässt sich ein äußerst kompaktes elektronisches System oder Teilsystem realisieren, welche nur durch monolithische Integration oder kostenintensivere Integrations-technologien weiter verkleinert werden könnten.
  • Bauelemente unterschiedlicher Herstellungstechnologie (CMOS, Logic, Analog, MEMS etc) lassen sich mit diesem Verfahren zu einer kompakten Gesamtschaltung zusammenführen. Der Aufbau weist gegenüber Leiterplattenaufbauten oder starren Substrataufbauten aus z. B. Keramik, Glas oder Siliziumsubstraten, einen hohen Miniaturisierungsgrad auf, reduziert die Anzahl notwendiger Prozesseinzelschritte und ist damit kostengünstiger und schnell mit den aufgeführten Merkmalen umsetzbar.
  • Auch elektronische Teilsysteme mit z. B. Komponenten von kleiner Geometrie können mittels des erfindungsgemäßen Ansatzes realisiert werden.
  • Das Verfahren lässt sich auch für die Fanout IO-Anpassung von elektronischen Einzelkomponenten für die Montage auf anderen Substratträgern z. B. Leiterplatten einsetzen und ist damit eine Alternative zu sogenannten Chip-Size Packages.
  • Vorteilhafte Weiterbildungen der Erfindung werden in den abhängigen Ansprüchen beschrieben.
  • Eine vorteilhafte Weiterbildung sieht vor, dass die Funktionseinheit flexible oder zumindest bereichsweise flexible Substratlage ist. Hierdurch ist ein Biegen bzw. Tordieren der Substratlage im Einbauzustand in einem elektronischen Gerät möglich.
  • Eine weitere vorteilhafte Weiterbildung sieht vor, dass die elektronische Komponente ein integrierter Schaltkreis ist.
  • Vorteilhaft sind mehrere aktive oder passive elektronische Komponenten innerhalb einer Lage der Funktionseinheit miteinander elektrisch verbunden. Hierbei kann zusätzlich auch eine Schichtung mehrerer Lagen in der Funktionseinheit vorgesehen sein, wobei in jeder Lage mindestens eine aktive oder passive elektronische Komponente angeordnet ist.
  • Besonders vorteilhaft ist, dass die aktiven oder passiven elektronischen Komponenten gedünnt sind.
  • Hierbei können beispielsweise Siliziumkomponenten auf einem Wafer hergestellt werden und anschließend in einem Grindingprozess gedünnt werden. Dieses Dünnen hat zum einen den Vorteil, dass die Bauhöhe der Funktionseinheit klein gehalten werden kann. Zum anderen kann hierdurch eine gewisse Flexibilität der Komponenten erhalten werden. Wird beispielsweise das Grinding soweit durchgeführt, dass die Dicke im Bereich 20 bis 50 μm, besonders vorzugsweise 15 bis 20 μm beträgt, ist ein Siliziumbauteil in gewissen Grenzen biegbar, so dass selbst bei Integration eines integrierten Schaltkreises die Funktionseinheit in der gesamten Flächenebene biegbar ist.
  • Weitere vorteilhafte Weiterbildungen werden in den übrigen Ansprüchen angegeben.
  • Die Erfindung wird nun anhand mehrerer Figuren erläutert. Es zeigen:
  • Bild 1a bis 1o die Herstellung einer erfindungsgemäßen Funktionseinheit.
  • Die Bildabfolge 1a bis 1o zeigt im Folgenden die beispielhafte Herstellung einer erfindungsgemäßen Funktionseinheit 14. Hierbei wird ein Verfahren zur Herstellung der Funktionseinheit gezeigt, wobei
    • a) auf einen Substratträger (1) eine Opferschicht (2) aufgebracht wird,
    • b) diese Opferschicht (2) zumindest bereichsweise mit Metallisierungen (3) versehen wird, nachfolgend
    • c) unter bereichsweiser Freilassung der Metallisierungen (3) eine flexible dielektrische Schicht (4) aufgebracht wird und
    • d) die Freilassungen mit Kontakten (5) versehen werden zur elektrischen Anbindung mindestens einer aktiven oder passiven elektronischen Komponente (6),
    • e) nach elektrischer Anbindung an die elektronische Komponente (6) diese in einer weiteren dielektrischen Schicht (7) eingebunden wird unter Freilassung von elektrischen Kontakten, und
    • f) anschließend die Opferschicht (2) wieder entfernt wird.
  • Bei der Erfindung ist zu beachten, dass die Funktionseinheit mindestens eine aktive oder passive elektronische Komponente enthält, wobei diese von mindestens einer flexiblen dielektrischen Schicht eingefasst ist und an der Außenseite der Funktionseinheit Kontakte zur Ankontaktierung der elektrischen Komponenten für die weitere Montage vorgesehen sind. Hierbei ist eine unterschiedliche Anzahl dielektrischer Schichten möglich, die einen mehrschichtigen Aufbau (Stapelung mehrerer elektronischer Komponenten) bzw. einen entsprechenden Verlauf der Kontaktschichten vorsehen können. Von daher ist die in Bild 1a bis 1o gezeigte Abfolge lediglich beispielhaft zu verstehen.
  • Bild 1a zeigt einen Substratträger 1 aus Silizium oder Glas. Auf diesen wird, wie in Bild 1b zu sehen, eine wenige μm dicke ”Opferschicht” 2 aufgebracht, beispielsweise eine Polymerschicht aus einem Klebstoff. Auf diese Opferschicht werden sodann kupferbasierte Anschlusskontakte bzw. Metallisierungen 3 aufgebracht (siehe Bild 1c). Bild 1d zeigt dann, wie eine Dielektrikumspolymerschicht aufgebracht ist. Dies kann beispielsweise im Spin-On-Verfahren geschehen, um diese Schicht 4 aufzubringen. Hierbei werden Freilassungen vorgesehen, um eine elektrische Kontaktierung der Anschlusskontakte 3 zu ermöglichen (siehe auch Bild 1d).
  • Anschließend wird eine Verdrahtungsebene 5 (ebenfalls beispielsweise kupferbasiert) auf die Dielektrikumsschicht 4 bzw. in die entsprechende Freilassung gegeben. Es kann vorteilhaft sein, dass auf den Anschlusskontakt bzw. die Metallisierung 3 zuvor eine Haftschicht aufgebracht wird. Somit zeigt sich der im Bild 1e gezeigte Zustand. Anschließend werden zwei integrierte Schaltkreise 6 auf die Dielektrikumsschicht 4 aufgebracht, wobei es sich hierbei um gedünnte integrierte Schaltkreise 6 handelt mit etwa 20 μm (siehe Bild 1f).
  • Bild 1g zeigt, wie anschließend eine weitere Dielektrikumspolymerschicht 7 aufgebracht wird, wobei hier Freilassungen für Kontaktierungen vorgesehen sind. Die zweite Dielektrikumspolymerschicht 7 wird in einem Abscheideverfahren aufgebracht und Vias zu der ersten Verdrahtungsebene (d. h. der Verdrahtungsebene/den Kontakten 5) und den Kontakten der Bauelemente (integrierter Schaltkreis) geöffnet. Die Schicht 7 ist hierbei dick genug und planarisierend, so dass die Bauelemente (integrierter Schaltkreis 6) vollständig eingebettet sind.
  • Bild 1h zeigt dann die Einbringung einer zweiten Verdrahtungsebene bzw. Kontakten 8, die die erste Verdrahtungsebene und die elektrische Kontaktierung zu den integrierten Schaltkreisen 6 über die Vias ermöglicht (Bild 1h).
  • Bild 1i zeigt sodann, wie eine dritte Dielektrikumspolymerschicht 9 abgeschieden ist und die Vias zur zweiten Verdrahtungsebene/Ankontaktierungslage zu den Komponenten, insbesondere zum integrierten Schaltkreis 6, geöffnet ist (Bild 1i). Es wird dann bei Bedarf eine dritte Verdrahtungsebene bzw. Kontakte 10 abgeschieden und über die Vias mit der zweiten Verdrahtungsebene verbunden, wie in Bild 1j zu sehen ist.
  • Bild 1k zeigt, wie eine vierte Dielektrikumspolymerschicht/Passivierungsschicht 11 abgeschieden ist und Vias zur dritten Verdrahtungsebene 10 geöffnet sind.
  • Bild 1l zeigt eine elektrische Kontaktierungsebene 12, die als I/O-Anschlussmetallisierung dient. Diese ist an der Oberseite des Schichtsystems auf die Vias der vierten Polymerschicht 11 abgeschieden und mit der dritten Verdrahtungsebene/Kontakten verbunden.
  • Bild 1m zeigt das Zwischenprodukt nach Entfernung des Substratträgers 1. Bild in zeigt den Zustand, in dem die Opferschicht 2 dann noch zusätzlich entfernt ist.
  • Bild 1o zeigt den Endzustand, bei dem die oben liegenden Kontakte 12 sowie die unten liegenden Anschlusskontakte 3 mit Kontaktelementen, vorliegenden Lottropfen/Lotbumps 13 versehen sind.
  • Die in Bild 1o gezeigte Funktionseinheit 14 kann dann im Zuge der Fertigung mit weiteren Funktionseinheiten elektrisch gekoppelt werden.

Claims (8)

  1. Funktionseinheit (14), enthaltend mindestens eine aktive oder passive elektronische Komponente (6), wobei diese von mindestens einer flexiblen dielektrischen Schicht (4, 7, 9, 11) eingefasst ist und oben und unten an der Außenseite der Funktionseinheit liegende Kontakte (3, 12) zur Ankontaktierung der elektronischen Komponenten (6) für die weitere Montage vorgesehen sind, wobei die Dicke der aktiven oder passiven elektrischen Komponenten 15 bis 100 μm beträgt.
  2. Funktionseinheit nach Anspruch 1, dadurch gekennzeichnet, dass die Funktionseinheit (14) eine flexible oder zumindest bereichsweise flexible Substratlage ist.
  3. Funktionseinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektronische Komponente (6) ein integrierter Schaltkreis ist.
  4. Funktionseinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere aktive oder passive elektronische Komponenten (6) innerhalb einer Lage der Funktionseinheit (14) miteinander elektrisch leitend verbunden sind.
  5. Funktionseinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionseinheit (14) mehrere Lagen aufweist, wobei in jeder Lage mindestens eine aktive oder passive elektronische Komponente (6) angeordnet ist.
  6. Funktionseinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die aktiven oder passiven elektronischen Komponenten (6) gedünnt sind.
  7. Funktionseinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der aktiven oder passiven elektrischen Komponenten (6) 15 bis 50 μm, besonders vorzugsweise 15 bis 20 μm beträgt.
  8. Verfahren zur Herstellung einer Funktionseinheit (14), dadurch gekennzeichnet, dass a) auf einen Substratträger (1) eine Opferschicht (2) aufgebracht wird, b) diese Opferschicht (2) zumindest bereichsweise mit Metallisierungen (3) versehen wird, nachfolgend c) unter bereichsweiser Freilassung der Metallisierungen (3) eine dielektrische flexible Schicht (4) aufgebracht wird und d) die Freilassungen mit Kontakten (5) versehen werden zur elektrischen Anbindung mindestens einer aktiven oder passiven elektronischen Komponente (6), e) nach elektrischer Anbindung an die elektronische Komponente (6) diese in einer weiteren dielektrischen Schicht (7) eingebunden wird unter Freilassung von elektrischen Kontakten, und f) anschließend die Opferschicht (2) wieder entfernt wird.
DE200810022733 2008-05-05 2008-05-05 Funktionseinheit und Verfahren zu deren Herstellung Active DE102008022733B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200810022733 DE102008022733B4 (de) 2008-05-05 2008-05-05 Funktionseinheit und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200810022733 DE102008022733B4 (de) 2008-05-05 2008-05-05 Funktionseinheit und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102008022733A1 DE102008022733A1 (de) 2009-11-19
DE102008022733B4 true DE102008022733B4 (de) 2011-05-26

Family

ID=41180315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810022733 Active DE102008022733B4 (de) 2008-05-05 2008-05-05 Funktionseinheit und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102008022733B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032219A1 (de) 2009-07-06 2011-02-24 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip
FR3070091B1 (fr) 2017-08-08 2020-02-07 3Dis Technologies Systeme electronique comprenant une couche de redistribution inferieure et procede de fabrication d'un tel systeme electronique
GB2581149B (en) * 2019-02-05 2021-11-10 Pragmatic Printing Ltd Flexible interposer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920058A2 (de) * 1997-11-25 1999-06-02 Matsushita Electric Industrial Co., Ltd. Modul mit Einbaukomponente und seine Herstellung
US20020052062A1 (en) * 2000-10-02 2002-05-02 Noriaki Sakamoto Method of manufacturing circuit device
EP1367645A2 (de) * 2002-05-31 2003-12-03 Fujitsu Limited Halbleiteranordnung und ihre Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920058A2 (de) * 1997-11-25 1999-06-02 Matsushita Electric Industrial Co., Ltd. Modul mit Einbaukomponente und seine Herstellung
US20020052062A1 (en) * 2000-10-02 2002-05-02 Noriaki Sakamoto Method of manufacturing circuit device
EP1367645A2 (de) * 2002-05-31 2003-12-03 Fujitsu Limited Halbleiteranordnung und ihre Herstellung

Also Published As

Publication number Publication date
DE102008022733A1 (de) 2009-11-19

Similar Documents

Publication Publication Date Title
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102005041452A1 (de) Dreidimensional integrierte elektronische Baugruppe
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE102005009163A1 (de) Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102018202364B4 (de) Moduleinheit mit integrierten Antennen und Verfahren zum Herstellen derselben
DE10320579A1 (de) Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
DE4108154A1 (de) Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
DE102008022733B4 (de) Funktionseinheit und Verfahren zu deren Herstellung
DE10011005B4 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
EP2976790A1 (de) Fotovoltaik-modul und verfahren zur herstellung eines fotovoltaik-moduls
DE102020206769B3 (de) Mikroelektronische anordnung und verfahren zur herstellung derselben
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE102009002376A1 (de) Multichip-Sensormodul und Verfahren dessen Herstellung
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat
DE102019211371A1 (de) Verfahren zum Herstellen eines elektronischen Schaltungsbauelements und elektronisches Schaltungsbauelement
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110827