CN117855178A - 一种半导体封装设计方法 - Google Patents
一种半导体封装设计方法 Download PDFInfo
- Publication number
- CN117855178A CN117855178A CN202311239187.6A CN202311239187A CN117855178A CN 117855178 A CN117855178 A CN 117855178A CN 202311239187 A CN202311239187 A CN 202311239187A CN 117855178 A CN117855178 A CN 117855178A
- Authority
- CN
- China
- Prior art keywords
- frame
- chip
- semiconductor chip
- semiconductor
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000002245 particle Substances 0.000 claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims abstract description 18
- 238000001746 injection moulding Methods 0.000 claims abstract description 13
- 239000007769 metal material Substances 0.000 claims abstract description 8
- 239000003292 glue Substances 0.000 claims description 20
- 239000012790 adhesive layer Substances 0.000 claims description 15
- 230000017525 heat dissipation Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种半导体封装设计方法，该半导体封装设计方法，包括：提供一框架，所述框架为金属材料制成；在所述框架的正面进行点胶；提供一半导体芯片，将所述半导体芯片的正面通过点胶所形成的多个胶粒粘附在所述框架的正面，且所述半导体芯片的键合区与所述框架电性连接；采用注塑工艺进行芯片封装。本申请通过将芯片采用倒装的方式固定在框架的正面，从而使得芯片的尺寸不受到现有框架的引脚的限制；另外，通过将芯片倒扣的方式直接将芯片的键合区连接到框架上，无需导线连接，高效利用框架和封装体空间；缩短连接长度，减小引线带来的寄生电容和电阻，提高电性能。
Description
技术领域
本发明涉及半导体领域，具体而言，涉及一种半导体封装设计方法。
背景技术
目前市场上芯片封装一般是芯片朝上安装在基板或者框架上，通过导线或者金属片连接芯片正面键合区与框架，进行封装，该结构一定程度上限制了芯片长*宽尺寸，并且通过引线或金属片键合，引线的材质数量等因素也会影响封装的电性。
另外当有大芯片需要封装时，由于封装体外形尺寸的限制，一般封装结构难以实现。因为市场一般封装是先将芯片焊接到框架上(Die bond)，再在芯片上焊线或者焊接金属片连接到框架引脚上(Wire/clip bond)。由于Die bond工艺特点,对芯片大小和框架贴片平面的尺寸有特定的要求，也就是芯片大小不能超过框架贴片区域特定尺寸，同时封装体的散热片和外露引脚也限制了框架的形状和尺寸，因此不能充分利用框架空间。
因此，如何解决上述问题是目前亟需解决的问题。
发明内容
本发明要解决的技术问题是提供一种半导体封装设计方法以解决上述问题。
为解决上述技术问题，本发明提供如下技术方案：
第一方面，本申请提供的一种半导体结构，所述半导体结构包括：
框架，所述框架为金属材料制成；
第一粘接层，所述第一粘接层设于所述框架的正面；
半导体芯片，所述半导体芯片的正面通过所述第一粘接层固定在所述框架上，以使得所述半导体芯片的键合区连接到所述框架上；
封装体，所述封装体用于将所述半导体芯片封装在所述框架上。
在一可能的实施例中，还包括：
第二粘接层，所述第二粘接层设于所述半导体芯片的背面；
散热件，所述散热件通过所述第二粘接层固定在所述半导体芯片的背面；所述散热件暴露在所述所述封装体外。
在一可能的实施例中，所述封装体采用注塑工艺成型。
在一可能的实施例中，所述散热件为铜片。
在一可能的实施例中，所述第一粘接层包括多个胶粒。
在一可能的实施例中，所述胶粒为导电胶。
在一可能的实施例中，所述第二粘接层包括多个胶粒。
在一可能的实施例中，所述胶粒为导电胶。
第二方面，本申请还提供一种半导体封装设计方法，
提供一框架，所述框架为金属材料制成；
在所述框架的正面进行点胶；
提供一半导体芯片，将所述半导体芯片的正面通过点胶所形成的多个胶粒粘附在所述框架的正面，且所述半导体芯片的键合区与所述框架电性连接；
采用注塑工艺进行芯片封装。
在一可能的实施例中，所述采用注塑工艺进行芯片封装的步骤，包括：
在所述半导体芯片的背面进行点胶；
提供一散热件，将所述散热件通过点胶所形成的多个胶粒粘附在所述半导体芯片的背面；
采用注塑工艺进行芯片封装，形成封装体，并暴露出所述散热件。
上述本申请提供的一种半导体封装设计方法，本申请通过将芯片采用倒装的方式固定在框架的正面，从而使得芯片的尺寸不受到现有框架的引脚的限制；另外，通过将芯片倒扣的方式直接将芯片的键合区连接到框架上，无需导线连接，高效利用框架和封装体空间；缩短连接长度，减小引线带来的寄生电容和电阻，提高电性能。
附图说明
并入本文中并且构成说明书的部分的附图示出了本公开的实施例，并且与说明书一起进一步用来对本公开的原理进行解释，并且使相关领域技术人员能够实施和使用本公开。
图1为现有的半导体封装设计方法的流程图；
图2为本申请实施例提供的一种半导体封装设计方法的流程图。
如图所示，为了能明确实现本发明的实施例的结构，在图中标注了特定的结构和器件，但这仅为示意需要，并非意图将本发明限定在该特定结构、器件和环境中，根据具体需要，本领域的普通技术人员可以将这些器件和环境进行调整或者修改，所进行的调整或者修改仍然包括在后附的权利要求的范围中。
具体实施方式
下面结合附图和具体实施例对本发明提供的半导体封装设计方法进行详细描述。同时在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于一些公知技术本领域技术人员也可采用其他替代方式而进行实施；而且附图部分仅是为了更具体的描述实施例，而并不旨在对本发明进行具体的限定。
实施例
如图1所示，现有的半导体结构采用的工艺为：先在框架1的背面点胶形成多个胶粒2，然后将芯片3的背面通过胶粒2粘附，然后在芯片3的正面再次点胶形成多个胶粒4，接着将CLIP(金属片)通过胶粒4粘附在芯片的正面，最后在进行注塑工艺进行封装，形成一个封装体6。可见，由于框架1的引脚弯曲限定了框架1的正面的贴合区域的大小，故现有的半导体结构一定程度上限制了芯片长*宽尺寸，并且通过引线或金属片键合，引线的材质数量等因素也会影响封装的电性。当有大芯片需要封装时，由于封装体外形尺寸的限制，一般封装结构难以实现。因为市场一般封装先将芯片焊接到框架上(Die bond)，再在芯片上焊线或者焊接金属片连接到框架引脚上(Wire/clip bond)。由于Die bond工艺特点,对芯片大小和框架贴片平面的尺寸有特定的要求，也就是芯片大小不能超过框架贴片区域特定尺寸，同时封装体的散热片和外露引脚也限制了框架的形状和尺寸，因此不能充分利用框架空间。
应理解，图1中的箭头方向即为半导体结构的封装设计的先后顺序。
为了克服上述问题，如图2所示，本申请提供了一种新的半导体封装设计方法以制得出一种新的半导体结构(可以称为Flip chip结构)。具体地制程方法如下：
步骤S201，提供一框架110，所述框架110为金属材料制成；
步骤S202，在所述框架110的正面进行点胶；
步骤S203，提供一半导体芯片130，将所述半导体芯片130的正面通过点胶所形成的多个胶粒120粘附在所述框架110的正面，且所述半导体芯片130的键合区与所述框架110电性连接；
步骤S204，采用注塑工艺进行芯片封装。
作为一种具体实施方式，步骤S204，包括：在所述半导体芯片130的背面进行点胶；提供一散热件150，将所述散热件150通过点胶所形成的多个胶粒140粘附在所述半导体芯片130的背面；采用注塑工艺进行芯片封装，形成封装体160，并暴露出所述散热件150。
可以理解的是，通过使用本申请提供的半导体封装设计方法所制得的Flip chip结构，该Flip chip结构利用半导体芯片130的键合面直接贴装在框架110上，再通过散热片150连接半导体芯片130背面和框架110。从而使得该Flip chip结构的框架设计、形状、极性直接对应半导体芯片130的极性，不受散热片150形状限制，能够有效减少折弯、挤压工艺；另外形状简化，贴片区域利用率也提高了；并且该半导体芯片130的正面直接贴装在框架110上，背面贴装散热片150，能够提高散热效率，也相对适用于更薄的封装结构。
进一步地，该Flip chip结构是将半导体芯片130倒扣，直接将该半导体芯片130的键合区连接到框架110上，无需再设计导线将半导体芯片130与框架110进行电性连接，高效利用了框架110和封装体160之间的空间；有效缩短了连接长度，减小引线带来的寄生电容和电阻，明显提高了该Flip chip结构的电性能。
可选地，散热片150和框架110之间需要设计定位结构，本申请不限定该定位结构的具体形状。
基于同一发明构思，本申请还提供一种半导体结构，该半导体结构的构造请继续参阅图2，具体地：
该半导体结构包括：框架110，所述框架110为金属材料制成；第一粘接层，所述第一粘接层设于所述框架110的正面；半导体芯片130，所述半导体芯片130的正面通过所述第一粘接层固定在所述框架110上，以使得所述半导体芯片130的键合区连接到所述框架110上；封装体160，所述封装体160用于将所述半导体芯片130封装在所述框架110上。
可选地，第一粘接层包括多个胶粒120，胶粒120采用点胶的方式形成。
需要说明的是，胶粒120的数量根据实际需求进行点胶确定，本申请不作具体限定。
可选地，胶粒120的材料可以为导电胶。
在一可能的实施例中，该半导体结构还包括：第二粘接层和散热件150。
其中，所述第二粘接层设于所述半导体芯片130的背面。
可选地，所述第二粘接层包括多个胶粒140，胶粒140也采用点胶的方式形成。
可选地，胶粒140的材料可以为导电胶。
其中，所述散热件150通过所述第二粘接层(即胶粒140)固定在所述半导体芯片130的背面；所述散热件150暴露在所述所述封装体160外。
可选地，所述散热件150为金属材料制成，如散热件150为铜片。
需要说明的是，散热件150又可称为Clip。
可选地，所述封装体160采用注塑工艺成型。
综上所述，本申请提供的一种半导体结构以及半导体封装设计方法，通过将半导体芯片130倒扣的方式，直接将该半导体芯片130的键合区连接到框架110上，无需再设计导线将半导体芯片130与框架110进行电性连接，高效利用了框架110和封装体160之间的空间；有效缩短了连接长度，减小引线带来的寄生电容和电阻，明显提高了该Flip chip结构的电性能。同时，由于利用半导体芯片130的键合面直接贴装在框架110上，再通过散热片150连接半导体芯片130背面和框架110。从而使得该Flip chip结构的框架设计、形状、极性直接对应半导体芯片130的极性，不受散热片150形状限制，能够有效减少折弯、挤压工艺；另外形状简化，贴片区域利用率也提高了；并且该半导体芯片130的正面直接贴装在框架110上，背面贴装散热片150，能够提高散热效率，也相对适用于更薄的封装结构。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A,B可以是单数或者复数。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系，但也可能表示的是一种“和/或”的关系，具体可参考前后文进行理解。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种半导体结构，其特征在于，所述半导体结构包括：
框架，所述框架为金属材料制成；
第一粘接层，所述第一粘接层设于所述框架的正面；
半导体芯片，所述半导体芯片的正面通过所述第一粘接层固定在所述框架上，以使得所述半导体芯片的键合区连接到所述框架上；
封装体，所述封装体用于将所述半导体芯片封装在所述框架上。
2.根据权利要求1所述的结构，其特征在于，还包括：
第二粘接层，所述第二粘接层设于所述半导体芯片的背面；
散热件，所述散热件通过所述第二粘接层固定在所述半导体芯片的背面；所述散热件暴露在所述所述封装体外。
3.根据权利要求2所述的结构，其特征在于，所述封装体采用注塑工艺成型。
4.根据权利要求3所述的结构，其特征在于，所述散热件为铜片。
5.根据权利要求1所述的结构，其特征在于，所述第一粘接层包括多个胶粒。
6.根据权利要求5所述的结构，其特征在于，所述胶粒为导电胶。
7.根据权利要求2所述的结构，其特征在于，所述第二粘接层包括多个胶粒。
8.根据权利要求7所述的结构，其特征在于，所述胶粒为导电胶。
9.一种半导体封装设计方法，其特征在于，
提供一框架，所述框架为金属材料制成；
在所述框架的正面进行点胶；
提供一半导体芯片，将所述半导体芯片的正面通过点胶所形成的多个胶粒粘附在所述框架的正面，且所述半导体芯片的键合区与所述框架电性连接；
采用注塑工艺进行芯片封装。
10.根据权利要求8所述的方法，其特征在于，所述采用注塑工艺进行芯片封装的步骤，包括：
在所述半导体芯片的背面进行点胶；
提供一散热件，将所述散热件通过点胶所形成的多个胶粒粘附在所述半导体芯片的背面；
采用注塑工艺进行芯片封装，形成封装体，并暴露出所述散热件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311239187.6A CN117855178A (zh) | 2023-09-25 | 2023-09-25 | 一种半导体封装设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311239187.6A CN117855178A (zh) | 2023-09-25 | 2023-09-25 | 一种半导体封装设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117855178A true CN117855178A (zh) | 2024-04-09 |
Family
ID=90547071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311239187.6A Pending CN117855178A (zh) | 2023-09-25 | 2023-09-25 | 一种半导体封装设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117855178A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1342035A (zh) * | 2000-09-04 | 2002-03-27 | 三洋电机株式会社 | 电路装置及其制造方法 |
| CN107731764A (zh) * | 2017-09-30 | 2018-02-23 | 长电科技（宿迁）有限公司 | 一种半导体封装结构 |
| CN115995433A (zh) * | 2023-03-23 | 2023-04-21 | 深圳平创半导体有限公司 | 功率半导体器件封装结构及其制备方法 |
-
2023
- 2023-09-25 CN CN202311239187.6A patent/CN117855178A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1342035A (zh) * | 2000-09-04 | 2002-03-27 | 三洋电机株式会社 | 电路装置及其制造方法 |
| CN107731764A (zh) * | 2017-09-30 | 2018-02-23 | 长电科技（宿迁）有限公司 | 一种半导体封装结构 |
| CN115995433A (zh) * | 2023-03-23 | 2023-04-21 | 深圳平创半导体有限公司 | 功率半导体器件封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1331221C (zh) | 芯片球栅阵列封装结构 | |
| US20050224957A1 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| CN107305875B (zh) | 双向半导体封装件 | |
| CN110299354B (zh) | 半导体封装 | |
| US10651146B2 (en) | Chip packaging structure and manufacturing method for the same | |
| KR20140130920A (ko) | 패키지 온 패키지 장치 및 이의 제조 방법 | |
| US20100193922A1 (en) | Semiconductor chip package | |
| US8680686B2 (en) | Method and system for thin multi chip stack package with film on wire and copper wire | |
| CN103915405A (zh) | 半导体器件和制造半导体器件的方法 | |
| JP2008109121A (ja) | 集積回路パッケージシステム | |
| CN108292609B (zh) | 具有含多层组装垫的引线框的半导体封装 | |
| US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
| TWI536515B (zh) | 具有散熱結構之半導體封裝元件及其封裝方法 | |
| CN117855178A (zh) | 一种半导体封装设计方法 | |
| US20050046005A1 (en) | Two die semiconductor assembly and method of fabrication | |
| JP2019102568A (ja) | 半導体装置およびその製造方法 | |
| US10366934B2 (en) | Face down dual sided chip scale memory package | |
| US9318354B2 (en) | Semiconductor package and fabrication method thereof | |
| US8957509B2 (en) | Integrated circuit packaging system with thermal emission and method of manufacture thereof | |
| TW201208035A (en) | Multi-chip stacked assembly with ground connection of EMI shielding | |
| CN111755397A (zh) | 多基岛引线框架的封装结构及其封装方法 | |
| CN101211884B (zh) | 芯片封装结构及其制造方法 | |
| CN220306252U (zh) | 一种芯片封装结构 | |
| KR101686349B1 (ko) | 반도체 패키지 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |