JP5370389B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP5370389B2
JP5370389B2 JP2011028061A JP2011028061A JP5370389B2 JP 5370389 B2 JP5370389 B2 JP 5370389B2 JP 2011028061 A JP2011028061 A JP 2011028061A JP 2011028061 A JP2011028061 A JP 2011028061A JP 5370389 B2 JP5370389 B2 JP 5370389B2
Authority
JP
Japan
Prior art keywords
terminal
frequency module
frequency
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011028061A
Other languages
English (en)
Other versions
JP2012167969A (ja
Inventor
孝紀 上嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011028061A priority Critical patent/JP5370389B2/ja
Priority to GB1201871.9A priority patent/GB2489071B/en
Priority to CN201210052499.1A priority patent/CN102684730B/zh
Priority to US13/371,649 priority patent/US8804362B2/en
Publication of JP2012167969A publication Critical patent/JP2012167969A/ja
Application granted granted Critical
Publication of JP5370389B2 publication Critical patent/JP5370389B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0466Fault detection or indication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching
    • H04B1/48Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Transceivers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、例えば携帯電話機などの情報通信機器に用いられる高周波モジュールに関する。
従来、異なる周波数帯域を利用する複数の高周波信号を1つのアンテナで送受信するための高周波モジュールが各種考案されている。このような高周波モジュールは、一般的に、高周波信号間の切り替えや各高周波信号における送受信の切り替え等を行うスイッチモジュール、送信側のパワーアンプモジュール及び受信側のSAW(Surface Acoustic Wave)フィルタモジュールなどを備えている。そして、各モジュール全体が最終的にパッケージされた一体型のモジュールに形成されている
例えば、特許文献1に記載の高周波モジュールは、所定の電極パターンを有する積層体で構成されたモジュール基板と、該モジュール基板の主面にSAWフィルタ等が実装されて形成されている。
また、スイッチモジュールは、高周波集積回路(以下、高周波IC:Integrated Circuitという)を搭載しており、この高周波ICは、一般的には、PLL(Phase Locked Loop)回路などを有していることが多い(例えば、特許文献2参照)。そして、PLL回路は、電源回路として、チャージポンプ回路を用いることが多い。
特開2006−319512号公報 特開2006−33108号公報
しかしながら、特許文献2に記載のチャージポンプ回路を搭載した高周波ICを、特許文献1の記載のように一体型の高周波モジュールとする場合、モジュール化した結果、高周波ICが誤作動する又は動作しなくなるという問題が生じる場合がある。
また、特許文献1に記載のようにモジュール化する場合、実装される高周波ICは、基板の電極と接続される接続端子を有し、高周波IC(Integrated Circuit)を基板上に搭載して樹脂モールドすることが知られている。この場合、モジュール化する前に特性の組み合わせ調整を行ったとしても、モジュール化工程における静電気の発生などの要因により高周波ICの特性が変動し、その結果、高周波モジュールの特性が設計規格から外れるという問題がある。
また、高周波ICの特性変動要因の一つとして、高周波ICの電源回路部が故障し、所定の機能回路に必要な電圧を印加できないことが知られている。例えば、複数のポート間の接続を切り替えるスイッチング動作をする高周波ICにおいては、その電源回路部が故障すると、意図しないポート同士を接続したり、スイッチング動作自体が行われなかったりするという問題点が起こりうる。
この際、モジュール化後に高周波ICの特性を個別に確認することができないため、高周波モジュールの特性が設計規格から外れる要因が高周波ICの特性変動に起因するものであるか、あるいは、モジュール基板部の信号経路の断線などの不具合に起因するものであるかを見分けるのが困難である。このため、高周波モジュールの特性に一旦不具合が発生すると、その不具合の要因を特定し、高周波モジュールの特性を改善するのに多大な時間と労力が必要であった。
そこで、本発明の目的は、モジュールの完成後であっても、モジュールに生じた不具合が、高周波ICの電源回路部であるか否かを検査することができる高周波モジュールを提供することにある。
本発明に係る高周波モジュールは、電極パターンが形成された複数の誘電体層を有する積層体と、自身が動作するための電圧を出力する電源回路部を備え、前記積層体の表面に実装された高周波集積回路と、を備えており、前記高周波集積回路は、前記電源回路部に接続し、前記電源回路部の電圧を検査するテスト端子と、少なくとも一つの共通端子と、複数の個別端子とを有し、前記共通端子及び個別端子を接続する経路を切り替えるスイッチング素子であって、前記積層体は、裏面に設けられた、信号を外部へ出力する外部端子を有し、前記テスト端子と前記外部端子とは前記電極パターンで構成された電圧伝送経路を介して接続され、さらに、前記複数の個別端子の一部を構成する通信信号出力端子を、自身の表面となる最上層に形成された電極を介して、自身の裏面となる最下層に形成された電極に電気的に接続する複数の通信信号経路を有し、かつ、送信信号が流れる該通信信号経路が前記電圧伝送経路と積層方向において重合しないよう形成されている
この構成では、高周波モジュールの積層体に実装される高周波集積回路にテスト端子を設け、積層体にその伝送経路を形成することで、高周波モジュールを分解することなく、高周波集積回路からの出力電圧の波形を検出できる。これにより、高周波集積回路が正常に動作するかの検出や、高周波モジュールに誤作動等が生じた際に、検出結果から、高周波集積回路の電源回路部に不具合があるのか、モジュール基板に不具合があるのかを特定し易くなる。
また、この構成では、電圧伝送経路と通信信号経路とが、積層体の積層方向で重ならないようにすることで、電圧伝送経路と通信信号経路との積層方向に沿った結合(電磁界結合又は静電結合等)を抑圧でき、通信信号経路に流れる電流が電圧伝送経路に影響を及ぼして、高周波モジュールが誤作動を生じることを軽減できる。
本発明に係る高周波モジュールは、一端が前記電圧伝送経路に接続され、他端が接地されたキャパシタをさらに備えることが好ましい。
この構成では、バイパスコンデンサとしてのキャパシタを備えた具体例を示す。キャパシタを設けることで、高周波集積回路からテスト電極側をみて、高周波的に開放状態にできると共に、高周波集積回路に対する高周波のノイズによる影響を軽減できる。
本発明に係る高周波モジュールは、前記電圧伝送経路上に直列接続されたインダクタをさらに備えることが好ましい。
この構成では、高周波集積回路に対する高周波のノイズによる影響を軽減するために、インダクタを備えた具体例を示す。インダクタを設けることで、高周波集積回路からテスト電極側をみて、高周波的に開放状態にできる。
本発明によれば、モジュール化後であっても、高周波集積回路が設計通りに動作しているかを確認することができる。また、高周波モジュールに誤作動が生じた場合に、その原因が、高周波集積回路の電源回路部であるか、モジュール基板であるかを特定し易くできる。
実施形態に係る高周波モジュールの回路構成を示すブロック図 検出した電圧波形を示す模式図 実施形態に係る高周波モジュールの構造を説明するための図 高周波モジュールの積層図 積層体の一部の層の拡大平面図 インダクタを設けた場合の高周波モジュール10の回路構成を示すブロック図
以下、本発明に係る高周波モジュールの好適な実施の形態について図面を参照して説明する。
以下に説明する実施形態では、GSM(Global System for Mobile Communications)850の通信信号、GSM900の通信信号、GSM1800の通信信号、GSM1900の通信信号の送受信、及びW−CDMA(Wideband Code Division Multiple Access)通信システム等の通信信号の送受信を行う高周波モジュールについて説明する。
なお、通信信号の数は上述の例に限定されない。また、以下では、二種の通信信号の送受信回路を備える例を示しているが、これら通信信号の送受信回路は、通信信号の数に応じて設定すればよい。
図1は、本実施形態に係る高周波モジュールの回路構成を示すブロック図である。
高周波モジュール10は、スイッチ素子(高周波集積回路)11を備えている。スイッチ素子11は、グランドに接続するためのグランド用端子PGNDを備えている。グランド用端子PGNDは、高周波モジュール10の外部接続用のグランドポート電極PMGNDに接続している。
スイッチ素子11は、駆動電圧印加用端子PICVddを備えている。駆動電圧印加用端子PICVddは、高周波モジュール10の外部接続用の電源系ポート電極PMVddに接続している。スイッチ素子11は、駆動電圧印加用端子PICVddから電圧が印加されることにより駆動する。
スイッチ素子11は、複数の制御電圧印加用端子PICVc1,PICVc2,PICVc3,PICVc4を備えている。また、スイッチ素子11は、単一の共通端子PIC0と、八個の個別端子PIC11−PIC18を備えている。
制御電圧印加用端子PICVc1,PICVc2,PICVc3,PICVc4は、高周波モジュール10の外部接続用の電源系ポート電極PMVc1,PMVc2,PMVc3,PMVc4にそれぞれ接続している。スイッチ素子11は、複数の制御電圧印加用端子PICVc1,PICVc2,PICVc3,PICVc4それぞれに印加される制御電圧Vc1,Vc2,Vc3,VC4の組み合わせ(例えば、制御電圧Vc1,Vc2,Vc3,Vc4にそれぞれ正電圧、負電圧、負電圧、負電圧が印加されるなど)により、共通端子PIC0を、八個の個別端子PIC11−PIC18の何れか一つに接続する。
共通端子PIC0は、ESD(ElectrostaticDischarge:静電気放電)回路を兼ねるアンテナ側整合回路12を介して高周波モジュール10のアンテナ接続用外部端子PManに接続している。アンテナ接続用外部端子PManは、外部のアンテナ100に接続している。
アンテナ側整合回路12は、高周波モジュール10のアンテナ接続用外部端子PManと共通端子PIC0との間に直列接続されたインダクタL2を備えている。インダクタL2のアンテナ接続用外部端子PMan側の端部は、キャパシタC1を介して接地されている。インダクタL2の共通端子PIC0側の端部は、主としてESD素子として機能するインダクタL1を介して接地されている。
個別端子PIC11は、送信側フィルタ13Aを介して、高周波モジュール10の個別外部端子PMtLに接続している。個別外部端子PMtLは、GSM850又はGSM900の送信信号が外部から入力される端子である。
送信側フィルタ13Aは、個別端子PIC11と個別外部端子PMtLとの間に直列接続されたインダクタGLt1,GLt2を備えている。インダクタGLt1,GLt2は、個別端子PIC11側からインダクタGLt1、インダクタGLt2の順に接続されている。インダクタGLt1の個別端子PIC11側の端部は、キャパシタGCu1を介して接地されている。インダクタGLt1,GLt2の接続点は、キャパシタGCu2を介して接地されている。インダクタGLt2の個別外部端子PMtL側の端部は、キャパシタGCu3を介して接地されている。
インダクタGLt1には、キャパシタGCc1が並列接続されている。この並列共振回路の素子値を所定値にすることで、個別外部端子PMtLから入力される送信信号、すなわち、GSM850又はGSM900の送信信号の2倍高調波を大きく減衰させる特性を実現する。
インダクタGLt2には、キャパシタGCc2が並列接続されている。この並列共振回路の素子値を所定値にすることで、個別外部端子PMtLから入力される送信信号、すなわち、GSM850又はGSM900送信信号の3倍高調波を大きく減衰させる特性を実現する。
すなわち、送信側フィルタ13Aを構成する各インダクタ及びキャパシタの素子値を所定値にすることで、GSM850又はGSM900の送信信号の使用周波数帯域を通過帯域とし、GSM850又はGSM900の送信信号の高周波数帯域を減衰帯域とするフィルタを実現する。
個別端子PIC12は、送信側フィルタ13Bを介して、高周波モジュール10の個別外部端子PMtHに接続している。個別外部端子PMtHは、GSM1800又はGSM1900の送信信号が外部から入力される端子である。
送信側フィルタ13Bは、個別端子PIC12と個別外部端子PMtHとの間に直列接続されたインダクタDLt1,DLt2を備えている。インダクタDLt1,DLt2は、個別端子PIC12側からインダクタDLt1、インダクタDLt2の順に接続されている。インダクタDLt1,DLt2の接続点は、キャパシタDCu1を介して接地されている。インダクタDLt2の個別外部端子PMtH側の端部は、キャパシタDCu2を介して接地されている。
インダクタDLt1には、キャパシタDCc1が並列接続されている。この並列共振回路の素子値を所定値にすることで、個別外部端子PMtHから入力される送信信号、すなわち、GSM1800又はGSM1900送信信号の2倍高調波を大きく減衰する特性を実現する。インダクタDLt2は、その素子値を所定値にすることで、個別外部端子PMtHから入力される送信信号、すなわち、GSM1800又はGSM1900送信信号の3倍高調波を大きく減衰する特性を実現する。
また、送信側フィルタ13Bを構成する各インダクタ及びキャパシタの素子値を所定値にすることで、GSM1800又はGSM1900の送信信号の使用周波数帯域を通過帯域とし、GSM1800又はGSM1900の送信信号の2倍高調波及び3倍高調波を含む高周波数帯域を減衰帯域とするフィルタを実現する。
個別端子PIC13は、SAWデュプレクサDUPLのSAWフィルタSAW1Lの不平衡端子に接続している。SAWフィルタSAW1Lは、GSM850の受信信号の周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。SAWフィルタSAW1の平衡端子は、高周波モジュール10の個別外部端子PMrL1に接続している。個別外部端子PMrL1は、GSM850の受信信号が出力される端子である。
個別端子PIC14は、SAWデュプレクサDUPLのSAWフィルタSAW2Lの不平衡端子に接続している。個別端子PIC14及びSAWフィルタSAW2Lを接続する伝送線路とグラント電位との間には、整合用のインダクタL3が接続されている。SAWフィルタSAW2Lは、GSM900の受信信号の周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。SAWフィルタSAW2Lの平衡端子は、高周波モジュール10の個別外部端子PMrL2に接続している。個別外部端子PMrL2は、GSM900の受信信号が出力される端子である。
個別端子PIC15は、SAWデュプレクサDUPHのSAWフィルタSAW1Hの不平衡端子に接続している。個別端子PIC15及びSAWフィルタSAW1Hを接続する伝送線路とグラント電位との間には、整合用のインダクタL4が接続されている。SAWフィルタSAW1Hは、GSM1800の受信信号の周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。SAWフィルタSAW1Hの平衡端子は、高周波モジュール10の個別外部端子PMrH1に接続している。個別外部端子PMrH1は、GSM1800の受信信号が出力される端子である。
個別端子PIC16は、SAWデュプレクサDUPHのSAWフィルタSAW2Hの不平衡端子に接続している。個別端子PIC16及びSAWフィルタSAW2Hを接続する伝送線路とグラント電位との間には、整合用のインダクタL5が接続されている。SAWフィルタSAW2Hは、GSM1900の受信信号の周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。SAWフィルタSAW2Hの平衡端子は、高周波モジュール10の個別外部端子PMrH2に接続している。個別外部端子PMrH2は、GSM1900の受信信号が出力される端子である。
個別端子PIC17は、高周波モジュール10の個別外部端子PMu1に接続している。個別外部端子PMu1は、第1のW−CDMA通信信号を入出力するための端子である。個別端子PIC18は、高周波モジュール10の個別外部端子PMu2に接続している。個別外部端子PMu2は、第2のW−CDMA通信信号を入出力するための端子である。
テスト端子PTは、高周波モジュール10の外部接続用のテスト外部端子PTestに接続している。テスト端子PTは、スイッチ素子11の電源回路(例えば、図示しないチャージポンプ回路の出力)に接続されており、電源回路の出力電圧を出力するための端子である。テスト外部端子PTestには、高周波モジュール10の動作が正常であるかの確認する際、又は誤作動の原因を調べる際に、図示しない電圧測定器が接続される。
電圧測定器により、高周波モジュール10のテスト端子PTestからの出力電圧を検出することで、スイッチ素子11の電源回路部の電圧波形を検出できる。図2は検出した電圧波形を示す模式図である。図2(a)は正常の電圧波形、図2(b)は異常の電圧波形をそれぞれ示す。また、図2の縦軸はスイッチ素子11への供給電圧、横軸は電圧供給の経過時間を示す。
スイッチ素子11が正常の場合、図2(a)に示すように、正圧および負圧の電位差は経過時間に関係なく略一定であるのに対し、スイッチ素子11が異常の場合、図2(b)に不安定領域として示すように、一時的に電圧が突出する。このように、電圧波形の検出結果から、高周波モジュール10の動作が正常であるかを確認でき、特に高周波モジュール10の誤作動の原因が、スイッチ素子11の電源回路にあるのか、それ以外にあるのかを特定することができる。
例えば、検査員は、高周波モジュール10に誤作動が生じた場合に、検出波形が正常であるとき、スイッチ素子11の電源回路部は正常に動作していることを把握することができる。
テスト端子PT及びテスト外部端子PTestの伝送経路とグラント電位との間には、保護素子としてのキャパシタCtが接続されている。キャパシタCtは、高周波成分を含むノイズを除去するバイパスコンデンサとして機能する。キャパシタCtは、接続された電圧測定器にテスト端子PTからの出力信号を低損失で伝送し、通信信号等の高周波信号や高周波ノイズが、電圧測定器へ伝送されないように阻止する。
また、キャパシタCtは、テスト外部端子PTestを介する外部からの高周波ノイズがスイッチ素子11へ伝送しないよう素子する。
このように、高周波モジュール10にキャパシタCtを設けることで、高周波ノイズがスイッチ素子11及び電圧測定器に与える影響を軽減することができる。
なお、バイパスコンデンサとしてキャパシタCtを積層体900に実装しているが、実装型を用いずに、積層体900の二層に形成した電極と、その二層に挟まれる誘電体層とを利用してキャパシタCtを実現してもよい。
図3は本実施形態に係る高周波モジュール10の構造を説明するための図である。図3(A)は外観斜視図、図3(B)は天面実装図を示している。図4は高周波モジュール10の積層図である。
高周波モジュール10は積層体900を備えている。積層体900の天面には、SAWデュプレクサDUPL,DUPHおよびスイッチ素子11が実装されている。また、積層体900の天面には、キャパシタCtが実装されている。
積層体900は、誘電体層を所定数積層してなり、誘電体層上に形成された内層電極パターンにより、高周波モジュール10における上述の実装型の各回路素子を除く部分を実現している。また、本実施形態では詳細な配置パターンを図示していないが、積層体900の底面には、上述の外部接続用のポート電極がそれぞれ、所定配列で形成されている。
積層体900は、図4に示すように、14層の誘電体層を積層してなり、各誘電体層には高周波モジュール10を構成するための所定の電極パターンが形成されるとともに、層間を接続するビア電極が形成されている。ビア電極は、図4の各層に示す丸印で表されている。なお、以下では、積層体900の天面となる最上層を第1層PL1として、下層側になるほど数値が増加し、最下層を第14層PL14として説明する。
最上層である第1層PL1の天面、すなわち積層体900の天面には、SAWデュプレクサDUPL,DUPH、スイッチ素子11、及びキャパシタCtを実装するための素子実装用電極が形成されている。
第2層PL2及び第3層PL3には引き回しパターン電極が形成されている。第3層PL3には、スイッチ素子11のテスト端子PTとキャパシタCtとを接続する引き回しパターン電極が形成されている。第4層PL4には内層のグランド電極GNDが略全面に形成されている。
キャパシタCtの一方の端子は、第3層PL3のパターン電極に接続し、他方の端子は、第4層PL4のグランド電極GNDに接続してある。
第5層PL5には、キャパシタGCu1,GCu3の一方の対向電極が形成されている。これらキャパシタGCu1,GCu3の他方の対向電極は、第4層PL4のグランド電極GNDである。
第6層PL6には、インダクタGLt1,GLt2,DLt1,DLt2,L2,L4,L5をそれぞれ構成する線状電極パターンが形成されている。
第7層PL7および第8層PL8にも、インダクタGLt1,GLt2,DLt1,DLt2,L2,L4,L5をそれぞれ構成する線状電極パターンが形成されている。
第9層PL9には、インダクタGLt1,GLt2,L2,L4,L5をそれぞれ構成する線状電極パターンが形成されている。
第10層PL10及び第11層PL11には、キャパシタGCc1,GCc2,DCc1の一方の対向電極が形成されている。
第12層PL12には、キャパシタGCu2,DCc1,DCu2,Ct,C1の一方の対向電極が形成されている。なお、キャパシタGCu2の一方の対向電極は、キャパシタGCc1,GCc2の他方の対向電極としても機能している。
第13層PL13には、略全面に内層のグランド電極GNDが形成されている。このグランド電極GNDは、キャパシタGCu2,DCc1,DCu2,C1の他方の対向電極としても機能している。
最下層である第14層PL14の底面、すなわち積層体900の底面には、個別外部端子PMtLから個別外部端子PMu2を構成する電極と、テスト外部端子PTestを構成する電極と、アンテナ接続用外部端子PManを構成する電極と、外部接続用グランド電極とが配列形成されている。これらの電極は、上述の各層の電極パターンともに、図1に示した回路を実現するように、配列形成されている。
このような構成において、内層電極パターンによるスイッチ素子11のテスト端子PT、及び、キャパシタCt5は、次に示すような具体的構成で実現されている。図5は積層体900の一部の層の拡大平面図である。
図5に示すように、スイッチ素子11のテスト端子PTは、第1層PL1のビア電極から、第3層PL3のビア電極を介して、第12層PL12に形成された電極へ接続される。さらに、第12層PL12から、第14層PL14のテスト外部端子PTestを構成する電極へと接続される。
キャパシタCtの一方の電極は、第3層PL3に形成された線状電極パターンに接続される。当該線状電極パターンにおいて、スイッチ素子11のテスト端子PTと接続される。また、キャパシタCtの他方の電極は、各層のビア電極を経て、第4層PL4のグランド電極GNDに接続される。
これにより、スイッチ素子11のテスト端子PTは、高周波モジュール10のテスト外部端子PTestへ接続すると共に、キャパシタCtを介して接地する構成となる。
なお、第2層PL2に形成された線状電極パターンにはスイッチ素子11から直接引き出された電極パターンが含まれる。これらの電極パターンはスイッチ素子11と近接している。このため、第3層PL3の電極パターンがこれらの電極パターンと重ならないように形成することが望ましい。これにより、第3層PL3の電極パターンを介して不要な信号が第2層PL2の電極パターンに影響して、結果としてスイッチ素子11が誤作動することを防ぐことができる。
特に、第6層PL6〜第8層PL8のインダクタGLt1、GLt2、DLt1、DLt2にはハイパワーの送信信号が流れるため、第3層PL3の電極パターンは第6層PL6〜第8層PL8の電極パターンと重ならないように形成することが望ましい。重なる場合には、その間にGNDを設ける。このような構造とすることで、ハイパワーの信号が第3層PL3の電極パターンを介してスイッチ素子11に回り込み、スイッチ素子11が誤作動することを防げる。
以上のように、本実施形態に係る高周波モジュール10は、高周波モジュール10に搭載されるスイッチ素子11に、印加された負電圧を出力するテスト端子PTを設け、テスト端子PTとテスト外部端子PTestとを接続する構成としている。
このように、テスト外部端子PTestを介して、スイッチ素子11に印加された負電圧の波形を検出できるようにすることで、高周波モジュールの形成後に高周波モジュール10を分解することなく、高周波モジュール10の誤作動の原因を特定できるようになる。例えば、外部テスト端子PTestから検出される電圧の波形が異常で合った場合には、高周波モジュールの誤作動の要因がスイッチ素子11にあることを特定できる。一方、外部テスト端子PTestから検出される電圧の波形が正常であった場合には、高周波モジュールの誤作動の要因は、スイッチ素子11以外の構成(例えば、モジュール基板内の電極パターンの断線など)にあることを特定できる。このように、不具合の要因となる構成を特定しやすくなるため、不具合の改善が容易になる。
また、バイパスコンデンサとしてキャパシタCtを設けることで、外部テスト端子PTestから高周波のノイズが回り込み、スイッチ素子11に影響することを軽減することができる。
なお、キャパシタCtに替えて、スイッチ素子11のテスト端子PTと、高周波モジュール10のテスト外部端子PTestとの間にインダクタを設け、高周波のノイズによる影響を軽減するようにしてもよい。
図6は、インダクタを設けた場合の高周波モジュール10の回路構成を示すブロック図である。スイッチ素子11のテスト端子PTと、高周波モジュール10のテスト外部端子PTestとの間に、インダクタLtを直列接続している。この場合、例えば、キャパシタCtから発生する高周波ノイズが、スイッチ素子11に回り込まないようにインダクタLtにより阻止することができる。また、キャパシタCtを用いた場合と対比した場合、GNDを介さないので、GNDからの信号の廻り込みがなくすことができる。
以上説明した、高周波モジュール10及びスイッチ素子11の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
10−高周波モジュール
11−スイッチ素子
PT−テスト端子
PTest−テスト外部端子
Ct−キャパシタ
Lt−インダクタ

Claims (3)

  1. 電極パターンが形成された複数の誘電体層を有する積層体と、
    自身が動作するための電圧を出力する電源回路部を備え、前記積層体の表面に実装された高周波集積回路と、
    を備えており、
    前記高周波集積回路は、前記電源回路部に接続し、前記電源回路部の電圧を検査するテスト端子と、少なくとも一つの共通端子と、複数の個別端子とを有し
    前記共通端子及び個別端子を接続する経路を切り替えるスイッチング素子であって、
    前記積層体は、
    裏面に設けられた、信号を外部へ出力する外部端子を有し、
    前記テスト端子と前記外部端子とは前記電極パターンで構成された電圧伝送経路を介して接続され、
    さらに、前記複数の個別端子の一部を構成する通信信号出力端子を、自身の表面となる最上層に形成された電極を介して、自身の裏面となる最下層に形成された電極に電気的に接続する複数の通信信号経路を有し、かつ、送信信号が流れる該通信信号経路が前記電圧伝送経路と積層方向において重合しないよう形成されている
    ことを特徴とする高周波モジュール。
  2. 一端が前記電圧伝送経路に接続され、他端が接地されたキャパシタ
    をさらに備えることを特徴とする請求項1に記載の高周波モジュール。
  3. 前記電圧伝送経路上に直列接続されたインダクタ
    をさらに備えることを特徴とする請求項1に記載の高周波モジュール。
JP2011028061A 2011-02-14 2011-02-14 高周波モジュール Expired - Fee Related JP5370389B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011028061A JP5370389B2 (ja) 2011-02-14 2011-02-14 高周波モジュール
GB1201871.9A GB2489071B (en) 2011-02-14 2012-02-02 High-frequency module
CN201210052499.1A CN102684730B (zh) 2011-02-14 2012-02-13 高频模块
US13/371,649 US8804362B2 (en) 2011-02-14 2012-02-13 High-frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011028061A JP5370389B2 (ja) 2011-02-14 2011-02-14 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2012167969A JP2012167969A (ja) 2012-09-06
JP5370389B2 true JP5370389B2 (ja) 2013-12-18

Family

ID=45896567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028061A Expired - Fee Related JP5370389B2 (ja) 2011-02-14 2011-02-14 高周波モジュール

Country Status (4)

Country Link
US (1) US8804362B2 (ja)
JP (1) JP5370389B2 (ja)
CN (1) CN102684730B (ja)
GB (1) GB2489071B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128271A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 高周波モジュール
JP5880114B2 (ja) * 2012-02-17 2016-03-08 ソニー株式会社 集積回路および無線通信装置
JP6282410B2 (ja) * 2013-06-10 2018-02-21 太陽誘電株式会社 モジュール
CN105207104A (zh) * 2015-09-18 2015-12-30 江苏南瑞恒驰电气装备有限公司 一种配电环网pt柜

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
JP3583482B2 (ja) * 1994-10-04 2004-11-04 株式会社ルネサステクノロジ 半導体集積回路装置
US5977763A (en) * 1996-02-27 1999-11-02 Micron Technology, Inc. Circuit and method for measuring and forcing an internal voltage of an integrated circuit
JP2000009808A (ja) 1998-06-25 2000-01-14 Seiko Epson Corp 半導体装置および液晶駆動装置
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
JP2001059855A (ja) * 1999-08-25 2001-03-06 Nec Corp 半導体集積回路及びそれに用いる半導体集積回路内の電源電圧観測用端子の配置方法
JP2001083217A (ja) * 1999-09-16 2001-03-30 Oki Micro Design Co Ltd 集積回路
JP3285024B2 (ja) 1999-12-08 2002-05-27 松下電器産業株式会社 光源ユニットの良否判定方法およびこれを用いた光源ユニットの製造方法
WO2002017504A1 (fr) * 2000-08-22 2002-02-28 Hitachi Metals, Ltd. Module de commutation stratifié à haute fréquence
JP4532825B2 (ja) * 2000-11-01 2010-08-25 日立金属株式会社 高周波スイッチモジュール
JP2002164441A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Ind Co Ltd 高周波スイッチ回路装置
JP5030336B2 (ja) 2001-06-07 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2003008432A (ja) 2001-06-27 2003-01-10 Hitachi Ltd Pll用フィルタ回路およびpll回路
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
CN1327733C (zh) * 2002-08-08 2007-07-18 松下电器产业株式会社 高频器件
JP2004327482A (ja) * 2003-04-21 2004-11-18 Fujikura Ltd 多層配線板、多層基板用基材およびその製造方法
JP4183551B2 (ja) * 2003-04-28 2008-11-19 富士通株式会社 半導体集積回路内電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路
JP4202852B2 (ja) * 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
JP2006033108A (ja) 2004-07-13 2006-02-02 Renesas Technology Corp Pll回路を内蔵する半導体集積回路
US7221192B1 (en) * 2005-01-13 2007-05-22 Advanced Micro Devices, Inc. Voltage access circuit configured for outputting a selected analog voltage signal for testing external to an integrated circuit
JP2006296170A (ja) * 2005-04-14 2006-10-26 Citizen Electronics Co Ltd 表面実装タイプチャージポンプ方式昇圧回路。
JP2006295026A (ja) * 2005-04-14 2006-10-26 Renesas Technology Corp 半導体装置およびその不良解析方法
JP2006319512A (ja) 2005-05-11 2006-11-24 Murata Mfg Co Ltd 多層配線基板装置
JP2007243094A (ja) * 2006-03-13 2007-09-20 Matsushita Electric Ind Co Ltd 固体撮像装置
DE102006015072B4 (de) 2006-03-31 2017-06-01 Epcos Ag Mobilfunkmodul für Multi-Band-Multi-Mode Betrieb
JP4730840B2 (ja) 2006-11-15 2011-07-20 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびそれを用いた無線通信端末装置
JP5638738B2 (ja) * 2008-01-25 2014-12-10 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
JP2010038764A (ja) * 2008-08-06 2010-02-18 Fujitsu Microelectronics Ltd 半導体パッケージの剥離試験方法及び半導体パッケージの剥離試験装置

Also Published As

Publication number Publication date
CN102684730B (zh) 2014-12-03
US8804362B2 (en) 2014-08-12
GB2489071A (en) 2012-09-19
GB2489071B (en) 2013-05-08
JP2012167969A (ja) 2012-09-06
GB201201871D0 (en) 2012-03-21
US20120206886A1 (en) 2012-08-16
CN102684730A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN111355497B (zh) 高频模块及通信装置
JP5561379B2 (ja) 高周波モジュール
JP4466788B2 (ja) 高周波スイッチモジュール
EP2352229A1 (en) High-frequency circuit, high-frequency part, and multiband communication device
JP5708804B2 (ja) 高周波モジュール
WO2007088732A1 (ja) 複合高周波部品および移動体通信装置
JP5590135B2 (ja) 高周波モジュール
US9160397B2 (en) High-frequency module
JP5370389B2 (ja) 高周波モジュール
CN103026622A (zh) 高频模块
JP5304811B2 (ja) 高周波モジュール
JP5582400B2 (ja) 高周波回路部品、及び通信装置
JP2011254337A (ja) 高周波スイッチモジュール
JPWO2007114114A1 (ja) 低電圧制御高周波スイッチおよび複合高周波部品
JPWO2007114114A6 (ja) 低電圧制御高周波スイッチおよび複合高周波部品
WO2005046070A1 (ja) 高周波モジュール
JP4873046B2 (ja) 高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5370389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees