KR20220052154A - 회로 기판 및 상기 회로 기판을 포함하는 전자 장치 - Google Patents

회로 기판 및 상기 회로 기판을 포함하는 전자 장치 Download PDF

Info

Publication number
KR20220052154A
KR20220052154A KR1020200136169A KR20200136169A KR20220052154A KR 20220052154 A KR20220052154 A KR 20220052154A KR 1020200136169 A KR1020200136169 A KR 1020200136169A KR 20200136169 A KR20200136169 A KR 20200136169A KR 20220052154 A KR20220052154 A KR 20220052154A
Authority
KR
South Korea
Prior art keywords
metal patterns
circuit board
clearance
width
circuit
Prior art date
Application number
KR1020200136169A
Other languages
English (en)
Inventor
전진환
송용재
하상원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200136169A priority Critical patent/KR20220052154A/ko
Priority to PCT/KR2021/014547 priority patent/WO2022086108A1/ko
Publication of KR20220052154A publication Critical patent/KR20220052154A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Telephone Set Structure (AREA)

Abstract

본 문서의 다양한 실시예들은 회로 기판 및 상기 회로 기판을 포함하는 전자 장치에 관한 것으로, 상기 회로 기판은, 제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴들을 포함하는 제 1 부분, 및 제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴들을 포함하는 제 2 부분을 포함하고, 상기 복수의 제 1 금속 패턴들은 제 1 폭 및 제 1 클리어런스(clearance)를 갖고, 상기 복수의 제 2 금속 패턴들은 제 2 폭 및 제 2 클리어런스를 갖고, 상기 제 1 폭은 상기 제 2 폭보다 크고, 상기 제 1 클리어런스는 상기 제 2 클리어런스보다 클 수 있다. 본 문서는 그 밖에 다양한 실시예들을 더 포함할 수 있다.

Description

회로 기판 및 상기 회로 기판을 포함하는 전자 장치{CIRCUIT BOARD AND ELECTRONIC DEVICE INCLUDING THE CIRCUIT BOARD}
본 문서의 다양한 실시예들은 회로 기판 및 상기 회로 기판을 포함하는 전자 장치에 관한 것으로, 상세하게는 복합적인 회로 공정이 적용된 회로 기판 및 상기 회로 기판을 포함하는 전자 장치에 관한 것이다.
최근 전자 장치에서 제공하는 다양한 서비스 및 부가 기능들은 점차 확대되고 있다. 통신 서비스 제공자 또는 전자 장치 제조사들은 사용자들의 다양한 욕구를 만족시키기 위해서 보다 다양한 기능들을 제공하는 전자 장치를 개발하고 있다.
전자 장치는, 소형화되고 있고, 다양한 기능들을 제공하도록 설계됨에 따라 전자 장치에 사용되는 회로 기판의 집적도가 높아지고 있다.
전자 장치에서 사용되는 회로 기판(예: 인쇄 회로 기판)의 제조 공정은 금속 패턴의 미세화 정도에 따라 텐팅(tenting) 공정, mSAP(modified semi additive process) 공정, 또는 SAP(semi additive process) 공정이 있을 수 있다.
mSAP공정 및 SAP공정은 텐팅 공정에 비하여 금속 패턴을 미세하게 형성할 수 있지만, 제조 공정이 복잡해 제조 단가가 비싼 단점이 있을 수 있다.
본 문서의 다양한 실시예들은 복합적인 회로 공정을 사용하여 집적도를 높이면서도 제조 단가를 낮출 수 있는 회로 기판 및 상기 회로 기판을 포함하는 전자 장치를 제공할 수 있다.
본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 문서의 다양한 실시예들에 따른 전자 장치는, 하우징, 및 상기 하우징의 내부 공간에 위치하는 회로 기판을 포함하고, 상기 회로 기판은, 제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴들을 포함하는 제 1 부분, 및 제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴들을 포함하는 제 2 부분을 포함하고, 상기 복수의 제 1 금속 패턴들은 제 1 폭 및 제 1 클리어런스(clearance)를 갖고, 상기 복수의 제 2 금속 패턴들은 제 2 폭 및 제 2 클리어런스를 갖고, 상기 제 1 폭은 상기 제 2 폭보다 크고, 상기 제 1 클리어런스는 상기 제 2 클리어런스보다 클 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치를 위한 회로 기판은, 제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴들을 포함하는 제 1 부분, 및 제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴들을 포함하는 제 2 부분을 포함하고, 상기 복수의 제 1 금속 패턴들은 제 1 폭 및 제 1 클리어런스(clearance)를 갖고, 상기 복수의 제 2 금속 패턴들은 제 2 폭 및 제 2 클리어런스를 갖고, 상기 제 1 폭은 상기 제 2 폭보다 크고, 상기 제 1 클리어런스는 상기 제 2 클리어런스보다 클 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치는, 하우징, 및 상기 하우징의 내부 공간에 위치하는 회로 기판을 포함하고, 상기 회로 기판은, 텐팅(tenting) 공정에 의해 형성되는 복수의 제 1 금속 패턴들을 포함하는 제 1 부분, 및 mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정에 의해 형성되는 복수의 제 2 금속 패턴들을 포함하는 제 2 부분을 포함하고, 상기 복수의 제 1 금속 패턴들은 제 1 폭 및 제 1 클리어런스(clearance)를 갖고, 상기 복수의 제 2 금속 패턴들은 제 2 폭 및 제 2 클리어런스를 갖고, 상기 제 1 폭은 상기 제 2 폭보다 크고, 상기 제 1 클리어런스는 상기 제 2 클리어런스보다 클 수 있다.
본 문서의 다양한 실시예들에 따른 회로 기판 및 그것을 포함하는 전자 장치는 복합적인 회로 공정을 사용하여 집적도를 높이면서도 제조 단가를 낮출 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 문서의 다양한 실시예에 따른 전자 장치의 전면의 사시도이다.
도 2는 본 문서의 다양한 실시예에 따른 도 1의 전자 장치의 후면의 사시도이다.
도 3은 도 1에 도시된 전자 장치의 전개 사시도이다.
도 4는 본 문서의 일 실시예에 따른 회로 기판의 개략적인 평면도이다.
도 5는 일 실시예에 따른 회로 기판의 제 1 금속 패턴 및 제 2 금속 패턴의 단면도이다.
도 6은 본 문서의 회로 기판을 형성하는 일 실시예에 따른 제조 공정을 개략적으로 도시한 개념도이다.
도 7은 본 문서의 회로 기판을 형성하는 다른 실시예에 따른 제조 공정을 개략적으로 도시한 개념도이다.
도 8을 비교 예에 따른 회로 기판을 개략적으로 도시한 예시이다.
도 9는 본 문서의 일 실시예에 따른 회로 기판의 적어도 일부 레이어를 개략적으로 도시한 사시도이다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
도 1은 본 문서의 다양한 실시예에 따른 전자 장치(100)(예: 모바일 전자 장치)의 전면의 사시도이다. 도 2는 본 문서의 다양한 실시예에 따른 도 1의 전자 장치(100)의 후면의 사시도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 전자 장치(100)는, 제 1 면(또는 전면)(110A), 제 2 면(또는 후면)(110B), 및 제 1 면(110A) 및 제 2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징(110)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 1의 제 1 면(110A), 제 2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(102)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(110B)은 실질적으로 불투명한 후면 플레이트(111)에 의하여 형성될 수 있다. 상기 후면 플레이트(111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(110C)은, 전면 플레이트(102) 및 후면 플레이트(111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(118)(또는 "측면 부재")에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(111) 및 측면 베젤 구조(118)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
도시된 실시예에서는, 상기 전면 플레이트(102)는, 상기 제 1 면(110A)으로부터 상기 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 제 1 영역(110D)을, 상기 전면 플레이트의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 2 참조)에서, 상기 후면 플레이트(111)는, 상기 제 2 면(110B)으로부터 상기 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 제 2 영역(110E)을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(102) 또는 후면 플레이트(111)가 상기 제 1 영역(110D) 또는 제 2 영역(110E) 중 하나 만을 포함할 수 있다. 어떤 실시예에서는 전면 플레이트(102)는 제 1 영역 및 제 2 영역을 포함하지 않고, 제 2 면(110B)과 평행하게 배치되는 편평한 평면만을 포함할 수도 있다. 상기 실시예들에서, 상기 전자 장치의 측면에서 볼 때, 측면 베젤 구조(118)는, 상기와 같은 제 1 영역(110D) 또는 제 2 영역(110E)이 포함되지 않는 측면 쪽에서는 제 1 두께 (또는 폭)을 가지고, 상기 제 1 영역(110D) 또는 제 2 영역(110E)을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다.
일 실시예에 따르면, 전자 장치(100)는, 디스플레이(101), 입력 장치(103), 음향 출력 장치(107, 114), 센서 모듈(104, 119), 카메라 모듈(105, 112), 키 입력 장치(117), 인디케이터(미도시), 및 커넥터(108) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 상기 전자 장치(100)는, 구성 요소들 중 적어도 하나(예: 키 입력 장치(117), 또는 인디케이터)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다.
일 실시예에 따르면, 디스플레이(101)는, 예를 들어, 전면 플레이트(102)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(110A), 및 상기 측면(110C)의 제 1 영역(110D)을 형성하는 전면 플레이트(102)를 통하여 상기 디스플레이(101)의 적어도 일부가 노출될 수 있다. 디스플레이(101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(104, 119)의 적어도 일부, 및/또는 키 입력 장치(117)의 적어도 일부가, 상기 제 1 영역(110D), 및/또는 상기 제 2 영역(110E)에 배치될 수 있다.
일 실시예에 따르면, 입력 장치(103)는, 마이크(103)를 포함할 수 있다. 어떤 실시예에서는, 입력 장치(103)는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크(103)들을 포함할 수 있다. 음향 출력 장치(107, 114)는 스피커들(107, 114)을 포함할 수 있다. 스피커들(107, 114)은, 외부 스피커(107) 및 통화용 리시버(114)를 포함할 수 있다. 어떤 실시예에서는 마이크(103), 스피커들(107, 114) 및 커넥터(108)는 전자 장치(100)의 내부 공간에 적어도 일부 배치될 수 있고, 하우징(110)에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어떤 실시예에서는 하우징(110)에 형성된 홀은 마이크(103) 및 스피커들(107, 114)을 위하여 공용으로 사용될 수 있다. 어떤 실시예에서는 음향 출력 장치(107, 114)는 하우징(110)에 형성된 홀이 배제된 채, 동작되는 스피커(예: 피에조 스피커)를 포함할 수 있다.
일 실시예에 따르면, 센서 모듈(104, 119)은, 전자 장치(100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(104, 119)은, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치된 제 1 센서 모듈(104)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(110)의 제 2 면(110B)에 배치된 제 3 센서 모듈(119)(예: HRM 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(110)의 제 1 면(110A)(예: 홈 키 버튼), 제 2 면(110B)의 일부 영역, 및/또는 디스플레이(101)의 아래에 배치될 수 있다. 전자 장치(100)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 근접 센서 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다.
일 실시예에 따르면, 카메라 모듈(105, 112)은, 전자 장치(100)의 제 1 면(110A)에 배치된 제 1 카메라 모듈(105), 및 제 2 면(110B)에 배치된 제 2 카메라 모듈(112), 및/또는 플래시(113)를 포함할 수 있다. 상기 카메라 모듈들(105, 112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(113)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (광각 렌즈, 초광각 렌즈 또는 망원 렌즈) 및 이미지 센서들이 상기 전자 장치(100)의 한 면에 배치될 수 있다.
일 실시예에 따르면, 키 입력 장치(117)는, 하우징(110)의 측면(110C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(100)는 상기 언급된 키 입력 장치(117)들 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(117)는 디스플레이(101) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 다른 실시예로, 키 입력 장치(117)는 디스플레이(101)에 포함된 압력 센서를 이용하여 구현될 수 있다.
일 실시예에 따르면, 인디케이터는, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치될 수 있다. 인디케이터는, 예를 들어, 전자 장치(100)의 상태 정보를 광 형태(예: 발광 소자)로 제공할 수 있다. 다른 실시예에서는, 발광 소자는, 예를 들어, 카메라 모듈(105)의 동작과 연동되는 광원을 제공할 수 있다. 인디케이터는, 예를 들어, LED, IR LED 및/또는 제논 램프를 포함할 수 있다.
일 실시예에 따르면, 커넥터 홀(108)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB(universal serial bus) 커넥터)를 수용할 수 있는 제 1 커넥터 홀(108), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(또는 이어폰 잭)(미도시)을 포함할 수 있다.
일 실시예에 따르면, 카메라 모듈들(105, 112) 중 일부 카메라 모듈(105), 센서 모듈(104, 119)들 중 일부 센서 모듈(104), 또는 인디케이터는 디스플레이(101)를 통해 노출되도록 배치될 수 있다. 예컨대, 카메라 모듈(105), 센서 모듈(104) 또는 인디케이터는 전자 장치(100)의 내부 공간에서, 디스플레이(101)의, 전면 플레이트(102)까지 천공된 관통홀을 통해 외부 환경과 접할 수 있도록 배치될 수 있다. 다른 실시예로, 카메라 모듈들(105, 112) 및/또는 일부 센서 모듈(104)은 전자 장치의 내부 공간에서 전면 플레이트(102)를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 예컨대, 디스플레이(101)의, 카메라 모듈 및/또는 센서 모듈과 대면하는 영역은 관통홀이 불필요할 수도 있다.
도 3은 도 1에 도시된 전자 장치(100)의 전개 사시도(300)이다.
도 3의 전자 장치(100)는 도 1 및 도 2의 전자 장치(100)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예를 포함할 수 있다.
도 3을 참조하면, 전자 장치(100)(예: 도 1 또는 도 2의 전자 장치(100))는, 측면 부재(310)(예: 측면 베젤 구조), 제 1 지지 부재(311)(예: 브라켓 또는 지지 구조), 전면 플레이트(320)(예: 전면 커버), 디스플레이(330)(예: 도 1의 디스플레이(101)), 회로 기판(340)(예: PCB(printed circuit board), FPCB(flexible PCB), 또는 RFPCB(rigid-flexible PCB)), 배터리(350), 제 2 지지 부재(360)(예: 리어 케이스), 안테나(370), 및 후면 플레이트(380)(예: 후면 커버)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(100)는, 구성 요소들 중 적어도 하나(예: 제 1 지지 부재(311), 또는 제 2 지지 부재(360))를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 전자 장치(100)의 구성 요소들 중 적어도 하나는, 도 1, 또는 도 2의 전자 장치(100)의 구성 요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
일 실시예에 따르면, 제 1 지지 부재(311)는, 전자 장치(100) 내부에 배치되어 측면 부재(310)와 연결될 수 있거나, 측면 부재(310)와 일체로 형성될 수 있다. 제 1 지지 부재(311)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지 부재(311)는, 일면에 디스플레이(330)가 결합되고 타면에 회로 기판(340)이 결합될 수 있다. 회로 기판(340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
일 실시예에 따르면, 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
일 실시예에 따르면, 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(100)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
일 실시예에 따르면, 배터리(350)는 전자 장치(100)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(350)의 적어도 일부는, 예를 들어, 회로 기판(340)과 실질적으로 동일 평면상에 배치될 수 있다. 배터리(350)는 전자 장치(100) 내부에 일체로 배치될 수 있다. 다른 실시예로, 배터리(350)는 전자 장치(100)로부터 탈부착 가능하게 배치될 수도 있다.
일 실시예에 따르면, 안테나(370)는, 후면 플레이트(380)와 배터리(350) 사이에 배치될 수 있다. 안테나(370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신할 수 있다. 다른 실시예에서는, 상기 측면 베젤 구조(310) 및/또는 상기 제 1 지지 부재(311)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치(예: 도 1의 전자 장치(100))는, 하우징(예: 도 1의 하우징(110)), 및 상기 하우징(110)의 내부 공간에 위치하는 회로 기판(예: 도 3의 회로 기판(340))을 포함하고, 상기 회로 기판(340)은, 제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴(예: 도 5의 복수의 제 1 금속 패턴(520))들을 포함하는 제 1 부분(예: 도 4의 제 1 부분(410)), 및 제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴(예: 도 5의 복수의 제 2 금속 패턴(530))들을 포함하는 제 2 부분(예: 도 4의 제 2 부분(420))을 포함하고, 상기 복수의 제 1 금속 패턴(520)들은 제 1 폭(w1) 및 제 1 클리어런스(c1)(clearance)를 갖고, 상기 복수의 제 2 금속 패턴(530)들은 제 2 폭(w2) 및 제 2 클리어런스(c2)를 갖고, 상기 제 1 폭(w1)은 상기 제 2 폭(w2)보다 크고, 상기 제 1 클리어런스(c1)는 상기 제 2 클리어런스(c2)보다 클 수 있다.
일 실시예에 따르면, 상기 제 1 타입의 회로 공정은 텐팅(tenting) 공정을 포함하고, 상기 제 2 타입의 회로 공정은 mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정을 포함할 수 있다.
상기 회로 기판(340)의 상기 제 2 부분(420)에는 적어도 하나의 프로세서가 실장될 수 있다.
일 실시예에 따르면, 상기 회로 기판(340)의 상기 제 1 부분(410)에는 RFIC(radio frequency integrated circuit), BT(bluetooth)/WiFi(wireless fidelity), IFIC(intermediate frequency integrated circuit), 충전 부품, 및 컨택(contact) 부품 중에서 적어도 하나가 실장될 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 30 um보다 큰 상기 제 1 폭(w1) 및 30 um보다 큰 상기 제 1 클리어런스(c1)를 갖고, 상기 복수의 제 2 금속 패턴(530)들은 30 um보다 작거나 같은 상기 제 2 폭(w2) 및 30 um보다 작거나 같은 상기 제 2 클리어런스(c2)를 가질 수 있다.
일 실시예에 따르면, 상기 제 2 금속 패턴(530)의 경사면의 기울기는 상기 제 1 금속 패턴(520)의 경사면의 기울기보다 클 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 종횡비가 5보다 작거나 같은 경사면을 포함하고, 상기 복수의 제 2 금속 패턴(530)들은 종횡비가 5보다 큰 경사면을 포함할 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 제 1 두께(T1)를 갖고 형성되고, 상기 복수의 제 2 금속 패턴(530)들은 상기 제 1 두께(T1)보다 작은 제 2 두께(T2)를 갖고 형성될 수 있다.
일 실시예에 따르면, 상기 제 1 두께(T1)와 상기 제 2 두께(T2)의 차이는 5um 보다 클 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치(100) 위한 회로 기판(340)은, 제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴(520)들을 포함하는 제 1 부분(410), 및 제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴(530)들을 포함하는 제 2 부분(420)을 포함하고, 상기 복수의 제 1 금속 패턴(520)들은 제 1 폭(w1) 및 제 1 클리어런스(c1)(clearance)를 갖고, 상기 복수의 제 2 금속 패턴(530)들은 제 2 폭(w2) 및 제 2 클리어런스(c2)를 갖고, 상기 제 1 폭(w1)은 상기 제 2 폭(w2)보다 크고, 상기 제 1 클리어런스(c1)는 상기 제 2 클리어런스(c2)보다 클 수 있다.
일 실시예에 따르면, 상기 제 1 타입의 회로 공정은 텐팅(tenting) 공정을 포함하고, 상기 제 2 타입의 회로 공정은 mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정을 포함할 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 30 um보다 큰 상기 제 1 폭(w1) 및 30 um보다 큰 상기 제 1 클리어런스(c1)를 갖고, 상기 복수의 제 2 금속 패턴(530)들은 30 um보다 작거나 같은 상기 제 2 폭(w2) 및 30 um보다 작거나 같은 상기 제 2 클리어런스(c2)를 가질 수 있다.
일 실시예에 따르면, 상기 제 2 금속 패턴(530)의 경사면의 기울기는 상기 제 1 금속 패턴(520)의 경사면의 기울기보다 클 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 종횡비가 5보다 작거나 같은 경사면을 포함하고, 상기 복수의 제 2 금속 패턴(530)들은 종횡비가 5보다 큰 경사면을 포함할 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 제 1 두께(T1)를 갖고 형성되고, 상기 복수의 제 2 금속 패턴(530)들은 상기 제 1 두께(T1)보다 작은 제 2 두께(T2)를 갖고 형성되고, 상기 제 1 두께(T1)와 상기 제 2 두께(T2)의 차이는 5um 보다 클 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치(100)는, 하우징(110), 및 상기 하우징(110)의 내부 공간에 위치하는 회로 기판(340)을 포함하고, 상기 회로 기판(340)은, 텐팅(tenting) 공정에 의해 형성되는 복수의 제 1 금속 패턴(520)들을 포함하는 제 1 부분(410), 및 mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정에 의해 형성되는 복수의 제 2 금속 패턴(530)들을 포함하는 제 2 부분(420)을 포함하고, 상기 복수의 제 1 금속 패턴(520)들은 제 1 폭(w1) 및 제 1 클리어런스(c1)(clearance)를 갖고, 상기 복수의 제 2 금속 패턴(530)들은 제 2 폭(w2) 및 제 2 클리어런스(c2)를 갖고, 상기 제 1 폭(w1)은 상기 제 2 폭(w2)보다 크고, 상기 제 1 클리어런스(c1)는 상기 제 2 클리어런스(c2)보다 클 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 30 um보다 큰 상기 제 1 폭(w1) 및 30 um보다 큰 상기 제 1 클리어런스(c1)를 갖고, 상기 복수의 제 2 금속 패턴(530)들은 30 um보다 작거나 같은 상기 제 2 폭(w2) 및 30 um보다 작거나 같은 상기 제 2 클리어런스(c2)를 가질 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 종횡비가 5보다 작거나 같은 경사면을 포함하고, 상기 복수의 제 2 금속 패턴(530)들은 종횡비가 5보다 큰 경사면을 포함할 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 제 1 두께(T1)를 갖고 형성되고, 상기 복수의 제 2 금속 패턴(530)들은 상기 제 1 두께(T1)보다 작은 제 2 두께(T2)를 갖고 형성되고, 상기 제 1 두께(T1)와 상기 제 2 두께(T2)의 차이는 5um 보다 클 수 있다.
일 실시예에 따르면, 상기 회로 기판(340)의 상기 제 1 부분(410)에는 RFIC(radio frequency integrated circuit), BT(bluetooth)/WiFi(wireless fidelity), IFIC(intermediate frequency integrated circuit), 충전 부품, 및 컨택(contact) 부품 중에서 적어도 하나가 실장되고, 상기 회로 기판(340)의 상기 제 2 부분(420)에는 적어도 하나의 프로세서가 실장될 수 있다.
도 4는 본 문서의 일 실시예에 따른 회로 기판의 개략적인 평면도이다.
도 4에 도시된 회로 기판(340)은 도 3의 회로 기판(340)과 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하, 도 4를 참조하여 설명되지 않았거나, 도 3의 회로 기판(340)과 달라진 특징만을 설명한다.
도 4를 참조하면, 일 실시예에 따른 회로 기판(340)은 복합적인 회로 공정이 적용된 PCB(printed circuit board)일 수 있다.
일 실시예에 따르면, 회로 기판(340)은 제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴(예: 도 5의 제 1 금속 패턴(520))들을 포함하는 제 1 부분(410), 및 제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴(예: 도 5의 제 2 금속 패턴(530))들을 포함하는 제 2 부분(420)을 포함할 수 있다. 일 실시예에 따르면, 복수의 제 1 금속 패턴(520)들 및/또는 복수의 제 2 금속 패턴(530)들은 회로 기판(340)에 포함된 복수의 레이어들(미도시) 중에서 적어도 일부 레이어(미도시)에 형성되는 배선들로 정의될 수 있다. 예를 들면, 제1 금속 패턴 및/또는 제2 금속 패턴은 구리(Cu, copper)로 형성된 배선을 포함할 수 있다. 상기 배선들은 회로 기판(340)에 실장되는 부품들(예: 프로세서)과 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 제 1 타입의 회로 공정은 텐팅(tenting) 공정을 포함하고, 상기 제 2 타입의 회로 공정은 mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정을 포함할 수 있다.
일 실시예에 따르면, 제 2 타입의 회로 공정은 제 1 타입의 회로 공정에 비하여 더 정밀한 금속 패턴을 형성할 수 있다. 예를 들면, 제 2 타입의 회로 공정인 mSAP 공정 및/또는 SAP 공정은 제 1 타입의 회로 공정인 텐팅 공정에 비하여 더 정밀한 금속 패턴을 형성할 수 있다. 예를 들면, 제 1 타입의 회로 공정에 의해 형성된 상기 복수의 제 1 금속 패턴(520)들은 제 1 폭(예: 도 5의 제 1 폭(w1)) 및 제 1 클리어런스(clearance)(예: 도 5의 제 1 클리어런스(c1))를 갖고, 제 2 타입의 회로 공정에 의해 형성된 상기 복수의 제 2 금속 패턴(530)들은 제 2 폭(예: 도 5의 제 2 폭(w2)) 및 제 2 클리어런스(예: 도 5의 제 2 클리어런스(c2))를 가질 수 있다. 상기 제 1 폭(w1)(예: 약 40㎛)은 상기 제 2 폭(w2)(예: 약 30㎛)보다 크고, 상기 제 1 클리어런스(c1) (예: 약 40㎛)는 상기 제 2 클리어런스(c2)(예: 약 30㎛)보다 클 수 있다. 본 문서에서 “클리어런스”는 인접한 금속 패턴들 사이의 간격으로 정의될 수 있다.
일 실시예에 따르면, 회로 기판(340)의 제 1 부분(410) 및 제 2 부분(420)은 전자 장치(100)를 xy 평면 상에서 볼 때 서로 다른 영역에 위치할 수 있다. 예를 들면, 회로 기판(340)의 제 1 부분(410)은 전자 장치(100)를 xy 평면 상에서 볼 때 회로 기판(340)의 일부분에 위치하고, 회로 기판(340)의 제 2 부분(420)은 전자 장치(100)를 xy 평면 상에서 볼 때 회로 기판(340)의 다른 부분에 위치할 수 있다. 본 문서에서 xy 평면은 전자 장치(100)의 전면(예: 디스플레이가 향하는 방향)에서 전자 장치(100)를 바라본 면으로 정의될 수 있다.
일 실시예에 따르면, 전자 장치(100)를 xy 평면 상에서 볼 때, 회로 기판(340)의 제 1 부분(410)은 제 2 부분(420)에 비하여 집적도가 낮은 제 1 타입의 회로 공정에 의해 형성된 상기 복수의 제 1 금속 패턴(520)들이 위치할 수 있다.
일 실시예에 따르면, 전자 장치(100)를 xy 평면 상에서 볼 때, 회로 기판(340)의 제 2 부분(420)은 제 1 부분(410)에 비하여 집적도가 높은 제 2 타입의 회로 공정에 의해 형성된 상기 복수의 제 2 금속 패턴(530)들이 위치할 수 있다.
다양한 실시예들에 따른 전자 장치(100)는 하나의 회로 기판(340)에 대하여 제 1 타입의 회로 공정 및 제 2 타입의 회로 공정을 부분적으로 적용함으로써, 회로 기판(340)의 집적도를 높이면서도 제조 단가를 낮출 수 있다. 예를 들면, 다양한 실시예들에 따른 전자 장치(100)는 고밀도 설계가 요구되지 않는 제 1 부분(410)에 대해서는 제 1 타입의 회로 공정으로 제 1 금속 패턴(520)들을 형성함으로써 제조 단가를 낮추고, 고밀도 설계가 필요한 제 2 부분(420)에 대해서는 제 2 타입의 회로 공정으로 제 2 금속 패턴(530)들을 형성함으로써 집적도를 높이고 제품의 사양을 높일 수 있다.
일 실시예에 따르면, 회로 기판(340)의 제 1 부분(410)은, 제 2 부분(420)에 비하여 고밀도 설계가 요구되지 않는 영역으로서, 예를들면RFIC(radio frequency integrated circuit), BT(bluetooth)/WiFi(wireless fidelity), IFIC(intermediate frequency integrated circuit), 충전 부품, 컨택(contact) 부품들이 실장될 수 있다. 예를 들면, 제 1 부분(410)에 형성되는 컨택 부품들은, 카메라 컨택 부재, 스피커 컨택 부재, 배터리 컨택 부재, 디스플레이 컨택 부재, 및/또는 서브 PCB 컨택 부재를 포함할 수 있다.
일 실시예에 따르면, 회로 기판(340)의 제 2 부분(420)은, 제 1 부분(410)에 비하여 고밀도 설계가 요구되는 영역으로서, 적어도 하나의 프로세서가 실장될 수 있다. 프로세서는, 예를 들면, 어플리케이션 프로세서(AP, application processor), 및/또는 커뮤니케이션 프로세서(CP, communication processor), 메모리, PMIC(power management integrated circuit)를 포함할 수 있다. 어떤 실시예에서, 제 2 부분(420)에는 컨택 부품들이 실장될 수 있다. 예를 들면, 제 2 부분(420)에 형성되는 컨택 부품들은, 서브 FPCB 컨택 부재, 및/또는 FRC(flexible printed circuit board type radio frequency cable) 컨택 부재를 포함할 수 있다.
도 5는 일 실시예에 따른 회로 기판(340)의 제 1 금속 패턴(520) 및 제 2 금속 패턴(530)의 단면도이다. 예를 들면, 도 5는 도 4에 도시된 회로 기판(340)의 제 1 부분(410)에 위치한 제 1 금속 패턴(520) 및 제 2 부분(420)에 위치한 제 2 금속 패턴(530)을 개략적으로 도시한 단면도일 수 있다.
도 5를 참조하면, 복수의 제 1 금속 패턴(520)들은 제 2 폭(w2)(약: 30 um)보다 큰 상기 제 1 폭(w1)(예: 약 40 um) 및 제 2 클리어런스(c2)(예: 약 30 um)보다 큰 상기 제 1 클리어런스(c1)(예: 약 40 um)를 가질 수 있다. 복수의 제 2 금속 패턴(530)들은 약 30 um보다 작거나 같은 상기 제 2 폭(w2) 및 약 30 um보다 작거나 같은 상기 제 2 클리어런스(c2)를 가질 수 있다.
일 실시예에 따르면, 제 1 타입의 회로 공정인 텐팅 공정에 의해 형성된 제 1 금속 패턴(520)들은 상대적으로 기울기가 낮은 제 1 경사면(521)을 포함할 수 있다. 일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 종횡비(aspect ratio)가 5보다 작거나 같은 제 1 경사면(521)을 포함할 수 있다.
일 실시예에 따르면, 제 2 타입의 회로 공정인 mSAP 공정 및/또는 SAP 공정에 의해 형성된 제 2 금속 패턴(530)들은 제 1 경사면(521)에 비하여 상대적으로 기울기가 높은 제 2 경사면(531)을 포함할 수 있다. 일 실시예에 따르면, 상기 복수의 제 2 금속 패턴(530)들은 종횡비가 5보다 큰 제 2 경사면(531)을 포함할 수 있다.
본 문서에서, 금속 패턴의 종횡비는 금속 패턴의 경사면의 기울기로서, 예를 들면, 경사면의 각도가 k 라 할 때, 탄젠트 k(tan k)로 정의될 수 있다.
일 실시예에 따르면, 상기 제 1 금속 패턴(520)의 제 1 경사면(521)의 각도는 k1으로 정의될 수 있고, 제 1 금속 패턴(520)의 종횡비는 탄젠트 k1(tan k1)일 수 있다.
일 실시예에 따르면, 상기 제 2 금속 패턴(530)의 제 2 경사면(531)의 각도는 k2로 정의될 수 있고, 제 2 금속 패턴(530)의 종횡비는 탄젠트 k2(tan k2)일 수 있다.
일 실시예에 따르면, 상기 복수의 제 1 금속 패턴(520)들은 제 1 두께(T1)를 갖고 형성되고, 상기 복수의 제 2 금속 패턴(530)들은 상기 제 1 두께(T1)보다 작은 제 2 두께(T2)를 갖고 형성될 수 있다. 상기 제 1 두께(T1)와 상기 제 2 두께(T1)의 차이(T1-T2)는 약 5um 보다 클 수 있다.
일 실시예에 따른 회로 기판(340)은, 제 1 금속 패턴(520)들과 제 2 금속 패턴(530)들이 실질적으로 동일층에 형성될 수 있다. 예를 들면, 회로 기판(340)은 PPG(prepreg, 이하 PPG) 기판(510)으로부터 제 1 방향(예: z 방향)에 제 1 금속층(ML1)이 위치할 수 있고, 제 1 금속층(ML1)에는 제 1 금속 패턴(520)들과 제 2 금속 패턴(530)들이 형성될 수 있다. 회로 기판(340)의 제 1 금속 패턴(520)들과 제 2 금속 패턴(530)들이 실질적으로 동일층(예: 제 1 금속층(ML1))에 형성되는 것은, 회로 기판(340)의 제 1 부분(410)에 위치한 PPG 기판(510)에 대하여 부분적으로 제 1 타입의 회로 공정인 텐팅 공정을 수행하여 제 1 금속 패턴(520)들을 형성하고, 제 2 부분(420)에 위치한 상기 PPG 기판(510)에 대하여 부분적으로 제 2 타입의 회로 공정인 mSAP 공정 및/또는 SAP 공정을 수행하여 제 2 금속 패턴(530)들을 형성한 결과물일 수 있다.
일 실시예에 따르면, PPG 기판(510)은 paper phenolic(FR-2, FR-3 등), epoxy(FR-4, FR-5, G-2, G-11 등), Polyamide, B.T, metal, telflon, ceramic, halogen free 등의 다양한 재질로 형성될 수 있다.
일 실시예에 따르면, 회로 기판(340)은, 복수개의 층들로 형성될 수 있으며, 각 층별 회로 공정이 상이할 수 있다. 예를 들면, 10개 층으로 형성된 회로 기판(340)의 경우, 제1 내지 제3 층, 및 제8 내지 제 10층은 제 2 금속 패턴(530)들을 포함하는 제 2 타입의 회로 공정(예: mSAP 공정 및/또는 SAP 공정)으로 형성될 수 있고, 제4 층 내지 제7 층은 제 1 금속 패턴(520)들을 포함하는 제 1 타입의 회로 공정(예: 텐팅 공정)으로 형성될 수 있다.
도 6은 본 문서의 회로 기판(340)을 형성하는 일 실시예에 따른 제조 공정을 개략적으로 도시한 개념도이다.
도 6을 참조하면, 본 문서의 회로 기판(340)을 형성하는 일 실시예에 따른 제조 공정은, 제 1 타입의 회로 공정 중에서 일부 공정과 제 2 타입의 회로 공정 중에서 일부 공정을 동시에/순차적으로 수행하는 공정을 포함할 수 있다.
일 실시예에 따르면, 동작 601에서, PPG 기판(예: 도 5의 PPG 기판(510))을 마련할 수 있다. PPG 기판(510)은 paper phenolic(FR-2, FR-3 등), epoxy(FR-4, FR-5, G-2, G-11 등), Polyamide, B.T, metal, telflon, ceramic, halogen free 등의 다양한 재질로 형성될 수 있다.
일 실시예에 따르면, 동작 603에서, 레이저 드릴링을 이용하여 PPG 기판(510)에 대하여 적어도 부분적으로 홀을 형성하는 공정을 수행할 수 있다. 동작 603은 PPG 기판(510)의 제 1 부분(410) 및 제 2 부분(420)에 대하여 동시에/순차적으로 수행될 수 있다. 이에 따라, PPG 기판(510)의 제 1 부분(410) 및 제 2 부분(420) 각각에는 홀이 형성될 수 있다. 일 실시예에 따르면, 레이저 장치를 이용한 가공(레이저 드릴링)은 적어도 하나의 홀을 형성하는 가공 방식의 일 예시이며, 다른 실시예에 따르면, 적어도 하나의 홀은 다른 드릴 장치 또는 펀칭(punching) 가공을 통해 형성될 수도 있다.
일 실시예에 따르면, 동작 605에서, PPG 기판(510)에 대하여 무전해 동도금(electroless copper plating) 처리를 수행할 수 있다. 동작 605는 PPG 기판(510)의 제 1 부분(410) 및 제 2 부분(420)에 대하여 동시에/순차적으로 수행될 수 있다.
일 실시예에 따르면, 동작 607에서, PPG 기판(510)의 제 1 부분(410)에 대하여 제 1 타입의 회로 공정(예: 텐팅 공정)의 일부분인 구리 도금 처리를 수행할 수 있다. 동작 607이 수행되기 이전에 PPG 기판(510)의 제 2 부분(420)은 마스킹될 수 있다. 이에 따라, 동작 607은 PPG 기판(510)의 제 1 부분(410)에만 수행될 수 있다.
일 실시예에 따르면, 동작 609에서, PPG 기판(510)에 대하여 드라이 필름 도포, 노광, 및/또는 현상을 수행할 수 있다. 동작 609는 PPG 기판(510)의 제 1 부분(410) 및 제 2 부분(420)에 대하여 동시에/순차적으로 수행될 수 있다.
일 실시예에 따르면, 동작 611에서, PPG 기판(510)의 제 2 부분(420)에 대하여 제 2 타입의 회로 공정(예: mSAP공정 또는 SAP 공정)의 일부분인 구리 도금 처리를 수행할 수 있다. 동작 611이 수행되기 이전에 PPG 기판(510)의 제 1 부분(410)은 마스킹될 수 있다. 이에 따라, 동작 611은 PPG 기판(510)의 제 2 부분(420)에만 수행될 수 있다.
일 실시예에 따르면, 동작 613에서, PPG 기판(510)의 제 1 부분(410)에 대하여 제 1 타입의 회로 공정(예: 텐팅 공정)의 일부분인 에칭 처리를 수행할 수 있다. 동작 613이 수행되기 이전에 PPG 기판(510)의 제 2 부분(420)은 마스킹될 수 있다. 이에 따라, 동작 613은 PPG 기판(510)의 제 1 부분(410)에만 수행될 수 있다.
일 실시예에 따르면, 동작 615에서, PPG 기판(510)에 대하여 드라이 필름의 박리를 수행할 수 있다. 동작 615은 PPG 기판(510)의 제 1 부분(410) 및 제 2 부분(420)에 대하여 동시에/순차적으로 수행될 수 있다.
일 실시예에 따르면, 동작 617에서, PPG 기판(510)의 제 2 부분(420)에 대하여 제 2 타입의 회로 공정(예: mSAP공정)의 일부분인 플래시 에칭 처리를 수행할 수 있다.
도 7은 본 문서의 회로 기판(340)을 형성하는 다른 실시예에 따른 제조 공정을 개략적으로 도시한 개념도이다.
도 7을 참조하면, 본 문서의 회로 기판(340)을 형성하는 다른 실시예에 따른 제조 공정은, 제 1 타입의 회로 공정 중에서 일부 공정과 제 2 타입의 회로 공정 중에서 일부 공정을 동시에 또는 순차적으로 수행하는 공정을 포함하되, 도 6에 도시된 제조 공정에 비하여 마스킹 작업의 횟수를 줄일 수 있다.
일 실시예에 따르면, 동작 701에서, PPG 기판(510)을 마련할 수 있다. PPG 기판(510)은 paper phenolic(FR-2, FR-3 등), epoxy(FR-4, FR-5, G-2, G-11 등), Polyamide, B.T, metal, telflon, ceramic, halogen free 등의 다양한 재질로 형성될 수 있다.
일 실시예에 따르면, 동작 703에서, 레이저 드릴링을 이용하여 PPG 기판(510)에 대하여 적어도 부분적으로 홀을 형성하는 공정을 수행할 수 있다. 동작 703은 PPG 기판(510)의 제 1 부분(410)(예: 텐팅 영역) 및 제 2 부분(420)(예: mSAP 영역)에 대하여 동시에 수행될 수 있다. 이에 따라, PPG 기판(510)의 제 1 부분(410) 및 제 2 부분(420) 각각에는 홀이 형성될 수 있다.
일 실시예에 따르면, 동작 705에서, PPG 기판(510)에 대하여 무전해 동도금(electroless copper plating) 처리를 수행할 수 있다. 동작 705는 PPG 기판(510)의 제 1 부분(410) 및 제 2 부분(420)에 대하여 동시에 수행될 수 있다.
일 실시예에 따르면, 동작 701 내지 동작 705는 도 6에 도시된 동작 601 내지 동작 605와 동일하거나 유사할 수 있다.
일 실시예에 따르면, 동작 707에서, PPG 기판(510)의 제 1 부분(410)에 대하여 제 1 타입의 회로 공정(예: 텐팅 공정)의 일부분으로서 구리 도금 처리를 수행할 수 있다.
일 실시예에 따르면, 동작 709에서, PPG 기판(510)의 제 1 부분(410)에 대하여 제 1 타입의 회로 공정(예: 텐팅 공정)의 일부분으로서 드라이 필름 도포, 노광, 및/또는 현상을 수행할 수 있다.
일 실시예에 따르면, 동작 711에서, PPG 기판(510)의 제 1 부분(410)에 대하여 제 1 타입의 회로 공정(예: 텐팅 공정)의 일부분으로서 에칭 처리를 수행할 수 있다.
일 실시예에 따르면, 동작 713에서, PPG 기판(510)의 제 1 부분(410)에 대하여 제 1 타입의 회로 공정(예: 텐팅 공정)의 일부분으로서 드라이 필름의 박리를 수행할 수 있다.
일 실시예에 따르면, 동작 707 내지 동작 713이가 수행되는 동안 PPG 기판(510)의 제 2 부분(420)은 마스킹될 수 있다. 이에 따라, 동작 707 내지 동작 713은 PPG 기판(510)의 제 1 부분(410)에만 수행될 수 있다.
일 실시예에 따르면, 동작 715에서, PPG 기판(510)의 제 2 부분(420)에 대하여 드라이 필름 도포, 노광, 및/또는 현상을 수행할 수 있다.
일 실시예에 따르면, 동작 717에서, PPG 기판(510)의 제 2 부분(420)에 대하여 제 2 타입의 회로 공정(예: mSAP공정)의 일부분으로서 구리 도금 처리를 수행할 수 있다.
일 실시예에 따르면, 동작 719에서, PPG 기판(510)의 제 2 부분(420)에 대하여 제 2 타입의 회로 공정(예: mSAP공정)의 일부분으로서 드라이 필름의 박리를 수행할 수 있다.
일 실시예에 따르면, 동작 721에서, PPG 기판(510)의 제 2 부분(420)에 대하여 제 2 타입의 회로 공정(예: mSAP공정)의 일부분으로서 플래시 에칭 처리를 수행할 수 있다.
일 실시예에 따르면, 동작 715 내지 동작 721이 수행되는 동안 PPG 기판(510)의 제 1 부분(410)은 마스킹될 수 있다. 이에 따라, 공정 715 내지 공정 721은 PPG 기판(510)의 제 2 부분(420)에만 수행될 수 있다.
다양한 실시예들에 따른 전자 장치(100)(예: 웨어러블 전자 장치)는 하나의 회로 기판(340)에 대하여 제 1 타입의 회로 공정 및 제 2 타입의 회로 공정을 부분적으로 적용함으로써, 회로 기판(340)의 집적도를 높이면서도 제조 단가를 낮출 수 있다. 예를 들면, 다양한 실시예들에 따른 전자 장치(100)는 고밀도 설계가 요구되지 않는 제 1 부분(410)에 대해서는 제 1 타입의 회로 공정으로 제 1 금속 패턴(520)들을 형성함으로써 제조 단가를 낮추고, 고밀도 설계가 필요한 제 2 부분(420)에 대해서는 제 2 타입의 회로 공정으로 제 2 금속 패턴(530)들을 형성함으로써 집적도를 높이고 제품의 사양을 높일 수 있다. 예를 들면, 웨어러블 전자 장치는 헤드 마운팅 장치(head mounting device, HMD), 또는 스마트 안경(smart glasses)을 포함할 수 있다.
도시하지 않았으나, 다양한 실시예들에 따른 회로 기판(340)은 다른 회로 기판(예: 연성 회로 기판)과 접합될 수 있다. 예를 들면, 회로 기판(340)은 연성 회로 기판(미도시)과 접합되는 복수의 도전성 단자(미도시)들을 포함할 수 있다. 일 실시예에 따르면, 상기 접합은 ASA(auto-alignable solder adhesive) 접합일 수 있다. ASA 접합은 핫 바(hot bar) 접합에 비하여 미세 피치를 갖는 패턴들을 접합하기가 용이할 수 있다.
일 실시예에 따르면, 다양한 실시예들에 따른 회로 기판(340)은 복수의 도전성 단자들과 인접한 금속 패턴들을 제 2 타입의 회로 공정으로 형성함으로써, 연성 회로 기판과 접합되는 부분의 면적을 줄일 수 있다.
도 8을 비교 예에 따른 회로 기판을 개략적으로 도시한 예시이다. 도 9는 본 문서의 일 실시예에 따른 회로 기판의 적어도 일부 레이어를 개략적으로 도시한 사시도이다.
도 8을 참조하면, 비교예에 따른 회로 기판(810, 820)은, 제 1 타입의 회로 공정으로 금속 패턴을 형성한 제 1 회로 기판(810)과, 제 2 타입의 회로 공정으로 금속 패턴을 형성한 제 2 회로 기판(820)을 솔더링(830)을 이용하여 단순 접합한 복합 기판일 수 있다. 예를 들면, 제 1 타입의 회로 공정은, 전술한 텐팅 공정으로서, 제 2 폭(w2)(약: 30 um)보다 큰 상기 제 1 폭(w1)(예: 약 40 um) 및 제 2 클리어런스(c2)(예: 약 30 um)보다 큰 상기 제 1 클리어런스(c1)(예: 약 40 um)를 갖는 제 1 금속 패턴들(812)(예: 도 5의 제 1 금속 패턴들(520))을 형성하는 공정을 포함할 수 있다. 예를 들면, 제 2 타입의 회로 공정은, mSAP 공정 및/또는 SAP 공정으로서, 약 30 um보다 작거나 같은 상기 제 2 폭(w2) 및 약 30 um보다 작거나 같은 상기 제 2 클리어런스(c2)를 갖는 제 2 금속 패턴들(822)(예: 도 5의 제 2 금속 패턴들(530))을 형성하는 공정을 포함할 수 있다.
비교예에 따른 회로 기판(810, 820)은, 제 1 회로 기판(810)과 제 2 회로 기판(820)을 접합하는 공정이 추가되므로, 제조 공정이 복잡하고, 제 1 회로 기판(810)의 패드(811)와 제 2 회로 기판(810)의 패드(821)의 접합 불량에 따른 수율 저하 이슈가 있을 수 있다. 비교예에 따른 회로 기판(810, 820)은 제 1 회로 기판(810)과 제 2 회로 기판(820) 간의 신호 연결을 위해서 상기 패드들(811, 812)이 솔더링(830)되는 연결 부분을 통해서만 회로 형성이 가능할 수 있다.
도 9를 참조하면, 다양한 실시예들에 따른 회로 기판(예: 도 4의 회로 기판(340))은 하나의 회로 기판(340)에 대하여 제 1 타입의 회로 공정 및 제 2 타입의 회로 공정을 부분적으로 적용함으로써, 상기 비교예에 따른 회로 기판(810, 820)에서 발생될 수 있는 이슈들을 방지할 수 있다. 예를 들면, 다양한 실시예들에 따른 회로 기판(340)은, 상기 패드들(811, 812)을 연결하기 위한 솔더링(830)이 필요하지 않으므로, 공정이 단순하고, 접합 불량에 따른 수율 저하를 방지할 수 있다.
다양한 실시예들에 따른 회로 기판(340)은, 제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴(예: 도 5의 제 1 금속 패턴(520))들을 포함하는 제 1 부분(410), 및 제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴(예: 도 5의 제 2 금속 패턴(530))들을 포함하는 제 2 부분(420)을 포함할 수 있다.
다양한 실시예들에 따른 회로 기판(340)은, 제 1 금속 패턴(520)의 적어도 일부분과 제 2 금속 패턴(530)의 적어도 일부분이 서로 이어지는 연결 부분(910)을 포함할 수 있다. 일 실시예에 따르면, 회로 기판(340)의 연결 부분(910)은 제 1 타입의 회로 공정에 의해 형성되는 제 1 부분(410)과 제 2 타입의 회로 공정에 의해 형성되는 제 2 부분(420)이 서로 인접하는 경계 부분으로 정의될 수 있다.
다양한 실시예들에 따르면, 상기 회로 기판(340)의 연결 부분(910)에는 제 1 금속 패턴(520)의 적어도 일부분과 제 2 금속 패턴(530)의 적어도 일부분을 서로 연결하는 적어도 하나의 연결 패턴(911)(또는 연결 배선)이 형성될 수 있다.
일 실시예에 따르면, 연결 패턴(911)의 배선 폭은 제 1 부분(410)으로부터 제 2 부분(420)으로 갈수록 점진적으로 감소할 수 있다.
일 실시예에 따르면, 연결 패턴(911)의 배선 두께(또는 배선 높이)는 제 1 부분(410)으로부터 제 2 부분(420)으로 갈수록 점진적으로 감소할 수 있다.
일 실시예에 따르면, 연결 패턴(911)의 클리어런스는 제 1 부분(410)으로부터 제 2 부분(420)으로 갈수록 점진적으로 감소할 수 있다.
일 실시예에 따르면, 상기 회로 기판(340)의 연결 부분(910)에 위치한 연결 패턴(911)은, 제 2 타입의 회로 공정, 예컨대 mSAP 공정 및/또는 SAP 공정에 의해 형성될 수 있다.

Claims (20)

  1. 전자 장치에 있어서,
    하우징; 및
    상기 하우징의 내부 공간에 위치하는 회로 기판을 포함하고,
    상기 회로 기판은,
    제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴들을 포함하는 제 1 부분, 및
    제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴들을 포함하는 제 2 부분을 포함하고,
    상기 복수의 제 1 금속 패턴들은 제 1 폭 및 제 1 클리어런스(clearance)를 갖고,
    상기 복수의 제 2 금속 패턴들은 제 2 폭 및 제 2 클리어런스를 갖고,
    상기 제 1 폭은 상기 제 2 폭보다 크고,
    상기 제 1 클리어런스는 상기 제 2 클리어런스보다 큰, 전자 장치.
  2. 제 1 항에 있어서,
    상기 제 1 타입의 회로 공정은 텐팅(tenting) 공정을 포함하고,
    상기 제 2 타입의 회로 공정은 mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정을 포함하는, 전자 장치.
  3. 제 1 항에 있어서,
    상기 회로 기판의 상기 제 2 부분에는 적어도 하나의 프로세서가 실장되는, 전자 장치.
  4. 제 1 항에 있어서,
    상기 회로 기판의 상기 제 1 부분에는 RFIC(radio frequency integrated circuit), BT(bluetooth)/WiFi(wireless fidelity), IFIC(intermediate frequency integrated circuit), 충전 부품, 및 컨택(contact) 부품 중에서 적어도 하나가 실장되는, 전자 장치.
  5. 제 1 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 30 um보다 큰 상기 제 1 폭 및 30 um보다 큰 상기 제 1 클리어런스를 갖고,
    상기 복수의 제 2 금속 패턴들은 30 um보다 작거나 같은 상기 제 2 폭 및 30 um보다 작거나 같은 상기 제 2 클리어런스를 갖는, 전자 장치.
  6. 제 5 항에 있어서,
    상기 제 2 금속 패턴의 경사면의 기울기는 상기 제 1 금속 패턴의 경사면의 기울기보다 큰, 전자 장치.
  7. 제 6 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 종횡비가 5보다 작거나 같은 경사면을 포함하고,
    상기 복수의 제 2 금속 패턴들은 종횡비가 5보다 큰 경사면을 포함하는, 전자 장치.
  8. 제 6 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 제 1 두께를 갖고 형성되고,
    상기 복수의 제 2 금속 패턴들은 상기 제 1 두께보다 작은 제 2 두께를 갖고 형성되는, 전자 장치.
  9. 제 8 항에 있어서,
    상기 제 1 두께와 상기 제 2 두께의 차이는 5um 보다 큰, 전자 장치.
  10. 전자 장치를 위한 회로 기판에 있어서,
    제 1 타입의 회로 공정에 의해 형성되는 복수의 제 1 금속 패턴들을 포함하는 제 1 부분, 및
    제 2 타입의 회로 공정에 의해 형성되는 복수의 제 2 금속 패턴들을 포함하는 제 2 부분을 포함하고,
    상기 복수의 제 1 금속 패턴들은 제 1 폭 및 제 1 클리어런스(clearance)를 갖고,
    상기 복수의 제 2 금속 패턴들은 제 2 폭 및 제 2 클리어런스를 갖고,
    상기 제 1 폭은 상기 제 2 폭보다 크고,
    상기 제 1 클리어런스는 상기 제 2 클리어런스보다 큰, 회로 기판.
  11. 제 10 항에 있어서,
    상기 제 1 타입의 회로 공정은 텐팅(tenting) 공정을 포함하고,
    상기 제 2 타입의 회로 공정은 mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정을 포함하는, 회로 기판.
  12. 제 10 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 30 um보다 큰 상기 제 1 폭 및 30 um보다 큰 상기 제 1 클리어런스를 갖고,
    상기 복수의 제 2 금속 패턴들은 30 um보다 작거나 같은 상기 제 2 폭 및 30 um보다 작거나 같은 상기 제 2 클리어런스를 갖는, 회로 기판.
  13. 제 12 항에 있어서,
    상기 제 2 금속 패턴의 경사면의 기울기는 상기 제 1 금속 패턴의 경사면의 기울기보다 큰, 회로 기판.
  14. 제 13 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 종횡비가 5보다 작거나 같은 경사면을 포함하고,
    상기 복수의 제 2 금속 패턴들은 종횡비가 5보다 큰 경사면을 포함하는, 회로 기판.
  15. 제 13 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 제 1 두께를 갖고 형성되고,
    상기 복수의 제 2 금속 패턴들은 상기 제 1 두께보다 작은 제 2 두께를 갖고 형성되고,
    상기 제 1 두께와 상기 제 2 두께의 차이는 5um 보다 큰, 회로 기판.
  16. 전자 장치에 있어서,
    하우징; 및
    상기 하우징의 내부 공간에 위치하는 회로 기판을 포함하고,
    상기 회로 기판은,
    텐팅(tenting) 공정에 의해 형성되는 복수의 제 1 금속 패턴들을 포함하는 제 1 부분, 및
    mSAP(modified semi additive process) 공정 또는 SAP(semi additive process) 공정에 의해 형성되는 복수의 제 2 금속 패턴들을 포함하는 제 2 부분을 포함하고,
    상기 복수의 제 1 금속 패턴들은 제 1 폭 및 제 1 클리어런스(clearance)를 갖고,
    상기 복수의 제 2 금속 패턴들은 제 2 폭 및 제 2 클리어런스를 갖고,
    상기 제 1 폭은 상기 제 2 폭보다 크고,
    상기 제 1 클리어런스는 상기 제 2 클리어런스보다 큰, 전자 장치.
  17. 제 16 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 30 um보다 큰 상기 제 1 폭 및 30 um보다 큰 상기 제 1 클리어런스를 갖고,
    상기 복수의 제 2 금속 패턴들은 30 um보다 작거나 같은 상기 제 2 폭 및 30 um보다 작거나 같은 상기 제 2 클리어런스를 갖는, 전자 장치.
  18. 제 16 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 종횡비가 5보다 작거나 같은 경사면을 포함하고,
    상기 복수의 제 2 금속 패턴들은 종횡비가 5보다 큰 경사면을 포함하는, 전자 장치.
  19. 제 16 항에 있어서,
    상기 복수의 제 1 금속 패턴들은 제 1 두께를 갖고 형성되고,
    상기 복수의 제 2 금속 패턴들은 상기 제 1 두께보다 작은 제 2 두께를 갖고 형성되고,
    상기 제 1 두께와 상기 제 2 두께의 차이는 5um 보다 큰, 전자 장치.
  20. 제 16 항에 있어서,
    상기 회로 기판의 상기 제 1 부분에는 RFIC(radio frequency integrated circuit), BT(bluetooth)/WiFi(wireless fidelity), IFIC(intermediate frequency integrated circuit), 충전 부품, 및 컨택(contact) 부품 중에서 적어도 하나가 실장되고,
    상기 회로 기판의 상기 제 2 부분에는 적어도 하나의 프로세서가 실장되는, 전자 장치.
KR1020200136169A 2020-10-20 2020-10-20 회로 기판 및 상기 회로 기판을 포함하는 전자 장치 KR20220052154A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200136169A KR20220052154A (ko) 2020-10-20 2020-10-20 회로 기판 및 상기 회로 기판을 포함하는 전자 장치
PCT/KR2021/014547 WO2022086108A1 (ko) 2020-10-20 2021-10-19 회로 기판 및 상기 회로 기판을 포함하는 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200136169A KR20220052154A (ko) 2020-10-20 2020-10-20 회로 기판 및 상기 회로 기판을 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20220052154A true KR20220052154A (ko) 2022-04-27

Family

ID=81289917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200136169A KR20220052154A (ko) 2020-10-20 2020-10-20 회로 기판 및 상기 회로 기판을 포함하는 전자 장치

Country Status (2)

Country Link
KR (1) KR20220052154A (ko)
WO (1) WO2022086108A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024167344A1 (ko) * 2023-02-09 2024-08-15 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
ES2371583T3 (es) * 2008-09-30 2012-01-05 Research In Motion Limited Dispositivo de comunicaciones móviles inalámbricas que tiene un circuito de comunicaciones de campo próximo (nfc) de activación táctil.
JP2016066745A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線基板およびこれを備えた半導体装置
KR20170083464A (ko) * 2016-01-08 2017-07-18 삼성전기주식회사 인쇄회로기판
US11705624B2 (en) * 2017-11-29 2023-07-18 Dai Nippon Printing Co., Ltd. Wiring board and method for manufacturing wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024167344A1 (ko) * 2023-02-09 2024-08-15 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
WO2022086108A1 (ko) 2022-04-28

Similar Documents

Publication Publication Date Title
US11439012B2 (en) Electronic device including in interposer
US11856696B2 (en) Electronic device including interposer
KR102521191B1 (ko) 중첩되어 배치된 인쇄 회로 기판들 및 이를 포함하는 전자 장치
KR102651418B1 (ko) 차폐 시트 및 방열 부재를 포함하는 전자 장치
US11516912B2 (en) Printed circuit board and electronic device having the same
KR20200126622A (ko) 복수의 층을 포함하는 안테나 방사체 및 그것을 포함하는 전자 장치
KR20220052154A (ko) 회로 기판 및 상기 회로 기판을 포함하는 전자 장치
US20230069694A1 (en) Electronic device comprising interposer
US20230371192A1 (en) Electronic apparatus comprising waterproof structure
CN113169447B (zh) 天线结构及其电子装置
KR20210156661A (ko) 안테나를 포함하는 전자 장치
KR20210100450A (ko) 방열 부재를 포함하는 전자 장치
WO2020085719A1 (ko) 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치
US11848279B2 (en) Electronic device including printed circuit board having shielding structure
KR20200088048A (ko) 슬릿을 구비한 인쇄회로기판을 포함하는 전자 장치
TW201351774A (zh) 具天線結構之無線通訊裝置
US11367944B2 (en) Wide-band antenna and electronic device including the same
US11309645B2 (en) Electronic device including flexible printed circuit board
US12041717B2 (en) Rigid flexible printed circuit board and electronic device including the same
US20230156107A1 (en) Electronic device including cable connector
KR20210108856A (ko) 인터포저를 포함하는 전자 장치
KR20220101909A (ko) 차폐 구조를 갖는 기판을 포함하는 전자 장치
KR20230072835A (ko) 케이블 커넥터를 포함하는 전자 장치
KR20220063513A (ko) 차폐 부재 및 열 확산 부재를 포함하는 전자 장치
KR20210060999A (ko) 접속 부재를 포함하는 전자 장치