KR100385422B1 - 프린트 배선판 및 그 제조방법 - Google Patents

프린트 배선판 및 그 제조방법 Download PDF

Info

Publication number
KR100385422B1
KR100385422B1 KR10-2000-7011431A KR20007011431A KR100385422B1 KR 100385422 B1 KR100385422 B1 KR 100385422B1 KR 20007011431 A KR20007011431 A KR 20007011431A KR 100385422 B1 KR100385422 B1 KR 100385422B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
substrate
printed wiring
width
wiring board
Prior art date
Application number
KR10-2000-7011431A
Other languages
English (en)
Other versions
KR20010042711A (ko
Inventor
쯔카다키요타카
콘도미쯔히로
치하라켄지
쇼우다아쯔시
이시다나오토
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20010042711A publication Critical patent/KR20010042711A/ko
Application granted granted Critical
Publication of KR100385422B1 publication Critical patent/KR100385422B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

기판(2)으로의 도체 패턴(3)의 밀도 강도가 우수하고, 그리고 기판(2)의 손상을 방지할 수 있는 프린트 배선판(1), 도체 패턴(3)의 전면(310)의 폭(c)은 상면(320)의 폭(d)보다도 크다. 따라서, 도체 패턴(3)은 대 형태의 단면을 갖는다. 도체 패턴(3)의 하부(31)의 양측면(315)은 솔더 레지스트(4)에 의해서 피복되어 있다. 도체 패턴(3)의 상부(32)의 양측면(325)은 솔더 레지스트(4)로부터 노출하고 있다. 솔더 볼(6)은 양측면(325)에 대해서 계합하고 있다.

Description

프린트 배선판 및 그 제조방법{PRINTED-CIRCUIT BOARD AND METHOD OF MANUFACTURE THEREOF}
종래의 프린트 배선판(9)을 도 5 (A)에 나타낸다. 프린트 배선판(9)은 절연성의 기판(2)과, 기판(2)상에 형성된 복수의 도체 패턴(93)과, 이들을 피복하는 절연성의 보호막(94)에 의해 이루어진다. 도체 패턴(93)은 배선 및 외부 단자로서 사용된다. 도체 패턴(93)의 저면(931)은 기판(2)의 표면과 밀착하고 있다. 저면(931)의 폭(a)은 도체 패턴(93)의 상면(932)의 폭(b)과 동일하다. 즉, 도체 패턴(93)의 단면은 장방형이다. 도체 패턴(93)의 측면(935)은 보호막(94)에 의해서 완전히 피복되어 있다. 도체 패턴(93)은 기판(2)상에 보호막(94)을 형성한 후에 형성된다.
따라서, 종래의 도체 패턴(93)의 단면은, 저면(931)의 폭(a)이 상면(932)의 폭(b)과 동일한 장방형이므로, 도체 패턴(93)과 기판(2)과의 밀착 부분의 면적은 비교적 작다.
그 때문에, 기판(2)과 도체 패턴(93)과의 밀착 강도는 비교적 낮다. 그 결과 도 5 (B)에 나타낸 바와 같이, 열응력 등의 외력(外力)이 프린트 배선판(9)에 가해진 경우에, 도체 패턴(93)이 기판(2)의 표면으로부터 박리 할 우려가 있었다.
이것을 해결하기 위해 도 6 (A)에 나타낸 바와 같이, 도체 패턴(93)의 단면 형상을, 그 저면(931)의 폭(a)이 상면(932)의 폭(b) 보다도 큰 대(臺) 형태로 형성하는 것이 생각된다.
그러나, 이 경우에는, 도체 패턴(93)의 형성시에, 도체 패턴(93)의 형성 소재가, 도체 패턴(93)에 대응한 형상을 갖는 보호막(94)을 밀어 올려버린다. 그 때문에, 도 6 (B)에 나타낸 바와 같이, 보호막(94)이, 기판(2)의 표면으로부터 박리 할 우려가 있었다.
또한, 도 6 (C)에 나타낸 바와 같이, 도체 패턴(93)의 형성시에, 보호막(94)의 저면과 기판(2)의 표면과의 사이에 도체 패턴(93)의 일부분(939)을 잠입하고, 잠입한 부분(939)이 인접한 도체 패턴(93)과 단락 할 우려가 있다.
더구나, 종래의 프린트 배선판(9)에서는, 도 7 (A)에 나타낸 바와 같이, 도체 패턴(93)의 측면(935)이 보호막(94)에 의해 완전히 피복되어 있다. 그 때문에, 도체 패턴(93)상에, 예를 들면 접속단자용의 도금(95) 및 솔더 볼(96)을 접합시키는 경우에는, 솔더 볼(96)은 도체 패턴(93)의 측면(935)에 걸리지 않는다. 그 결과, 화살표로 나타낸 바와 같은 횡(橫)방향의 힘이 솔더 볼(96)에 작용하면, 솔더 볼(96)은 도체 패턴(93)으로부터 박리 할 우려가 있다.
이것을 해결하기 위해, 도 7 (B)에 나타낸 바와 같이, 도체 패턴(93)의 측면(935)과 보호막(94)과의 사이에, 솔더 볼(96)이 침입할 수 있도록, 도체 패턴(93)의 측면(935)을 완전히 노출시키는 것이 생각된다.
그러나, 이 경우에는, 솔더 볼(96)은 기계적 강도가 비교적 작은 기판(2)에 접촉한다. 솔더 볼의 표면장력 때문에, 솔더 볼(96)과 기판(2)과의 접촉 부분의 면적은 매우 작다. 그 때문에, 솔더 볼(96)에 화살표와 같은 횡 방향의 힘이 작용하면, 그 힘이 기판(2)의 상기 접합 부분에 집중적으로 작용한다. 그 결과, 기판(2)에 균열(99)이 생기고, 기판(2)이 파괴될 우려가 있다.
본 발명은 프린트 배선판 및 그 제조방법에 관한 것으로, 상세하게는 밀착 강도가 우수한 도체 패턴을 갖는 프린트 배선판 및 그 제조방법에 관한 것이다.
도 1은 본 발명의 제 1 실시형태에서 프린트 배선판을 나타낸 단면도.
도 2 (A) 내지 도 2 (E)는 제 1 실시형태에서 프린트 배선판의 제조공정을 나타낸 도면.
도 3은 제 2 실시형태의 프린트 배선판을 나타낸 단면도.
도 4 (A) 내지 도 4 (E)는 도 3의 프린트 배선판의 제조공정을 나타낸 도면.
도 5 (A)는 제 1 종래예의 프린트 배선판을 나타낸 단면도.
도 6 (A)은 제 2 종래예의 프린트 배선판을 나타낸 단면도
도 6 (B)은 도 6 (A)의 프린트 배선판으로부터 솔더 레지스트가 박리한 상태를 나타낸 도면
도 7 (A)은 제 3 종래예의 프린트 배선판으로부터 솔더 볼이 박리한 상태를 나타낸 도면.
도 7 (B)은 제 4 종래예의 프린트 배선판에 있어서, 기판이 균열한 상태를 나타낸 도면
본 발명의 목적은 기판과 도체 패턴의 밀착이 강하고, 그리고 기판의 손상을 방지할 수 있는 프린트 배선판 및 그 제조방법을 제공하는데 있다.
상기의 목적을 달성하기 위한, 본 발명의 제 1 형태는, 프린트 배선판은, 기판과, 기판상에 형성된 도체 패턴과, 기판과 상기 도체 패턴을 피복하는 보호막을 갖는다. 도체 패턴은, 기판에 접촉하는 저면, 저면의 반대측의 상면, 및 한 쌍의 측면을 갖는다. 각 측면은 보호막에 의해서 피복된 하부측면과, 보호막으로부터 노출된 상부측면으로 이루어진다. 저면의 폭은 상면의 폭보다도 크다.
도체 패턴의 저면의 폭이 상면의 폭보다 크고, 하부측면이 보호막으로 피복되고, 그리고 상부측면은 보호막으로부터 노출하고 있는 것이 바람직하다.
본 발명의 제 1 형태의 프린트 배선판에서는, 도체 패턴의 저면의 폭은 상면의 폭보다 크고, 기판에 밀착하는 부분의 면적이 비교적 크다. 따라서, 단면장방형의 도체 패턴에 비해서, 기판으로의 도체 패턴의 밀착 강도는 향상한다. 그 결과, 기판의 표면으로부터의 도체 패턴의 박리는 방지된다.
또한, 도체 패턴의 상부의 측면은 보호막으로부터 노출하고 있다. 그 때문에, 도체 패턴에 예를 들면 솔더 볼을 접합시킬 때에, 솔더 볼은 도체 패턴의 상부측면으로 침입한다. 그 결과, 접합 후의 솔더 볼에 횡 방향의 힘이 작용해도, 솔더 볼은 상부측면으로 걸리는 부분을 갖기 때문에, 도체 패턴으로부터의 솔더 볼의 박리는 방지된다.
그리고, 도체 패턴의 하부 측면은 보호막에 의해서 피복되어 있다. 따라서, 예를 들면 솔더 볼은 기판에 접촉하지 않고, 기판보다도 기계적 강도가 높은 도체 패턴에 접촉한다. 그 결과, 접합 후의 솔더 볼에 횡 방향의 힘이 작용해도, 그 힘은 도체 패턴으로 작용하고, 기판에는 작용하지 않으므로, 기판에 균열 등의 손상이 생기는 것은 방지된다.
도체 패턴의 상면 및 상부측면은 도금으로 피복되어 있는 것이 바람직하다. 이 경우에는, 솔더 볼은 도체 패턴에 대해서 용이하게 접합된다.
솔더 볼은 도체 패턴의 상부측면에 있어서 도체 패턴에 접촉하고 있는 것이 바람직하다. 이 경우에는, 접합된 솔더 볼에 대해서 횡 방향의 힘이 작용해도, 솔더 볼은 도체 패턴의 측면에 접촉하고 있으므로, 도체 패턴으로부터의 솔더 볼의 박리는 방지된다.
본 발명의 제 2 형태는, 프린트 배선판의 제조방법을 제공한다. 그 제조방법은 도체를 갖는 기판을 에칭하여 도체 패턴을 형성하는 공정과, 도체 패턴상 및 기판상에 보호막을 도포하는 공정과, 보호막의 일부를 제거하는 공정을 포함한다. 에칭 공정에서는, 도체 패턴은 기판에 접촉하는 저면의 폭이 그 저면의 반대측의 상면의 폭보다 크게 되도록 형성된다. 제거 공정에서는, 도체 패턴의 상부가 노출된다.
도체 패턴은 보호막의 형성 전에 형성된다. 따라서, 도체 패턴의 형성시에 보호막은 존재하지 않으므로, 도체 패턴이 보호막을 밀어 올리는 것이 없다. 그 결과, 기판의 표면으로부터의 보호막의 박리는 방지된다. 또한, 보호막의 저면과 기판의 표면과 사이에, 도체 패턴의 일부가 잠입하는 것도 없다. 그 결과, 인접한 도체 패턴끼리의 단락은 방지된다.
이하, 도 1 및 도 2를 참조하여, 본 발명의 제 1 실시형태에서 프린트 배선판에 관해서 설명한다.
프린트 배선판(1)은 절연성의 기판(2), 기판(2)상에 형성된 도체 패턴(3), 및 기판(2)와 도체 패턴(3) 등을 피복하는 절연성의 보호막 즉 솔더 레지스트(4)를 갖는다. 도체 패턴(3)은 저면에 직교하는 방향으로 연장하고 있다. 도 1에 나타낸 바와 같이, 도체 패턴(3)은 상부(32) 및 하부(31)를 갖는다. 도체 패턴(3)의 저면(310)은 기판(2)의 표면에 밀착하고 있다. 저면(310)의 폭(c)은 상면(320)의 폭(d)보다도 크다. 따라서, 도체 패턴(3)의 장수방향에 직교하는 단면형상은 대 형태이다. 또한, 하부(31)의 측면(315)은 솔더 레지스트(4)에 의해서 피복되어 있다. 다른 한편, 상부(32)의 측면(325)은 솔더 레지스트(4)에는 피복되지 않는다. 하부(31)의 높이(h)는, 도체 패턴의 높이(p)의 95%이다. 잔류한 도체 패턴의 높이(p)의 5%가 상부(32)의 높이이다. 상부(32)의 상면(320) 및 측면(325)은 접속단자용의 도금(5)로 피복되어 있다. 그리고, 솔더 볼(6)은 도금(5)을 통해 도체 패턴(3)에 접속되어 있다. 솔더 볼(6)은 상부(32)의 측면(325)에 계지되어 있다.
이하, 프린트 배선판(1)의 제조방법은 도 2 (A) 내지 도 2 (E)를 참조하여 설명한다. 기판(2)의 소재는 바람직하게는 글라스 에폭키시이다. 프린트 배선판(1)은 기판(2)상에 동박이 미리 붙여진 동장적층판으로부터 제조된다.
먼저, 도 2 (A)에서는, 동장적층판에 에칭이 실시되고, 복수의 도체 패턴(3)이 기판(2)상에 형성된다. 에칭 처리시에 있어서, 도체 패턴(3)의 단면은저면(310)의 폭(c)이 상면(320)의 폭(d)보다도 큰 대 형태로 형성된다.
저면(310)의 폭(c)은 30 ~ 200㎛, 상면(320)의 폭(d)은 10 ~ 180㎛인 것이 바람직하다. 제 1 실시형태에서는, 저면(310)의 폭(c)은 80㎛이고, 상면(320)의 폭(d)은 70㎛이며, 도체 패턴(3)의 높이(p)는 35㎛이다.
도 2 (B)에 나타낸 바와 같이, 도체 패턴(3) 및 기판(2)의 전체를 덮도록 솔더 레지스트(4)를 도포한다. 이때, 도체 패턴(3)의 배치에 상관없이, 솔더 레지스트(4)의 높이가 거의 일정하게 되도록, 즉 그 표면(41)이 평탄하게 되도록 솔더 레지스트(4)는 도포된다.
솔더 레지스트(4)의 표면(41)에 대해서 레이저를 조사하고, 도 2 (C)에 나타낸 바와 같이, 도체 패턴(3)에 따라 솔더 레지스트(4)를 제거한다. 도체 패턴(3)의 높이(p)의 5%가 노출한 단계로, 레이저 조사를 방지한다. 레이저 조사에 의해, 상부(32) 즉 상면(320) 및 상부의 측면(325)이, 솔더 레지스트(4)의 개구부(40)로부터 노출된다. 이때, 도체 패턴(3)의 하부(31)의 높이(h)는 약 33㎛이다.
도 2 (D)에 나타낸 바와 같이, 소정의 도체 패턴(3)에 대해서 도금 처리를 행한다. 도금 처리로는, 접속단자용의 도금(5)에 의해 소정의 도체 패턴(3)의 상부(32)를 피복시킨다. 도금(5)의 재료로서, 예를 들면, 동, 금 또는 니켈과 같은 금속을 사용할 수 있다.
이어, 도금(5)상에 솔더(solder)를 공급하고, 그 솔더를 가열하여 용융한다. 용융한 솔더를 고화(固化)하면, 도 2 (E)에 나타낸 바와 같이, 솔더 볼(6)이 도체 패턴(3)의 상부(32)에 도금(5)을 통해 접합된다. 이때 솔더 볼(6)은 상부(32)의 양측면(325)에 걸리는 계지부분(63)을 갖는다.
또한, 도금 처리에 있어서, 도금(5)의 최상부는 솔더 레지스트(4)의 표면(41)보다도 높은 위치에 형성되는 것이 보다 바람직하다. 이 경우, 예를 들면 접속용의 솔더 볼이나 솔더 페이스트가 접합하기 쉽게 된다. 또한, 프린트 배선판(1)의 전기적 테스트를 행함에 있어, 그 테스트에 이용되는 단자, 예를 들면 프로브(probe)나 이방성 도전 고무가 도금(5)에 접촉하기 쉽게 된다. 한편, 도금(5)의 최상부가, 솔더 레지스트(4)의 표면(41)보다도 낮은 위치에 형성되는 경우에는 접합, 접촉이 어렵게 될 우려가 있다.
하부(31)의 높이(h)는, 도체 패턴(3)의 높이(p)의 50%이상이고 100%미만인 것이 바람직하다. 이 경우에는 하부(31)의 측면(315)은 솔더 레지스트(4)에 의해서 확실하게 피복할 수 있다. 더구나 하부(31)의 높이(h)가, 도체 패턴(3)의 높이(p)의 50%미만인 경우에는, 하부(31)의 측면(315)은 솔더 레지스트(4)에 의해서 확실하게 피복되지 않는 경우가 있다. 그 때문에, 예를 들면 도체 패턴(3)에 접합된 솔더 볼(6)에 대해서 횡 방향으로 작용하는 힘이, 하부(31)의 하측 기판(2)에 전해지기 쉽게 되고, 기판(2)에 균열 등의 손상이 생길 우려가 있다.
한편, 하부(31)의 높이(h)가 도체 패턴(3)의 높이(p)의 100%인 경우에는, 도체 패턴(3)의 상부(32)가 존재하지 않게 된다. 이 경우, 솔더 볼(6)은 도체 패턴(3)에 대해서 충분한 강도를 가지고 접합하지 않는다.
도체 패턴(3)의 단면형상은, 제조의 용이를 위해 좌우대칭인 등각대형인 것이 바람직하다.
저면폭에서 상면폭을 뺀 값의 반분 값을, 도체 패턴(3)의 높이로 나누어서 얻어진 값 {(c-d)/2}/p(이하, 값 X라 한다)는, 0.1 ~ 2.5의 범위로 설정되는 것이 바람직하다. 이와 같은 범위가 되도록 도체 패턴(3)의 길이를 설정하면, 하부(31)의 측면(315)과 솔더 레지스트(4)와의 접합면적은 크게 된다. 그 결과, 솔더 레지스트(4)에 의해서, 도체 패턴(3)은 기판(2)으로 향해서 눌러 붙여진다. 값 X가 0.1미만의 경우에는, 하부(31)의 측면(315)은 솔더 레지스트(4)와의 접촉면적이 작게 된다. 그 때문에, 도체 패턴(3)은 솔더 레지스트(4)에 의해서 기판(2)으로 향해서 충분히 눌러 붙일 수 없는 경우가 있다. 한편, 값 X가 2.5보다도 큰 경우에는, 도체 패턴(3)의 노출 부분이 작게 되어, 도체 패턴(3)과 반도체 부품과의 접속 면적이 작게 된다. 그 결과, 반도체 부품의 접속 강도가 낮게 될 우려가 있다.
제 1 실시형태의 프린트 배선판(1)에 의해 이하의 효과를 얻는다.
제 1 실시형태의 프린트 배선판(1)에서는, 도 1에 나타낸 바와 같이, 저면(310)의 폭(c)은 상부(320)의 폭(d)보다도 크고, 즉 도체 패턴(3)의 단면은 대 형태이다. 따라서, 장방형의 단면을 갖는 종래의 도체 패턴(93)에 비해서, 도체 패턴(3)은 기판(2)에 대해서 비교적 큰 면적으로 밀착한다. 이 형상에 의해, 기판(2)으로의 도체 패턴(3)의 밀착 강도는 향상한다. 그 결과, 도체 패턴(3)이 기판(2)의 표면으로부터 박리하는 것은 방지된다.
도체 패턴(3)은, 도 2 (A)에 나타낸 바와 같이, 솔더 레지스트(4)의 형성전에 형성된다. 따라서 종래와 같이, 도체 패턴(3)에 의해 솔더 레지스트(4)가 밀어 올려지는 것은 없다. 그 때문에, 솔더 레지스트(4)가 기판(2)의 표면으로부터의 박리는 방지된다. 또한, 솔더 레지스트(4)의 저면과 기판(2)의 표면과의 사이에 도체 패턴(3)의 일부가 잠입하지 않으므로, 인접한 도체 패턴끼리의 단락도 방지된다.
상부(32)의 측면(325)은 솔더 레지스트(4)로 덮여져 있지 않으므로, 솔더 볼(6)은 그 측면(32)에 접촉할 수 있다. 더구나 이 솔더 볼(6)에는 상부(32)의 측면(325)에 걸리는 계지부분(63)을 가지므로, 솔더 볼(6)에 횡 방향의 힘이 가해져도, 도체 패턴(3)으로부터의 솔더 볼(6)의 박리는 방지된다.
하부(31)의 측면(315)은 솔더 레지스트(4)에 의해서 피복되어 있다. 그 때문에, 솔더 볼(6)은 기판(2)과는 접촉하지 안하고, 기판(2)보다고 기계적 강도가 높은 도체 패턴(3)에 접촉한다. 따라서, 접합 후의 솔더 볼(6)에 횡 방향의 힘이 가해져도, 그 힘은 도체 패턴(3)에 작용하고, 기판(2)에는 작용하지 않는다. 이 때문에 기판(2)에 균열 등의 손상이 생기는 것은 방지된다.
도체 패턴(3)의 단면은 거의 등각대형이므로, 도체 패턴(3)은 용이하게 형성된다.
저면(310)의 폭(c)으로부터 상면(320)의 폭(d)을 뺀 값의 반분 값을, 도체 패턴(3)의 높이(p)로 나누어 얻은 값 X={(c-d)/2}/p는 약 0.14이다. 이와 같은 길이의 도체 패턴(3)에서는, 솔더 레지스트(4)가 하부(31)의 측면(315)과 큰 면적으로 접촉할 수 있다. 따라서, 도체 패턴(3)은 솔더 레지스트(4)에 의해서 강고(强固)로 눌러지게 된다. 그 결과, 기판(2)으로의 도체 패턴(3)의 밀착 강도는 보다 한층 향상한다.
더구나, 도체 패턴(3)의 측면(315,325)은, 제 1 실시형태와 같은 평탄한 사면에 한정되지 않고, 요(凹)형태의 곡면이어도 좋다.
하부(31)의 높이(h)는, 도체 패턴(3)의 높이(p)의 95%이므로, 하부(31)의 측면(315)은 솔더 레지스트(4)에 의해 확실하게 피복된다. 그 결과, 도체 패턴(3)에 접합된 솔더 볼(6)에 횡 방향의 힘이 가해져도, 기판(2)의 손상은 확실하게 방지된다.
상부(32)는 도금(5)으로 피복되어 있다. 이것에 의해, 솔더 볼(6)은 도체 패턴(3)에 대해서 용이하게 접합된다.
이하, 제 2 실시형태의 프린트 배선판에 관해서 제 1 실시형태와 다른 점을 중심으로 설명한다. 도 3에 나타낸 바와 같이, 제 2 실시형태에서는, 솔더 레지스트(4)의 표면(42)은 도체 패턴(3)의 배치에 따른 형상을 가지고 있다. 제 2 실시형태의 프린트 배선판은 이 점에서만 제 1 실시형태와 다르다.
이어, 제 2 실시형태의 프린트 배선판의 제조공정을 설명한다.
도 4 (A)에 나타낸 바와 같이, 동장적층판에 에칭 등을 실시하는 것에 의해, 복수의 도체 패턴(3)을 기판(2)상에 형성한다. 각 도체 패턴(3)의 저면(310)의 폭(c)은 상면(320)의 폭(d)보다도 크다. 따라서, 각 도체 패턴(3)의 단면은 대 형태이다.
이어, 도 4 (B)에 나타낸 바와 같이, 도체 패턴93) 및 기판(2)의 표면 전체에, 절연성을 갖는 보호막으로서 솔더 레지스트(4)를 도포한다. 이때, 솔더 레지스트(4)는 그 두께가 거의 일정하게 되도록 도포되므로, 솔더 레지스트(4)의 표면(42)은 도체 패턴(3)의 배치에 따른 파상(波狀)이 된다.
솔더 레지스트(4)의 표면(41)에 대해서 레이저를 조사하여, 도 4 (C)에 나타낸 바와 같이, 도체 패턴(3)에 따라 솔더 레지스트(4)를 제거한다. 도체 패턴(3)의 높이(p)의 5%가 노출한 단계에서, 레이저 조사를 정지한다. 이것에 의해, 도체 패턴(3)의 상부(32) 즉 상면(320)과 측면(325)이, 솔더 레지스트(4)의 개구부(40)으로부터 노출한다. 이때, 도체 패턴93)의 하부(31)의 높이(h)는, 도체 패턴(3)의 높이(p)의 95%이다.
도 4 (D)에 나타낸 바와 같이, 소정의 도체 패턴(3)에 대해서 도금 처리를 행한다. 도금 처리에 의해서, 접속단자용의 도금(5)이 소정의 도체 패턴(3)의 상부(32)를 피복한다.
이어, 도금(5)상에 솔더를 공급하고, 그 솔더를 가열하여 용융(鎔融)한다. 용융한 솔더를 고화하면 도 4 (E)에 나타낸 바와 같이, 솔더 볼(6)이 도체 패턴(3)의 상부(32)에 도금(5)을 개재해 접합된다.
제 2 실시형태에 있어서도, 제 1 실시형태와 동일한 효과를 얻는다.
상술한 바와 같이, 본 발명에 의하면, 기판으로의 도체 패턴의 밀도강도가 우수하고, 기판의 손상을 방지할 수 있는 프린트 배선판을 제공할 수 있다.

Claims (10)

  1. 기판과,
    상기 기판상에 형성된 도체 패턴과,
    상기 기판과 상기 도체 패턴을 피복하는 보호막을 포함한 프린트 배선판에 있어서,
    상기 도체 패턴은, 상기 기판에 접촉하는 저면, 상기 저면의 반대측의 상면, 및 측면을 갖고, 상기 각 측면은 상기 보호막에 의해서 피복된 하부측면과 상기 보호막으로부터 노출된 상부측면 등으로 이루어지고, 상기 저면의 폭은 상기 상면의 폭보다도 크게 형성되고, 상기 저면의 폭에서 상기 상면의 폭을 뺀 값의 반분 값을, 상기 도체 패턴의 높이로 나눈 것에 의해서 얻어진 값이 0.1 ~ 2.5의 범위로 설정되어 있는 프린트 배선판.
  2. 제 1 항에 있어서, 상기 도체 패턴은, 그 장수방향에 직교하는 대 형태의 단면을 갖는 프린트 배선판.
  3. 제 1 항에 있어서, 상기 측면은 요(凹)면인 프린트 배선판.
  4. 제 1 항에 있어서, 상기 도체 패턴에 있어서, 상기 보호막에 피복된 부분의 높이는, 그 도체 패턴의 높이에 대해서 50%이상이고 100%미만인 프린트 배선판.
  5. 제 1 항에 있어서, 상기 상면 및 상부측면은 도금으로 피복되어 있는 프린트배선판.
  6. 제 1 항에 있어서, 상기 상부측면에 있어서 상기 도체 패턴과 접촉하고 있는 솔더 볼을 더 구비한 프린트 배선판.
  7. 삭제
  8. 프린트 배선판의 제조방법에 있어서,
    도체를 갖는 기판을 에칭하여 도체 패턴을 형성하는 공정과,
    상기 도체 패턴은 상기 기판에 접촉하는 저면의 폭이 그 저면의 반대측의 상면의 폭보다 크게 형성되고, 상기 저면의 폭에서 상기 상면의 폭은 뺀 값의 반분 값을, 상기 도체 패턴의 높이로 나눈 것에 의해서 얻어진 값이 0.1 ~ 2.5의 범위로 설정되어 있는 것과, 상기 도체 패턴상 및 기판상에 절연성의 보호막을 도포하는 공정과,
    상기 도체 패턴의 상부를 노출시키기 위해 상기 보호막의 일부를 제거하는 공정 등을 포함한 제조방법.
  9. 제 8 항에 있어서, 노출된 상기 도체 패턴의 상부를 도금하는 공정과,
    도금된 상기 도체 패턴의 상부에 솔더 볼을 접합하는 공정을 더 포함한 제조방법.
  10. 제 1 항에 있어서, 상기 도체 패턴의 측면은 상기 기판에 대해서 경사하고 있는 것과, 상기 보호막은 경사한 상기 측면에 접촉하고 있는 프린트 배선판.
KR10-2000-7011431A 1998-07-22 1999-07-21 프린트 배선판 및 그 제조방법 KR100385422B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP?10/206189 1998-07-22
JP20618998A JP4066522B2 (ja) 1998-07-22 1998-07-22 プリント配線板

Publications (2)

Publication Number Publication Date
KR20010042711A KR20010042711A (ko) 2001-05-25
KR100385422B1 true KR100385422B1 (ko) 2003-05-27

Family

ID=16519294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7011431A KR100385422B1 (ko) 1998-07-22 1999-07-21 프린트 배선판 및 그 제조방법

Country Status (6)

Country Link
US (1) US6809415B2 (ko)
EP (1) EP1143776B1 (ko)
JP (1) JP4066522B2 (ko)
KR (1) KR100385422B1 (ko)
DE (1) DE69935009T2 (ko)
WO (1) WO2000005933A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110750B2 (en) 2004-02-04 2012-02-07 Ibiden Co., Ltd. Multilayer printed wiring board

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
US7012050B2 (en) * 2002-12-06 2006-03-14 Colgate-Palmolive Company Skin cleansing composition comprising a quaternized lanolin
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
US7081209B2 (en) * 2003-07-09 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Solder mask removal method
US7307222B2 (en) * 2003-09-24 2007-12-11 Agilent Technologies, Inc. Printed circuit board test access point structures and method for making the same
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2007317852A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd プリント配線板及び基板間接続構造
US7964800B2 (en) 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
JP5072283B2 (ja) * 2006-07-31 2012-11-14 三洋電機株式会社 回路基板
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
JP5227531B2 (ja) * 2007-03-30 2013-07-03 日本発條株式会社 ディスク装置用サスペンション
US8709934B2 (en) * 2007-06-05 2014-04-29 Stats Chippac Ltd. Electronic system with vertical intermetallic compound
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8058726B1 (en) * 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5426122B2 (ja) * 2008-08-21 2014-02-26 セイコーインスツル株式会社 回路基板
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5360221B2 (ja) * 2009-09-16 2013-12-04 株式会社村田製作所 電子部品内蔵モジュール
US8528200B2 (en) * 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9449933B2 (en) * 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
US9245862B1 (en) 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9412702B2 (en) 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
US8975177B2 (en) * 2013-03-14 2015-03-10 Intel Corporation Laser resist removal for integrated circuit (IC) packaging
JP2014216585A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6424453B2 (ja) * 2014-04-10 2018-11-21 株式会社村田製作所 多層基板の製造方法および多層基板
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
JP6434328B2 (ja) * 2015-02-04 2018-12-05 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
JP6368657B2 (ja) * 2015-02-02 2018-08-01 日本発條株式会社 金属ベース回路基板及びその製造方法
EP3322267A1 (en) 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
US10381296B2 (en) * 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10446515B2 (en) 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
KR102374316B1 (ko) 2017-06-20 2022-03-15 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
JP2020161728A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
JP2022133504A (ja) * 2021-03-02 2022-09-14 イビデン株式会社 プリント配線板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289834A (en) * 1977-10-20 1981-09-15 Ibm Corporation Dense dry etched multi-level metallurgy with non-overlapped vias
JPS5828846A (ja) * 1981-08-14 1983-02-19 Nec Corp ボンデイング端子電極
JPS60234982A (ja) * 1984-05-09 1985-11-21 Alps Electric Co Ltd パタ−ン形成方法
JPS6292453A (ja) * 1985-10-18 1987-04-27 Fuji Electric Co Ltd 半導体装置の製造方法
US5207103A (en) * 1987-06-01 1993-05-04 Wise Kensall D Ultraminiature single-crystal sensor with movable member
JPH0666290B2 (ja) * 1987-12-29 1994-08-24 日本電気株式会社 半導体装置の製造方法
JPH01238132A (ja) * 1988-03-18 1989-09-22 Oki Electric Ind Co Ltd 半田接続用電極及び半田接続用電極の製造方法
JPH03153049A (ja) * 1989-11-10 1991-07-01 Fujitsu Ltd 半導体装置
JP2764632B2 (ja) 1990-04-09 1998-06-11 イビデン株式会社 電子回路基板とその製造方法
JP2855882B2 (ja) * 1991-05-27 1999-02-10 松下電器産業株式会社 回路基板およびその製造方法
JPH0529363A (ja) * 1991-07-22 1993-02-05 Sony Corp 配線基板
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
JPH05327179A (ja) 1992-05-15 1993-12-10 Sony Corp プリント配線基板の製造方法
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JP3578232B2 (ja) * 1994-04-07 2004-10-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気接点形成方法、該電気接点を含むプローブ構造および装置
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
JPH08181423A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造
JP3291950B2 (ja) 1994-12-28 2002-06-17 日産自動車株式会社 設計支援装置
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP2671851B2 (ja) * 1995-02-21 1997-11-05 日本電気株式会社 プリント配線板の製造方法
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US5801689A (en) 1996-01-22 1998-09-01 Extended Systems, Inc. Hypertext based remote graphic user interface control system
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110750B2 (en) 2004-02-04 2012-02-07 Ibiden Co., Ltd. Multilayer printed wiring board
US8119920B2 (en) 2004-02-04 2012-02-21 Ibiden Co., Ltd. Multilayer printed wiring board
KR101131760B1 (ko) * 2004-02-04 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판
US8729400B2 (en) 2004-02-04 2014-05-20 Ibiden Co., Ltd. Multilayer printed wiring board
US8754334B2 (en) 2004-02-04 2014-06-17 Ibiden Co., Ltd. Multilayer printed wiring board
US9101054B2 (en) 2004-02-04 2015-08-04 Ibiden Co., Ltd. Multilayer printed wiring board

Also Published As

Publication number Publication date
US20010002728A1 (en) 2001-06-07
EP1143776A1 (en) 2001-10-10
EP1143776A4 (en) 2006-05-03
WO2000005933A1 (fr) 2000-02-03
JP4066522B2 (ja) 2008-03-26
US6809415B2 (en) 2004-10-26
JP2000040868A (ja) 2000-02-08
DE69935009T2 (de) 2007-08-23
EP1143776B1 (en) 2007-01-24
DE69935009D1 (de) 2007-03-15
KR20010042711A (ko) 2001-05-25

Similar Documents

Publication Publication Date Title
KR100385422B1 (ko) 프린트 배선판 및 그 제조방법
US4295184A (en) Circuit board with self-locking terminals
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
TW501240B (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
US4187388A (en) Circuit board with self-locking terminals
JP2781019B2 (ja) 半導体装置およびその製造方法
EP1272019B1 (en) Printed-circuit board, multilayer printed-circuit board and method of manufacture thereof
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
JPH0158864B2 (ko)
JP3424526B2 (ja) 電子部品の実装方法
US4223435A (en) Circuit board with self-locking terminals
JPH06334330A (ja) 金属配線の接続方法
JPH0685425A (ja) 電子部品搭載用基板
JPH03126289A (ja) プリント配線板のカードエッジコネクタおよびその製造方法
JPS5830187A (ja) 両面プリント基板およびその接続方法
JP2967560B2 (ja) フィルムキャリアの接続構造体
JP4572438B2 (ja) 検査治具の製造方法及び検査治具
JP3364866B2 (ja) 可撓性平型導体ケーブルの接続方法
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
KR910007472B1 (ko) 회로기판 및 그 제조방법
JPH0653347A (ja) リードレスチップキャリア
JP2004153014A (ja) 部品実装基板
JP2957747B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
TW202247385A (zh) 電路板及其製作方法
JPH05191021A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee