TW201414387A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW201414387A
TW201414387A TW102127929A TW102127929A TW201414387A TW 201414387 A TW201414387 A TW 201414387A TW 102127929 A TW102127929 A TW 102127929A TW 102127929 A TW102127929 A TW 102127929A TW 201414387 A TW201414387 A TW 201414387A
Authority
TW
Taiwan
Prior art keywords
connection terminal
layer
main surface
width
wiring board
Prior art date
Application number
TW102127929A
Other languages
English (en)
Other versions
TWI524830B (zh
Inventor
Tomohiro Nishida
Seiji Mori
Makoto Wakazono
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201414387A publication Critical patent/TW201414387A/zh
Application granted granted Critical
Publication of TWI524830B publication Critical patent/TWI524830B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明提供一種可確保連接端子的接著強度，並可抑制連接端子在中途的製造步驟中傾倒或剝離之配線基板。關於本發明之配線基板，係具有分別層積有一層以上之絕緣層及導體層的積層體，該配線基板的特徵在於具備：複數個連接端子，其等互相分離而形成於積層體上；及填充構件，其在複數個連接端子間，填充到低於該複數個連接端子的高度的位置；連接端子之剖面為梯形狀，該梯形狀係和積層體連接側的第1主面之寬度比和第1主面對向的第2主面之寬度更寬。

Description

配線基板
本發明係關於一種形成有用於將半導體晶片連接於主面的複數個連接端子之配線基板。
通常，在配線基板的主面(表面)上形成有和半導體晶片連接用的端子(以下稱為連接端子)。於近幾年，此連接端子的高密度化進展，所配置的連接端子之間隔(間距)變得狹窄。因此，提出了採用將複數個連接端子配置於阻焊劑層同一開口內的NSMD(非焊罩界定)形狀之配線基板。
然而，將複數個連接端子以窄間距配置於同一開口內的情況，塗布於連接端子表面的焊料會流出到鄰接的連接端子，有連接端子間短路(short)之虞。此外，連接端子之配線寬度隨著連接端子之高密度化而變得狹窄，所以有連接端子無法得到充分的接著強度之虞。此情況，有連接端子在中途的製造步驟中傾倒或剝離之虞。
於是，提出了在各連接端子間填充絕緣性的阻焊劑(參照例如專利文獻1)。關於該手法，由於將抗焊料填充於連接端子間，所以可抑制塗布於連接端子表面的焊料流出到鄰接的連接端子。此外，由於連接端子之側面和阻焊劑抵接，所以可抑制連接端子傾倒或剝離。
先前技術文獻 專利文獻
專利文獻1 特開2011-192692號公報
然而，關於在專利文獻1中所提出的手法，到將阻焊劑填充於連接端子間為止，有連接端子在中途的製造步驟中傾倒或剝離之虞。
本發明係因應上述情況而完成，其目的在於提供一種可確保連接端子的接著強度，並可抑制連接端子在中途的製造步驟中傾倒或剝離之配線基板。
為了達成上述目的，本發明係一種具有分別層積有一層以上之絕緣層及導體層的積層體之配線基板，其特徵在於具備：複數個連接端子，其等互相分離而形成於前述積層體上；及填充構件，其在前述複數個連接端子間，填充到低於該複數個連接端子的高度的位置；前述連接端子之剖面為梯形狀，該梯形狀係和前述積層體連接側的第1主面之寬度比和前述第1主面對向的第2主面之寬度更寬。
藉由本發明，在具有分別層積有一層以上之絕緣層及導體層的積層體之配線基板方面，由於互相分離而形成於積層體上的連接端子之剖面為和積層體連接側的第1主面之寬度比和第1主面對向的第2主面之 寬度更寬的梯形狀，所以可加寬連接端子和積層體連接的面積。因此，可得到充分的接著強度。此結果，可抑制連接端子在中途的製造步驟中傾倒或剝離。
此外，連接端子之剖面為梯形狀，所以可抑制在連接端子與填充構件之間產生氣泡。再者，由於連接端子之第2主面之寬度變窄，所以可抑制塗布於連接端子表面的焊料流出到鄰接的連接端子側、連接端子間短路(short)。
再者，在本發明之一形態中，其特徵在於：前述連接端子之第1主面具有：抵接面，其和前述積層體抵接；及分離面，其在前述抵接面之兩端不和前述積層體抵接。
此外，在本發明之其他形態中，其特徵在於：前述抵接面之寬度比前述第2主面之寬度更寬。由於抵接面之寬度比第2主面之寬度更寬，所以可得到充分的接著強度。因此，可抑制連接端子在中途的製造步驟中傾倒或剝離。
此外，在本發明之其他形態中，前述填充構件發揮作為阻焊劑之功用。藉由填充構件發揮作為阻焊劑之功用，可抑制焊料殘留於填充構件上、連接端子間短路(short)。
此外，在本發明之其他形態中，其特徵在於：在前述積層體上具有阻焊劑層，該阻焊劑層係具有露出前述複數個連接端子的開口，並且覆蓋和前述複數個連接端子連接而成的配線圖案，前述配線圖案之剖面 為梯形狀，該梯形狀係和前述積層體連接側的第3主面之寬度比和前述第3主面對向的第4主面之寬度更寬，前述複數個連接端子之至少一部分係前述第1主面之寬度相對於前述第2主面之寬度之比大於前述第3主面之寬度相對於前述配線圖案之前述第4主面之寬度之比。
藉由如上述構成，由於連接端子之第2主面之寬度變窄，所以連接端子間之距離變長。因此，可更有效地抑制連接端子間之短路(short)。此外，由於配線圖案之第4主面之寬度變寬，所以配線之剖面積變寬。因此，可降低配線圖案之電阻。
如以上說明，藉由本發明，可提供一種可確保連接端子的接著強度，並可抑制連接端子在中途的製造步驟中傾倒或剝離之配線基板。
100~300‧‧‧配線基板
2‧‧‧核心基板
3‧‧‧增層
4‧‧‧填充構件
5‧‧‧阻焊劑層
5a‧‧‧開口
13‧‧‧增層
14‧‧‧阻焊劑層
14a‧‧‧開口
21、22‧‧‧核心導體層
23‧‧‧貫穿孔
24‧‧‧貫穿孔導體
25‧‧‧樹脂製填孔材
31、33‧‧‧樹脂絕緣層
32、34‧‧‧導體層
35、36‧‧‧通路
37a‧‧‧通路孔
37b‧‧‧通路導體
37c‧‧‧通路墊
37d‧‧‧通路連接盤
41‧‧‧蓋鍍敷層
42、43‧‧‧填充通路
44a‧‧‧通路孔
44b‧‧‧通路導體
131、133‧‧‧樹脂絕緣層
132、134‧‧‧導體層
135、136‧‧‧通路
137a‧‧‧通路孔
137b‧‧‧通路導體
137c‧‧‧通路墊
137d‧‧‧通路連接盤
141‧‧‧蓋鍍敷層
142、143‧‧‧填充通路
144a‧‧‧通路孔
144b‧‧‧通路導體
A‧‧‧連接面
B‧‧‧焊球
F1‧‧‧第1主面
F2‧‧‧第2主面
L1、L2、L3‧‧‧金屬配線
L11、L12‧‧‧金屬配線
M‧‧‧金屬鍍敷層
T1~T3、T11‧‧‧連接端子
C‧‧‧抵接面
N‧‧‧分離面
AM‧‧‧對準標記
P‧‧‧墊
MR1、MR2、MR11、MR12‧‧‧抗鍍劑
W1~W6‧‧‧寬度
第1圖為關於第1實施形態之配線基板的平面圖(表面側)。
第2圖為關於第1實施形態之配線基板的一部分剖面圖。
第3圖(a)、(b)為關於第1實施形態之配線基板表面側之連接端子的構造圖。
第4圖(a)、(b)為關於第1實施形態之配線基板的製造步驟圖(核心基板步驟)。
第5圖(a)、(b)為關於第1實施形態之配線基板的製造步驟圖(增層步驟)。
第6圖(a)、(b)為關於第1實施形態之配線基板的製造步驟圖(增層步驟)。
第7圖為關於第1實施形態之配線基板的製造步驟圖(填充步驟)。
第8圖(a)~(e)為第4填充方法的說明圖。
第9圖為關於第1實施形態之配線基板的製造步驟圖(阻焊劑層步驟)。
第10圖為關於第1實施形態之配線基板的製造步驟圖(鍍敷步驟)。
第11圖為關於第2實施形態之配線基板的平面圖(表面側)。
第12圖為關於第2實施形態之配線基板的一部分剖面圖。
第13圖(a)、(b)為關於第2實施形態之配線基板表面側之連接端子的構造圖。
第14圖為關於第3實施形態之配線基板的平面圖(表面側)。
第15圖為關於第3實施形態之配線基板的一部分剖面圖。
第16圖(a)、(b)為關於第3實施形態之配線基板表面側之連接端子的構造圖。
第17圖(a)、(b)為關於第3實施形態之配線基板的製造步驟圖(增層步驟)。
第18圖(a)、(b)為關於第3實施形態之配線基板的製造步驟圖(凸鍍敷層形成步驟)。
第19圖為顯示關於其他實施形態之配線基板之填充構件上面形狀的圖。
以下，就本發明之實施形態，一面參照圖面，一面詳細地進行說明。再者，在以下的說明中，係以在核心基板上形成有增層的配線基板為例而說明本發明之實施形態，但只要是形成有上面及側面露出而成的複數個連接端子的配線基板即可，也可以是例如不具有核心基板的配線基板。
(第1實施形態)
第1圖為第1實施形態之配線基板100的平面圖(表面側)。第2圖為第1圖之線段I-I之配線基板100的一部分剖面圖。第3圖為形成於配線基板100表面側之連接端子T1及金屬配線L3(配線圖案)的構造圖。第3圖(a)為平面圖，第3圖(b)為第3圖(a)之線段II-II的剖面圖。再者，在以下的說明方面，係以連接半導體晶片之側為表面側，以連接主機板(motherboard)或插座等(以下稱為主機板等)之側為背面側。此外，連接端子T1及金屬配線L3構成導體層34。
(配線基板100的構造)
第1~第3圖所示的配線基板100具備：核心基板2；增層3(表面側)，其形成有複數個和半導體晶片(未圖示)連接的連接端子T1，層積於核心基板2的 表面側；填充構件4，其層積於增層3的表面側，填充複數個連接端子T1間；阻焊劑層5，其層積於填充構件4的表面側，形成有露出複數個連接端子T1的開口5a；增層13(背面側)，其形成有複數個和主機板等(未圖示)連接的連接端子T11，層積於核心基板2的背面側；及阻焊劑層14，其層積於增層13的背面側，形成有露出連接端子T11之至少一部分的開口14a。
核心基板2為以耐熱性樹脂板(例如雙馬來醯亞胺三氮雜苯樹脂板)、或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂)等構成的板狀樹脂製基板。在核心基板2的表面及背面分別形成有構成金屬配線L1、L11的核心導體層21、22。此外，在核心基板2上形成有由鑽頭等所貫穿設置的貫穿孔23，在其內壁面形成有使核心導體層21、22互相導通的貫穿孔導體24。再者，貫穿孔23為環氧樹脂等的樹脂製填孔材25所填充。
(表面側的構造)
增層3係由層積於核心基板2表面側的樹脂絕緣層31、33及導體層32、34所構成。樹脂絕緣層31係由熱硬化性樹脂組成物所構成，在表面上形成有構成金屬配線L2的導體層32。此外，在樹脂絕緣層31上形成有電性連接核心導體層21與導體層32的通路35。樹脂絕緣層33係由熱硬化性樹脂組成物所構成，在表層上形成有具有複數個連接端子T1的導體層34。此外，在樹脂絕緣層33上形成有電性連接導體層32與導體層34的通路36。此處，樹脂絕緣層31、33及導體層32構成積層體。
通路35、36分別具有通路孔37a與設於其內周面的通路導體37b、在底面側設置成和通路導體37b導通的通路墊37c、及在和通路墊37c相反側從通路導體37b的開口周緣向外突出的通路連接盤(land)37d。
連接端子T1為用於和半導體晶片連接的連接端子。連接端子T1為沿著半導體晶片安裝區域的內周而配置的所謂週邊(peripheral)型的連接端子。半導體晶片藉由和此連接端子T1電性連接而被安裝於配線基板100上。為了使和後述的填充構件4的接著性提高，各連接端子T1的表面被粗糙化。
如第3圖所示，各連接端子T1之剖面成為梯形狀，該梯形狀係和以樹脂絕緣層31、33及導體層32構成的積層體連接側的第1主面F1之寬度W1比和第1主面F1對向的第2主面F2之寬度W2更寬。此外，連接端子T1之第1主面F1具有和前述積層體抵接的抵接面C、及在抵接面C之兩端不和前述積層體抵接的分離面N，此抵接面C之寬度W3比第2主面F2之寬度W2更寬。
金屬配線L3(配線圖案)被阻焊劑層5所覆蓋。金屬配線L3(配線圖案)之剖面成為梯形狀，該梯形狀係和前述積層體連接側的第3主面F3之寬度W4比和第3主面F3對向的第4主面F4之寬度W5更寬。此外，金屬配線L3(配線圖案)之第3主面F3具有和前述積層體抵接的抵接面C、及在抵接面C之兩端不和前述積層體抵接的分離面N，此抵接面C之寬度W6比第4主面F4之寬度W5更寬。
再者，在此實施形態之配線基板100中，複數個連接端子T1之至少一部分係，第1主面F1之寬度W1相對於第2主面F2之寬度W2之比W1/W2大於金屬配線L3(配線圖案)之第3主面F3之寬度W4相對於第4主面F4之寬度W5之比W4/W5。
此外，各連接端子T1之露出面被金屬鍍敷層M所覆蓋。當將半導體晶片安裝於配線基板100上之際，藉由使塗布於半導體晶片之連接端子上的焊料迴焊，電性連接半導體晶片之連接端子與連接端子T1。再者，金屬鍍敷層M係以由例如Ni層、Sn層、Ag層、Pd層、Au層等金屬層所選擇的單一或複數層(例如Ni層/Au層、Ni層/Pd層/Au層)所構成。
此外，也可以施以防銹用的OSP(Organic Solderability Preservative；有機可焊保護劑)處理來取代金屬鍍敷層M。此外，也可以在連接端子T1之露出面上塗布焊料，也可以進一步以金屬鍍敷層M覆蓋連接端子T1之露出面後，在此金屬鍍敷層M上塗布焊料。再者，關於在連接端子T1之露出面上塗布焊料的方法，後述之。
填充構件4為層積於增層3上的絕緣性構件，其材質最好和阻焊劑層5相同。填充構件4係以抵接於形成於增層3表層上的各連接端子T1側面的狀態填充於連接端子T1間。此外，填充構件4之厚度D1比連接端子T1之厚度(高度)D2更薄。
阻焊劑層5覆蓋和連接端子T1連接的配線圖案，並且具有使沿著半導體晶片安裝區域的內周而配置的連接端子T1露出的開口5a。阻焊劑層5之開口5a成為在同一開口內配置複數個連接端子T1的NSMD形狀。
(背面側的構造)
增層13係由層積於核心基板2背面側的樹脂絕緣層131、133及導體層132、134所構成。樹脂絕緣層131係由熱硬化性樹脂組成物所構成，在背面上形成有構成金屬配線L12的導體層132。此外，在樹脂絕緣層131上形成有電性連接核心導體層22與導體層132的通路135。樹脂絕緣層133係由熱硬化性樹脂組成物所構成，在表層上形成有具有1個以上的連接端子T11的導體層134。此外，在樹脂絕緣層133上形成有電性連接導體層132與導體層134的通路136。
通路135、136分別具有：通路孔137a；與設於其內周面的通路導體137b；在底面側設置成和通路導體137b導通的通路墊137c；及在和通路墊137c相反側從通路導體137b的開口周緣向外突出的通路連接盤(land)137d。
連接端子T11為被利用作為用於將配線基板100連接於主機板等的背面連接盤(PGA墊、BGA墊)的連接端子，形成於除了配線基板100的大致中心部之外的外周區域上，以包圍前述大致中心部的方式排列成矩形狀。此外，連接端子T11表面之至少一部分被金屬鍍敷層M所覆蓋。
阻焊劑層14係將薄膜狀的阻焊劑層積於增層13的表面上而形成。在阻焊劑層14上形成有使各連接端子T11表面的一部分露出的開口14a。因此，各連接端子T11成為表面的一部分利用開口14a而從阻焊劑層14露出的狀態。即，阻焊劑層14之開口14a成為露出各連接端子T11表面的一部分的SMD(焊罩界定)形狀。再者，和阻焊劑層5之開口5a不同，阻焊劑層14之開口14a形成於各連接端子T11上。
在開口14a內，以經由金屬鍍敷層M而和連接端子T11電性連接的方式形成有焊球B，該焊球B係由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上不含Pb的焊料所構成。再者，將配線基板100安裝於主機板等上之際，藉由使配線基板100之焊球B迴焊，將連接端子T11電性連接於主機板等的連接端子。
(配線基板的製造方法)
第4圖~第10圖為顯示關於第1實施形態之配線基板100的製造步驟的圖。以下，參照第4圖~第10圖，就配線基板100的製造方法進行說明。
(核心基板步驟：第4圖)
準備在板狀樹脂製基板的表面及背面貼附有銅箔的銅箔積層板。此外，對於銅箔積層板使用鑽頭進行開孔加工，在預定位置上預先形成成為貫穿孔23的貫穿孔。然後，依照習知的手法，藉由進行無電解鍍銅及電解鍍銅，在貫穿孔23內壁形成貫穿孔導體24，在銅箔積層板的兩面形成鍍銅層(參照第4圖(a))。
其後，以環氧樹脂等的樹脂填孔材25填充貫穿孔導體24內。再將形成於銅箔積層板兩面的銅箔上的鍍銅層蝕刻成期望的形狀而在銅箔積層板的表面及背面分別形成構成金屬配線L1、L11的核心導體層21、22，得到核心基板2(參照第4圖(b))。再者，貫穿孔23形成步驟後，最好進行去除加工部分的污跡的去污處理。
(增層步驟：第5圖~第6圖)
將以成為樹脂絕緣層31、131的環氧樹脂為主要成分的薄膜狀絕緣樹脂材料分別疊合而配置於核心基板2的表面及背面。然後，以真空壓接熱壓機加壓加熱此積層物，一面使薄膜狀絕緣樹脂材料熱硬化一面壓接。其次，使用習知的雷射加工裝置進行雷射照射，在樹脂絕緣層31、131上分別形成通路孔37a、137a(參照第5圖(a))。
接著，將樹脂絕緣層31、131的表面粗糙化後，進行無電解鍍敷，在包含通路孔37a、137a內壁的樹脂絕緣層31、131上形成無電解鍍銅層。其次，將光阻劑積層形成於樹脂絕緣層31、131上的無電解鍍銅層上，進行曝光、顯影，將抗鍍劑形成為期望的形狀。
其後，將此抗鍍劑作為遮罩，利用鍍敷進行鍍銅，得到期望的鍍銅圖案。其次，剝離抗鍍劑，去除存在於抗鍍劑下的無電解鍍銅層，形成構成金屬配線L2、L12的導體層32、132。此外，於此時也形成由通路導體37b、137b、通路墊37c、137c及通路連接盤37d、137d所構成的通路35、135(參照第5圖(b))。
其次，將以成為樹脂絕緣層33、133的環氧樹脂為主要成分的薄膜狀絕緣樹脂材料分別疊合而配置於導體層32、132上。然後，以真空壓接熱壓機加壓加熱此積層物，一面使薄膜狀絕緣樹脂材料熱硬化一面壓接。其次，使用習知的雷射加工裝置進行雷射照射，在樹脂絕緣層33、133上分別形成通路孔37a、137a(參照第6圖(a))。
接著，和形成導體層32、132時同樣，在形成有通路孔37a、137a的樹脂絕緣層33、133上分別形成具有連接端子T1、T11的導體層34、134及通路36、136(參照第6圖(b))。
再者，在以填充構件4填充連接端子T1間之前，最好預先將連接端子T1的表面(特別是側面)粗糙化。連接端子T1的表面可藉由用例如MEC etch BOND(MEC公司製造)等的蝕刻液進行處理而粗糙化。藉由用蝕刻液處理連接端子T1的表面，如參照第3圖而說明，連接端子T1及金屬配線L3(配線圖案)之剖面成為梯形狀，在抵接面C之兩端形成不和樹脂絕緣層33抵接的分離面N。
(填充步驟：第7圖)
其次，以填充構件4填充構成增層3表層的複數個連接端子T1間，直到低於連接端子T1的位置。就將填充構件4充填於連接端子T1間的方法而言，可採用各種手法。以下，就將此填充構件4填充於連接端子T1間的填充方法進行說明。再者，在下述第1~第4填 充方法中，可使用印刷、積層、滾塗、旋塗等各種的手法作為塗布成為填充構件4的絕緣性樹脂的方法。
(第1填充方法)
在此第1填充方法方面，係在表層形成有連接端子T1的增層3表面薄薄地塗布熱硬化性的絕緣性樹脂並使其熱硬化後，將硬化的絕緣性樹脂研磨到低於連接端子T1之上面。再者，當利用研磨去除此填充構件4之際，注意不要將填充構件4去除到基底即樹脂絕緣層33表面露出。
(第2填充方法)
在此第2填充方法方面，係在表層形成有連接端子T1的增層3表面薄薄地塗布熱硬化性的絕緣性樹脂後，以溶解絕緣性樹脂的溶劑去除覆蓋連接端子T1上面的多餘的絕緣性樹脂後，使絕緣性樹脂熱硬化。再者，去除此填充構件4之際，注意不要將填充構件4去除到基底即樹脂絕緣層33表面露出。
(第3填充方法)
在此第3填充方法方面，係在表層形成有連接端子T1的增層3表面厚厚地塗布熱硬化性的絕緣性樹脂並使其熱硬化後，遮罩半導體元件安裝區域以外的區域，利用RIE(Reactive Ion Etching；反應性離子蝕刻)等將絕緣性樹脂乾式蝕刻到低於連接端子T1之上面。採用第3填充方法將填充構件4填充於連接端子T1間時，一體形成填充構件4與阻焊劑層5。再者，去除此填充構件4之際，注意不要將填充構件4去除到基底即樹脂絕緣層33表面露出。
(第4填充方法)
第8圖為第4填充方法的說明圖。以下，參照第8圖，就第4填充方法進行說明。在第4填充方法方面，係在表層形成有配線導體T1的增層3表面厚厚地塗布光硬化性的絕緣性樹脂後(參照第8圖(a))，遮罩之後應成為阻焊劑層之開口5a的區域的內側區域，使絕緣性樹脂曝光、顯影，使應成為開口5a外側區域的絕緣性樹脂光硬化(參照第8圖(b))。其次，將此製造中途的配線基板100短時間(未感光部的絕緣性樹脂表面些微膨潤程度的時間)浸漬於碳酸鈉水溶液(濃度1重量%)中(參照第8圖(c))。
其後，進行水洗，使膨潤的絕緣性樹脂乳化(參照第8圖(d))。其次，從製造中途的配線基板100去除膨潤、乳化的絕緣性樹脂(參照第8圖(e))。將上述浸漬及水洗分別進行一次或反覆進行複數次，直到未光硬化的絕緣性樹脂上端的位置成為低於各連接端子T1上面的位置。其後，利用熱或紫外線使絕緣性樹脂硬化。
再者，去除此填充構件4之際，注意不要將填充構件4去除到基底即樹脂絕緣層33表面露出。此外，採用此第4填充方法將填充構件4填充於連接端子T1間時，一體形成填充構件4與阻焊劑層5。
(阻焊劑層步驟：第9圖)
在填充構件4及樹脂絕緣層133的表面分別加壓層積薄膜狀的阻焊劑。使積層的薄膜狀阻焊劑曝光、顯影，得到形成有使複數個連接端子T1表面及側面 露出的NSMD形狀的開口5a的阻焊劑層5、及形成有使各連接端子T11表面的一部分露出的SMD形狀的開口14a的阻焊劑層14。再者，在填充步驟中採用上述的第3、第4填充方法時，由於一體形成填充構件4及阻焊劑層5，所以在此步驟中，無需層積阻焊劑層5。
(鍍敷步驟：第10圖)
其次，利用過硫酸鈉等蝕刻連接端子T1的露出面，去除連接端子T1表面的氧化膜等雜質。再者，利用此蝕刻在連接端子T1主面的周圍(外周)形成階差。其後，藉由使用還原劑的無電解還原鍍敷，在連接端子T1、T11的露出面上形成金屬鍍敷層M。藉由無電解置換鍍敷在連接端子T1的露出面上形成金屬鍍敷層M時，置換連接端子T1露出面的金屬而形成金屬鍍敷層M。因此，即使不利用過硫酸鈉等蝕刻連接端子T1的露出面，也可以在連接端子T1主面的周圍形成階差。
此外，在連接端子T1的露出面上塗布焊料時，可依照塗布的焊料層的厚度選擇以下兩種方法。
(第1塗布方法)
將厚度為5~30μm的焊料層塗布於連接端子T1的露出面上時，僅少許蝕刻(軟蝕刻)連接端子T1的露出面，去除形成於連接端子T1露出面上的氧化膜。此時，在連接端子T1主面的周圍形成階差。其次，將混合了含有Sn(錫)粉末、Ag(銀)、Cu(銅)等金屬的離子性化合物及助焊劑的糊劑(例如HARIMA化成股份有限公司：SUPER SOLDER(製品名稱))以覆蓋連接端子T1露出 面全面的方式薄薄地塗布於整個NSMD形狀的開口5a內。其後，進行迴焊，在連接端子T1的露出面上形成由Sn與Ag或者Sn、Ag及Cu的合金構成的焊料層。
(第2塗布方法)
將厚度為10μm以下的焊料層塗布於連接端子T1的露出面上時，僅少許蝕刻(軟蝕刻)連接端子T1的露出面，去除形成於連接端子T1露出面上的氧化膜。此時，在連接端子T1主面的周圍形成階差。其次，藉由在連接端子T1的露出面上進行無電解鍍Sn(錫)，形成鍍Sn層，以覆蓋此鍍Sn層全面的方式塗布助焊劑。其後，進行迴焊，使鍍敷於連接端子T1上的鍍Sn層溶解而在連接端子T1之主面上形成焊料層。此時，溶解的Sn利用表面張力凝聚於連接端子T1之主面上。
(後端步驟)
利用焊料印刷，在形成於連接端子T11上的金屬鍍敷層M上塗布焊糊後，以預定的溫度與時間進行迴焊，在連接端子T11上形成焊球B，得到第1圖、第2圖所示的配線基板100。
如以上，在關於第1實施形態之配線基板100中，各連接端子T1之剖面成為梯形狀，該梯形狀係和以樹脂絕緣層31、33及導體層32構成的積層體連接側的第1主面F1之寬度W1比和第1主面F1對向的第2主面F2之寬度W2更寬。此外，連接端子T1之第1主面F1具有和前述積層體抵接的抵接面C、及在抵接面C之兩端不和前述積層體抵接的分離面N，此抵接面C之寬度W3比第2主面F2之寬度W2更寬。
因此，連接端子T1和前述積層體連接的面積變得寬廣，可得到充分的接著強度。此結果，可抑制連接端子T1在中途的製造步驟中傾倒、剝離。
此外，由於連接端子T1之剖面成為梯形狀，所以可抑制在連接端子T1與填充構件4之間產生氣泡。再者，由於連接端子T1之第2主面F2之寬度W2變得狹窄，所以可抑制塗布於連接端子T1表面上的焊料流出到鄰接的連接端子T1側、連接端子T1間短路(short)。
此外，連接端子T1之第1主面F1具有和前述積層體抵接的抵接面C、及在抵接面C之兩端不和前述積層體抵接的分離面N，此抵接面C之寬度W3比第2主面F2之寬度W2更寬。因此，可得到充分的接著強度，並可抑制連接端子在中途的製造步驟中傾倒、剝離。
此外，在此實施形態之配線基板100中，複數個連接端子T1之至少一部分係第1主面F1之寬度W1相對於第2主面F2之寬度W2之比W1/W2大於金屬配線L3(配線圖案)之第3主面F3之寬度W4相對於第4主面F4之寬度W5之比W4/W5。
藉由如上述構成，由於連接端子T1之第2主面F2之寬度W2變得狹窄，所以連接端子T1間的距離變得較長。因此，可更有效地抑制連接端子T1間的短路(short)。此外，由於金屬配線L3(配線圖案)之第4主面F4之寬度W5變得較寬，所以金屬配線L3(配線圖案) 之剖面積變得較寬。因此，可降低金屬配線L3(配線圖案)之電阻。
再者，由於在將連接端子T1粗糙化之後再在連接端子T1間填充填充構件4，所以連接端子T1與填充構件4的接著強度提高。因此，可更有效地抑制連接端子T1在中途的製造步驟中剝離。此外，藉由使填充構件4的材質和阻焊劑層5相同，填充構件4的焊料的流動性成為和阻焊劑層5相同程度，可抑制焊料殘留於填充構件4上而使連接端子T1間短路(short)。
此外，使填充於連接端子T1間的填充構件4之厚度D1比連接端子T1之厚度(高度)D2更薄。即，使連接端子T1成為從填充構件4的上面少許突出的狀態。因此，即使是半導體晶片之連接端子的中心與連接端子T1的中心偏移的情況，由於半導體晶片之連接端子和連接端子T1之端部抵接，所以連接端子T1與半導體晶片之連接端子的連接可靠性也會提高。
(第2實施形態)
第11圖為第2實施形態之配線基板200的平面圖(表面側)。第12圖為第11圖的線段I-I之配線基板200的一部分剖面圖。第13圖為形成於配線基板200表面側之連接端子T2的構造圖。第13圖(a)為連接端子T2的平面圖。第13圖(b)為第12圖(a)的II-II的剖面圖。以下，參照第11圖~第13圖，就配線基板200的構造進行說明，但對於和參照第1圖~第3圖而說明的配線基板100相同的構造，則附上相同的符號而省略重複的說明。
(表面側的構造)
在配線基板200的表面側形成有和核心導體層21電性連接的蓋鍍敷層41，此蓋鍍敷層41與導體層32及導體層32與導體層34分別藉由填充通路42及填充通路43所電性連接。填充通路42、43具有通路孔44a與利用鍍敷而填充於通路孔44a內側的通路導體44b。此外，在增層3的最表層僅形成後述的連接端子T2，和連接端子T2在同一層連接的配線圖案或覆蓋配線圖案的阻焊劑層則未形成。此處，樹脂絕緣層31、33及導體層32構成積層體。
形成於配線基板200表面側的連接端子T2成為配置於整個半導體晶片安裝區域的所謂區域凸塊型的連接端子。連接端子T2為和半導體晶片連接的端子。半導體晶片藉由和此連接端子T2電性連接而被安裝於配線基板200上。為了使和填充構件4的接著性提高，各連接端子T2的表面被粗糙化。連接端子T2的表面可藉由用例如MEC etch BOND(MEC公司製造)等的蝕刻液進行處理而粗糙化。
如第13圖所示，各連接端子T2之剖面成為梯形狀，該梯形狀係和以樹脂絕緣層31、33及導體層32構成的積層體連接側的第1主面F1之寬度W1比和第1主面F1對向的第2主面F2之寬度W2更寬。此外，連接端子T2之第1主面F1具有和前述積層體抵接的抵接面C、及在抵接面C之兩端不和前述積層體抵接的分離面N，此抵接面C之寬度W3比第2主面F2之寬度W2更寬。
再者，連接端子T2之露出面被金屬鍍敷層M所覆蓋。當將半導體晶片安裝於配線基板200上之際，藉由使塗布於半導體晶片之連接端子上的焊料迴焊，電性連接半導體晶片之連接端子與連接端子T2。再者，也可以塗布焊料、施以防銹用的OSP處理以取代金屬鍍敷層M。
金屬鍍敷層M形成於連接端子T2上係藉由下述方式進行：利用過硫酸鈉等蝕刻連接端子T2的露出面後，藉由使用還原劑的無電解還原鍍敷，在連接端子T2的露出面上形成金屬鍍敷層M。再者，當使用過硫酸鈉等的蝕刻之際，在連接端子T2主面的周圍形成階差。此外，藉由無電解置換鍍敷在連接端子T2的露出面上形成金屬鍍敷層M時，置換連接端子T2露出面的金屬而形成金屬鍍敷層M。因此，即使不利用過硫酸鈉等蝕刻連接端子T2的露出面，也可以在連接端子T2主面的周圍形成階差。
配線基板200之複數個連接端子T2從樹脂絕緣層33突出，表面及側面露出。因此，和配線基板100之連接端子T1同樣，以絕緣性構件即填充構件4填充連接端子T2間。此外，填充構件4之厚度D1比連接端子T2之厚度(高度)D2更薄。再者，填充構件4可利用在第1實施形態中說明的第1~第4填充方法填充於連接端子T2間。
(背面側的構造)
在配線基板200的背面側形成有和核心導體層22電性連接的蓋鍍敷層141，此蓋鍍敷層141與導體層132及導體層132與導體層134分別藉由填充通路142及填充通路143所電性連接。填充通路142、143具有通路孔144a與利用鍍敷而填充於通路孔144a內側的通路導體144b。
如以上，在第2實施形態之配線基板200中，各連接端子T2之剖面成為梯形狀，該梯形狀係和以樹脂絕緣層31、33及導體層32構成的積層體連接側的第1主面F1之寬度W1比和第1主面F1對向的第2主面F2之寬度W2更寬。再者，關於效果，則和關於第1實施形態之配線基板100相同。
(第3實施形態)
第14圖為第3實施形態之配線基板300的平面圖(表面側)。第15圖為第14圖的線段I-I之配線基板300的一部分剖面圖。第16圖為形成於配線基板300表面側之連接端子T3的構造圖。第16圖(a)為連接端子T3的平面圖。第16圖(b)為第16圖(a)的II-II的剖面圖。
在此第3實施形態之配線基板300中，將連接端子T3、T11分別不經由通路而直接形成於導體層32、132上之點，和參照第11圖~第13圖而說明的配線基板200不同。以下，參照第14圖~第16圖，就配線基板300的構造進行說明，但對於和參照第1圖~第 3圖而說明的配線基板100及參照第11圖~第13圖而說明的配線基板200相同的構造，則附上相同的符號而省略重複的說明。
(表面側的構造)
配線基板300的表面側形成有和核心導體層21電性連接的蓋鍍敷層41，此蓋鍍敷層41與導體層32藉由填充通路42所電性連接。填充通路42具有通路孔44a與利用鍍敷而填充於通路孔44a內側的通路導體44b。
形成於配線基板300之導體層32上的連接端子T3以大致等間隔呈格子狀地配置於整個半導體晶片的安裝區域。連接端子T3為柱狀形狀(例如圓柱、四角柱、三角柱等)，以上部從填充構件4的表面突出的狀態，不經由通路而直接形成於導體層32上。連接端子T3為和半導體晶片連接的端子。半導體晶片藉由和此連接端子T3電性連接而被安裝於配線基板300上。為了使和填充構件4的接著性提高，各連接端子T3的表面被粗糙化。連接端子T3的表面係以例如MEC etch BOND(MEC公司製造)等的蝕刻施行處理。
此外，如第16圖所示，各連接端子T3之剖面成為梯形狀，該梯形狀係和以樹脂絕緣層31、33及導體層32構成的積層體連接側的第1主面F1之寬度W1比和第1主面F1對向的第2主面F2之寬度W2更寬。此外，連接端子T2之第1主面F1具有和前述積層體抵接的抵接面C、及在抵接面C之兩端不和前述積層體抵 接的分離面N，此抵接面C之寬度W3比第2主面F2之寬度W2更寬。
再者，各連接端子T3之露出面被金屬鍍敷層M所覆蓋。當將半導體晶片安裝於配線基板300上之際，藉由使塗布於半導體晶片之連接端子上的焊料迴焊，電性連接半導體晶片之連接端子與連接端子T3。再者，金屬鍍敷層M係以由例如Ni層、Sn層、Ag層、Pd層、Au層等金屬層所選擇的單一或複數層(例如Ni層/Au層、Ni層/Pd層/Au層)所構成。
此外，也可以施以防銹用的OSP(organic Solderability Preservative；有機可焊保護劑)處理來取代金屬鍍敷層M。此外，也可以在連接端子T3之露出面上塗布焊料，也可以進一步以金屬鍍敷層M覆蓋連接端子T3之露出面後，在此金屬鍍敷層M上塗布焊料。再者，關於在連接端子T3之露出面上塗布焊料的方法，由於已在第1實施形態中說明過，所以省略重複的說明。
填充構件4係以抵接於形成於增層3表層上的各連接端子T3側面的狀態填充於連接端子T3間。填充構件4之厚度D1比連接端子T3之厚度(高度)D2更薄。再者，填充構件4可利用在第1實施形態中說明的第1~第4填充方法填充於連接端子T3間。
阻焊劑層5具有使以大致等間隔配置於半導體晶片安裝區域的連接端子T3露出的開口5b、及使晶片型電容器(chip capacitor)安裝用的墊P露出的開口5c。阻焊劑層5之開口5b成為在同一開口內配置複數個 連接端子T3的NSMD形狀。此外，在阻焊劑層5上形成有對準標記AM。
(背面側的構造)
配線基板300之背面側的構造係形成有和核心導體層22電性連接的蓋鍍敷層141，此蓋鍍敷層141與導體層132藉由填充通路142所電性連接。填充通路142具有通路孔144a與利用鍍敷而填充於通路孔144a內側的通路導體144b。此外，在導體層132上，不經由通路而直接形成有和主機板等(未圖示)連接的連接端子T11。
(配線基板的製造方法)
第17圖~第18圖為顯示關於第3實施形態之配線基板300的製造步驟的圖。以下，參照第17圖~第18圖，就配線基板300的製造方法進行說明。再者，關於核心基板步驟、填充步驟、阻焊劑層步驟、鍍敷步驟、後端步驟，由於分別和關於參照第4圖、第7圖~第10圖而說明的第1實施形態之配線基板100的製造方法相同，所以省略重複的說明。
(增層步驟：第17圖)
將以成為樹脂絕緣層31、131的環氧樹脂為主要成分的薄膜狀絕緣樹脂材料分別疊合而配置於核心基板2的表面及背面。然後，以真空壓接熱壓機加壓加熱此積層物，一面使薄膜狀絕緣樹脂材料熱硬化一面壓接。其次，使用習知的雷射加工裝置進行雷射照射，在樹脂絕緣層31、131上分別形成通路孔44a、144a(參照第17圖(a))。
接著，將樹脂絕緣層31、131的表面粗糙化後，進行無電解鍍敷，在包含通路孔44a、144a內壁的樹脂絕緣層31、131上形成無電解鍍銅層。其次，將光阻劑積層於形成於樹脂絕緣層31、131上的無電解鍍銅層上，進行曝光、顯影，將抗鍍劑MR1、MR11形成為期望的形狀。其後，將此抗鍍劑MR1、MR11作為遮罩，利用電解鍍敷進行鍍銅，得到期望的鍍銅圖案(參照第17圖(b))。
(凸鍍敷層形成步驟：第18圖)
其次，不剝離抗鍍劑MR1、MR11而在形成於樹脂絕緣層31、131上的無電解鍍銅層上積層光阻劑，進行曝光、顯影，將抗鍍劑MR2、MR12形成為期望的形狀。其後，將此抗鍍劑MR2、MR12作為遮罩，利用電解鍍敷進行鍍銅，得到期望的鍍銅圖案(參照第18圖(a))。
其次，剝離抗鍍劑MR1、MR2、MR11、MR12，去除存在於抗鍍劑MR1、MR2下面的無電解鍍銅層，在導體層32、132上分別形成具有連接端子T3、墊P的導體層34及具有連接端子T11的導體層134(參照第18圖(b))。
如以上，第3實施形態之配線基板300係不經由通路而在導體層32、132上直接形成連接端子T3、T11。因此，可削減配線基板300的製造步驟，並可減低製造成本。此外，由於使柱狀形狀的連接端子T3從填充構件4的表面突出，所以可高密度地配置於半導 體晶片的安裝區域上。其他的效果則和第1實施形態之配線基板100、第2實施形態之配線基板200相同。
(其他實施形態)
在參照第1圖~第3圖而說明的配線基板100、參照第11圖~第13圖而說明的配線基板200、參照第14圖~第16圖而說明的配線基板300中，分別填充於連接端子T1~T3間的填充構件4之上面成為平坦(flat)，但填充構件4之上面未必需要為平坦(flat)，例如也可以如第19圖所示，填充構件4之上面成為帶有圓形的所謂內圓角(fillet)形狀。
以上，雖然一面舉出具體例一面詳細地說明本發明，但本發明並不受上述內容限定，只要不脫離本發明的範疇就可進行所有的變形或變更。例如，在上述具體例中，雖然就配線基板100~300為經由焊球B而和主機板等連接的BGA基板的形態進行了說明，但也可以作為設有針腳或連接盤以取代焊球B的所謂PGA(Pin Grid Array；針腳柵格陣列)基板或LGA(Land Grid Array；平面柵格陣列)基板而將配線基板100~300和主機板等連接。
此外，在本實施例中，採用第1填充方法或第2填充方法的情況，係在形成填充構件4後形成阻焊劑層5，但也可以在形成阻焊劑層5後再形成填充構件4。
4‧‧‧填充構件
5‧‧‧阻焊劑層
5a‧‧‧開口
33‧‧‧樹脂絕緣層
C‧‧‧抵接面
D1‧‧‧填充構件4之厚度
D2‧‧‧連接端子T1之厚度(高度)
F1‧‧‧第1主面
F2‧‧‧第2主面
F3‧‧‧第3主面
F4‧‧‧第4主面
L3‧‧‧金屬配線
M‧‧‧金屬鍍敷層
N‧‧‧分離面
T1‧‧‧連接端子
W1‧‧‧第1主面F1之寬度
W2‧‧‧第2主面F2之寬度
W3‧‧‧抵接面C之寬度
W4‧‧‧第3主面F3之寬度
W5‧‧‧第4主面F4之寬度
W6‧‧‧抵接面C之寬度

Claims (5)

  1. 一種配線基板，其具有分別層積有一層以上之絕緣層及導體層的積層體，其特徵在於具備：複數個連接端子，其等互相分離而形成於前述積層體上；及填充構件，其在前述複數個連接端子間，填充到低於該複數個連接端子的高度的位置；前述連接端子之剖面為梯形狀，該梯形狀係和前述積層體連接側的第1主面之寬度比和前述第1主面對向的第2主面之寬度更寬。
  2. 如申請專利範圍第1項之配線基板，其中前述連接端子之第1主面具有：抵接面，其和前述積層體抵接；及離開面，其在前述抵接面之兩端不和前述積層體抵接。
  3. 如申請專利範圍第1或2項之配線基板，其中前述抵接面之寬度比前述第2主面之寬度更寬。
  4. 如申請專利範圍第1至3項中任一項之配線基板，其中前述填充構件發揮作為阻焊劑之功用。
  5. 如申請專利範圍第1至4項中任一項之配線基板，其中在前述積層體上具有阻焊劑層，該阻焊劑層係具有露出前述複數個連接端子的開口，並且覆蓋和前述複數個連接端子連接而成的配線圖案， 前述配線圖案之剖面為梯形狀，該梯形狀係和前述積層體連接側的第3主面之寬度比和前述第3主面對向的第4主面之寬度更寬，前述複數個連接端子之至少一部分係前述第1主面之寬度相對於前述第2主面之寬度之比大於前述第3主面之寬度相對於前述配線圖案之前述第4主面之寬度之比。
TW102127929A 2012-08-09 2013-08-05 Wiring board TWI524830B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012177397A JP5410580B1 (ja) 2012-08-09 2012-08-09 配線基板

Publications (2)

Publication Number Publication Date
TW201414387A true TW201414387A (zh) 2014-04-01
TWI524830B TWI524830B (zh) 2016-03-01

Family

ID=50067651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127929A TWI524830B (zh) 2012-08-09 2013-08-05 Wiring board

Country Status (7)

Country Link
US (1) US9699905B2 (zh)
EP (1) EP2874477B1 (zh)
JP (1) JP5410580B1 (zh)
KR (1) KR101523479B1 (zh)
CN (1) CN103733740B (zh)
TW (1) TWI524830B (zh)
WO (1) WO2014024381A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2634485B1 (fr) * 1988-07-21 1992-02-28 Sanopi Glycosaminoglycanes selectivement o-acyles, leur preparation et compositions pharmaceutiques les contenant
JP2016071250A (ja) * 2014-09-30 2016-05-09 住友大阪セメント株式会社 電極付き基板
US9620446B2 (en) * 2014-12-10 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, and method for manufacturing those
CN208128658U (zh) * 2015-10-13 2018-11-20 株式会社村田制作所 树脂基板、部件安装树脂基板
CN106604540B (zh) * 2015-10-19 2019-08-13 南昌欧菲光电技术有限公司 电路板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP2018019071A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US11916285B2 (en) 2018-09-28 2024-02-27 Dai Nippon Printing Co., Ltd. Wiring board and method for manufacturing wiring board
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
JP2002353593A (ja) * 2001-05-25 2002-12-06 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2003124590A (ja) 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP2005166917A (ja) 2003-12-02 2005-06-23 Fujikura Ltd プリント配線板およびその製造方法
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP4609074B2 (ja) 2005-01-13 2011-01-12 日立化成工業株式会社 配線板及び配線板の製造方法
JP2006216842A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd メモリカードおよびプリント配線板
TWI286454B (en) 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
CN100589681C (zh) * 2005-06-15 2010-02-10 日本特殊陶业株式会社 布线基板及其制造方法
TWI267969B (en) 2005-11-15 2006-12-01 Advanced Semiconductor Eng Circuit substrate, method of fabricating the same and chip package structure using the same
JP2008047655A (ja) * 2006-08-11 2008-02-28 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法
KR100752672B1 (ko) 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
KR101018161B1 (ko) 2009-09-07 2011-02-28 삼성전기주식회사 배선판 및 그 제조방법
JP5444050B2 (ja) 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
WO2012056883A1 (ja) 2010-10-26 2012-05-03 株式会社村田製作所 複合基板、モジュール、複合基板の製造方法

Also Published As

Publication number Publication date
WO2014024381A1 (ja) 2014-02-13
EP2874477B1 (en) 2017-08-30
CN103733740B (zh) 2016-08-31
JP5410580B1 (ja) 2014-02-05
US20150334837A1 (en) 2015-11-19
TWI524830B (zh) 2016-03-01
EP2874477A4 (en) 2016-06-22
EP2874477A1 (en) 2015-05-20
KR20140048214A (ko) 2014-04-23
JP2014036160A (ja) 2014-02-24
KR101523479B1 (ko) 2015-05-27
US9699905B2 (en) 2017-07-04
CN103733740A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
TWI524830B (zh) Wiring board
TWI473543B (zh) 配線基板
TWI599292B (zh) 配線基板
TWI601466B (zh) 配線基板
TWI566649B (zh) Wiring board
JP2014078551A (ja) 配線基板、配線基板の製造方法
JP2013105908A (ja) 配線基板
TWI566648B (zh) Wiring board
JP2014089996A (ja) 配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees