CN100589681C - 布线基板及其制造方法 - Google Patents

Abstract

本发明的目的在于提供在收纳了陶瓷副芯子的芯子基板上形成布线积层部时，能充分获得成为布线积层部的电介质层及在其上贯通形成了的通路导体和陶瓷副芯子的导体焊盘的贴紧性的布线基板及其制造方法。本发明的布线基板(1)构成为，在芯子基板(CB)收纳了的陶瓷副芯子(3)的导体焊盘(31)上，在其表面上形成了Cu镀敷层，并且Cu镀敷层的表面做成实施了用于使之提高与高分子材料的贴紧性的Cu表面化学处理的处理面，处理面与布线积层部(L1、L2)的最下层的电介质层(B11、B21)及在其上贯通形成了的通路导体(6)接触。

Description

布线基板及其制造方法

技术领域

本发明涉及具备收纳了由陶瓷构成的陶瓷副芯子的芯子基板的布线基板及其制造方法。

背景技术

以前，在搭载半导体集成电路元件(以下称为「IC芯片」)的布线基板上，为了实现IC芯片的开关噪声的降低、工作电源电压的稳定化，要配设电容器。在布线基板上设置电容器的场合，IC芯片和电容器之间的布线长越长，布线的电感成分就越增加，难以充分获得上述效果，因此优选的是，电容器尽量设置在IC芯片的近旁。对此，在专利文献1中提出了具有在成为IC芯片正下方区域的芯子基板内收纳了组装了电容器的陶瓷副芯子的构造的布线基板。

专利文献1：特开2005-39243号公报

发明内容

不过，像上述那样的组装了电容器的陶瓷副芯子在主面上具有与电容器连接的导体焊盘，但由于材料与在布线积层部形成了的导体图形、通路导体不同等原因，因而对导体焊盘不能适用布线积层部的形成所使用的粗化技术等，在收纳了陶瓷副芯子的芯子基板上形成布线积层部时，不能充分获得成为布线积层部的电介质层及在其上贯通形成的通路导体和陶瓷副芯子的导体焊盘的贴紧性，在制造时或产品中就可能产生问题。

本发明是鉴于上述问题而提出的，目的在于提供在收纳了陶瓷副芯子的芯子基板上形成布线积层部时，能充分获得成为布线积层部的电介质层及在其上贯通形成的通路导体和陶瓷副芯子的导体焊盘的贴紧性的布线基板及其制造方法。

为了解决上述课题，本发明的布线基板具备芯子基板和布线积层部，上述芯子基板包含由高分子材料构成的板状的芯子本体和收纳在作为贯通主面间的贯通孔或在一方主面上开口的凹部而形成了的副芯子收纳部的内部、由陶瓷构成的板状的陶瓷副芯子，上述布线积层部是在该芯子基板的主面上由高分子材料所构成的电介质层和导体层交替积层而形成的，陶瓷副芯子具有在自身中组装了的电容器和与其连接的主面上的导体焊盘，上述布线基板的特征在于，

在导体焊盘的表面上形成了Cu镀敷层，并且该Cu镀敷层的表面做成实施了用于使之提高与高分子材料的贴紧性的表面化学处理的处理面，该处理面与布线积层部的最下层的电介质层及在其上贯通形成了的通路导体接触。

还有，为了制造该布线基板，本发明的布线基板的制造方法的特征在于，按以下顺序包含：

把在导体焊盘的表面上形成了Cu镀敷层的陶瓷副芯子收纳在副芯子收纳部内的副芯子收纳工序；以及

在收纳了陶瓷副芯子的芯子基板的主面上交替积层电介质层和导体层而形成布线积层部的布线积层工序，

并且包含在副芯子收纳工序前或在副芯子收纳工序和布线积层工序之间，对在导体焊盘的表面上形成了的Cu镀敷层实施用于使之提高与高分子材料的贴紧性的表面化学处理的表面处理工序。

根据上述本发明，在导体焊盘的表面上形成了Cu镀敷层，因而与布线积层部的最下层的电介质层上贯通形成了的通路导体(通常通过相同的Cu镀敷而形成)的贴紧性提高。此外，Cu镀敷层表面做成实施了用于使之提高与高分子材料的贴紧性的表面化学处理的处理面，因而与布线积层部的最下层的电介质层的贴紧性提高。这样，导体焊盘就与电介质层及通路导体良好地贴紧，不用担心在制造时、产品中产生问题。另外，就这种Cu镀敷层而言，能在副芯子收纳工序前，在陶瓷副芯子具有的导体焊盘的表面上形成Cu镀敷层(焊盘镀敷工序)。

还有，导体焊盘由以与Cu不同的金属为主要成分的金属材料(例如，以Ag、Pt、Au、Ni、Mo、W中的至少任意一种为主要成分的金属材料)构成，在获得上述效果上是有效的。这是因为导体焊盘由这样的金属材料构成的话，不能直接适用表面化学处理，不能获得上述效果，因而需要设置Cu镀敷层。另一方面，在导体焊盘由以Cu为主要成分，并且与Cu镀敷层相比，Cu含量低的金属材料构成的场合，在获得上述效果上也是有效的。即，这是因为与对导体焊盘(例如，由Cu包镀金属组成的焊盘)在表面上形成与其相比Cu含量高的Cu镀敷层，从而在导体焊盘上直接实施表面化学处理的场合相比，能进一步提高通过表面化学处理所获得的电介质层的贴紧效果。

表面化学处理中，作为第1方式，可以适用把Cu镀敷层表面做成粗化面(处理面)的Cu粗化处理。作为Cu粗化处理，可以采用公知的微蚀刻法、黑化处理等方法。Cu镀敷层的表面做成粗化面，通过锚定效应(アンカ一効果)，与布线积层部的最下层的电介质层及在其上贯通形成了的通路导体的贴紧性就会变得充分。

或者，表面化学处理中，作为第2方式，可以适用把Cu镀敷层的表面做成粘接层形成面(处理面)的由包含Cu和Sn的合金组成的粘接层的形成处理。据此，不使Cu镀敷层表面粗化，就能使得与布线积层部的最下层的电介质层的贴紧性变得充分。具体而言，可以使粘接层FB包含由Cu和Sn以及第3金属(从Ag、Zn、Al、Ti、Bi、Cr、Fe、Co、Ni、Pd、Au、Pt中选出的至少1种金属)组成的合金。

作为陶瓷副芯子中组装了的电容器的第1方式，可以是陶瓷副芯子在一方主面上具有使直流性地互相分离了的第1电极导体薄膜和第2电极导体薄膜夹着电介质薄膜而交替成膜了的薄膜电容器的方式。并且，在薄膜电容器的表面上形成了的导体焊盘可以由以Ag、Pt、Au中的任意一种为主要成分的成膜层构成，做成在其表面上形成了Cu镀敷层的构成。这样的薄膜电容器例如可以通过反复进行一般成膜技术所涉及的成膜和光刻技术所涉及的图形形成来制造，其中包含的电极导体薄膜、表面的导体焊盘可以采用例如使用了Ag、Pt、Au等金属的溅射、真空蒸镀等气相成膜法来形成。不过，在导体焊盘由以Ag、Pt、Au中的任意一种为主要成分的成膜层构成的场合，不能直接适用表面化学处理，因而可以通过在表面上形成Cu镀敷层而使之提高与布线积层部的最下层的电介质层及在其上贯通形成了的通路导体的贴紧性。

还有，像上述那样的薄膜电容器在成为地基的陶瓷的基体的主面上形成，不过，在基体内部、主面(没有薄膜电容器的一侧的主面)上形成通路和焊盘等导体层的场合，由于构成基体的陶瓷的材料(氧化铝、氮化硅、根据氮化铝等的不同)，在其烧制温度下也不熔融、流出的高熔点金属的Mo、W等导体层的材料受到限制。不过，在陶瓷副芯子的没有薄膜电容器的一侧的主面上形成了的导体焊盘是以Mo或W为主要成分的包镀金属焊盘的场合，不能直接适用表面化学处理，因而可以通过在其表面上形成Cu镀敷层而使之提高与布线积层部的最下层的电介质层及在其上贯通形成了的通路导体的贴紧性。还有，在导体焊盘的表面上按此顺序形成Ni镀敷层及Cu镀敷层，就能从导体焊盘牢固地形成Cu镀敷层。

作为陶瓷副芯子中组装了的电容器的第2方式，可以是陶瓷副芯子的整体做成由直流性地互相分离了的第1电极导体层和第2电极导体层夹着由与它们同时烧制成的陶瓷组成的电介质层而交替积层而成的积层陶瓷电容的方式。并且，与积层陶瓷电容连接的导体焊盘可以由以Ni或Ag为主要成分的包镀金属焊盘构成，做成在其表面上形成了Cu镀敷层的构成。在与陶瓷电容连接的导体焊盘是由以Ni或Ag为主要成分的包镀金属焊盘构成的场合，不能直接适用表面化学处理，因而可以通过在表面上形成Cu镀敷层而使之提高与布线积层部的最下层的电介质层及在其上贯通形成了的通路导体的贴紧性。

还有，本发明的布线基板具备芯子基板和布线积层部，

上述芯子基板包含：具有作为贯通主面间的贯通孔或在一方主面上开口的凹部而形成了的副芯子收纳部的芯子本体；以及

在芯子主面上形成了导体焊盘，收纳在该副芯子收纳部内部的陶瓷副芯子，

上述布线积层部在该芯子基板的主面上形成，由贯通形成了通路导体的电介质层和导体层交替积层而成，

上述布线基板的特征在于，在导体焊盘的表面上形成了外敷层，并且该外敷层表面做成粗化面，布线积层部的位于芯子基板上的电介质层及在其上贯通形成了的通路导体与该粗化面接触。

根据上述本发明，覆盖导体焊盘的表面的外敷层的表面做成粗化面而使之提高与布线积层部的最下层的电介质层及在其上贯通形成了的通路导体的贴紧性。这样，导体焊盘能与电介质层及通路导体良好地贴紧，不会在制造时、产品中产生问题。

此处，外敷层可以由金属材料构成，例如可以做成采用镀敷法(电解镀敷、化学镀敷、物理蒸镀、化学蒸镀等)形成的镀敷层(特别是Cu镀敷层)。还有，外敷层与通路导体由相同材料(例如由Cu组成的层)构成，使得两者之间的贴紧更牢固。

还有，对于外敷层，可以仅把导体焊盘的上面部分做成粗化面。据此，外敷层能在做成了粗化面的上面部分实现与电介质层及通路导体的充分贴紧，同时在导体焊盘侧面部分获得没有空隙等的良好的电介质层。即，电介质材料容易向未做成粗化面的侧面部分蔓延，因而能获得良好的电介质层。这样的仅上面的粗化面，例如可以通过机械研磨来获得。

附图说明

图1是概略性地表示本发明的布线基板的剖面构造的图。

图2是表示在半导体集成电路元件(IC芯片)和主基板(母板等)之间配置了的布线基板的图。

图3是表示布线基板的第1主面的图。

图4是表示本发明的布线基板的制造工序的图。

图5是继图4的图。

图6是继图5的图。

图7是继图6的图。

图8是陶瓷副芯子的导体焊盘表面上的镀敷构造的第1例。

图9是陶瓷副芯子的导体焊盘表面上的镀敷构造的第2例。

图10是表示薄膜电容器部的制造工序的图。

图11是继图10的图。

图12是表示从上面看到制造工序中的薄膜电容器部的图。

图13是概略性地表示布线基板的第2实施方式的剖面构造的图。

图14是表示积层陶瓷电容器的制造工序的图。

图15是表示陶瓷副芯子的导体焊盘表面上的镀敷构造的变形例。

具体实施方式

<布线基板的第1实施方式>

参照附图来说明本发明的布线基板的第1实施方式。图1是概略性地表示布线基板1的剖面构造的图。另外，在本实施方式中板状的部件以图中出现在上侧的面为第1主面MP1，以出现在下侧的面为第2主面MP2。布线基板1在芯子基板CB中的焊料突起7的下部区域具有在第1主面MP1侧形成了薄膜电容器3C的陶瓷副芯子3，在实现半导体集成电路元件(IC芯片)C的开关噪声的降低、工作电源电压的稳定化的基础上，通过缩短IC芯片C和薄膜电容器3C之间的布线长，对布线的电感成分的减少作出贡献。还有，由与由高分子材料组成的芯子本体2相比，线膨胀系数小的陶瓷组成的陶瓷副芯子3设置在芯子基板CB中的焊料突起7的下部区域，从而缩减与IC芯片C的线膨胀系数差，不易产生热应力所涉及的断线等。以下进行详细的说明。

图2是表示配置在IC芯片C和主基板(母板等)GB之间的布线基板1的图。IC芯片C在第2主面上具有信号端子、电源端子、接地端子(未图示)，在布线基板1的第1主面MP1上形成了的焊料突起7(Pb-Sn系、Sn-Ag系、Sn-Sb系、Sn-Zn系焊料等)上进行倒装芯片连接。还有，在IC芯片C和布线基板1的第1主面MP1之间，为了提高焊料突起7的热疲劳寿命，填充形成了由热固化性树脂组成的欠满材(未图示)。另一方面，主基板(母板等)GB以把陶瓷粒子、纤维作为填充物而被强化了的高分子材料构成为主体，通过在布线基板1的第2主面MP2上形成了的焊料球BL而与端子焊盘56(参照图1)连接。

图3是表示布线基板1的第1主面MP1的图。焊料突起7排列成格子状(或者也可以是锯齿状)，其中，在中央部交错配置了电源端子7a和接地端子7b，还有，以包围它们的形式配置了信号端子7s。它们与IC芯片C的端子对应。

芯子本体2由耐热性树脂板(例如双马来酰亚胺三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成为板状。并且，在包含焊料突起7的下部区域的位置，形成了贯通主面MP1、MP2间的副芯子收纳部25(贯通孔)，在其内部收纳板状的陶瓷副芯子3，做成芯子基板CB。

陶瓷副芯子3在第1主面MP1侧具有薄膜电容器3C。薄膜电容器3C是交替积层了形成电容器的多个电介质薄膜38和多个电极导体薄膜36、37(也称为第1电极导体薄膜、第2电极导体薄膜)而成的。在电极导体薄膜36、37上存在与电源端子7a对应的电源侧电极导体薄膜和与接地端子7b对应的接地侧电极导体薄膜这样的互相直流性地分离了的2种，它们以由电介质薄膜38隔开了的形式交替排列在积层方向。

这样的薄膜电容器3C可以通过反复进行周知的成膜技术所涉及的成膜和周知的光刻技术所涉及的图形形成来制造。电极导体薄膜36、37可以由例如Ag、Au、Pt等金属(本实施方式为Pt)构成，采用溅射、真空蒸镀等气相成膜法来形成。另一方面，电介质薄膜38由氧化物或氮化物等构成，采用高频溅射、反应性溅射、化学气相沉积法(ChemicalVapor Deposition：CVD)等气相成膜法来形成。还有，在由氧化物(具有钙钛矿型结晶构造的复合氧化物，例如钛酸钡、钛酸锶、钛酸铅中的1种或2种及以上)构成的场合，也可以采用所谓溶胶凝胶成膜法等化学溶液成膜法(Chemical Solution Deposition：CSD)来形成。

具体而言，薄膜电容器3C例如可以按照图10～图12那样的工序来制造。首先，在工序C1中，在陶瓷基体34的主面上使金属薄膜367成膜。然后，进入工序C2，把金属薄膜367中的与电源用或接地用对应的贯通导体32的周围蚀刻成环状，分离贯通导体32和电极导体薄膜36。图12(A)表示从上部看到它的图。接着，进入工序C3，例如采用溶胶凝胶法使电介质薄膜38成膜而覆盖电极导体薄膜36的全面，在工序C4中，在电介质薄膜38中的与贯通导体32对应的位置形成开口。其次，在工序C5中，与工序C1同样地形成金属薄膜367，在工序C6中，把与工序C2的场合不同的贯通导体32的周围蚀刻成环状，分离贯通导体32和电极导体薄膜37。图12(B)表示从上部看到它的图。反复进行以上工序，从而获得多个电介质薄膜38和多个电极导体薄膜36、37交替积层而成的构造。

还有，与薄膜电容器3C一起形成了的陶瓷副芯子3的第1主面MP1的导体焊盘31a，与电极导体薄膜36、37同样，由例如Ag、Au、Pt等金属(本实施方式为Pt)构成，采用溅射、真空蒸镀等气相成膜法来获得(成膜层)。然后，在导体焊盘31a的表面上形成后述的Cu镀敷层31c。

在陶瓷副芯子3中，在陶瓷基体34上形成了薄膜电容器3C，不过，此陶瓷基体34可以通过积层、烧制在包含陶瓷材料的粉末的陶瓷坯片上通过冲孔或激光穿孔等而形成通路孔，填充了金属粉末浆而成的东西来获得。作为构成陶瓷基体34的陶瓷材料，可以使用氧化铝、氮化硅、氮化铝等，或者在鹏硅酸系玻璃、鹏硅酸铅系玻璃中添加了40重量百分比至60重量百分比的氧化铝等无机陶瓷填充物而成的玻璃陶瓷等。还有，陶瓷副芯子3的第2主面MP2的导体焊盘31b及贯通导体32由作为金属粉末浆而与陶瓷材料同时烧制所获得的以Mo或W为主要成分的包镀金属构成。然后，在导体焊盘31b的表面上形成了后述的Cu镀敷层31c。

陶瓷副芯子3的两主面MP1、MP2的导体焊盘31a、31b如图8及图9所示(图中表示第1主面MP1侧，第2主面MP2侧也同样。)，在其表面上形成了Cu镀敷层31c，还有，Cu镀敷层31c的表面做成实施了用于使之提高与高分子材料的贴紧性的Cu表面化学处理的处理面CZ、FB。此处理面CZ、FB与布线积层部L1、L2的最下层的电介质层B11、B21及在其上贯通形成了的通路导体6接触，与电介质层B11、B21良好地贴紧。还有，表面由Cu镀敷层31c构成，因而与同样由Cu镀敷构成的通路导体6的贴紧性也良好。

Cu镀敷层31c采用电解Cu镀敷(旋转镀敷(バレルメツキ))或非电解Cu镀敷，以2μm至4μm的程度的厚度形成。另外，在获得图8所示的粗化面CZ的场合，通过Cu粗化处理(后述)，Cu镀敷层31c的表面多少会被蚀刻，因而最初以5μm的程度的厚度形成，粗化后的厚调整为2μm至4μm的程度。还有，也可以在由Mo或W构成的第2主面MP2侧的导体焊盘31b的表面上，按顺序形成Ni镀敷层及Cu镀敷层。在导体焊盘31b和Cu镀敷层之间插入Ni镀敷层来提高Cu镀敷层对导体焊盘31b的贴紧性。

作为Cu表面化学处理所涉及的处理面的第1方式，可以如图8所示，作为Cu镀敷层31c表面的Cu表面化学处理，实施Cu粗化处理，做成粗化面CZ。作为Cu粗化处理，可以采用公知的微蚀刻法、黑化处理等方法。Cu镀敷层31c的表面做成粗化面CZ，从而通过锚定效应而成为与布线积层部L1、L2的最下层的电介质层B11、B21的贴紧性充分的东西。要获得此效果，须实施Cu粗化处理，使得在JIS-B-0601中规定的十点平均粗度(Rz)中为0.3μm至20μm的程度即可。还有，更优选的是0.5μm至1.0μm，再优选的是0.5μm至5μm。

图15表示图8的变形例。据此，覆盖导体焊盘31a、31b的表面的Cu镀敷层(外敷层)31c只是覆盖焊盘的上面31t的部分做成粗化面CZ，对覆盖焊盘的侧面31s的部分不实施Cu粗化处理。这样，布线积层部L1、L2的最下层的构成电介质层B11、B21的高分子材料就容易蔓延到导体焊盘31a、31b彼此的间隙中，能获得没有空隙等的良好的电介质层B11、B21。在这里，焊盘的上面31t是沿着陶瓷副芯子3的主面MP1、MP2的面，焊盘的侧面31s是与上面31t邻接的面。这样，为了只把Cu镀敷层31c中的覆盖焊盘上面31t的部分做成粗化面CZ，例如可以采用机械研磨。

作为Cu表面化学处理所涉及的处理面的第2方式，如图9所示，作为Cu镀敷层31c表面的Cu表面化学处理，可以做成实施了由包含Cu和Sn的合金组成的粘接层FB的形成处理的粘接层FB形成面。根据这种粘接层FB的形成处理，不使Cu镀敷层31c的表面粗化就能做成与布线积层部L1、L2的最下层的电介质层B11、B21的贴紧性充分的东西。具体而言，粘接层FB包含由Cu和Sn以及第3金属(从Ag、Zn、Al、Ti、Bi、Cr、Fe、Co、Ni、Pd、Au、Pt中选出的至少1种金属)组成的合金。还有，例如是包含1原子％至50原子％的程度的Cu，20原子％至98原子％的程度的Sn，1原子％至50原子％的程度的第3金属的东西。还有，粘接层FB的厚度，为了获得充分的贴紧效果，优选的是0.001μm至1μm。

回到图1，在副芯子收纳部25内构成陶瓷副芯子3和芯子本体部2的间隙的空间，填充形成了由高分子材料组成的填充树脂4。此填充树脂4由包含硅石填充物等无机填充物的环氧系的树脂组成，相对于芯子本体部2固定陶瓷副芯子3，并且起到通过自身的弹性变形来吸收陶瓷副芯子3和芯子本体部2的面内方向及厚度方向的线膨胀系数差的作用。

设置在芯子基板CB的两主面MP1、MP2上的布线积层部L1、L2具有由电介质层B11～B14、B21～B24和导体层M11～M14、M21～M24交替积层而成的构造。导体层M11～M14、M21～M24由Cu镀敷所组成的布线51、53和焊盘55、56等构成。导体层M11～M14、M21～M24间由通路导体6进行层间连接，由此形成了从焊盘55到焊盘56的导通路径(信号用、电源用、接地用)。还有，焊盘55、56是用于形成焊料突起7和焊料球BL的东西，在其表面上实施了Ni-Au镀敷。

电介质层B11～B14、B21～B24由环氧树脂等高分子材料组成，适当包含调整介电常数和绝缘耐压的硅石粉末等无机填充物。其中电介质层B 11～B13、B21～B23称作建造(build-up)树脂绝缘层，使导体层M11～M14、M21～M24间绝缘，并且贯通形成了用于层间连接的通路导体6。另一方面，电介质层B14、B24是阻焊剂层，形成了用于使焊盘55、56露出的开口。

还有，在芯子基板CB的芯子本体部2及电介质层B11、B21上形成了贯通孔，在其内壁上形成了实现布线积层部L1、L2间的导通的通孔导体21。此通孔导体21与信号端子7s对应。在通孔导体21的内侧，填充形成了由包含硅石填充物等无机填充物的环氧系的树脂组成的树脂制填孔材23，在通孔导体21的端部形成了由Cu镀敷组成的盖导体52。另外，形成了通孔导体21及盖导体52的以芯子基板为中心的导体层M12到M22的区域称作芯子区域CR。

<布线基板的第2实施方式>

对于本发明的布线基板的第2实施方式(布线基板1’)进行说明。以下，主要对于与布线基板1不同的地方进行叙述，对于重复的地方在图中付以同标号而省略说明。图13所示的布线基板1’以陶瓷副芯子3’的整体作为积层陶瓷电容来构成。此积层陶瓷电容具有与第1实施方式(布线基板1)中的薄膜电容器3C同样的积层构造，与电源端子7a对应的电源侧电极导体层和与接地端子7b对应的接地侧电极导体层这样互相直流性地分离了的2种电极导体层36’、37’以由陶瓷层33隔开了的形式交替排列在积层方向。

由这样的积层陶瓷电容组成的陶瓷副芯子3’具体做成由电极导体层36’、37’和与它们同时烧制成的陶瓷层33(由与第1实施方式的陶瓷基体34同样的陶瓷材料组成。)交替积层而成的积层陶瓷电容。即，如图14所示，可以在成为陶瓷层33的陶瓷坯片上，通过冲孔或激光穿孔等来形成贯通孔，通过以Ni或Ag为主要成分的金属浆的印刷涂布而形成贯通导体32及电极导体层36’、37’，把这样的陶瓷板单位3P积层为积层体，对其进行同时烧制，从而获得陶瓷副芯子3’。电极导体层36’彼此或37’彼此由构成通路的贯通导体32在积层方向联结，它们在金属浆的印刷图形形成时互相分离而形成。这样，陶瓷副芯子3的两主面MP1、MP2的导体焊盘31就构成了作为金属粉末浆而与陶瓷材料同时烧制所获得的以Ni或Ag为主要成分的包镀金属焊盘。并且，在导体焊盘31的表面上，如上所述，形成了Cu镀敷层31c。

<布线基板的制造方法的实施方式>

参照附图来说明本发明的布线基板的制造方法的实施方式。图4～图7是表示布线基板1的制造工序的图。

在工序1中，在芯子本体部2的两主面MP1、MP2上形成导体图形54(导体层M11、M21)。这可以对于在两主面上具有铜箔的耐热性树脂板(例如双马来酰亚胺三嗪树脂板)或纤维强化树脂板(例如玻璃纤维强化环氧树脂)，用掩膜材对铜箔进行图形蚀刻来获得。

在工序2中，通过穿孔加工而形成贯通主面MP1、MP2间的贯通孔，设置副芯子收纳部25。还有，可以对副芯子收纳部25(贯通孔)的侧壁采用过锰酸钾等实施粗化处理，从而使之提高与以后被填充的填充树脂4的贴紧性。再有，也可以涂布有机系化合物(耦合剂)。

在工序3(闭塞工序)中，用在表面具有粘着剂ad的片材S，使得粘着剂ad从副芯子收纳部25的内侧露出地堵塞副芯子收纳部25(贯通孔)的第2主面MP2侧的开口。作为片材S，优选的是粘着材ad的粘着力为8.0N/25mm及以上的东西(采用180°撕下法(JIS Z 0237)来测量)。另外，单位[N/25mm]是指以宽度25mm的片材为试料所测量到的力。片材S的材质(基材)可以采用例如聚酯或聚酰亚胺、PET等树脂片。还有，付在片材S表面上的粘着剂ad可以采用例如硅系的粘着剂、丙烯系的粘着剂、热塑性橡胶系的粘着剂等。

在工序4(副芯子收纳工序)中，从副芯子收纳部25的第1主面MP1侧的开口收纳陶瓷副芯子3并且使之与粘着剂ad粘着。这可以采用公知的贴装装置而精度很好地收纳陶瓷副芯子3。在这里，在陶瓷副芯子3的导体焊盘31的表面上预先形成了Cu镀敷层31c(焊盘镀敷工序)。导体焊盘31的表面的镀敷构造，如上所述，可以做成在导体焊盘31的表面上直接形成了Cu镀敷层31c的东西(参照图8及图9)。镀敷层31c的形成方法、厚度等如上所述。

在工序5(填充固化工序)中，在芯子本体2和陶瓷副芯子3的间隙中注入填充树脂4，使之固化。一边使公知的分配器DS转动一边进行填充树脂4的注入。注入填充树脂4之后，通过真空脱泡从填充树脂4中除去气泡。此后，使填充树脂4加热、干燥而固化(所谓的处置)。还有，在填充树脂4固化后，采用过锰酸钾等实施粗化处理，能使之提高与以后形成的电介质层B11、B21的贴紧性。

在工序6(表面处理工序)中，对于在导体焊盘31的表面上形成了的Cu镀敷层31c，实施用于使之提高与高分子材料的贴紧性的Cu表面化学处理。还有，通过本处理，对于在芯子本体部2的两主面MP1、MP2上形成了的导体图形54的表面也实施Cu表面化学处理。图5表示实施了把Cu镀敷层31c的表面做成粗化面CZ的Cu粗化处理(公知的微蚀刻法、黑化处理等)的图。还有，不限于此，也可以是由包含上述Cu和Sn的合金组成的粘接层FB的形成处理。另外，本工序也可以在工序4(副芯子收纳工序)前预先进行，在副芯子收纳部25中收纳对导体焊盘31实施了Cu表面化学处理的陶瓷副芯子3。

工序7以后相当于本发明的布线积层工序。即，在收纳了陶瓷副芯子3的芯子基板CB的主面MP1、MP2上交替积层电介质层B11～14、B21～24和导体层M12～M14、M22～M24，形成布线积层部L1、L2。对此可以采用公知的建造工序(半加法，全加法，减法，薄膜状树脂材料的层压所涉及的电介质层的形成，光刻技术等)来实现。

首先，在工序7中，在收纳了陶瓷副芯子3的芯子基板CB的主面MP1、MP2上层压形成电介质层B11、B21。这时，在陶瓷副芯子3的导体焊盘31的表面上实施上述Cu表面化学处理，使得贴紧性良好。其次，在工序8中，采用激光通路工艺或光通路工艺等方法，在电介质层B11、B21上穿设通路孔6a。从而在通路孔6a的底上露出导体焊盘31。还有，在通路孔6a形成后，采用过锰酸钾等实施除垢处理(树脂残渣除去处理)，洗净导体焊盘31的表面。

其次，在工序9中，对芯子基板CB及在其主面MP1、MP2上形成了的电介质层B11、B21、导体层M11、M21以在板厚方向贯穿的形式通过穿孔等来穿设贯通孔TH。然后，在工序10中，在全面上实施Cu镀敷(非电解Cu镀敷后电解Cu镀敷)，从而填充通路孔6a内而形成通路导体6，并且在贯通孔TH的内面上形成通孔导体21。此后，在通孔导体21的内侧填充树脂制填孔材23，再在全面上实施Cu镀敷，从而形成盖导体52。另外，通路导体6采用与导体焊盘31表面的Cu镀敷层31c同样的Cu镀敷来形成，因而能缓解在焊料回流时等容易发生的热应力，能降低产生断线的可能性。

其次，在工序12中，对覆盖电介质层B11、B21的Cu镀敷进行图形蚀刻，从而以图形形成布线51等。根据以上方法就能获得芯子区域CR。并且同样，使电介质层B12～B14、B22～B24和导体层M13、14、M23、M24交错，在电介质层B14、B24上采用激光通路工艺或光通路工艺等方法形成开口，露出焊盘55、56。还有，在焊盘55、56的表面上实施Ni-Au镀敷，在焊盘55上形成焊料突起7。此后，经过电检查、外观检查等规定的检查，图1所示的布线基板1即告完成。

以上说明了本发明的实施方式，不过，本发明不限于此，而是可以在与这些具体化了的发明相比而不失同一性的范围内适当变更。

Claims (16)

1.一种布线基板，具备芯子基板和布线积层部，所述芯子基板包含由高分子材料构成的板状的芯子本体和收纳在作为贯通芯子基板的主面间的贯通孔或在芯子基板的一侧主面上开口的凹部而形成了的副芯子收纳部的内部、由陶瓷构成的板状的陶瓷副芯子，所述布线积层部是在该芯子基板的主面上由高分子材料所构成的电介质层和导体层交替积层而形成的，所述陶瓷副芯子具有在自身中组装了的电容器和与电容器连接的陶瓷副芯子的主面上的导体焊盘，所述布线基板的特征在于，

在所述导体焊盘的表面上形成了Cu镀敷层，并且该Cu镀敷层的表面做成实施了用于使之提高与高分子材料的贴紧性的表面化学处理的处理面，该处理面与所述布线积层部的最下层的所述电介质层及在其上贯通形成了的通路导体接触。

2.根据权利要求1所述的布线基板，其中，所述处理面是作为所述表面化学处理而实施了Cu粗化处理的粗化面。

3.根据权利要求1所述的布线基板，其中，所述处理面是作为所述表面化学处理而实施了由包含Cu和Sn的合金组成的粘接层的形成处理的粘接层形成面。

4.根据权利要求1所述的布线基板，其中，所述导体焊盘由以与Cu不同的金属为主要成分的金属材料构成。

5.根据权利要求4所述的布线基板，其中，所述导体焊盘以Ag、Pt、Au、Ni、Mo、W中的至少任意一种为主要成分。

6.根据权利要求1所述的布线基板，其中，所述导体焊盘以Cu为主要成分，并且由与所述Cu镀敷层相比，Cu含量低的金属材料构成。

7.根据权利要求3所述的布线基板，其中，

所述陶瓷副芯子在一方主面上具有作为所述电容器的使直流性地互相分离了的第1电极导体薄膜和第2电极导体薄膜夹着电介质薄膜而交替成膜了的薄膜电容器，

在该薄膜电容器的表面上形成了的所述导体焊盘由以Ag、Pt、Au中的任意一种为主要成分的成膜层构成，在其表面上形成了所述Cu镀敷层。

8.根据权利要求3所述的布线基板，其中，

所述陶瓷副芯子，其整体作为所述电容器，做成由直流性地互相分离了的第1电极导体层和第2电极导体层夹着由陶瓷组成的电介质层而交替积层而成的积层陶瓷电容，

并且，与该积层陶瓷电容连接的所述导体焊盘由以Ni或Ag为主要成分的包镀金属焊盘构成，在其表面上形成了所述Cu镀敷层。

9.一种布线基板，具备芯子基板和布线积层部，

所述芯子基板包含：具有作为贯通芯子基板的主面间的贯通孔或在芯子基板的一侧主面上开口的凹部而形成了的副芯子收纳部的芯子本体；以及

陶瓷副芯子，收纳在该副芯子收纳部内部，在陶瓷副芯子的主面上形成了导体焊盘，

所述布线积层部在该芯子基板的主面上形成，由贯通形成了通路导体的电介质层和导体层交替积层而成，

所述布线基板的特征在于，在所述导体焊盘的表面上形成了由金属材料构成的外敷层，并且该外敷层表面做成粗化面，所述布线积层部的位于所述芯子基板上的所述电介质层及在其上贯通形成了的所述通路导体与该粗化面接触。

10.根据权利要求9所述的布线基板，其中，所述外敷层中仅所述导体焊盘的上面部分做成所述粗化面。

11.根据权利要求9或10所述的布线基板，其中，所述外敷层做成由Cu组成的层。

12.一种布线基板的制造方法，其中，所述布线基板具备芯子基板和布线积层部，所述芯子基板包含由高分子材料构成的板状的芯子本体和收纳在作为贯通芯子基板的主面间的贯通孔或在芯子基板的一侧主面上开口的凹部而形成了的副芯子收纳部的内部、由陶瓷构成的板状的陶瓷副芯子，所述布线积层部是在该芯子基板的主面上由高分子材料所构成的电介质层和导体层交替积层而形成的，所述陶瓷副芯子具有在自身中组装了的电容器和与电容器连接的陶瓷副芯子的主面上的导体焊盘，所述布线基板的制造方法的特征在于，按以下顺序包含：

把在所述导体焊盘的表面上形成了Cu镀敷层的所述陶瓷副芯子收纳在所述副芯子收纳部内的副芯子收纳工序；以及

在收纳了所述陶瓷副芯子的所述芯子基板的主面上交替积层所述电介质层和所述导体层而形成所述布线积层部的布线积层工序，

并且包含在所述副芯子收纳工序前或在所述副芯子收纳工序和所述布线积层工序之间，对在所述导体焊盘的表面上形成了的所述Cu镀敷层实施用于使之提高与高分子材料的贴紧性的表面化学处理的表面处理工序。

13.根据权利要求12所述的布线基板的制造方法，其中，所述表面处理工序中的所述表面化学处理是把所述Cu镀敷层的表面做成粗化面的Cu粗化处理。

14.根据权利要求12所述的布线基板的制造方法，其中，所述表面处理工序中的所述表面化学处理是把所述Cu镀敷层的表面做成粘接层形成面的由包含Cu和Sn的合金组成的粘接层的形成处理。

15.根据权利要求12至14中任意一项所述的布线基板的制造方法，其中，包含在所述副芯子收纳工序前，在所述陶瓷副芯子具有的所述导体焊盘的表面上形成所述Cu镀敷层的焊盘镀敷工序。

16.根据权利要求12所述的布线基板的制造方法，其中，

包含在所述副芯子收纳工序前，用表面具有粘着剂的片材，使得该粘着剂在所述副芯子收纳部的内侧露出地塞住作为贯通所述芯子本体的主面间的贯通孔而形成了的所述副芯子收纳部的第2主面侧的开口的闭塞工序，

在所述副芯子收纳工序中，从所述副芯子收纳部的第1主面侧的开口收纳所述陶瓷副芯子，并且使之与所述粘着剂粘牢，

包含在所述副芯子收纳工序后，向所述芯子本体和所述陶瓷副芯子的间隙中注入填充树脂，使之固化的填充固化工序。

Images