JP5609424B2 - セラミック多層基板およびその製造方法 - Google Patents
セラミック多層基板およびその製造方法 Download PDFInfo
- Publication number
- JP5609424B2 JP5609424B2 JP2010187324A JP2010187324A JP5609424B2 JP 5609424 B2 JP5609424 B2 JP 5609424B2 JP 2010187324 A JP2010187324 A JP 2010187324A JP 2010187324 A JP2010187324 A JP 2010187324A JP 5609424 B2 JP5609424 B2 JP 5609424B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- multilayer substrate
- metal layer
- ceramic multilayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、セラミック多層基板およびその製造方法に関し、詳しくは、表面実装部品が搭載される外部電極を備えたセラミック多層基板およびその製造方法に関する。
近年、配線導体を３次元的に配置したセラミック多層基板が種々の用途に広く用いられている。
このようなセラミック多層基板は、通常、その上に電子部品（表面実装部品）が搭載される外部電極を備えている。
そして、リフローはんだ付けなどの方法で搭載される表面実装部品の実装信頼性を向上させるために、外部電極にめっきを施してはんだ濡れ性などの特性を向上させることが行われている。
このようなセラミック多層基板は、通常、その上に電子部品（表面実装部品）が搭載される外部電極を備えている。
そして、リフローはんだ付けなどの方法で搭載される表面実装部品の実装信頼性を向上させるために、外部電極にめっきを施してはんだ濡れ性などの特性を向上させることが行われている。
このようなセラミック多層基板の一つに、表面にめっき膜が形成された外部電極に表面実装部品を搭載するようにしたセラミック多層基板が提案されている。（特許文献１、段落００３９，００４３など参照）。
しかしながら、上記特許文献１のセラミック多層基板の場合、製造工程で、外部電極にめっきを施す際のめっき液や、洗浄工程で用いられる洗浄水などに由来する水分が内部に残留する。
そのため、表面実装部品を外部電極上に搭載する際のはんだを用いた実装工程においてセラミック多層基板が加熱されると、内部の水分が蒸発、気化し、外部電極を通過して、溶融しているはんだに入り込み、はんだボイドが発生するという問題点がある。
そして、はんだボイドが発生すると、はんだ体積の膨張によって隣接する外部電極との間でショート不良が発生するという問題点がある。
そのため、表面実装部品を外部電極上に搭載する際のはんだを用いた実装工程においてセラミック多層基板が加熱されると、内部の水分が蒸発、気化し、外部電極を通過して、溶融しているはんだに入り込み、はんだボイドが発生するという問題点がある。
そして、はんだボイドが発生すると、はんだ体積の膨張によって隣接する外部電極との間でショート不良が発生するという問題点がある。
なお、水分が蒸発したガス（水蒸気）が外部電極を通過してはんだに入り込むのは、導電性ペーストを焼き付けて形成される焼結金属からなる外部電極は、ガスが浸入しやすく、浸入したガスが、めっき膜を通過して、その表面に存在するはんだにまで達することによる。なお、めっき膜はガスを通しにくいが、厚みが薄いため、他の領域から排出されにくい状況下では、めっき膜を通過して、その上に存在する溶融したはんだにまで達することになる。
本発明は、上記課題を解決するものであり、セラミック多層基板の外部電極上に表面実装部品を実装する際に、外部電極を通過したガスに起因するはんだボイドの発生、それによるショート不良の発生を抑制、防止することが可能なセラミック多層基板およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明のセラミック多層基板は、
積層された複数のセラミック層を有する基板と、
前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、
前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、
前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層と
を具備することを特徴としている。
積層された複数のセラミック層を有する基板と、
前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、
前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、
前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層と
を具備することを特徴としている。
前記外部電極が、セラミック粒子を含む焼結金属からなるポーラスな外部電極であることが好ましい。
また、前記外部電極が、主面を露出させるような態様で前記基板に埋設され、かつ、露出した前記主面の所定の領域を被覆するように前記めっき金属層が形成されていることが好ましい。
また、本発明のセラミック多層基板の製造方法は、
積層された複数のセラミック層を有する基板と、前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層とを具備するセラミック多層基板の製造方法であって、
前記基板の表面に、焼結金属からなる前記外部電極が配設され、かつ、前記外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成する工程と、
前記外部電極にめっきを施して、前記外部電極の前記多孔質層により被覆されていない領域にめっき金属層を形成する工程と
を具備することを特徴としている。
積層された複数のセラミック層を有する基板と、前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層とを具備するセラミック多層基板の製造方法であって、
前記基板の表面に、焼結金属からなる前記外部電極が配設され、かつ、前記外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成する工程と、
前記外部電極にめっきを施して、前記外部電極の前記多孔質層により被覆されていない領域にめっき金属層を形成する工程と
を具備することを特徴としている。
前記外部電極を形成する工程において、セラミック粒子を含む焼結金属からなるポーラスな外部電極を形成することが好ましい。
本発明のセラミック多層基板は、外部電極の表面の一部の領域を被覆するように、表面にめっき金属層が付着しない多孔質層を配設する一方、無機絶縁材料からなる多孔質層が配設されていない領域にめっき金属層を配設するようにしているので、内部からの水蒸気などのガスを、多孔質層を通過させて効率よく外部に排出することが可能になり、はんだボイドの発生を抑制、防止して、ショート不良の発生を効率よく防止することがすることができる。
なお、外部電極の表面の一部の領域を、無機絶縁材料からなる多孔質層により被覆するようにした場合、セラミック多層基板をめっき浴に浸漬して外部電極の表面にめっきを施す場合に、レジストなどを用いなくても、多孔質層の表面にはめっき金属層が形成されることがないため、製造工程におけるめっき工程を簡略化することができる点でも有意義である。
また、外部電極として、セラミック粒子を含む焼結金属からなるポーラスな外部電極を形成することにより、外部電極の上記めっき金属層で覆われていない部分から、より確実にガスを排出させることが可能になり、本発明をさらに実効あらしめることができる。
また、外部電極を、主面を露出させるような態様で基板に埋設し、露出した主面の所定の領域にはめっき金属層を形成せず、その他の領域を覆うようにめっき金属層を形成することにより、例えば、外部電極をセラミック基板の主面と面一にして、主面の平坦性の高いセラミック多層基板を構成するようにした場合にも、めっき膜上に付与されるはんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制、防止して、ショート不良の発生を効率よく防止することがすることができる。
また、本発明のセラミック多層基板の製造方法は、
基板の表面に、焼結金属からなる外部電極が配設され、かつ、外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成した後、外部電極にめっきを施して、外部電極の多孔質層により被覆されていない領域にめっき金属層を形成するようにしているので、多孔質層から、水蒸気などのガスを効率よく排出させることが可能で、はんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、それによるショート不良の発生を防止することが可能な信頼性の高いセラミック多層基板を効率よく製造することができる。
基板の表面に、焼結金属からなる外部電極が配設され、かつ、外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成した後、外部電極にめっきを施して、外部電極の多孔質層により被覆されていない領域にめっき金属層を形成するようにしているので、多孔質層から、水蒸気などのガスを効率よく排出させることが可能で、はんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、それによるショート不良の発生を防止することが可能な信頼性の高いセラミック多層基板を効率よく製造することができる。
また、外部電極を形成する工程において、セラミック粒子を含む焼結金属からなるポーラスな外部電極を形成することにより、外部電極のめっき金属層に覆われていない領域、あるいは多孔質層に覆われめっき金属層に覆われていない領域から、より確実にガスを排出させることが可能になり、本発明をさらに実効あらしめることができる。
以下に本発明および本発明が関連する発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
図１は本発明が関連する発明の一実施例（実施例１）にかかるセラミック多層基板の構成を示す断面図、図２はその要部を拡大して模式的に示す図である。
図１に示すように、この実施例１のセラミック多層基板Ａは、基材層である複数のセラミック層１を積層してなる基板２と、層間に配設された内部導体３と、表面に形成された外部電極４と、層間接続用のビアホール導体５とを備えている。なお、異なる層に配置されている内部導体３と外部電極４は、ビアホール導体５を介して互いに電気的に接続されている。
そして、表面実装部品６がその上にはんだ８を介して実装される外部電極４は、基板２に埋設され、その上面が基板２の上面とほぼ面一になるように形成されている。
また、この実施例１のセラミック多層基板Ａにおいて、外部電極４は、セラミック粒子を含む焼結金属から形成されたポーラスな電極とされている。
また、この実施例１のセラミック多層基板Ａにおいて、外部電極４は、セラミック粒子を含む焼結金属から形成されたポーラスな電極とされている。
なお、この実施例１では、ポーラスな外部電極４を形成することができるように、セラミック粒子（この実施例ではＡｌ2Ｏ3（アルミナ）粒子）を含む焼結金属（Ｃｕ焼結金属）から外部電極を形成している。
また、この実施例１のセラミック多層基板Ａにおいては、図２に示すように、外部電極４の表面にめっき金属層１１が配設されている。なお、めっき金属層１１は、特に図示しないが、下地層であるＮｉめっき層と、その上に形成されたＡｕめっき層とを備えた２層構造を有している。
このめっき金属層１１は、外部電極４の表面の一部（図２では両端部４ａ，４ｂ）を除いた中央部４ｃに形成されており、外部電極４の両端部４ａ，４ｂは露出している。
この実施例１のセラミック多層基板Ａにおいて、外部電極４はセラミック粒子を含む焼結金属から形成されたポーラスな電極とされており、かつ、外部電極４の両端部４ａ，４ｂは、めっき金属層１１に覆われておらず、外部に向かって露出し、基板２の内部から、水蒸気などのガスを効率よく通過させて外部に放出させることができるように構成されている。
次に、上記セラミック多層基板Ａの製造方法について説明する。
(１)未焼成の積層体の作製
セラミック多層基板Ａを製造するにあたっては、まず、セラミック層１となる複数の基板用セラミックグリーンシートを用意する。
(１)未焼成の積層体の作製
セラミック多層基板Ａを製造するにあたっては、まず、セラミック層１となる複数の基板用セラミックグリーンシートを用意する。
次に、所定の基板用セラミックグリーンシートに、ビアホール導体５を配設するための貫通孔を形成する。そして、この貫通孔に導電性ペーストを充填することにより、ビアホール導体５を形成する。
また、所定の基板用セラミックグリーンシート上に、導電性ペーストを所定のパターンで印刷することにより、内部導体や外部電極となるべき導体膜を形成する。
なお、この実施例１では、外部電極となる導体膜については、十分にポーラスな外部電極を形成することができるように、Ｃｕ粉末とＡｌ2Ｏ3粉末を主成分とする導電性ペーストを塗布することにより導体膜を形成する。
一方、内部導体となる導体膜は、Ａｌ2Ｏ3粉末を含まないＣｕペーストを用いて導体膜を形成する。ただし、内部導体を形成するための導電性ペーストの種類に特別の制約はない。
なお、この実施例１では、外部電極となる導体膜については、十分にポーラスな外部電極を形成することができるように、Ｃｕ粉末とＡｌ2Ｏ3粉末を主成分とする導電性ペーストを塗布することにより導体膜を形成する。
一方、内部導体となる導体膜は、Ａｌ2Ｏ3粉末を含まないＣｕペーストを用いて導体膜を形成する。ただし、内部導体を形成するための導電性ペーストの種類に特別の制約はない。
次に、上述のように、ビアホール導体および／または導体膜が形成された基材用セラミックグリーンシート、およびビアホール導体や導体膜が形成されていない基材用セラミックグリーンシートを所定の順に積層して、圧着することにより、焼成後に図１に示すようなセラミック多層基板Ａとなる積層体を作製する。なお、上記の積層体を圧着するにあたっては、例えば、静水圧プレスの方法が用いられる。
(２)積層体の焼成
次に、上述のようにして作製した圧着後の積層体を脱脂した後、基板用セラミックグリーンシートを構成するセラミック材料粉末が焼結する温度で焼成する。
これにより、Ａｌ2Ｏ3粒子を含むＣｕ焼結金属からなるポーラスな外部電極を備えた積層体（焼結体）が得られる。
次に、上述のようにして作製した圧着後の積層体を脱脂した後、基板用セラミックグリーンシートを構成するセラミック材料粉末が焼結する温度で焼成する。
これにより、Ａｌ2Ｏ3粒子を含むＣｕ焼結金属からなるポーラスな外部電極を備えた積層体（焼結体）が得られる。
なお、積層体を焼成するにあたっては、積層体の主面に平行な方向への収縮を抑制、防止するために、積層体の少なくとも一方主面に、積層体の焼成温度では実質的に焼結しない材料からなる収縮抑制層（拘束層）を配設して焼成するようにしてもよい。
(３)外部電極へのめっき金属層の形成
それから、焼成後の積層体の、ポーラスな外部電極に、ＮｉめっきおよびＡｕめっきを施して、外部電極の表面に下地層であるＮｉめっき層と、その上に形成されたＡｕめっき層の２層構造（図示せず）を有するめっき金属層１１を形成する。
それから、焼成後の積層体の、ポーラスな外部電極に、ＮｉめっきおよびＡｕめっきを施して、外部電極の表面に下地層であるＮｉめっき層と、その上に形成されたＡｕめっき層の２層構造（図示せず）を有するめっき金属層１１を形成する。
このとき、図３(ａ)に示すように、外部電極４の両端部４ａ，４ｂ上に、レジスト剤１２を塗布して、外部電極４の中央部４ｃが露出し、両端部４ａ，４ｂがレジスト剤１２により被覆された状態で、無電解めっきの方法により、まずＮｉめっき行った後、Ａｕめっきを行い、図３(ｂ)に示すように、外部電極４の中央部４ｃ上に、Ｎｉめっき層とその上に形成されたＡｕめっき層の２層構造（図示せず）を有するめっき金属層１１を形成する。
それから、レジスト剤１２を除去することにより、図２に示すように、外部電極４の両端部４ａ，４ｂを露出させる。
これにより、図２に示すように、外部電極４の両端部４ａ，４ｂは露出し、中央部４ｃ上にはめっき金属層１１が形成された構造を有するセラミック多層基板Ａが得られる。
これにより、図２に示すように、外部電極４の両端部４ａ，４ｂは露出し、中央部４ｃ上にはめっき金属層１１が形成された構造を有するセラミック多層基板Ａが得られる。
(４)表面実装部品の実装
このセラミック多層基板Ａに表面実装部品６をリフローはんだ付けの方法で搭載する。
この実施例１のセラミック多層基板Ａは、図２に示すように、外部電極４の中央部４ｃにめっき金属層１１を設ける一方、外部電極４の一部（両端部４ａ，４ｂ）を露出させるようにしているので、図４に示すように、表面実装部品６をはんだ８を用いて実装した場合に、外部電極４のめっき金属層に覆われていない両端部４ａ，４ｂから、めっき工程などにおいて基板２に浸入した水分が蒸発して発生する水蒸気などのガスが効率よく排出される。その結果、めっき金属層１１上に付与されるはんだ８の内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、ショート不良の発生を確実に防止することが可能になる。
このセラミック多層基板Ａに表面実装部品６をリフローはんだ付けの方法で搭載する。
この実施例１のセラミック多層基板Ａは、図２に示すように、外部電極４の中央部４ｃにめっき金属層１１を設ける一方、外部電極４の一部（両端部４ａ，４ｂ）を露出させるようにしているので、図４に示すように、表面実装部品６をはんだ８を用いて実装した場合に、外部電極４のめっき金属層に覆われていない両端部４ａ，４ｂから、めっき工程などにおいて基板２に浸入した水分が蒸発して発生する水蒸気などのガスが効率よく排出される。その結果、めっき金属層１１上に付与されるはんだ８の内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、ショート不良の発生を確実に防止することが可能になる。
なお、この実施例１のセラミック多層基板Ａにおいては、外部電極４として、セラミック粒子（Ａｌ2Ｏ3粒子）を含む焼結金属からなるポーラスな電極を形成するようにしているので、外部電極４の上記めっき金属層１１で覆われていない両端部４ａ，４ｂから、より確実にガスを排出させることができる。
＜ショート発生率＞
また、図２に示すように、外部電極４の中央部４ｃにめっき金属層１１を設ける一方、外部電極４の一部（両端部４ａ，４ｂ）を露出させた構造を有するこの実施例１のセラミック多層基板Ａと、図５に示すように、外部電極４の表面全体がめっき金属層１１により被覆された構造を有する従来のセラミック多層基板について、はんだを用いて表面実装部品を実装して、ショート不良の発生状態を比較した。
また、図２に示すように、外部電極４の中央部４ｃにめっき金属層１１を設ける一方、外部電極４の一部（両端部４ａ，４ｂ）を露出させた構造を有するこの実施例１のセラミック多層基板Ａと、図５に示すように、外部電極４の表面全体がめっき金属層１１により被覆された構造を有する従来のセラミック多層基板について、はんだを用いて表面実装部品を実装して、ショート不良の発生状態を比較した。
その結果、図５の従来のセラミック多層基板の場合、はんだボイドが発生して、試験に供した７６個の試料のうち、４４個の試料についてショート不良の発生が認められた。
これに対し、実施例１のセラミック多層基板Ａの場合、図４に示すように、外部電極４のめっき金属層に覆われていない両端部４ａ，４ｂから、めっき工程などにおいて基板２内に浸入した水分が蒸発して発生する水蒸気などのガスが効率よく排出されるため、試験に供した７６個の試料のいずれにもショート不良の発生は認められなかった。
これに対し、実施例１のセラミック多層基板Ａの場合、図４に示すように、外部電極４のめっき金属層に覆われていない両端部４ａ，４ｂから、めっき工程などにおいて基板２内に浸入した水分が蒸発して発生する水蒸気などのガスが効率よく排出されるため、試験に供した７６個の試料のいずれにもショート不良の発生は認められなかった。
また、この実施例１のセラミック多層基板Ａでは、外部電極４を、基板２に埋設し、外部電極４の上面を基板２の主面と略面一にするとともに、露出した主面の両端部４ａ，４ｂにはめっき金属層を形成せず、中央部４ｃにめっき金属層１１を形成するようにしているので、主面の平坦性に優れた、信頼性の高いセラミック多層基板を得ることができる。
なお、外部電極４のめっき金属層により被覆されていない部分の面積は、通常、外部電極の表面積の２５〜５０％とすることが望ましい。これは、めっき金属層１１の配設された領域の割合が小さくなり過ぎると、表面実装部品６の接合強度が低下し、実装信頼性が低下することによる。
この実施例２では、以下に説明する方法で、上記実施例１のセラミック多層基板Ａ（図１、図２）と同様の構造を有するセラミック多層基板を作製した。
(１)まず、上記実施例１における(２)の積層体の焼成の工程までは、同様の方法により焼成済みの基板２を作製した。
(２)それから、この実施例２では、外部電極４の主面にレジスト剤を塗布することなくめっきを行い、図６(ａ)に示すように、外部電極４の主面の全体にめっき金属層１１を形成した。なお、めっき金属層１１は、上記実施例１のセラミック多層基板の場合と同様、特に図示しないが、下地層であるＮｉめっき層と、その上に形成されたＡｕめっき層とを備えた２層構造を有している。
(３)次に、図６(ｂ)に示すように、外部電極４の中央部４ｃにマスク１３を施した後、ブラスト処理を行って、外部電極４の両端部４ａ，４ｂ上のめっき金属層１１を除去した。
これにより、図２に示すように、外部電極４の外部電極４の両端部４ａ，４ｂは露出し、中央部４ｃ上にはめっき金属層１１が形成された構造を有するセラミック多層基板が得られる。
これにより、図２に示すように、外部電極４の外部電極４の両端部４ａ，４ｂは露出し、中央部４ｃ上にはめっき金属層１１が形成された構造を有するセラミック多層基板が得られる。
このようにして製造される実施例２のセラミック多層基板も、上記実施例１のセラミック多層基板Ａと同様に、外部電極のめっき金属層に覆われていない露出した両端部から水蒸気などのガスが効率よく排出されることから、表面実装部品の実装時に、水蒸気などのガスがはんだの内部に入り込むことによるはんだボイドの発生を抑制して、ショート不良の発生を確実に防止することができる。
なお、この実施例２のセラミック多層基板についても、表面実装部品を実装してショート不良の発生状態を調べたが、試験に供した７６個の試料のいずれにもショート不良の発生は認められなかった。
図７は本発明の実施例（実施例３）にかかるセラミック多層基板Ａ１の要部を示す断面図である。
この実施例３のセラミック多層基板Ａ１においては、外部電極４の表面の所定の領域（この実施例３では両端部４ａ，４ｂ）を覆うように、表面にめっき金属層が付着しない無機絶縁材料（この実施例３ではＡｌ2Ｏ3（アルミナ））からなる多孔質層１４ａ，１４ｂが配設されており、無機絶縁材料からなる多孔質層１４ａ，１４ｂが配設されていない領域（中央部４ｃ）には、Ｎｉめっき層と、その上に形成されたＡｕめっき層の２層構造（図示せず）を有するめっき金属層１１が配設されている。
この実施例３のセラミック多層基板Ａ１においては、外部電極４の表面の所定の領域（この実施例３では両端部４ａ，４ｂ）を覆うように、表面にめっき金属層が付着しない無機絶縁材料（この実施例３ではＡｌ2Ｏ3（アルミナ））からなる多孔質層１４ａ，１４ｂが配設されており、無機絶縁材料からなる多孔質層１４ａ，１４ｂが配設されていない領域（中央部４ｃ）には、Ｎｉめっき層と、その上に形成されたＡｕめっき層の２層構造（図示せず）を有するめっき金属層１１が配設されている。
この実施例３のセラミック多層基板Ａ１は、例えば、以下に説明する方法により製造することができる。
(１)まず、実施例１の(１)，(２)の工程に準じる方法により、所定の基材用セラミックグリーンシートを積層、圧着し、焼成する工程を経て、図８に示すように、外部電極４の表面の所定の領域（両端部４ａ，４ｂ）を覆うように、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層１４ａ，１４ｂが配設された、焼成済みの積層体（基板）２を形成する。
(１)まず、実施例１の(１)，(２)の工程に準じる方法により、所定の基材用セラミックグリーンシートを積層、圧着し、焼成する工程を経て、図８に示すように、外部電極４の表面の所定の領域（両端部４ａ，４ｂ）を覆うように、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層１４ａ，１４ｂが配設された、焼成済みの積層体（基板）２を形成する。
なお、多孔質層１４ａ，１４ｂは、例えば、最上層となる基材用セラミックグリーンシートに、外部電極用の導体層を形成するとともに、その両端部に、Ａｌ2Ｏ3粉末を無機絶縁材料とするアルミナペーストを塗布し、この基材用セラミックグリーンシートを他のセラミックグリーンシートとともに積層、圧着した後、得られた未焼成の積層体を焼成することにより形成することができる。
ただし、多孔質層１４ａ，１４ｂの形成方法それ自体に特別の制約はなく、他の方法によっても形成することができる。例えば、焼成済みの積層体の外部電極の両端部にアルミナペーストを塗布した後、これを焼成する方法によっても形成することができる。
(２)次に、外部電極４の両端部４ａ，４ｂを覆うように、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層１４ａ，１４ｂが配設された、焼成済みの積層体２（図８）にめっきを行い、多孔質層１４ａ，１４ｂが配設されていない中央部４ｃに、Ｎｉめっき層とＡｕめっき層の２層構造を有するめっき金属層１１（図７）を形成する。
これにより、図７に示すように、外部電極４の両端部４ａ，４ｂ上に形成された多孔質層１４ａ，１４ｂが露出し、中央部４ｃ上にはめっき金属層１１が形成された構造を有するセラミック多層基板Ａ１が得られる。
このセラミック多層基板Ａ１も、上記実施例１のセラミック多層基板Ａと同様に、めっき金属層１１に覆われていない露出した多孔質層１４ａ，１４ｂを通って、水蒸気などのガスが効率よく排出されることから、表面実装部品の実装時に使用されるはんだの内部に水蒸気などのガスが入り込むことによるはんだボイドの発生を抑制して、ショート不良の発生を確実に防止することができる。
なお、この実施例３のセラミック多層基板Ａ１についても、表面実装部品を実装して、ショート不良の発生状態を調べたが、７６個の試料のいずれにも、ショート不良の発生は認められなかった。
なお、多孔質層１４ａ，１４ｂが外部電極４の表面を被覆する割合は、通常、外部電極の表面積の２５〜５０％とすることが望ましい。これは、めっき金属層１１の多孔質層１４ａ，１４ｂにより被覆された領域の割合が大きくなり過ぎると、表面実装部品６の接合強度が低下し、実装信頼性が低下することによる。
なお、上記の各実施例では、ポーラスな外部電極を形成するために、セラミック粒子として、アルミナ粒子を含む焼結金属（Ｃｕ焼結金属）からなる外部電極を形成するようにしているが、セラミック粒子として、アルミナ粒子の代わりに、 ジルコニア（ＺｒＯ2）などを含有させることにより、ポーラスな外部電極を形成することも可能である。
また、上記実施例では、めっき金属層が、下地層であるＮｉめっき層と、その上に形成されたＡｕめっき層の２層構造を有するめっき金属層である場合を例にとって説明したが、めっき金属層の層構造、めっき金属層を構成する金属の種類や組み合わせなどはこれに限られるものではない。
なお、めっき金属層を構成する金属としては、上記のＮｉ、Ａｕ以外にも、すず、はんだ、Ａｇ、Ｃｕなど種々のものが例示される。
なお、めっき金属層を構成する金属としては、上記のＮｉ、Ａｕ以外にも、すず、はんだ、Ａｇ、Ｃｕなど種々のものが例示される。
また、上記実施例１，２では、外部電極の所定の領域を露出させる方法として、レジスト剤を塗布してめっき処理を行う方法、所定の領域にマスクを施した状態でブラスト処理を行う方法を用いた場合について説明したが、外部電極の所定の領域を露出させる方法に特別の制約はなく、例えば、エッチング、ミリングなどの方法を適用することも可能である。
また、上記実施例３では、外部電極の一部を被覆するように配設される多孔質層として、アルミナからなる多孔質層を形成するようにしたが、多孔質層を構成する材料としては、アルミナに限らず、種々の材料を用いることが可能であり、例えば、ジルコニア（ＺｒＯ2）などが好ましい例として挙げられる。
また、上記実施例では、外部電極が基板に埋設された状態のセラミック多層基板を例にとって説明したが、外部電極が基板の表面に形成され、外部電極の厚み分だけ基板の表面から突出した構成とすることも可能であり、その場合にも、外部電極に、めっき金属層により被覆されていない、水蒸気などのガスを効率よく排出させることが可能な領域を設けることにより、上記の各実施例の場合と同様の作用効果を得ることができる。
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、セラミック多層基板を構成するセラミック層の層数、外部電極や内部導体などの配設態様、セラミック層や内部導体などを構成する材料、セラミック多層基板の製造工程における具体的な条件などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
Ａ，Ａ１ セラミック多層基板
１ セラミック層
２ 基板
３ 内部導体
４ 外部電極
４ａ，４ｂ 外部電極の両端部
４ｃ 外部電極の中央部
５ ビアホール導体
６ 表面実装部品
８ はんだ
１１ めっき金属層
１２ レジスト剤
１３ マスク
１４ａ，１４ｂ 多孔質層
１ セラミック層
２ 基板
３ 内部導体
４ 外部電極
４ａ，４ｂ 外部電極の両端部
４ｃ 外部電極の中央部
５ ビアホール導体
６ 表面実装部品
８ はんだ
１１ めっき金属層
１２ レジスト剤
１３ マスク
１４ａ，１４ｂ 多孔質層
Claims (5)
- 積層された複数のセラミック層を有する基板と、
前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、
前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、
前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層と
を具備することを特徴とするセラミック多層基板。 - 前記外部電極が、セラミック粒子を含む焼結金属からなるポーラスな電極であることを特徴とする請求項１記載のセラミック多層基板。
- 前記外部電極が、主面を露出させるような態様で前記基板に埋設され、かつ、露出した前記主面の所定の領域を被覆するように前記めっき金属層が形成されていることを特徴とする請求項１または２記載のセラミック多層基板。
- 積層された複数のセラミック層を有する基板と、前記基板の主面に形成され、その上に表面実装部品が搭載される、焼結金属からなる外部電極と、前記外部電極の表面の一部の領域を被覆するように配設された、表面にめっき金属層が付着しない無機絶縁材料からなる多孔質層と、前記外部電極の表面の、前記多孔質層が配設されていない領域に形成されためっき金属層とを具備するセラミック多層基板の製造方法であって、
前記基板の表面に、焼結金属からなる前記外部電極が配設され、かつ、前記外部電極の表面の一部の領域を被覆するように、めっき金属層が付着しない無機絶縁材料からなる多孔質層が配設された構造体を形成する工程と、
前記外部電極にめっきを施して、前記外部電極の前記多孔質層により被覆されていない領域にめっき金属層を形成する工程と
を具備することを特徴とするセラミック多層基板の製造方法。 - 前記外部電極を形成する工程において、セラミック粒子を含む焼結金属からなるポーラスな外部電極を形成することを特徴とする請求項４記載のセラミック多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010187324A JP5609424B2 (ja) | 2010-08-24 | 2010-08-24 | セラミック多層基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010187324A JP5609424B2 (ja) | 2010-08-24 | 2010-08-24 | セラミック多層基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012049187A JP2012049187A (ja) | 2012-03-08 |
| JP5609424B2 true JP5609424B2 (ja) | 2014-10-22 |
Family
ID=45903760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010187324A Active JP5609424B2 (ja) | 2010-08-24 | 2010-08-24 | セラミック多層基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5609424B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7182856B2 (ja) * | 2017-05-11 | 2022-12-05 | 大日本印刷株式会社 | 配線基板及びその製造方法 |
| WO2019059017A1 (ja) * | 2017-09-20 | 2019-03-28 | 株式会社村田製作所 | セラミック基板の製造方法、セラミック基板、及び、モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216843A (ja) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | メモリカードおよびプリント配線板 |
| JP4900226B2 (ja) * | 2007-12-14 | 2012-03-21 | 日立金属株式会社 | 多層セラミック基板及びその製造方法、電子部品 |
-
2010
- 2010-08-24 JP JP2010187324A patent/JP5609424B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012049187A (ja) | 2012-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4561831B2 (ja) | セラミック基板、電子装置およびセラミック基板の製造方法 | |
| US9424989B2 (en) | Embedded multilayer ceramic electronic component and printed circuit board having the same | |
| JP2006186316A (ja) | セラミック電子部品及び積層セラミックコンデンサ | |
| JP2014123707A (ja) | 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板 | |
| JP6008138B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| KR20160001026A (ko) | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| JP2008113002A (ja) | キャパシタ内蔵型印刷回路基板及びその製造方法 | |
| WO2009139272A1 (ja) | 多層セラミック基板およびその製造方法 | |
| JP5609424B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP2000281450A (ja) | グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法 | |
| JP5582069B2 (ja) | セラミック多層基板 | |
| JP4547164B2 (ja) | 配線基板の製造方法 | |
| JP5723577B2 (ja) | 電子部品の製造方法 | |
| KR100942944B1 (ko) | 다층 박막 기판의 제조 방법 및 그 다층 박막 기판 | |
| CN111755248B (zh) | 层叠陶瓷电容器 | |
| JP6309251B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP7182856B2 (ja) | 配線基板及びその製造方法 | |
| JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
| JP3886791B2 (ja) | 多層配線基板の製造方法 | |
| KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
| JP4693284B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2010010538A (ja) | セラミックパッケージの製造方法及びセラミックパッケージ | |
| JP4402345B2 (ja) | 積層コンデンサ | |
| JP6676370B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2009158668A (ja) | セラミック多層配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5609424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |