KR20040025592A - 배선 기판 제조 방법 - Google Patents

배선 기판 제조 방법 Download PDF

Info

Publication number
KR20040025592A
KR20040025592A KR1020030064168A KR20030064168A KR20040025592A KR 20040025592 A KR20040025592 A KR 20040025592A KR 1020030064168 A KR1020030064168 A KR 1020030064168A KR 20030064168 A KR20030064168 A KR 20030064168A KR 20040025592 A KR20040025592 A KR 20040025592A
Authority
KR
South Korea
Prior art keywords
base
recess
solder
wiring board
insulating film
Prior art date
Application number
KR1020030064168A
Other languages
English (en)
Other versions
KR101005504B1 (ko
Inventor
이마후지게이
고다이라다다시
지노다케시
나카무라준이치
아베미와
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040025592A publication Critical patent/KR20040025592A/ko
Application granted granted Critical
Publication of KR101005504B1 publication Critical patent/KR101005504B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

기판 표면으로부터 돌출하는 범프를 구비한 배선 기판을 제조하는 방법에 관한 것으로, 이 방법은 전기적으로 절연인 막으로 금속 베이스의 한쪽 측면을 덮고 베이스의 하부에서 노출하도록 절연막 내에 개구를 형성하는 단계와, 마스크로서 형성된 개구를 가진 절연막을 사용하여 베이스를 에칭하여 베이스 내에 오목부를 형성하는 단계와, 베이스를 도금 전원 공급층으로 사용하여 각각의 오목부의 내측면을 전해 도금하여 각각의 오목부의 내측면 상에 배리어 금속막을 형성하는 단계와, 베이스를 도금 전원 공급층으로 사용하여 전해 도금을 수행하여 범프용 재료로 오목부를 충전하는 단계와, 베이스를 도금 전원 공급층으로 사용하여 각각의 오목부 내에 충전된 범프용 재료의 표면 상에 배리어층을 형성하는 단계와, 절연막 상에 소정 갯수의 배선 패턴의 적층(stack)을 형성하는 단계를 포함하며, 적층 내의 인접한 배선 패턴은 중간 절연층에 의해서 각각으로부터 분리되며, 중간 절연층 내에 형성된 비아(via)를 통해서 서로 접속되며, 배선 패턴은 오목부 내에 충전된 범프용 재료에 전기적으로 접속되며, 각각 배리어 금속막을 가진 범프를 가진 배선 패턴의 적층으로부터 베이스를 제거하는 단계와, 각각의 범프로부터 배리어 금속막을 제거하는 단계를 포함한다.

Description

배선 기판 제조 방법{METHOD FOR PRODUCING WIRING SUBSTRATE}
본 발명은 배선 기판 제조 방법에 관한 것이다. 보다 구체적으로 본 발명은 금속으로 형성된 베이스(base)를 사용한 접속 범프(bump) 및 배선 패턴을 구비한 배선 기판을 제조하는 방법에 관한 것이다.
배선 기판을 제조하는 방법으로는, JP 2000-323613 A 및 JP 2002-83893 A에 기재된 바와 같이 반도체 소자의 전극에 범프를 연속적으로 접속시키고, 전형적으로는 구리인 금속으로 형성되는 베이스의 한쪽 측면 상에 범프에 접속된 배선 패턴을 형성하며, 이후에 베이스를 용해 제거하여 배선 기판을 제조하는 방법이 있다.
베이스 상에 배선 패턴(wiring pattern)을 형성하기 위해서는 배선 기판을 제조하기 위한 공통적인 방법을 적용할 수 있다. 예를 들어, 베이스 상에 절연층을 형성하여 소정의 패턴을 가진 배선층(wiring layer)을 형성하고, 절연층에 비아 홀(via hole)을 형성하고, 이어서 절연층의 표면 상에 및 비아 홀의 내면 상에 도금 핵층(seed layer)을 형성하고, 도금하기 위해서 베이스를 전원 공급층으로 하여 전해 도금을 수행하여 절연층의 표면 상에 및 비아 홀의 내면 상에 도체층(conductor layer)을 형성하고, 이 도체층을 에칭하는 방법을 사용할 수 있다.
베이스를 사용하여 배선 기판의 제조 중에 도금에 의해서 반도체 소자의 전극에 접속되는 범프(bump)를 형성하는 방법으로는, 범프에 대응하는 위치에서 베이스의 표면을 오목하게 에칭하여 돌출 땜납 범프를 형성하고, 도금하기 위해서 베이스를 전원 공급층으로 사용하여 땜납의 전해 도금을 수행하여 베이스 내에 형성된 오목부를 땜납으로 충전하고, 이후에 베이스를 용해 제거하는 방법이 있다.
베이스를 사용하여 배선 기판을 제조하기 위해서 반도체 소자의 전극에 대응하는 위치에서 기판 내에 땜납 범프를 형성할 때, 전극의 크기가 작고 인접한 전극 사이의 거리가 작기 때문에 고정밀도로 범프를 형성할 필요가 있으며, 전극과 결합될 범프가 매우 작기 때문에 기판과의 접촉 면적도 작아서 땜납 범프와 기판을 결합할 때 문제를 초래할 수도 있다.
상술한 바와 같이, 베이스를 사용하여 배선 기판을 제조함에 있어서, 예를 들어서 베이스 상에 절연층과 배선 패턴을 형성하는 중에 절연층을 가열하고 경화(cure)시키기 위해서 열처리를 수행한다. 땜납 범프를 구비한 배선 기판을 형성하는 경우에, 땜납 범프의 표면이 열처리 중에 변색되는 문제가 있다. 이는 베이스용으로 사용된 구리(Cu)와 땜납 내의 주석(Sn)이 서로 확산하여 땜납과 베이스 사이에서의 계면(interface)에 화합물상이 형성되기 때문이라고 판단된다. 이 변색된 땜납 범프 표면은 범프의 외양을 손상시키며, 또한, 예를 들어 땜납 범프와 전극 사이의 전기적인 접속의 신뢰성을 감소시킨다는 문제점을 초래한다.
본 발명의 일 목적은 기판과 반도체 소자 사이의 전기적인 접속을 확실하게 하고, 용이하게 제조할 수 있고 고신뢰도를 가진 배선 기판을 제조하는 방법을 제공하는 것이다.
본 발명에 따르면, 기판 표면으로부터 돌출하는 범프를 구비한 배선 기판을 제조하는 방법에 관한 것으로, 이 방법은 전기적으로 절연인 막으로 금속 베이스의 한쪽 측면을 덮고 베이스의 하부에서 노출하도록 절연막 내에 개구를 형성하는 단계와, 마스크로서 형성된 개구를 가진 절연막을 사용하여 베이스를 에칭하여 베이스 내에 오목부를 형성하는 단계와, 베이스를 도금 전원 공급층으로 사용하여 각각의 오목부의 내측면을 전해 도금하여 각각의 오목부의 내측면 상에 배리어 금속막을 형성하는 단계와, 베이스를 도금 전원 공급층으로 사용하여 전해 도금을 수행하여 범프용 재료로 오목부를 충전하는 단계와, 베이스를 도금 전원 공급층으로 사용하여 각각의 오목부 내에 충전된 범프용 재료의 표면 상에 배리어층을 형성하는 단계와, 절연막 상에 소정 갯수의 배선 패턴의 적층(stack)을 형성하는 단계를 포함하며, 적층 내의 인접한 배선 패턴은 중간 절연층에 의해서 각각으로부터 분리되며, 중간 절연층 내에 형성된 비아(via)를 통해서 서로 접속되며, 배선 패턴은 오목부 내에 충전된 범프용 재료에 전기적으로 접속되며, 각각 배리어 금속막을 가진 범프를 가진 배선 패턴의 적층으로부터 베이스를 제거하는 단계와, 각각의 범프로부터 배리어 금속막을 제거하는 단계를 포함하는 기판 표면으로부터 돌출하는 범프를 구비한 배선 기판을 제조하는 방법이 제공된다.
바람직하게는, 복수의 배선 기판을 동시에 제조하기 위해서 대형 금속박을 베이스로 사용한다.
바람직하게는, 주변부를 접합하여 적층된 두 개의 금속 베이스를 사용하고, 이 적층의 대향면을 전기적 절연막으로 덮는다.
바람직하게는, 개구는 베이스를 노출하는 하부에서 보다 개구측에서의 직경이 더 크도록 테이퍼진 내측면을 가지도록 절연막 내에 형성된다.
바람직하게는, 오목부를 형성하기 위해 베이스를 에칭하는데 사용되는 에칭은 등방성이며, 각각의 오목부는 절연막과의 계면에서 절연막 내에 형성된 홀(hole)의 하부 직경 보다 큰 직경을 가지도록 형성된다.
바람직하게는, 오목부는 범프용 재료로 충전되어 재료가 오목부를 완전하게 충전하고, 절연막 내의 개구 내로 부분적으로 돌출한다.
바람직하게는, 베이스는 구리로 형성된다.
바람직하게는, 베이스는 구리박이다.
바람직하게는, 베이스는 에칭에 의해서 제거된다.
바람직하게는, 범프는 땜납(solder) 또는 금(gold)으로 형성된다.
바람직하게는, 배리어 금속막은 니켈 또는 코발트로 형성된다.
바람직하게는, 각각의 오목부 내에 충전된 범프용 재료 표면 상의 배리어층은 니켈로 형성된다.
도 1a 내지 도 1m은 본 발명의 배선 기판 제조 방법의 일 실시예를 도시한 도면.
도 2는 본 발명의 방법에 따라서 제조된 배선 기판 상에 반도체 소자를 장착시킨 반도체 장치의 도면.
*도면의 주요 부분에 대한 부호의 설명
10 : 베이스
12: 절연층
12a : 개구
16 : 오목부
18 : 배리어 금속막
20 : 땜납
26 : 비아 홀
32 : 랜드
32a : 보호막
40 : 배선 기판
52 : 전극
상술한 본 발명의 목적과 다른 목적 및 장점은 첨부한 도면을 참고하여 작성된 이하의 발명의 상세한 설명을 고려하면 본 기술 분야에서 통상의 지식을 가진 자가 충분히 이해하고 파악할 수 있을 것이다.
도 1a 내지 도 1m은 본 발명의 일 실시예를 도시한 것으로, 반도체 소자가 장착되어지는 땜납 범프를 구비한 배선 기판의 제조를 나타내고 있다.
본 실시예에서는 금속으로 형성된 두 개의 시트 형상의 베이스를 적층하고, 각 베이스의 측면 중의 한쪽면 상에 땜납 범프와 배선 패턴을 형성하고, 적층된 베이스를 두 개로 분할하고, 이후에 각각의 베이스를 용해하여 제거하여 배선 기판을 제조한다. 이하 배선 기판의 제조 공정을 설명하기로 한다.
도 1a에 나타낸 바와 같이, 코어(core)를 형성하는 적층된 두 개의 베이스(10)의 대향 측면은 전기적으로 절연 특성을 나타내는 절연층(12)으로 각각 덮혀 있다. 절연층(12)은 전기적으로 절연인, 예를 들어 폴리이미드(polyimide) 막과 같은 수지막(resin film)을 베이스(10)에 적층하는 것에 의해서 형성될 수 있다.
본 실시예에서, 대형 구리박(copper foil)을 베이스(10)로 사용하고, 두 개의 대형 베이스(10)를 지지부로 사용하였다. 베이스(10)는 접착제를 사용하여 서로에 대해서 각각 베이스(10)의 주변부를 따라서 좁은 곳을 연결하여 적층하였다. 그 후에 서로에 대해서 각각 베이스(10)를 분리할 때는 접착된 곳의 내부를 절단한다.
도 1b에 나타낸 바와 같이, 개구(12a, open hole)는 절연층(12)에 형성되어 있다. 개구(12a)는 최종 배선 기판 상에 장착되어지는 반도체 소자의 전극에 대응하는 위치에 위치하게 되도록 형성되고, 전극에 결합하게 되는 땜납 범프의 직경에 적합한 크기를 가지도록 형성된다. 개구(12a)는 절연층(12)을 레이저 가공하거나 에칭하여 형성할 수도 있다. 개구(12a)는, 도면에서 도시한 바와 같이, 절연층(10) 상에 위치한 하부에서 보다 개구측에서의 직경이 더 크도록 내측면이테이퍼지게 형성하는게 바람직하다.
도 1c에 나타낸 바와 같이, 개구(12a)를 가진 절연층(12)을 마스크로 사용하는 경우에, 베이스(10)를 화학적으로 에칭하여 범프 형성을 위한 오목부(16)를 생성한다. 도면에 도시한 바와 같이, 단면이 원형(circular)인 개구(12a)의 하부로부터 베이스(10)를 등방성 에칭을 하는 것에 의해서, 각각의 오목부는 반원형 내측면을 가지도록 형성되고, 절연층(12)과의 계면(interface)에서 절연층(12)에 형성된 개구(12a)의 하부 직경 보다 직경이 더 크도록 형성한다.
도 1d에 나타낸 바와 같이, 베이스(10)를 도금 전원 공급층으로 사용하여 각 오목부(16)의 내측면 상에 배리어 금속막(18)을 전해 도금하여 형성한다. 배리어 금속막(18)은 오목부(16)의 전체 내측면을 덮고, 구리로 된 베이스(10)와 땜납 범프 사이의 계면에서 화합물상의 형성을 차단하도록 형성한다. 배리어 금속막(18)은 니켈 또는 코발트를 도금하여 형성할 수도 있다. 배리어 금속막(18)으로는 땜납(solder)을 에칭하지 않고도 에칭으로 용이하게 제거되는 금속이 사용되는데, 이는 후속 공정에서 배리어 금속막(18)이 에칭으로 제거되기 때문이다.
도 1e에 나타낸 바와 같이, 베이스(10)를 도금 전원 공급층으로 사용하여 전해 도금하여 배리어 금속막(18, 도 1d)을 구비한 내측면을 가진 오목부(16)를 땜납(20)으로 충전한다. 도시한 바와 같이, 땜납(20)이 오목부(16)를 완전하게 충전하도록 하고, 절연층(12) 내의 개구(12a) 내로 일부 돌출하도록 땜납 도금을 수행한다. 개구(12a) 내로 땜납(20)을 돌출시키면 배선 기판으로부터 땜납 범프가 제거되기 어렵게 된다.
베이스(10) 상에 복수 층의 배선 패턴을 형성하는 공정을 도 1f 내지 도 1i에서 설명하기로 한다.
도 1f에 나타낸 바와 같이, 도금 전원 공급층으로서 베이스(10)를 사용하여 전해 도금하여 오목부(16, 도 1d)를 충전한 땜납(20) 표면에 배리어층(22)을 형성하고, 이후에 개구(12a, 도 1c)를 충전하는 구리층(24)을 배리어층(22) 상에 형성하고 구리로 무전해 도금과 전해 도금을 하여 절연층(12)의 표면을 덮는다. 배리어층(22)은 도금된 니켈로 형성되며, 땜납(20)과 구리층(24) 사이에서 화합물상의 형성을 차단하는 기능을 한다. 이후에 도 1g에 나타낸 바와 같이, 절연층(12) 상의 구리층(24)을 에칭하여 소정의 패턴을 가진 배선 패턴(24a, 제 1 배선 패턴)을 형성한다.
이어서 도 1h에 나타낸 바와 같이, 수지막(resin film)을 절연층(12) 상에 적층하여 배선 패턴(24a)을 덮는 제 2 절연층(13)을 형성하고, 레이저 가공에 의해서 절연층(13) 내에 비아 홀(26)을 형성한다. 절연층(13) 내의 비아 홀(26)은 절연층을 감광성 수지막으로 형성하고, 이후에 노광·현상하여 형성하는 방법으로도 형성할 수 있다.
도 1i에 나타낸 바와 같이, 제 2 배선 패턴(24b)은 절연층(13) 표면 상에 및 비아 홀(26, 도 1h)의 내측면 상에 도금 핵층(도시하지 않음)을 형성하고, 도금 전원 공급층으로서 베이스(10)를 사용하여 구리로 전해 도금하여 비아 홀(26)을 충전하고 절연층(13)을 덮는 구리층을 형성하고, 소정의 패턴을 형성하도록 구리층을 에칭하여 형성한다. 비아 홀(26) 내에 충전된 구리 재료는 비아(28, via)를 형성하며, 이 비아를 통해서 제 1 배선 패턴(24a)이 제 2 배선 패턴(24b)과 전기적으로 접속된다. 절연층(13) 상에 및 비아 홀(26)의 내측면에 형성되는 도금 핵층은, 예를 들어 무전해 도금 또는 스퍼터링 공정으로 형성할 수도 있다.
도 1j에 나타낸 바와 같이, 외부 접속 단자가 결합하게 되는 랜드(32, land)는, 예를 들어 땜납 레지스트(resist)로 된 보호층(30)으로 절연층(13)과 제 2 배선 패턴(24b)을 코팅하고, 상기 보호층(30)을 패터닝하여 하부의 배선층(24b)의 일부를 노출시켜서 형성한다. 랜드(32)는 니켈, 금 등으로 형성되는 보호 도금막(32a)을 구비한다.
도 1k는 두 개의 베이스를 접합하고 있었던 곳의 내부를 따라서 적층체를 절단한, 두 개의 대형 베이스로 형성된 적층체로부터 분리된 베이스(10) 중의 하나를 나타낸 것으로, 분리된 베이스(10)는 그 한쪽 면에 배선 패턴의 상부층 내의 배선 패턴과 랜드의 층을 소정 갯수(도면에 도시된 실시예에서는 두 개) 구비하고 있다.
이후에 도 1l에 나타낸 바와 같이, 베이스(10)를 에칭하여 제거한다. 본 발명에서 설명한 실시예에서, 베이스(10)는 구리 재료로 형성하며, 배리어 금속막(18)은 베이스(10)용 에칭액으로는 에칭이 되지 않는 니켈 또는 코발트 재료로 형성한다. 따라서 베이스(10)만 에칭으로 제거되며, 이에 의해서 배리어 금속막(18)으로 덮혀져 있는 땜납(20)이 노출된다.
도 1m에 나타낸 바와 같이, 이후에 땜납(20, 도 1l) 상의 배리어 금속막(18)을 선택적으로 에칭하여 제거하고, 대형 베이스(10) 상에 일체적으로 제조된 일단의 배선 기판을 형성하며, 상기 배선 기판은 절연층(12)의 표면으로부터 돌출한 구형상(spherical) 땜납 범프(20a)를 가지고 있다. 배리어 금속막(18)은 에칭에 의해서 선택적으로 제거할 수 있다.
배리어 금속막(18)을 제거한 이후에, 소정의 라인을 따라서 일체적으로 제조된 배선 기판을 개별적인 배선 기판으로 절단한다.
도 2는 이렇게 해서 획득한 배선 기판(40) 상에 반도체 소자(50)가 장착된 반도체 장치를 나타내고 있다. 본 반도체 장치에 있어서, 반도체 소자(50)는 반도체 소자(50) 상에 제공된 전극(52)을 기판(40) 상의 땜납 범프(20a)에 결합시키는 것에 의해서 배선 기판(40) 상에 장착되어 있으며, 예를 들어서 땜납 볼(solder ball)로 형성된 외부 접속 단자(42)는 보호막(32a)을 가진 랜드(32)에 접합되며, 이때 외부 접속 단자는 반도체 소자(50)와 전기적으로 접속된다.
상술한 바와 같이, 본 발명에 따르면, 베이스(10)를 지지부로 사용하여 땜납 범프(20a)를 형성하고, 상기 베이스(10)를 또한 지지부로 사용하여 복수 층의 배선 패턴(24a, 24b)을 형성하여 배선 기판을 제조한다. 이 때문에 땜납 범프(20a) 및 배선 패턴(24a, 24b)이 제 위치에 확실하게 유지되도록 형성되어 제조 중에 변위되지 않게 되므로, 고정밀도로 배선 기판을 제조할 수 있게 된다. 땜납 범프가 형성된 경우에, 크기가 작고 작은 피치(pitch)로 배치되어 있는 반도체 소자의 전극을 사용하여 정렬할 때는 고정밀도의 위치 정렬(alignment)이 필요하다. 베이스 재료로 배선 기판을 형성하는 본 발명에 따르면 용이하게 소정의 정밀도로 배선 기판을 제조할 수 있다.
본 발명은 베이스의 한쪽 측면 상에 중간 절연층을 구비한 배선 패턴의 적층을 형성하고, 이후에 베이스를 용해하여 제거하는 것에 의해서 효율적이고 용이하게 소정의 배선 패턴 및 땜납 범프를 구비한 배선 기판을 얻을 수 있음을 장점으로 한다.
본 발명의 방법에 따르면, 배리어 금속막은 베이스 내에서 범프 형성을 위한 오목부의 내측면 상에 형성되고, 배선 기판의 제조 중에 열처리를 수행하더라도 베이스와 오목부 내에 충전된 땜납 범프 사이에서 화합물상이 형성되지 않는다. 이 때문에 배선 기판의 제조 중에 땜납 범프가 변색하는 문제점은 확실하게 해결되며, 따라서 배선 기판 상에 장착될 반도체 소자의 전극으로의 땜납 범프의 접합 신뢰도가 증가하게 된다.
또한 본 발명의 방법에 따르면, 땜납 범프는 이후에 최종 배선 기판에서 제거되는 베이스 내에 형성된 오목부 내에 및 부분적으로는 베이스 상에 위치한 절연층 내의 홀(hole)에 땜납 재료를 충전하여 형성되며, 각각의 오목부는 개구를 가지고 있고, 이 개구를 통해서 오목부는 홀(hole)과 연통하며, 이 개구의 직경은 절연층과의 계면에서의 오목부의 직경보다는 작다. 따라서 본 발명의 방법에 따라서 제조된 배선 기판은 절연층으로부터 돌출한 반구 형상의 범프부와 절연층의 홀(hole) 내에 매립된 땜납 재료의 일부와의 사이에서의 경계면(boundary)에서 수축에 의해서 땜납 범프가 견고하게 지지되고, 따라서 범프는 기판의 본체에 견고하게 결합하게 되며, 범프와 기판의 본체와의 사이에서의 접촉 면적이 불충분하더라도 배선 기판으로부터의 분리나 박탈을 예방할 수 있다는 장점이 있다.
상술한 본 발명의 실시예에서는 두 개의 베이스의 적층체를 지지부로 사용하여 적층체의 양쪽 측면 상에 동시에 효율적으로 배선 기판을 제조하였지만, 본 발명에 따른 배선 기판의 제조에 적합한 단일 베이스를 사용하는 것 또한 가능하다.
또한 베이스 내에 범프를 형성하기 위해 상술한 실시예에서 사용한 것과 같은 도금된 땜납 대신에 도금된 금(gold) 등을 사용하여 오목부를 충전하여, 기판에 확실하게 고정되는 땜납 이외의 재료로 형성된 범프를 가지는 배선 기판을 제공할 수도 있다.
또한 상술한 실시예에서 배선 패턴을 형성하기 위해 감법(subtractive process, 減法)을 사용하였으나, 배선 패턴 형성 방법은 이에만 제한되지 않으며, 가법(additive process, 加法) 또는 반가법(半加法) 등을 사용하여 절연층 상에 배선 패턴을 형성할 수도 있다.
상술한 바와 같이, 본 발명의 배선 기판 제조 방법에 따르면, 땜납으로 오목부를 충전하여 범프를 형성하기 전에 베이스 내의 오목부의 내측면 상에 배리어 금속막을 형성하여 베이스와 땜납 범프 사이의 계면에서 화합물상의 형성을 방지하고, 범프의 변색 또한 방지하며, 따라서 접합 신뢰도가 높은 범프를 구비한 배선 기판을 제공하게 된다. 또한 본 발명의 방법에 따르면, 베이스 내의 땜납 범프의 형성에 사용된 수지막을 배선 패턴을 형성하기 위한 절연층에도 사용하므로, 중간 절연층을 구비한 복수층의 배선 패턴을 가진 배선 기판을 용이하게 제조할 수 있게 된다.

Claims (13)

  1. 기판 표면으로부터 돌출하는 범프를 구비한 배선 기판을 제조하는 방법에 있어서,
    전기적으로 절연인 막으로 금속 베이스의 한쪽 측면을 덮고 상기 베이스의 하부에서 노출하도록 상기 절연막 내에 개구를 형성하는 단계와,
    마스크로서 형성된 개구를 가진 상기 절연막을 사용하여 상기 베이스를 에칭하여 베이스 내에 오목부를 형성하는 단계와,
    상기 베이스를 도금 전원 공급층으로 사용하여 각각의 오목부의 내측면을 전해 도금하여 각각의 오목부의 내측면 상에 배리어 금속막을 형성하는 단계와,
    상기 베이스를 도금 전원 공급층으로 사용하여 전해 도금을 수행하여 범프용 재료로 상기 오목부를 충전하는 단계와,
    상기 베이스를 도금 전원 공급층으로 사용하여 각각의 오목부 내에 충전된 범프용 재료의 표면 상에 배리어층을 형성하는 단계와,
    절연막 상에 소정 갯수의 배선 패턴의 적층(stack)을 형성하는 단계를 포함하며,
    상기 적층 내의 인접한 배선 패턴은 중간 절연층에 의해서 각각으로부터 분리되며, 상기 중간 절연층 내에 형성된 비아(via)를 통해서 서로 접속되며,
    상기 배선 패턴은 오목부 내에 충전된 범프용 재료에 전기적으로 접속되며,
    각각 상기 배리어 금속막을 가진 범프를 가진 배선 패턴의 적층으로부터 상기 베이스를 제거하는 단계와,
    상기 각각의 범프로부터 상기 배리어 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 배선 기판 제조 방법.
  2. 제 1 항에 있어서,
    복수의 배선 기판을 동시에 제조하기 위해서 대형 금속박을 베이스로 사용하는 것을 특징으로 하는 배선 기판 제조 방법.
  3. 제 2 항에 있어서,
    주변부를 접합하여 적층된 두 개의 금속 베이스를 사용하고, 이 적층의 대향면을 전기적 절연막으로 덮는 것을 특징으로 하는 배선 기판 제조 방법.
  4. 제 1 항에 있어서,
    상기 개구는 베이스를 노출하는 하부에서 보다 개구측에서의 직경이 더 크도록 테이퍼진 내측면을 가지도록 절연막 내에 형성되는 것을 특징으로 하는 배선 기판 제조 방법.
  5. 제 1 항에 있어서,
    오목부를 형성하기 위해 베이스를 에칭하는데 사용되는 에칭은 등방성이며, 각각의 오목부는 절연막과의 계면에서 절연막 내에 형성된 홀(hole)의 하부 직경보다 큰 직경을 가지도록 형성된 것을 특징으로 하는 배선 기판 제조 방법.
  6. 제 1 항에 있어서,
    상기 오목부는 범프용 재료로 충전되어 상기 재료가 오목부를 완전하게 충전하고, 절연막 내의 개구(open hole) 내로 부분적으로 돌출하는 것을 특징으로 하는 배선 기판 제조 방법.
  7. 제 1 항에 있어서,
    상기 베이스는 구리로 형성되는 것을 특징으로 하는 배선 기판 제조 방법.
  8. 제 7 항에 있어서,
    상기 베이스는 구리박(foil)인 것을 특징으로 하는 배선 기판 제조 방법.
  9. 제 1 항에 있어서,
    상기 베이스는 에칭에 의해서 제거되는 것을 특징으로 하는 배선 기판 제조 방법.
  10. 제 1 항에 있어서,
    상기 범프는 땜납(solder) 또는 금(gold)으로 형성되는 것을 특징으로 하는 배선 기판 제조 방법.
  11. 제 9 항에 있어서,
    상기 범프는 땜납(solder)으로 형성되는 것을 특징으로 하는 배선 기판 제조 방법.
  12. 제 1 항에 있어서,
    상기 배리어 금속막은 니켈 또는 코발트로 형성되는 것을 특징으로 하는 배선 기판 제조 방법.
  13. 제 1 항에 있어서,
    각각의 오목부 내에 충전된 범프용 재료 표면 상의 배리어층은 니켈로 형성되는 것을 특징으로 하는 배선 기판 제조 방법.
KR1020030064168A 2002-09-17 2003-09-16 배선 기판의 제조 방법 KR101005504B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002269962A JP3990962B2 (ja) 2002-09-17 2002-09-17 配線基板の製造方法
JPJP-P-2002-00269962 2002-09-17

Publications (2)

Publication Number Publication Date
KR20040025592A true KR20040025592A (ko) 2004-03-24
KR101005504B1 KR101005504B1 (ko) 2011-01-04

Family

ID=32024825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064168A KR101005504B1 (ko) 2002-09-17 2003-09-16 배선 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7093356B2 (ko)
JP (1) JP3990962B2 (ko)
KR (1) KR101005504B1 (ko)
CN (1) CN100435299C (ko)
TW (1) TWI286359B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068539B1 (ko) * 2004-07-23 2011-09-30 신꼬오덴기 고교 가부시키가이샤 전해 도금을 이용한 배선 기판의 제조 방법
KR101458989B1 (ko) * 2007-04-17 2014-11-07 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347623A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置の製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2007073748A (ja) * 2005-09-07 2007-03-22 Alps Electric Co Ltd 半導体部品の実装構造、及びそれに使用される実装基板の製造方法
JP2007173727A (ja) * 2005-12-26 2007-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
KR100752672B1 (ko) * 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
US20080131996A1 (en) * 2006-12-05 2008-06-05 Gene Wu Reverse build-up process for fine bump pitch approach
US7858521B2 (en) * 2006-12-21 2010-12-28 Palo Alto Research Center Incorporated Fabrication for electroplating thick metal pads
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
JP4213191B1 (ja) * 2007-09-06 2009-01-21 新光電気工業株式会社 配線基板の製造方法
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
US9049807B2 (en) 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
KR20100007514A (ko) * 2008-07-14 2010-01-22 삼성전자주식회사 배선 기판의 제조 방법, 테이프 패키지의 제조 방법 및표시 장치의 제조 방법
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
CN103460818B (zh) * 2011-03-25 2017-08-04 株式会社村田制作所 陶瓷多层基板
CN103066049B (zh) * 2011-10-24 2015-09-02 联致科技股份有限公司 封装基板及其制法
TWI544599B (zh) * 2012-10-30 2016-08-01 矽品精密工業股份有限公司 封裝結構之製法
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
CN104754853B (zh) * 2013-12-30 2017-11-24 鹏鼎控股(深圳)股份有限公司 具有收音孔的电路板及其制作方法
JP6107799B2 (ja) * 2014-12-03 2017-04-05 トヨタ自動車株式会社 表面処理方法および表面処理装置
CN105097571B (zh) * 2015-06-11 2018-05-01 合肥矽迈微电子科技有限公司 芯片封装方法及封装组件
US20200066626A1 (en) * 2018-08-21 2020-02-27 Intel Corporation Pocket structures, materials, and methods for integrated circuit package supports
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
CN111148373B (zh) * 2018-11-06 2021-06-29 欣兴电子股份有限公司 电路板制造方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same
CN115379640A (zh) * 2021-05-17 2022-11-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
EP4105627A1 (en) * 2021-06-18 2022-12-21 ABB Schweiz AG A sensor device for determining differential pressure in liquid or gaseous media
KR20230096382A (ko) * 2021-12-23 2023-06-30 삼성전기주식회사 인쇄회로기판 제조 방법
CN114950903B (zh) * 2022-06-23 2023-04-28 石狮市广恒新能源科技有限公司 静电粉末喷涂工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
JPH04196392A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 薄膜配線回路用はんだ付け電極
US5326412A (en) * 1992-12-22 1994-07-05 Hughes Aircraft Company Method for electrodepositing corrosion barrier on isolated circuitry
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5738530A (en) * 1996-05-28 1998-04-14 Packard Hughes Interconnect Company Contact pad having metallically anchored elastomeric electrical contacts
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US5762845A (en) * 1996-11-19 1998-06-09 Packard Hughes Interconnect Company Method of making circuit with conductive and non-conductive raised features
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
US6166333A (en) * 1998-01-14 2000-12-26 Packard Hughes Interconnect Company Bumps with plural under-bump dielectric layers
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2000077477A (ja) 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP2001185570A (ja) 1999-10-15 2001-07-06 Nec Corp バンプ形成方法
JP3227444B2 (ja) * 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068539B1 (ko) * 2004-07-23 2011-09-30 신꼬오덴기 고교 가부시키가이샤 전해 도금을 이용한 배선 기판의 제조 방법
KR101458989B1 (ko) * 2007-04-17 2014-11-07 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판

Also Published As

Publication number Publication date
CN1491076A (zh) 2004-04-21
TW200405486A (en) 2004-04-01
KR101005504B1 (ko) 2011-01-04
US7093356B2 (en) 2006-08-22
US20040060174A1 (en) 2004-04-01
CN100435299C (zh) 2008-11-19
TWI286359B (en) 2007-09-01
JP3990962B2 (ja) 2007-10-17
JP2004111520A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
KR101005504B1 (ko) 배선 기판의 제조 방법
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US8859420B2 (en) Structure and method of making interconnect element, and multilayer wiring board including the interconnect element
US7317245B1 (en) Method for manufacturing a semiconductor device substrate
KR101344800B1 (ko) 배선 기판 및 반도체 장치
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
CN104576596B (zh) 半导体基板及其制造方法
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2015026722A (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US6350365B1 (en) Method of producing multilayer circuit board
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2008016817A (ja) 埋立パターン基板及びその製造方法
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
US20110056736A1 (en) Fabrication method of circuit board, circuit board, and chip package structure
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
KR20150083401A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101119308B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR20150081146A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
CN117954328A (zh) 封装结构及其制作方法
US10424492B2 (en) Method of fabricating integrated circuit packaging with etched base
KR101720516B1 (ko) 구리 범프를 구비하는 인쇄회로기판의 제조 방법
JP2001068807A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee