KR101458989B1 - 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판 - Google Patents

배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판 Download PDF

Info

Publication number
KR101458989B1
KR101458989B1 KR1020080035535A KR20080035535A KR101458989B1 KR 101458989 B1 KR101458989 B1 KR 101458989B1 KR 1020080035535 A KR1020080035535 A KR 1020080035535A KR 20080035535 A KR20080035535 A KR 20080035535A KR 101458989 B1 KR101458989 B1 KR 101458989B1
Authority
KR
South Korea
Prior art keywords
electrode pad
layer
wiring board
insulating layer
manufacturing
Prior art date
Application number
KR1020080035535A
Other languages
English (en)
Other versions
KR20080093910A (ko
Inventor
겐타로 가네코
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080093910A publication Critical patent/KR20080093910A/ko
Application granted granted Critical
Publication of KR101458989B1 publication Critical patent/KR101458989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본원발명의 반도체 장치(100)는, 반도체 칩(110)이 배선 기판(120)에 플립칩(flip-chip) 실장되어 있는 구조를 가진다. 배선 기판(120)은 복수의 배선층과 복수의 절연층이 적층된 다층 구조를 가지고, 칩 실장측에 제1 전극 패드(130)가 형성되어 있다. 제1 전극 패드(130)의 테이퍼 면(132)은, 땜납 접속측 또는 칩 실장측을 향한 위쪽 방향으로 줄어드는 방향의 기울기를 갖는다. 그러므로, 땜납 접속측 또는 칩 실장측에 작용하는 힘에 관한 지지력이 증가하고, 또한, 테이퍼 면(132)이 제1 층의 절연층의 테이퍼 내부벽에 밀착되어 절연층과의 접합 강도가 증가한다.
배선 기판, 전극 패드, 테이퍼 면, 테이퍼 개구, 지지 기판, 절연층

Description

배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선 기판{WIRING BOARD MANUFACTURING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND WIRING BOARD}
본 발명은 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 배선 기판, 특히 다층 기판의 전극 패드 형성 부분에 있어서 신뢰성을 높이기 위해 구성되는 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선 기판에 관한 것이다.
예를 들면, 베어칩(bare chip)과 기판의 접속, 또는 패키지 기판과 마더보드의 접속에 이용되는 BGA(Ball Grid Array)의 볼(ball)을 형성하는 방법 중 하나로,기판 위에 복수의 전극을 형성한 다음, 그 전극과 통하는 구멍이 있는 땜납 레지스트(solder resist)를 형성하고, 가열 처리(reflow)를 통하여 각 구멍의 개구 위의 땝납 볼(solder ball)을 용융시켜, 구멍 내의 전극에 땝납 볼이 용융되도록 접합하고, 땜납 레지스트의 표면 위에 땜납 범프(solder bump)를 돌출 형상으로 형성하는 제조 방법이 알려져 있다.
한편, 베어칩의 소형화와 고집적화와 함께 베어칩을 다층 기판 위에 실장하는 패키지도 개발되고 있다(예를 들면, 특허 문헌 1).
도 1에서 종래의 배선 기판의 구조의 일례를 나타내고 있다. 도 1에 나타내는 기판의 구조에서는, 전극 패드(10)의 외주(外周)가 제1 절연층(12)으로 덮여지고 전극 패드(10)의 상(上)면은 제2 절연층(13)으로 덮여지고, 전극 패드(10)의 상면의 중심으로부터 위로 연장되는 비어(14)가 제2 절연층(13)을 관통함으로써 상부의 배선층(16)에 접속되는 방식으로 층들이 배치된다.
전극 패드(10)는 Au층(17)과 Ni층(18)이 적층되는 구조를 가지는데, Au층(17)의 표면이 제1 절연층(12)으로부터 노출되고 비어(14)가 Ni층(18)과 접속되는 방식으로 제공된다.
더욱이, 반도체 칩은 어떤 경우에는 땜납 범프를 통하여 전극 패드(10)에 실장되고, 다른 경우에는 전극 패드(10)에 땝납 볼이나 핀이 접합되기도 한다. 따라서, 다층 구조를 갖는 배선 기판에 있어서는, 전극 패드(10)가 베어칩 탑재용 패드나 외부 접속용 패드로 이용된다.
[특허문헌 1]
일본 공개특허공보 No. 3635219(JP-A-2000-323613)
그러나, 도 1에서 나타내는 배선 기판에서는, 전극 패드(10)의 외주가 비교적 평활하다. 그래서, 제1 절연층(12)과의 밀착성이 약하다. 리플로우 처리를 통한 가열로 인해, 전극 패드(10)와 제1 절연층(12) 사이의 열팽창(thermal expansion)의 차이에 기초하여 열응력이 발생될 수 있어, 전극 패드의 외주와 접촉되는 경계 부분의 층간 박리(delamination)가 발생하고 제1 절연층(12)의 일부가 파괴되는 결과를 가져올 수 있다.
리플로우 처리에 의한 가열에 기인하여, 전극 패드(10)의 각부(角部)(B 부분)의 외주와 접촉한 제1 절연층(12)의 일부가 떨어져 나가는 경우에는, 더욱이, 전극 패드(10)의 각부(A 부분)로부터 제2 절연층(13) 방향으로 크랙(20)이 발생할 수 있는 문제가 있다. 또한, 전극 패드(10)에 땜납 범프를 통하여 반도체 칩을 실장한 후에 크랙이나 층간 박리가 발생되는 상태에서 배선 기판으로부터 반도체 칩을 분리시키는 힘을 가할 때에는, 전극 패드(10)가 제1 절연층(12)으로부터 분리될 우려가 있다.
그런 까닭으로, 본 발명은, 상기 사정을 고려하여, 상기 과제를 해결하는 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선 기판을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은 이하와 같은 수단을 갖는다.
본 발명의 제 1 태양은, 배선 기판의 제조 방법으로서,
지지 기판 위에 레지스트층을 형성하는 제1 단계;
상기 레지스트층 위에 상기 지지 기판측에는 작은 직경을, 개구측에는 큰 직경을 갖는 테이퍼 개구(tapered opening)를 형성하는 제2 단계;
상기 테이퍼 개구의 내부면에, 상기 개구측에 큰 직경을 갖는 전극 패드를 형성하는 제3 단계;
상기 레지스트층을 제거하여 상기 지지 기판 위 및 상기 전극 패드 주위에 절연층을 형성하는 제4 단계;
상기 전극 패드를 상기 절연층에 노출시키는 비어(via)를 형성하는 제5 단계;
상기 비어와 상기 절연층의 표면에 상기 전극 패드와 전기적으로 접속되는 배선층을 형성하는 제6 단계; 및,
상기 지지 기판을 제거하고 상기 전극 패드의 작은 직경측의 단면을 노출하는 제7 단계를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법을 제공한다.
본 발명의 제 2 태양은, 배선 기판의 제조 방법으로서,
지지 기판 위에 절연층을 형성하는 제1 단계;
상기 절연층 위에, 상기 지지 기판측에는 작은 직경, 개구측에는 큰 직경을 갖는 테이퍼 개구를 형성하는 제2 단계;
상기 테이퍼 개구의 내부면에, 상기 개구측에 큰 직경을 갖는 전극 패드를 형성하는 제3 단계;
상기 절연층의 표면 위에, 상기 전극패드와 전기적으로 접속되는 배선층을 형성하는 제4 단계; 및,
상기 지지 기판을 제거하고 상기 전극 패드의 작은 직경측의 단면을 노출하는 제5 단계를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법을 제공한다.
본 발명의 제 3 태양은, 제 1 태양 또는 제 2 태양에 의한 배선 기판의 제조 방법에 있어서, 상기 전극 패드가 테이퍼 외주면의 수평면에 대한 기울기 각도 θ가 50 ~ 80 도로 설정되게 한다.
본 발명의 제 4 태양은, 제 1 태양에 의한 배선 기판의 제조 방법에 있어서, 상기 제4 단계가 상기 절연층을 형성하기 전에 상기 전극 패드의 테이퍼 외주면을 포함하는 표면을 거칠게 하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제 5 태양은, 제 2 태양에 의한 배선 기판의 제조 방법에 있어서, 상기 제3 단계가 상기 전극 패드를 형성하기 전에 상기 테이퍼 개구의 내부를 거칠게 하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제 6 태양은,제 1 태양에 의한 배선 기판의 제조 방법에 관한 것으로,
상기 지지 기판은 금속으로 형성되고,
상기 제3 단계는 상기 전극 패드와 상기 지지 기판 사이에 상기 지지 기판과 같은 종류의 금속층을 형성하는 단계를 포함하고,
상기 제7 단계는 상기 지지 기판을 제거하고 상기 금속층을 제거하여 상기 전극 패드의 노출면이 테이퍼 개구를 형성하게 하는 단계를 포함한다.
본 발명의 제 7 태양은, 제 2 태양에 의한 배선 기판의 제조 방법으로서,
상기 지지 기판은 금속으로 형성되고,
상기 제3 단계는 상기 전극 패드와 상기 지지 기판 사이에 상기 지지 기판과 같은 종류의 금속층을 형성하는 단계를 포함하고,
상기 제5 단계는 상기 지지 기판을 제거하고 상기 금속층을 제거하여 상기 전극 패드의 표면을 노출시켜 테이퍼 개구를 형성하는 단계를 포함한다.
본 발명의 제 8 태양은, 제 1 태양 내지 제 7 태양 중 어느 하나에 의한 배선 기판의 제조 방법을 이용한 반도체 장치의 제조 방법으로서,
상기 전극 패드 위에 땜납 범프를 통하여 반도체 칩을 실장하는 단계를 더 포함한다.
본 발명의 제 9 태양은, 제 1 태양 내지 제 7 태양 중 어느 하나에 의한 배선 기판의 제조 방법을 이용한 반도체 장치의 제조 방법으로서,
상기 배선 기판의 상기 전극 패드가 형성된 전극 패드 형성면의 반대측 표면 위에 반도체 칩을 실장하는 단계를 더 포함한다.
본 발명의 제 10 태양은, 배선 기판으로서,
전극 패드; 및
상기 전극 패드와 접촉하여 형성된 절연층을 포함하는 배선 기판으로서,
상기 전극 패드는 상기 절연층이 형성될 절연층측에는 큰 직경을, 상기 전극 패드의 노출면측에는 작은 직경을 갖는 테이퍼 모양으로 형성된다.
본 발명에 의하면, 전극 패드의 외주는, 지지 기판측이나 땜납 접속측은 작은 직경을 갖는, 테이퍼 모양으로 형성된다. 그리하여, 전극 패드의 외주와 절연층과의 밀착성이 높아지며, 예를 들어, 리플로우 작용에 의해 열응력이 발생될 지라도 절연층의 경계 부분에서 층간 박리의 발생이 어려워진다. 게다가, 전극 패드의 외주의 각부로부터 절연층 위에 크랙이 발생되는 것을 방지할 수 있다. 또한, 전극 패드의 외주가 테이퍼 부분의 노출면쪽으로 줄어드는 방향을 갖는 기울기로 형성된다. 그리하여, 전극 패드의 테이퍼 외주가 절연층의 테이퍼 내부 벽에 밀착되어 전극 패드의 접합 강도가 높아진다.
도면을 참고하여 본 발명을 수행하기 위한 최적의 형태를 이하에서 설명한다.
[제1 실시예]
도 2는 본 발명에 의한 배선 기판의 제1 실시예가 적용되는 반도체 장치를 나타내는 종단면도이다. 도 2에 나타낸 바와 같이, 예를 들면, 반도체 장치(100)는 배선 기판(120) 위에 반도체 칩(110)이 플립칩(flip-chip) 실장되는 구조를 갖는다. 배선 기판(120)은 복수의 배선층과 복수의 절연층이 적층되는 다층 구조를 갖고, 배선층들을 포함하는 제1 층(122), 제2 층(124), 제3 층(126)및 제4 층(128)의 각각의 절연층들이 상기 실시예에 따라 상하 방향으로 배치되는 구조를 갖는다. 각 절연층들은 에폭시 수지나 폴리이미드 수지와 같은 절연성 수지에 의해 형성된다.
땜납 접속이 수행될 제1 층(122)과 제4 층(128)의 절연층들은 땜납 레지스 트(아크릴 수지나 에폭시 수지에 의해 형성된다)가 되기 위해 절연성 수지에 의해 형성될 수 있다. 또한, 반도체 장치(100)에 있어서, 반도체 칩(110)과 배선 기판(120) 간에 절연성을 갖는 언더필(underfill) 수지가 채워질 수 있다.
최상단의 상기 제1 층(122)에는 반도체 칩(110)의 단자(端子)가 플립칩 실장되는 제1 전극 패드(130) 및 비어(134)가 제공된다. 또한, 상기 제1 층(122) 아래에 적층된 제2 층(124)에는 상기 비어(134)와 통하는 배선 패턴층(140)과 비어(142)가 제공된다. 또한, 상기 제2 층(124) 아래에 적층된 제3 층(126)은 상기 비어(142)와 통하는 배선 패턴층(150)과 비어(152)를 갖는다. 게다가, 상기 제3 층(126) 아래에 적층된 제4 층(128)은 비어(152)와 통하는 제2 전극 패드(160)를 갖는다.
제1 전극 패드(130)는 땝납과 높은 밀착성을 갖는 Au층(170), Ni층(172) 및 Cu층(174)이 적층되는 3층 구조를 갖는다. Au층(170)이 배선 기판(120)의 상면측(반도체 칩 실장측)으로부터 노출되어, 반도체 칩(110)의 땜납 범프(180)가 Au층(170)과 접속된다. 또한, Au층(170)과 Ni층(172) 대신에, Au/Pd/Ni, An/Ni, Sn-Ag(주석과 은의 합금) 및 주석이 이용될 수 있다. 또한, 제1 전극 패드(130)가 상기 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용될 수 있고 각 금속의 조합은 상기 조합에 제한되지 않음은 물론이다.
반도체 칩(110)의 단자는 땜납 범프(180)를 통하여 Au층(170)에 납땜되어 제1 전극 패드(130)와 통하게 된다. 땜납 범프(180)는 땝납 볼을 제1 전극 패드(130)에 놓아 리플로우(열처리)를 행함으로써 형성된다. 본 실시예에서는, 예를 들면, 제1 전극 패드(130)는 직경 약 70 ~ 100 ㎛ 및 두께 약 15 ㎛ (±10㎛)로 형성된다.
제1 전극 패드(130)는 상면측(땝납 접속측 및 칩 실장측)의 외직경은 작고, 하면측(기판의 적층측)의 그것은 크게 하는 방식으로 형성된다. 그러므로, 외주면이 테이퍼 면(132)을 형성한다. 실시예에서는, 제1 전극 패드(130)의 테이퍼 면(132)의 기울기 각도(수평면과 기울어지는 각도)는 θ= 50 ~ 80 도가 되는 식으로 정해진다. 기울기 각도 θ 는 거기에 제한되지 않고, 50도보다 작거나 같게 또는 80도보다 크거나 같은 선택적인 각도로 정하는 것도 가능하다.
또한, 제1 전극 패드(130)의 테이퍼 면(132)은 칩 실장측을 향한 위쪽 방향으로 줄어드는 방향의 기울기를 갖는다. 칩 실장측에 작용하는 지지력이 증가하고, 더욱이, 테이퍼 면(132)이 제1 층(122)의 테이퍼 내부 벽에 밀착되어 절연층과의 접합 강도가 증가한다. 테이퍼 면(132)과 제1 층(122)의 테이퍼 내부 벽과의 밀착성이 높아져서 리플로우 처리에 의해 발생되는 열응력이 작용하고 제1 전극 패드(130)의 외주를 덮고 있는 제1 층(122)의 절연층 위에 층간 박리와 크랙이 발생되는 것이 방지된다.
또한, 제1 전극 패드(130)에서, 테이퍼 면(132)의 표면적이 상하 방향으로 동일한 직경을 갖는 원통 형상의 그것보다 넓게 되고, 상면측(반도체 칩 실장측)의 외직경이 하면측(기판 적층측)의 그것보다 작게 되는 식으로 테이퍼 면(132)이 형성된다. 그러므로, 제1 전극 패드(130)는 반도체 칩(110)을 위로 당기는 힘에 대한 접합 강도가 더욱 크게 증가하는 상태로 지지된다.
반도체 장치(100)에서 이용될 배선 기판(120)의 제조 방법을 도 3a ~ 3o를 참조하여 설명할 것이다. 도 3a ~ 3o는 제1 실시예에 의한 배선 기판(120)의 제조 방법들(그1 ~ 15)을 설명하는 도면들이다. 도 3a 내지 3o에서, 배선 기판(120)의 하면측 위에 제1 전극 패드(130)가 제공되는 페이스다운 방향(도 2에 나타난 적층 구조와 상하 반대 방향)으로 각 층들이 적층된다.
우선, 도 3a에 있어서, 소정의 두께를 가지는 평평한 구리판이나 구리박(箔)으로 형성되는 지지 기판(200)을 준비한다. 지지 기판(200)의 상면 위에 도금 레지스트로서 드라이 필름 레지스트 같은 수지 필름을 라미네이트(laminate)하여 레지스트층(210)을 형성한다. 또한, 드라이 필름 레지스트 대신에 액체 레지스트를 적용할 수 있다.
도 3b에 있어서, 레지스트층(210) 위에 지지 기판(200)의 일부를 노출하는 제1 전극 형성용 테이퍼 개구(220)를 노광을 통하여 형성한다. 상기 제1 전극 형성용 테이퍼 개구(220)의 내부벽은 제1 전극 패드(130)의 테이퍼 면(132)을 형성하는 테이퍼 내부벽처럼 작용한다. 따라서 제1전극 패드(130)의 테이퍼 면(132)의 기울기가 제1 전극 형성용 테이퍼 개구(220)의 기울기(기울기 각도 θ 는 수평면에 대해 정해짐)에 의해 정해진다.
상기 테이퍼 면(132)의 기울기 각도는 θ = 50 ~ 80도가 되도록 설정되고, 가공 방법에 따라 달라지는 임의의 각도가 다시 설정된다. 예를 들어, 열경화성 에폭시 수지필름 위에 레이저 가공을 행하는 방법에서는, 테이퍼 면(132)의 기울기가 θ≒ 80 도 정도로 되게 할 수 있다. 또한, 노광 공법을 통하여 액체 레지스트로서 패터닝을 행하는 경우에는, 테이퍼 면(132)의 기울기가 θ = 50 정도가 될 수 있다.
도 3c에 있어서, 지지 기판(200)을 급전층으로서 이용하여 전해 도금을 행하여 제1 전극 형성용 테이퍼 개구(220) 내 지지 기판(200) 위에 Au가 석출되어 Au층(170)이 형성되고, 그 위에, Au층(170)의 표면 위에 Ni이 석출되어 Ni층(172)이 형성된다.
도 3d에 있어서, 지지 기판(200)이 급전층으로서 이용되어 전해 구리 도금이 수행되어 제1 전극 형성용 테이퍼개구(220) 안의 Ni층(172) 위에 Cu를 석출시켜 Cu층(174)을 적층하여 제1 전극 패드(130)가 형성된다. 결론적으로, 제1 전극 패드 형성용 개구(220) 내에 Au층(170), Ni층(172) 및 Cu층(174)을 포함하는 3층 구조를 갖는 제1 전극 패드(130)가 형성된다.
도 3e 에서, 레지스트(210)가 지지 기판(200)으로부터 제거되어 테이퍼 모양의 외주를 갖는 제1 전극 패드(130)가 지지 기판 상에 테이퍼 적층 상태로 남겨진다.
도 3f에서, 제1 전극 패드(130)의 표면에 걸쳐 조화(粗化) 처리를 하여 제1 전극 패드(130)의 표면을 거칠게 한다. 조화 처리를 통해 얻어지는 표면 거칠기 Ra 는, 예를 들면, 약 0.25 ~ 0.75 ㎛ 정도 설정되는 것이 바람직하다. 또한 조화 처리는 지지 기판(200)의 표면에도 행해질 수 있다.
도 3g에서는, 지지 기판(200)과 조화 처리된 제1 전극 패드(130)의 표면에 에폭시 수지 또는 폴리이미드 수지와 같은 수지 필름(230)을 적층한다. 수지필 름(230)은 제1 층(122)의 절연층으로 기능한다.
수지 필름(230)은 제1전극 패드(130)와 지지 기판(200)의 표면 위에 진공 박막법 또는 진공식 핫프레스(hot press)를 이용하여 적층된다. 수지 필름(230)은 진공 상태에서 제1 전극 패드(130)와 지지 기판(200)의 상면과 외주면(外周面)에 압력에 의해 밀착된다. 결론적으로, 제1 전극 패드(130)의 테이퍼 면(132) 위에 수지 필름(230)이 빈틈없이 밀착된 상태로 라미네이트되어 보이드(void)의 발생이 방지된다. 게다가, 제1 전극 패드(130)의 표면이 거칠게 된다. 그러므로, 제1 전극 패드(130)와 수지 필름(230)과의 밀착력이 높아질 수 있어서 열응력에 의한 층간 박리가 발생하는 것을 방지할 수 있다.
도 3h에서, 수지 필름(230)의 표면이 평평하게 되고, 또한, 예를 들면, 제1전극 패드(130)의 상면의 중심을 노출하는 식으로 레이저광을 비추어 비어 홀(260)을 형성한다.
도 3i에서, 제1 층(122)의 절연층 및 비어 홀(260)의 바닥 부분에 노출된 제1전극 패드(130)의 표면 위에, 비전해 Cu도금에 의해 시드층(282)을 형성한다. 시드층(282)을 형성하는 방법에서는, 다른 박막 형성 방법(스퍼터링 방법이나 CVD 방법)이 이용되거나 Cu 이외의 도전성 금속이 형성될 수 있다.
또한, 밀착성을 높이기 위해서는, 제1 전극 패드(130)와 제1 층(122)의 절연층의 표면에 걸쳐 조화 처리를 행한 후에 시드층을 형성하는 것도 가능하다.
그 후, 제1 층(122)의 절연층의 표면(상면) 위에 드라이 필름 레지스트(270)를 라미네이트한다. 그렇게 하여, 드라이 필름 레지스트(270)에 걸쳐 패터닝 처리 (노광 및 현상)를 하여 시드층(282)의 일부를 노출하는 배선 패턴 형성용 개구(280)를 형성한다.
도 3j에서,시드층(282)을 급전(feeding)함으로써 전해 구리 도금을 수행하여 비어 홀(260)과 배선 패턴 형성용 개구(280) 내의 시드층(282) 상에 구리를 석출(析出)시켜, 비어(134) 및 배선 패턴층(140)을 형성한다.
도 3k에서, 배선 패턴층(140) 아래에 제공된 시드층(282)를 제외한 시드층(282)과 드라이 필름 레지스트(270)가 제1 층(122)의 표면(상면)으로부터 제거된다. 따라서, 배선 패턴층(140)이 제1 층(122)의 절연층의 표면(상면) 위에 남겨진다. 도 3k 및 이하의 도면에서, 시드층(282)은 보이지 않는다.
배선 패턴층(140)과 제1 층(122)의 절연층의 표면에 걸쳐 조화처리를 수행한 후, 에폭시 수지를 주성분으로 하는 필름 모양의 빌트업(built-up) 수지(284)(요구되는 경도 또는 유연성에 따라 필러(filler)의 함유량을 적당히 변화시켜도 좋다)를 라미네이트하여 제2 층(124)의 절연층을 형성한다. 그 후, 배선 패턴층(140)의 표면을 노출하는 방식으로, 예를 들면, 레이저 광을 비추어서 비어 홀(290)을 형성한다.
계속하여, 도 3h 내지 3l의 단계를 반복하여 제2 층(124)의 비어(142) 및 제3 층(126)의 배선 패턴층(150)을 형성한다. 적어도 4개 배선 기판(120)을 적층하는 경우에는, 더욱더, 도 3h 내지 3l의 단계를 상응하게 반복하는 것이 바람직하다.
도 3m에서, 제3 층(126)의 절연층의 표면(상면)에 걸쳐 비전해 구리 도금을 이용하여 시드층(314)을 형성하고, 그 후, 드라이 필름 레지스트(300)가 도금 레지 스트로서 라미네이트된다. 시드층(314)을 형성하는 방법에 있어서, 비전해 Cu도금 이외의 박막 형성 방법을 이용하거나 Cu 이외의 도전성 금속에 의해 시드층(314)을 형성할 수 있다.
그 후, 드라이 필름 레지스트(300)에 걸쳐서 패터닝(노광 및 현상)을 수행하여 시드층(314)의 일부를 노출하는 전극 형성용 개구(310)를 형성한다. 다음에, 시드층(314)을 급전함으로써 전해 Cu도금을 수행하여 Cu를 전극 형성용 개구(310)와 비어 홀(312) 내에 석출시켜, 비어(152)와 제2 전극 패드(160)를 형성한다. 그 후, 드라이 필름 레지스트(300)와 제2 전극 패드(160) 아래에 적층된 시드층(314) 이외의 시드층(314)을 제거한다. 도 3n 이하의 도면에서 수행되는 단계에서는, 제2 전극 패드(160) 아래에 제공된 시드층(314) 내의 Cu가 통합된다. 그러므로, 시드층(314)을 생략한다.
도 3n에서, 제3 층(126)의 절연층의 표면(상면)에 땜납 레지스트(320)를 라미네이트하여 제4 층(128)의 절연층을 형성한 후, 제2 전극 패드(160)의 중심부가 노출되는 식으로 개구(330)를 형성한다.
도 3o에서, 지지 기판(200)을 웨트(wet) 에칭 제거하여 배선 기판(120)을 얻는다. 지지 기판(200)에 있어서는, 두 개의 지지 기판(200)을 상하 방향으로 세우는 것이 가능하고 그들의 상면측과 하면측 양 표면 위에 배선 기판(120)을 적층하는 것도 가능하다. 이 경우에는, 두 지지 기판(200)이 두 부분으로 나뉘어져 웨트 에칭에 의해 제거된다.
다음에, 도 2에 나타낸 바와 같이, 배선 기판(120)의 제1 전극 패드(130)에 땝납 볼을 얹어 리플로우를 수행하면 반도체 칩(110)의 각 단자가 땜납 범프(180)를 통하여 제1 전극 패드(130)와 연결되고 반도체 칩(110)이 배선 기판(120) 위에 실장된다. 배선 기판(120) 위에 반도체 칩(110)을 실장하는 단계는 적절히 선택된다. 예를 들면, 고객으로부터의 요청에 따라 반도체 칩(110)을 배선 기판(120) 위에 실장할 수도 있고 배선 기판(120)이 배달될 거래처에서 배선 기판(120) 위에 반도체 칩(110)을 실장할 수도 있다.
또한, 상기 땜납 범프(180) 대신에 배선 기판(120) 위에 반도체 칩(110)을 와이어 본딩(wire bonding)을 통하여 실장해도 좋다. 또한, 상기 땜납 범프(180) 대신에 핀을 납땜하여 배선 기판(120) 위에 반도체 칩(110)을 실장해도 좋다.
땜납 범프(180)의 리플로우 처리시 열응력이 발생하는 단계에서는, 또한, 기판 적층측보다 칩 실장측의 직경이 더 큰 테이퍼 면(132)이 제1 전극 패드(130)의 전체 주위를 덮게 형성되기 때문에 제1 층(122)의 절연층과 테이퍼 면(132)과의 밀착성이 높아진다. 따라서, 크랙이 발생하는 것이 방지된다. 게다가, 제1 층(122)의 절연층의 테이퍼 개구 내부 벽이 형성되어 테이퍼 면(132)의 전체 주위를 덮는다. 그러므로, 제1 전극 패드(130)와의 지지력이 높아진다. 칩이 실장된 후 반도체 칩(110)을 당기는 힘이 가해지더라도, 결국, 제1 층(122)의 절연층으로부터 제1 전극 패드(130)가 분리되는 것을 방지할 수 있다.
도 4는 제1 실시예의 변형예를 나타낸다. 도 4에 나타낸 바와 같이, 변형예에서는, 배선 기판(120)이 제1 실시예에서와 상하가 바뀌어 이용된다. 더 구체적으로는, 반도체 칩(110)이 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 실장되 고, 땜납 범프(340)가 땜납 볼의 리플로우를 통하여 제1전극 패드(130) 위에 형성된다. 땜납 범프(340) 대신에 핀이 납땜될 수 있다.
변형예에서는, 땜납 범프(340)가 제1 전극 패드(130)에 접속된다. 그러므로, 제1 층(122)의 절연층과 테이퍼 면(132)의 밀착성의 증가에 의해 얻어진 접합 강도가 땜납 범프(340)에 작용한다.
도 2 및 도 4에 나타낸 바와 같이, 반도체 칩(110)이 배선 기판(120)의 제2 전극 패드(160) 또는 제1 전극 패드(130)에 실장될 수 있다.
변형예에서는, 제2 전극 패드(160)에 Au층과 Ni층이 적층된 도금층(Au층이 표면에 노출되는 식으로 적층된다)을 제공할 수도 있다. 또한, Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Au(주석과 은의 합금) 및 Sn을 이용할 수도 있다. 또한, 제1 전극 패드(130)가 상기 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용될 수 있고 각 금속의 조합은 상기 조합에 제한되지 않음은 물론이다.
더군다나, 변형예에서는, 도 3n의 단계에서, 반도체 칩(110)을 배선 기판(120)에 탑재한 후에 지지 기판(200)을 제거함으로써 반도체 장치를 완성하는 것도 가능하다.
변형예에 있어서도, 반도체 칩(110)과 배선 기판(120) 사이에 절연 성질을 갖는 언더필(underfill)수지를 채울 수 있다.
또한, 반도체 칩(110)이 상기 땜납 범프(180) 대신에 와이어 본딩을 통하여 배선 기판(420) 위에 실장될 수 있다. 또한, 상기 땜납 범프(180) 대신에 핀을 납 땜함으로써 배선 기판(420) 위에 반도체 칩(110)을 실장하는 것도 가능하다.
[제2 실시예]
도 5는 배선 기판의 제2 실시예가 적용된 반도체 장치를 나타내는 종단면도이다. 도 5에서는, 상기 제1 실시예와 동일 부분에 있어서 동일 부호와 그것의 설명은 생략한다.
도 5에 나타낸 바와 같이, 제2 실시예에 의한 반도체 장치(400)에서 이용될 배선 기판(420)에서, 제1 전극 패드(130)의 표면(Au층(170)측의 단면)에 제1 층(122)의 절연층의 표면으로부터 오목하게 테이퍼 모양으로 전극 개구(430)가 형성되어 있다. 그렇기 때문에, 전극 개구(430)에 땝납 볼을 삽입하여 리플로우(열처리)를 수행함으로써 땜납 범프(180)를 Au층(170)측 위에 형성한다.
제2 실시예에 따른 반도체 장치(400)에서는, 절연 성질을 갖는 언더필 수지가 배선 기판(420)과 반도체 칩(110) 사이에 채워질 수 있다. 또한, Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Au(주석과 은의 합금) 및 Sn을 이용하는 것도 가능하다. 또한, 제1 전극 패드(130)가 상기 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용될 수 있고 각 금속의 조합은 상기 조합에 한하지 않음은 물론이다.
반도체 장치(400)에서 이용될 배선 기판(420)을 제조하는 방법은 도 6a 내지 도 6o를 참고로 하여 설명될 것이다. 도 6a 내지 도 6o 는 제2 실시예에 의한 배선 기판(420)의 제조 방법(그 1 ~ 15)을 설명하기 위한 도면이다.
먼저, 도 6a에서는, 소정 두께를 갖는 평평한 구리 판금이나 구리박으로 형 성된 지지 기판(200)을 준비한다. 지지 기판(200)의 상면 위에 도금 레지스트로서 드라이 필름 레지스트를 라미네이트하여 레지스트층(210)을 형성한다. 또한, 드라이 필름 레지스트 대신에 액체 레지스트를 적용함으로써, 레지스트층(210)을 형성하는 것도 가능하다.
도 6b에서는, 레지스트층(210) 위에 노광을 통하여 지지 기판(200)의 일부를 노출하는 제1 전극 형성용 테이퍼 개구(220)를 형성한다. 제1 전극 형성용 테이퍼 개구(220)의 내부에 걸쳐 지지 기판(200)을 급전층으로서 이용한 전해 Cu도금을 수행하면 제1 전극 형성용 테이퍼 개구(220) 내의 지지 기판(200) 위에 구리가 석출되어서 Cu층(440)이 적층된다.
도 6c에서, 지지 기판(200)을 급전층으로 이용한 전해 도금을 수행하여 제1 전극 패드 형성용 테이퍼 개구(220) 내의 Cu층(440) 위에 Au를 석출시켜 Au층(170)을 형성하고, 또한, Ni층(172)을 적층하기 위하여 Au층(170)의 표면 위에 Ni을 석출시킨다.
다시금, 도 6d에서, 지지 기판(200)을 급전층으로 이용한 전해 Cu 도금을 수행하면 Cu가 제1 전극 형성용 테이퍼 개구(220) 내의 Ni층(172) 위에 석출되어 Cu층(174)이 적층된다. 결론적으로, Au층(170), Ni층(172) 및 Cu층(174)으로 구성되는 제1 전극 패드(130)와 Cu층(440)이 제1 전극 패드 형성용 테이퍼 개구(220) 내에 형성된다.
도 6e에서, 지지 기판(200)으로부터 레지스트층(210)을 제거함으로써 Cu층(440)과 제1 전극 패드(130)가 지지 기판(200) 위에 테이퍼 모양으로 적층된 상 태로 남겨진다.
제1 실시예에 의한 도 3f 내지 도 3n에 나타내는 단계가 도 6f 내지 도 6n에 나타내는 단계에서 수행되기 때문에, 그것의 설명은 생략한다.
도 6o에서, 지지 기판(200)이 웨트 에칭에 의해 제거되고, 다시금, 구리층(440) 역시 제거되어 배선 기판(420)을 얻는다. 제2 실시예에 의한 배선 기판(420)에서는, Cu층(440)이 제거되어 테이퍼 전극 개구(430)가 하면측(칩 실장측) 위에 형성된다.
지지 기판(200)에 있어서, 2개의 지지 기판(200)을 상하 방향으로 배치하여 그것의 상하측의 양면에 배선 기판(420)을 배치하는 것도 가능하다. 이 경우에서는, 두 개 지지 기판(200)이 두 부분으로 분리되고 웨트 에칭에 의해 제거된다.
다음에, 도 5에 나타낸 바와 같이, 전극 개구(430)의 Au층(170) 위에 땝납 볼을 탑재하고 리플로우 처리를 하여서 반도체 칩(110)의 각 단자가 땜납 범프(180)를 통하여 제1 전극 패드(130)와 접속되고 배선 기판(420) 위에 반도체 칩(110)을 실장한다. 배선 기판(420) 위에 반도체 칩(110)을 실장하는 단계는 적절히 선택된다. 예를 들면, 고객으로부터의 요청에 따라 반도체 칩(110)을 배선 기판(420) 위에 실장할 수도 있고 배선 기판(420)이 배달될 거래처에서 배선 기판(420) 위에 반도체 칩(110)을 실장할 수도 있다.
이렇게 하여, 제2 실시예에 의한 배선 기판(420)에서는, 하면측(칩 실장측) 위에 전극 개구(430)가 형성된다. 그러므로, 반도체 칩(110)을 실장할 때, 전극 개구(430)에 리플로우(열처리)를 행함으로써 제1 전극 패드(130)의 Au층(170)측에 땜 납 범프(180)를 밀착시킨다. 그 결과로서, 땜납 범프(180)가 제1 전극 패드(130)에 안정적으로 밀착되고 전극 개구(430)의 주위 각부에 의해 반경 방향의 접합 강도도 증가한다.
또한, 땜납 범프(180) 대신에 와이어 본딩을 통하여 배선 기판(420) 위에 반도체 칩(110)을 실장할 수 있다. 또한, 땜납 범프(180) 대신에 핀을 납땜함으로써 배선 기판(420) 위에 반도체 칩(110)을 실장할 수 있다.
또한, 땜납 범프(180)의 리플로우 처리시 열응력이 발생되는 경우, 제1 실시예와 같은 방식으로 제1 전극 패드(130)의 외주에 기판 적층측보다 칩 실장측의 직경이 더 작은 테이퍼 면(132)이 형성되기 때문에, 제1 층(122)의 절연층과 테이퍼 면(132)과의 밀착력이 증가한다. 결론적으로, 크랙이 발생하는 것을 방지할 수 있다.
또한, 제1 층(122)의 절연층의 테이퍼 모양의 개구 내부벽이 테이퍼 면(132)의 전체 주위를 덮기 위해 형성된다. 그러므로, 제1 전극 패드(130)에 대한 지지력이 증가한다. 결론적으로, 칩이 실장된 후 반도체 칩(110)을 당기는 힘을 작용하더라도, 제1 층(122)의 절연층으로부터 제1 전극 패드(130)가 분리되는 것을 방지할 수 있다.
도 7은 제2 실시예의 변형예를 나타내는 도면이다. 도 7에 나타낸 바와 같이, 변형예에서는, 배선 기판(420)이 제2 실시예에서의 그것과는 상하 방향이 반대로 이용된다. 더 구체적으로, 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 반도체 칩(110)을 실장하고 땝납 볼의 리플로우를 통하여 제1 전극 패드(130) 위에 땜납 범프(340)를 형성한다. 이 경우, 땜납 범프(340)의 전극 개구(430)의 주위 각부로부터 반경 방향으로의 접합 강도가 증가할 수 있다. 땜납 범프(340)를 대신하여 핀이 납땜될 수 있다.
도 5 및 도 7에 나타낸 배선 기판(420)에서는 제2 전극 패드(160) 또는 제1 전극 패드(130) 양쪽에 반도체 칩(110)이 실장될 수 있다.
변형예에서는, 제2 전극 패드(160) 위에 Au층과 Ni층이 적층된 도금층(Au층이 표면에 노출되는 식으로 적층된다)이 적층될 수 있다. 또한, Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Au(주석과 은의 합금) 및 Sn을 이용할 수도 있다. 또한, 제1 전극 패드(130)가 상기 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용할 수 있고 각 금속의 조합은 상기 조합에 제한되지 않음은 물론이다.
더군다나, 변형예에서는, 도 6n의 단계에서, 반도체 칩(110)을 배선 기판(420)에 탑재한 후에 지지 기판(200)을 제거함으로써 반도체 장치를 완성하는 것도 가능하다.
변형예에 있어서도, 반도체 칩(110)과 배선 기판(420) 사이에 절연 성질을 갖는 언더필(underfill)수지를 채우는 것이 가능하다.
또한, 반도체 칩(110)이 상기 땜납 범프(180) 대신에 와이어 본딩을 통하여 배선 기판(420) 위에 실장될 수 있다. 또한, 상기 땜납 범프(180) 대신에 핀을 납땜함으로써 배선 기판(420) 위에 반도체 칩(110)을 실장하는 것도 가능하다.
[제3 실시예]
도 8는 본 발명에 의한 배선 기판의 제3 실시예가 적용된 반도체 장치를 나타내는 종단면도이다. 도 8에 나타낸 바와 같이, 예를 들면, 반도체 장치(500)는 배선 기판(520) 상에 반도체 칩(110)이 플립칩 실장되는 구조를 갖는다. 배선 기판(520)은 복수의 배선층과 복수의 절연층이 적층되는 구조를 갖고, 배선층들을 포함하는 제1 층(122), 제2 층(124), 제3 층(126) 및 제4 층(128)의 각 절연층들이 상기 실시예에 따라 상하 방향으로 적층되는 구조를 갖는다. 또한, 제1 층(122)은, 제1 전극 패드(130) 위에 넓은 제3 전극 패드(136)를 적층하는 단계를 행하기 위해 제1 절연층(121) 및 제2 절연층(123)이 적층된 구조로 되어 있다. 각 절연층들은 에폭시 수지 또는 폴리이미드 수지와 같은 절연 수지로 형성된다. 땜납 접속이 수행될 제4 층(128)의 절연층과 제1 절연층(121)은 열경화성 에폭시 수지 필름으로 구성되는 절연성 수지로 형성될 수 있다. 또한, 반도체 장치(500)에서는, 반도체 칩(110)과 배선 기판(520) 사이에 절연 성질을 갖는 언더필 수지가 채워질 수 있다.
최상위의 제1 층(122)은 반도체 칩(110)의 단자가 플립칩 접속될 제1 전극 패드(130), 제3 전극 패드(136) 및 비어(134)가 형성되어 있다. 또한, 제1 층(122) 아래에 적층된 제2 층(124)은 비어(134)와 접속되는 배선층(140)과 비어(142)가 형성되어 있다. 또한, 제2 층(124) 아래에 적층된 제3 층(126)은 비어(142)와 접속되는 비어(152)와 배선층(150)이 형성되어 있다. 또한, 제3 층(126) 아래에 적층된 제4 층(128)은 비어(152)와 접속되는 제2 전극 패드(160)가 형성되어 있다.
또한, 제1 층(122)은 제1 전극 패드(130)의 외주를 둘러싸여 형성된 제1 절 연층(121), 그리고 제1 층(122)과 제2 절연층(123)의 사이에 형성된 제3 전극 패드(136)를 갖는다. 상기 제1 실시예와 제2 실시예에서처럼, 제1 전극 패드(130)는 상면측(땜납 접속측 및 칩 실장측)의 외부 직경은 작고 하면측(기판 적층측)의 그것은 크게 되는 식으로 형성되어 있다. 그렇게 하여, 외주면이 테이퍼 면(132)을 형성한다. 본 발명의 실시예에서는, 제1 전극 패드(130)의 테이퍼 면(132)의 기울기 각도(수평면에 대하여 기울어지는 각도) θ = 50 ~ 80 도가 되도록 정해진다. 기울기 각도 θ는 그에 한하지 않고 50도보다 작거나 같게 또는 80도보다 크거나 같게 하는 선택적인 기울기 각도 θ가 되게 정하는 것도 가능하다.
제1 전극 패드(130)는 땜납과 높은 접합성을 갖는 Au층(170), Ni층(172) 및 Cu층(174)으로 적층되는 3층 구조를 갖는다. 배선 기판(120)의 상면측(반도체 칩 실장측)으로부터 Au층(170)이 노출되고, 반도체 칩(110)의 땜납 범프(180)가 Au층(170)과 접속된다.
반도체 칩(110)의 단자가 땜납 범프(180)를 통하여 Au층(170)과 납땜되어 제1 전극 패드(130)와 접속되게 된다. 땜납 범프(180)는 제1 전극 패드(130) 위에 땝납 볼을 탑재하여 리플로우(열처리)를 수행함으로써 형성된다.
제1 전극 패드(130)보다 넓은 제3 전극 패드(136)는 제1 절연층(121)과 제2 절연층(123) 사이의 경계면 위에 형성된다. 제3 전극 패드(136)는 제1 전극 패드(130)의 외경으로부터 반경 방향(평면 방향)으로 넓게 돌출되어 형성된다. 본발명의 실시예에서는, 예를 들면, 제1 전극 패드(130)가 약 70 ~100 ㎛ 의 직경과 약 15 ㎛ (±10㎛)의 두께를 갖고, 제3 전극 패드(136)는 제1 전극 패드(130)의 직경 보다 약 20 ~ 90 % (바람직하게는 50 ~ 80 %)만큼 증가하는 직경과 약 2 ~ 15 ㎛ 의 두께를 갖게 형성된다.
제1 전극 패드(130)보다 더 넓은 제3 전극 패드(136)는 제1 전극 패드(130)와 비어(134) 사이에 형성된다. 그리하여, 예를 들면, 리플로우 처리를 통한 열응력의 진행 방향이 제3 전극 패드(136)에 의하여 차단되고 제1 절연층(121)과 제2 절연층(123) 간의 경계면에 따른 방향으로 흡수된다. 그러므로, 층간 박리가 발생되어 제1 전극 패드(130)의 외주를 덮는 제1 절연층(121)의 일부가 떨어져 나가더라도, 제2 절연층(123) 위에 크랙이 발생되는 것을 방지하는 것이 가능하다.
제1 전극 패드(130)는 배선 기판(520)의 표면 위로 Au층(170)이 노출되는 방식으로 Au층(170)과 Ni층(172)만이 적층된 구조를 갖을 수 있다. 또한, Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금) 및 Sn도 역시 이용될 수 있다. 또한, 제1 전극 패드(130)가 상기 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용될 수 있고 각 금속의 조합은 상기 조합에 제한되지 않음은 물론이다.
반도체 장치(500)에서 이용될 배선 기판(520)의 제조 방법이 도 9a 내지 도 9s 를 참고로 설명될 것이다. 도 9a 내지 도 9s는 제3 실시예에 의한 배선 기판(520)의 제조 방법(그1 ~ 20)을 설명하는 도면이다. 도 9a 내지 9s에서는, 제1 전극 패드(130)가 배선 기판(120)의 하면측 위에 제공되는 페이스다운(facedown) 방향(도 8에 나타내는 적층 구조와는 상하 반대 방향)으로 각 층들이 적층된다.
먼저, 도 9a에서는, 소정 두께를 가진 구리박이나 평평한 구리판으로 형성되 는 지지 기판(200)을 준비한다. 상기 지지 기판(200)의 상면 위에 도금 레지스트로서 열경화성 에폭시 수지 필름을 라미네이트한다. 이렇게 하여, 제1 절연층(121)을 형성한다.
도 9b에서, 제1 절연층(121) 위에 레이저광을 비추어 지지 기판(200)의 일부를 노출함으로써 제1 전극 패드 형성용 테이퍼 개구(220)를 형성한다. 제1 전극 패드 형성용 테이퍼 개구(220)의 내경은 제1 전극 패드(130)의 외경에 상응한다.
도 9c에서, 제1 절연층(121)과 제1 전극 패드 형성용 테이퍼 개구(220)의 내부 벽에 걸쳐 조화 처리를 한다. 상기 조화 처리를 통해 얻어진 표면 거칠기는, 예를 들면, 약 Ra = 0.25 ~ 0.75 가 되게 정해지는 것이 바람직하다.
도 9d에서, 지지 기판(200)에 전력을 공급하여 전해 도금을 수행하여 Au가 제1 전극 패드 형성용 테이퍼 개구(220) 내의 지지 기판(200) 위에 석출되어서 Au층(170)이 형성되고, 또한, Au층(170)의 표면 위에 Ni이 석출되어 Ni층(172)이 적층된다.
도 9e에서, 지지 기판(200)에 전력을 공급하여 전해 도금을 수행하여 Cu가 제1 전극 패드 형성용 테이퍼 개구(220) 내의 Ni층(172) 위에 석출되고 Cu층(174)이 적층되어 제1 전극 패드(130)가 형성된다. 결과적으로, Au층(170), Ni층(172) 및 Cu층(174)을 포함한 3층 구조를 갖는 제1 전극 패드(130)가 제1 전극 패드 형성용 테이퍼 개구(220) 내에 형성된다. 제1 전극 패드 형성용 테이퍼 개구(220)의 테이퍼 내부벽을 거칠게 한다. 그리하여 제1 전극 패드(130)의 밀착성을 향상시키고 열응력에 의해 층간 박리가 발생하는 것을 방지할 수 있다.
또한, Au층(170)과 Ni층(172) 대신에, Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금) 및 Sn과 같은 금속을 이용하는 것도 가능하다. 또한, 제1 절연층(121) 상에 제1 전극 패드(130)의 상면이 노출되는 식으로 제1 절연층(121)의 표면이 버프(buff) 연마될 수 있다.
도 9f에서, 시드층(190)이, 비전해 구리 도금에 의하여, 제1 절연층(121)과 제1 전극 패드(130)의 표면 위에 형성된다. 시드층(190)의 형성 방법에 있어서, 다른 박막 형성법(스퍼터 방법이나 CVD방법)이 이용되거나 Cu 이외의 도전성 금속이 형성될 수도 있다. 또한, 밀착성을 향상시키기 위해서는, 제1 절연층(121)과 제1 전극 패드(130)의 표면에 걸쳐 조화 처리를 한 후에 시드층을 형성할 수 있다.
도 9g에서, 시드층(190)의 표면(상면) 위에 도금 레지스트로서 드라이 필름 레지스트(240)를 라미네이트한다. 다음에, 시드층(190)의 일부를 노출시키는 제3 전극 패드 형성용 개구(250)를 형성하기 위하여 드라이 필름 레지스트(240)에 패터닝(노광과 현상)처리를 한다. 제3 전극 패드 형성용 개구(250)의 내경은 제3 전극 패드(136)의 외경에 대응하고, 제3 전극 패드 형성용 개구(250)의 깊이는 제3 전극 패드(136)의 높이(두께)를 정의한다. 드라이 필름 레지스트(240)를 대신하여 액체 레지스트를 사용하는 것도 가능하다.
도 9h에서, 전해 구리 도금은 시드층(190)으로부터 전력을 공급함으로써 수행되어, 제3 전극 패드 형성용 개구(250) 내에 구리를 석출시켜 제1 전극 패드(130)보다 큰 직경을 갖는 제3 전극 패드(136)를 형성한다. 결과적으로, 제1 전 극 패드(130)의 표면 위에 반경 방향(수평면 방향)으로 큰 직경을 갖는 제3 전극 패드(136)가 적층된다.
도 9i에서, 제3 전극 패드(136)아래의 시드층(190)을 제외한 시드층(190) 및 드라이 필름 레지스트(240)가 제1 절연층(121)으로부터 제거된다. 결과적으로, 제3 전극 패드(136)가 제1 절연층(121) 위에 남게 된다. 도 9i 및 이하의 도면에서 행해지는 단계에서, 제3 전극 패드(136)의 아래에 제공되는 시드층(190)과 구리가 일체화 된다. 그러므로, 시드층(190)을 생략한다.
도 9j에서, 제3 전극 패드(136)의 표면에 걸쳐 조화 처리를 행하고 에폭시 수지나 폴리이미드 수지와 같은 수지 필름이 라미네이트되어 제2 절연층(123)을 형성한다. 결과적으로, 제1 전극 패드(130)와 제3 전극 패드(136)를 갖는 제1 층(122)이 얻어진다.
도 9k에서, 예를 들면, 제2 절연층(123) 위에 레이저광을 비추어 제3 전극 패드(136)의 표면의 중심이 노출되는 방식으로 비어 홀(260)을 형성한다.
도 9l에서, 비어 홀(260)의 내벽과 제2 절연층(123)의 표면 위에 비전해 구리 도금을 통하여 시드층(282)을 형성한다.
도 9m에서, 제2 절연층(123)의 표면(상면) 위에 드라이 필름 레지스트(270)를 도금 레지스트로서 라미네이트한다. 다음에, 시드층(282)의 일부를 노출시키는 배선 패턴 형성용 개구(280)를 형성하기 위하여 드라이 필름 레지스트(270)에 걸쳐 패터닝(노광과 현상) 처리를 한다. 드라이 필름 레지스트(270) 대신에 액체 레지스트가 적용될 수 있다.
도 9n에서, 시드층(282)을 급전함으로써 전해 구리 도금을 수행하여 비어 홀(260)과 배선 패턴 형성용 개구(280)내의 시드층(282) 위에 구리를 석출시켜 비어(134)와 배선 패턴층(140)을 형성된다.
도 9o에서, 배선 패턴층(140) 아래에 적층된 시드층(282) 이외의 시드층(282)과 드라이 필름 레지스트(270)를 제2 절연층(123)으로부터 제거한다. 결과적으로, 배선 패턴층(140)이 제2 절연층(123) 위에 남게 된다. 도 9o 및 이하의 도면에서는, 시드층(282)은 보이지 않는다.
도 9p에서, 배선 패턴층(140)과 제2 절연층(123)의 표면에 걸쳐 조화 처리를 행한 다음에 에폭시 수지를 주성분으로 구성되는(필러의 함유율은 요구되는 강도나 유연성에 따라 적절히 변화될 수 있다.) 필름 모양의 빌트업 수지를 라미네이트하여 제2 층(124)의 절연층(제3 절연층)을 형성한다. 그 후, 예를 들면, 배선 패턴층(140)의 표면이 노출되는 방식으로, 레이저광을 비추어 비어 홀(290)을 형성한다.
계속하여, 도 9l 내지 9p 의 단계를 반복하여 제2 층(124)의 비어(142)와 제3 층(126)의 배선 패턴층(150)을 형성한다. 또한, 적어도 4개의 배선 기판(520)이 적층되는 경우에 있어서는, 도 9l 내지 9p 의 단계를 상응하여 반복하는 것이 바람직하다.
도 9q에서, 시드층(314)을 비전해 구리 도금에 의해 제3 층(126)의 절연층의 표면(상면)에 걸쳐 형성하고, 계속하여 드라이 필름 레지스트(300)를 도금 레지스트로서 라미네이트한다. 시드층(314)의 형성 방법에 있어서는, 비전해 구리 도금 이외의 박막 제조 방법이 이용될 수도 있고 시드층(314)이 구리 이외의 도전성 금속에 의해 형성될 수 있다. 다음에, 드라이 필름 레지스트(300)에 패터닝(노광 및 현상) 처리를 하여 시드층(314)의 일부를 노출하는 전극 형성용 개구(310)를 형성한다. 다음에, 시드층(314)을 급전함으로써 전해 구리 도금을 행하여 전극 형성용 개구(310)와 비어 홀(312) 내에 구리를 석출시킴으로서, 제2 전극 패드(160)와 비어(152)를 형성한다. 다음에, 드라이 필름 레지스트(300)와 제2 전극 패드(160) 아래에 적층된 시드층(314) 이외의 시드층(314)이 제거된다. 도 9r 및 이하 도면에서 행해지는 단계에서는, 제2 전극 패드(160) 아래에 적층된 시드층(314) 내의 구리가 통합된다. 따라서 시드층(314)을 생략한다.
도 9r에서, 땜납 레지스트(320)가 제3 층(126)의 절연층의 표면(상면) 위에 라미네이트되고 이후 제4 층(128)의 절연층이 형성되고, 다음에 제2 전극 패드(160)의 중심 일부가 노출되는 방식으로 개구(330)가 형성된다.
도 9s에서, 지지 기판(200)이 웨트 에칭에 의해 제거되어서 배선 기판(520)을 얻는다. 지지 기판(200)에 대해서는, 2개의 지지 기판(200)을 상하 방향으로 세우는 것도 가능하고, 그것의 상하면측의 양면 위에 배선 기판(520)을 적층하는 것도 가능하다. 이 경우, 두 개 지지 기판이 두 부분으로 분리되어 웨트 에칭에 의해 제거된다.
도 8에 나타낸 바와 같이, 배선 기판(520)의 제1 전극 패드(130) 위에 땝납 볼을 탑재하여 리플로우를 행하여서 반도체 칩(110)의 각 단자가 땜납 범프(180)를 통하여 제1 전극 패드(130)에 접속되고 반도체 칩(110)이 배선 기판(520) 위에 실 장된다. 배선 기판(520) 위에 반도체 칩(110)을 실장하는 단계는 적절히 선택된다. 예를 들면, 고객으로부터의 요청에 따라 반도체 칩(110)을 배선 기판(520) 위에 실장할 수도 있고 배선 기판(520)이 배달될 거래처에서 배선 기판(520) 위에 반도체 칩(110)을 실장할 수도 있다.
또한, 기판 적층측보다 칩 실장측에서 작은 직경을 갖는 테이퍼 면(132)이 제1 전극 패드(130)의 외주 위에 형성되기 때문에, 땜납 범프(180)의 리플로우 처리시 열응력이 발생되는 경우에 있어서, 제1 절연층(121)과 테이퍼 면(132)과의 밀착성이 증가한다. 결과적으로, 크랙이 발생되는 것을 방지할 수 있다. 더욱, 제1 절연층(121)의 테이퍼 개구 내부벽이 형성되어 테이퍼 면(132)의 전체 주위를 덮게 된다. 그러므로, 제1 전극 패드(130)의 지지력이 증가한다. 결과적으로, 칩이 실장된 후 반도체 칩(110)을 당기는 힘을 작용하더라도 제1 층(122)의 절연층으로부터 제1 전극 패드(130)가 분리되는 것을 방지할 수 있다.
또한, 실시예에서는, 제3 전극 패드(136)가 제1 전극 패드(130)의 외경으로부터 반경 방향(수평면 방향)으로 돌출되어 형성된다. 그러므로, 열응력의 진행 방향이 제3 전극 패드(136)에 의해 차단되어 제1 절연층(121)과 제2 절연층(123) 사이의 경계면에 따른 방향으로 흡수된다. 그러므로, 제3 실시예에 의한 배선 기판(520)에서는, 제3 전극 패드(136)의 외주를 덮는 제2 절연층(123) 위에 크랙이 발생되는 것을 방지하는 것이 가능하다.
도 10은 제3 실시예의 변형예를 나타내는 도면이다. 도 10에 나타낸 바와 같이, 변형예에서는, 제3 실시예의 경우의 그것과는 상하 방향이 반대 방향으로 배선 기판(520)이 이용된다. 더 구체적으로, 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 반도체 칩(110)을 실장하고, 땝납 볼의 리플로우 처리를 통하여 제1 전극 패드(130) 위에 땜납 범프(340)를 형성한다. 땜납 범프(340) 대신에 핀이 납땜될 수 있다.
변형예에서는, 땜납 범프(340)가 제1 전극 패드(130)에 접속된다. 그러므로, 제1 층(122)의 절연층과 테이퍼 면(132)과의 밀착성 증가로 얻어진 접합 강도가 땜납 범프(340)에 작용한다.
도 8 내지 도 10 에 나타낸 바와 같이, 배선 기판(520) 내의 제2 전극 패드(160)나 제1 전극 패드(130) 모두에 반도체 칩(110)을 실장할 수 있다.
변형예에서는, Au층과 Ni층 모두를 갖는 도금층이 제2 전극 패드(160) 위에 적층(Au층이 표면으로 노출되는 식으로 적층된다)될 수 있다. 또한, Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금) 및 Sn도 역시 이용될 수 있다. 또한, 제1 전극 패드(130)가 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용될 수 있고 각 금속의 조합은 상기 조합에 제한되지 않음은 물론이다.
또한, 변형예에서는, 도 9r에서의 단계에서 배선 기판(520) 위에 반도체 칩(110)을 탑재한 후에 지지 기판(200)을 제거하여 반도체 장치를 완성하는 것도 가능하다.
물론 변형예에서는, 반도체 칩(110)과 배선 기판(520) 사이에 절연 성질을 갖는 언더필 수지가 채워질 수 있다.
또한, 땜납 범프(180) 대신에 와이어 본딩을 통하여 배선 기판(520) 위에 반도체 칩(110)을 실장할 수 있다. 또한, 땜납 범프(180) 대신에 핀을 납땜함으로써 배선 기판(520) 위에 반도체 칩(110)을 실장할 수 있다.
[제4 실시예]
도 11은 배선 기판의 제4 실시예가 적용되는 반도체 장치를 나타내는 종단면도이다. 도 11에서는, 제1 실시예 내지 제3 실시예에서와 동일 부분에 있어서의 동일부호와 그것의 설명은 생략한다.
도 11에 나타낸 바와 같이, 제4 실시예에 의한 반도체 장치(600)에서 이용되는 배선 기판(620)에 있어서, 제1 전극 패드(130)의 표면(Au층(170)측의 단면)에 제1 절연층(121)의 표면으로부터 테이퍼 모양으로 움푹 패인 전극 개구(430)가 형성되어 있다. 그리하여, 땝납 볼을 전극 개구(430)에 삽입하여 리플로우(열처리)를 수행함으로써 땜납 범프(180)가 Au층(170)측 위에 형성된다.
반도체 장치(600)에서 이용되는 배선 기판(620)의 제조 방법이 제3 실시예에 의한 도 9a 내지 도 9s 에서 나타내는 단계와 같더라도, Cu층이, 도 9d의 단계에서, 지지 기판(200) 위에 적층되고, 도 9s의 단계에서 지지 기판(200)과 함께 제거되는 점에서는 다르다.
따라서, 제4 실시예에서는, 도 9d의 단계에 있어서, 제1 전극 패드 형성용 테이퍼 개구(220) 내부에 관한 지지 기판(200)에 전력을 공급하여 전해 구리 도금을 수행하여서 구리가 제1 전극 패드 형성용 테이퍼 개구(220) 내의 지지 기판(200) 위에 석출되고 Cu층(440)이 형성된다(도 6b 참조). 계속해서, 지지 기 판(200)에 전력을 공급하여 전해 도금을 수행하여 Au을 제1 전극 형성용 테이퍼 개구(220) 내의 Cu층(440) 위에 석출시켜 Au층(170)을 적층하고, 또한 Ni을 Au층(170)의 표면 위에 석출시켜 Ni층(172)을 적층한다. 또한, 지지 기판(200)을 급전층으로서 이용하여 전해 도금을 수행하여 Cu가 제1 전극 형성용 테이퍼 개구(220) 내의 Ni층(172) 위에 석출되어 Cu층(174)을 적층한다.
또한, 도 9s의 단계에서, 지지 기판(200)이 웨트 에칭에 의해 제거되고 구리층(440)도 역시 제거되어 배선 기판(620)이 획득된다. 배선 기판(620)에서는, 구리층(440)이 제거되어 제1 절연층(121)의 표면으로부터 움푹 패인 전극 개구(430)(도 6o 참조)가 하면측(칩 실장측)에 형성된다.
지지 기판(200)에 대해서는, 제4 실시예에서도 또한, 두 개의 지지 기판(200)을 상하 방향으로 세우고 그들의 상하면측 양면 위에 배선 기판(620)을 적층하는 것이 가능하다. 이 경우에서는, 두 지지 기판(200)이 두 부분으로 분리되고 웨트 에칭에 의해 제거된다.
다음에는, 도 11에 나타낸 바와 같이, 전극 개구(430) 안으로 움푹 패인 Au층(170) 위에 땝납 볼을 놓아 리플로우 처리를 하여서 반도체 칩(110)의 각 단자가 땜납 범프(180)를 통하여 제1 전극 패드(130)에 연결되고 반도체 칩(110)이 배선 기판(620) 위에 실장된다. 배선 기판(620) 위에 반도체 칩(110)을 실장하는 단계는 적절히 선택된다. 예를 들면, 고객으로부터의 요청에 따라 반도체 칩(110)을 배선 기판(620) 위에 실장할 수도 있고 배선 기판(620)이 배달될 거래처에서 배선 기판 위에 반도체 칩(110)을 실장할 수도 있다.
그리하여, 제4 실시예에 의한 배선 기판(620)에서는, 제1 절연층(121)의 표면으로부터 움푹 패인 전극 개구(430)가 하면측(칩 실장측) 위에 형성된다. 따라서, 반도체 칩(110)이 실장될 때에, 전극 개구(430)에 걸친 리플로우(열처리)를 수행함으로서 제1 전극 패드(130)의 Au층(170)측에 땜납 범프(180)가 밀착된다. 결과적으로, 땜납 범프(180)가 제1 전극 패드(130)에 안정적으로 밀착되고 전극개구(430)의 주위 각부에 의해 반경 방향의 접합 강도가 증가된다.
제4 실시예에 의한 반도체 장치(600)에서는, 절연 성질을 갖는 언더필 수지가 반도체 칩(110)과 배선 기판(620) 사이에 채워진다. 또한, Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금) 및 Sn도 역시 이용될 수 있다. 더군다나, 제1 전극 패드(130)가 상기 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용될 수 있고 각 금속의 조합은 상기 조합에 제한되지 않음은 물론이다.
더군다나, 변형예에서는, 땜납 범프(180)의 리플로우시 열응력이 발생되는 경우, 제1 전극 패드(130)의 외주 위에 기판 적층측보다 칩 실장측에서 작은 직경을 갖는 테이퍼 면(132)이 형성되기 때문에, 테이퍼 면(132)과 제1 층(121)과의 밀착성이 증가한다. 결과적으로, 크랙이 발생되는 것이 방지된다.
또한, 넓게 형성된 제3 전극 패드(136)가 제1 전극 패드(130)의 외경으로부터 반경 방향(수평면 방향)으로 돌출되어 형성된다. 그러므로, 열응력의 진행 방향이 제3 전극 패드(136)에 의해 차단되고 제1 절연층(121)과 제2 절연층(123) 사이의 경계면을 따른 방향으로 흡수된다. 그러므로, 제4 실시예에 의한 배선 기 판(620)에서는, 제3 실시예에서와 같은 방식으로 제3 전극 패드(136)의 외주를 덮고 있는 제2 절연층(123) 내에 크랙이 발생하는 것을 방지하는 것이 가능하다.
도 12는 제4 실시예의 변형을 나타내는 도면이다. 변형예에서는, 도 12에 나타낸 바와 같이, 배선 기판(620)이 제4 실시예의 경우에서와 상하 반대 방향으로 이용된다. 더 구체적으로는, 반도체 칩(110)이 땜납 범프(180)를 통하여 제2 전극 패드(160) 위에 실장되고 땜납 범프(340)가 땝납 볼의 리플로우를 통하여 제1 전극 패드(130) 위에 형성된다. 이 경우, 땜납 범프(340)가 제1 절연층(121)의 표면으로부터 움푹 패인 전극 개구(430) 안(움푹 패인 부분)에 형성된다. 따라서, 반경 방향의 밀착력이 전극 개구(430)의 주위 각부에 의해 증가한다. 땜납 범프(340) 대신에 핀이 납땜될 수 있다.
변형예에서는 땜납 범프(340)가 제1 전극 패드(130)에 접속된다. 따라서, 제1 층(122)의 절연층과 테이퍼 면(132)과의 밀착성 증가로 얻어진 접합 강도가 땜납 범프(340)에 작용한다.
도 11 및 도 12에 나타낸 바와 같이 배선 기판(620)에서는 반도체 칩(110)이 제1 전극 패드(130)나 제2 전극 패드(160) 양쪽에 실장될 수 있다.
변형예에서는, 제2 전극 패드(160)에 Au층과 Ni층이 적층된(Au층이 표면에 노출되는 방식으로) 도금층을 제공할 수도 있다. 또한, Au층(170)과 Ni층(172) 대신에 Au/Pd/Ni, Sn/Ni, Sn-Ag(주석과 은의 합금) 및 Sn을 이용하는 것도 가능하다. 더군다나, 제1 전극 패드(130)가 상기 금속으로만 형성될 수 있다. 게다가, 각 금속은 상기 금속에 제한되지 않고 사용될 수 있고 각 금속의 조합은 상기 조합에 제 한되지 않음은 물론이다.
또한, 변형예에서는, 배선 기판(620) 위에 반도체 칩(110)을 탑재한 후에 지지 기판(200)을 제거하여 반도체 장치를 완성하는 것도 가능하다.
변형예에서도, 반도체 칩(110)과 배선 기판(620) 사이에 절연 성질을 갖는 언더필 수지가 채워질 수 있다.
또한, 땜납 범프(180) 대신에 와이어 본딩을 통하여 배선 기판(620) 위에 반도체 칩(110)을 실장할 수 있다. 또한, 땜납 범프(180) 대신에 핀을 납땜함으로써 배선 기판(620) 위에 반도체 칩(110)을 실장할 수 있다.
본 발명에 의한 전극 패드는 반도체 칩 탑재용 전극 패드 뿐만 아니라, BGA( Ball Grid Aray), PGA(Pin Grid Aray) 또는 LGA(Land Grid Aray)와 같은 외부 접속용 전극 패드에도 적용될 수 있음은 물론이다.
또한, 본 발명은, 상기 땜납 범프(180)가 형성된 구조를 가지는 반도체 장치 뿐만 아니라, 기판 위에 전자 부품이 탑재된 구조 또는 배선 패턴이 기판 위에 형성된 구조를 갖는 반도체 장치에도 적용될 수 있다. 따라서, 본 발명은, 예를 들면, 땜납 범프를 통하여 기판 상에 접합된 플립칩, 땜납 범프를 통하여 회로 기판이 접합된 다층 기판 또는 인터포저(inteposer)에도 적용될 수 있음은 물론이다.
도 1 은 종래의 배선 기판의 구조의 예를 나타내는 도면.
도 2 는 본 발명에 의한 배선 기판의 제1 실시예가 적용되는 반도체 장치를 나타내는 종단면도.
도 3a는 제1 실시예에 의한 배선 기판의 제조 방법(그1)을 설명하는 도면.
도 3b는 제1 실시예에 의한 배선 기판의 제조 방법(그2)을 설명하는 도면.
도 3c는 제1 실시예에 의한 배선 기판의 제조 방법(그3)을 설명하는 도면.
도 3d는 제1 실시예에 의한 배선 기판의 제조 방법(그4)을 설명하는 도면.
도 3e는 제1 실시예에 의한 배선 기판의 제조 방법(그5)을 설명하는 도면.
도 3f는 제1 실시예에 의한 배선 기판의 제조 방법(그6)을 설명하는 도면.
도 3g는 제1 실시예에 의한 배선 기판의 제조 방법(그7)을 설명하는 도면.
도 3h는 제1 실시예에 의한 배선 기판의 제조 방법(그8)을 설명하는 도면.
도 3i는 제1 실시예에 의한 배선 기판의 제조 방법(그9)을 설명하는 도면.
도 3j는 제1 실시예에 의한 배선 기판의 제조 방법(그10)을 설명하는 도면.
도 3k는 제1 실시예에 의한 배선 기판의 제조 방법(그11)을 설명하는 도면.
도 3l는 제1 실시예에 의한 배선 기판의 제조 방법(그12)을 설명하는 도면.
도 3m는 제1 실시예에 의한 배선 기판의 제조 방법(그13)을 설명하는 도면.
도 3n는 제1 실시예에 의한 배선 기판의 제조 방법(그14)을 설명하는 도면.
도 3o는 제1 실시예에 의한 배선 기판의 제조 방법(그15)을 설명하는 도면.
도 4는 제1 실시예의 변형예를 나타내는 도면.
도 5는 배선 기판의 제2 실시예가 적용된 반도체 장치를 나타내는 종단면도.
도 6a는 제2 실시예에 의한 배선 기판의 제조 방법(그1)을 설명하는 도면.
도 6b는 제2 실시예에 의한 배선 기판의 제조 방법(그2)을 설명하는 도면.
도 6c는 제2 실시예에 의한 배선 기판의 제조 방법(그3)을 설명하는 도면.
도 6d는 제2 실시예에 의한 배선 기판의 제조 방법(그4)을 설명하는 도면.
도 6e는 제2 실시예에 의한 배선 기판의 제조 방법(그5)을 설명하는 도면.
도 6f는 제2 실시예에 의한 배선 기판의 제조 방법(그6)을 설명하는 도면.
도 6g는 제2 실시예에 의한 배선 기판의 제조 방법(그7)을 설명하는 도면.
도 6h는 제2 실시예에 의한 배선 기판의 제조 방법(그8)을 설명하는 도면.
도 6i는 제2 실시예에 의한 배선 기판의 제조 방법(그9)을 설명하는 도면.
도 6j는 제2 실시예에 의한 배선 기판의 제조 방법(그10)을 설명하는 도면.
도 6k는 제2 실시예에 의한 배선 기판의 제조 방법(그11)을 설명하는 도면.
도 6l는 제2 실시예에 의한 배선 기판의 제조 방법(그12)을 설명하는 도면.
도 6m는 제2 실시예에 의한 배선 기판의 제조 방법(그13)을 설명하는 도면.
도 6n는 제2 실시예에 의한 배선 기판의 제조 방법(그14)을 설명하는 도면.
도 6o는 제2 실시예에 의한 배선 기판의 제조 방법(그15)을 설명하는 도면.
도 7은 제2 실시예를 나타내는 도면.
도 8은 본 발명에 의한 배선 기판의 제3 실시예가 적용되는 반도체 장치를 나타내는 종단면도.
도 9a는 제3 실시예에 의한 배선 기판의 제조 방법(그1)을 설명하는 도면.
도 9b는 제3 실시예에 의한 배선 기판의 제조 방법(그2)을 설명하는 도면.
도 9c는 제3 실시예에 의한 배선 기판의 제조 방법(그3)을 설명하는 도면.
도 9d는 제3 실시예에 의한 배선 기판의 제조 방법(그4)을 설명하는 도면.
도 9e는 제3 실시예에 의한 배선 기판의 제조 방법(그5)을 설명하는 도면.
도 9f는 제3 실시예에 의한 배선 기판의 제조 방법(그6)을 설명하는 도면.
도 9g는 제3 실시예에 의한 배선 기판의 제조 방법(그7)을 설명하는 도면.
도 9h는 제3 실시예에 의한 배선 기판의 제조 방법(그8)을 설명하는 도면.
도 9i는 제3 실시예에 의한 배선 기판의 제조 방법(그9)을 설명하는 도면.
도 9j는 제3 실시예에 의한 배선 기판의 제조 방법(그10)을 설명하는 도면.
도 9k는 제3 실시예에 의한 배선 기판의 제조 방법(그11)을 설명하는 도면.
도 9l는 제3 실시예에 의한 배선 기판의 제조 방법(그12)을 설명하는 도면.
도 9m는 제3 실시예에 의한 배선 기판의 제조 방법(그13)을 설명하는 도면.
도 9n는 제3 실시예에 의한 배선 기판의 제조 방법(그14)을 설명하는 도면.
도 9o는 제3 실시예에 의한 배선 기판의 제조 방법(그15)을 설명하는 도면.
도 9p는 제3 실시예에 의한 배선 기판의 제조 방법(그16)을 설명하는 도면.
도 9q는 제3 실시예에 의한 배선 기판의 제조 방법(그17)을 설명하는 도면.
도 9r는 제3 실시예에 의한 배선 기판의 제조 방법(그18)을 설명하는 도면.
도 9s는 제3 실시예에 의한 배선 기판의 제조 방법(그19)을 설명하는 도면.
도 10은 제3 실시예의 변형예를 나타내는 도면.
도 11은 배선 기판의 제4 실시예가 적용되는 반도체 장치를 나타내는 종단면 도
도 12는 제4 실시예의 변형예를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
100, 400, 500, 600 : 반도체 장치
110 : 반도체 칩
120, 420, 520, 620 : 배선 기판
121 : 제1 절연층
122 : 제1 층
123 : 제2 절연층
124 : 제2 층
126 : 제3 층
128 : 제4 층
130 : 제1 전극 패드
132 : 테이퍼 면
134, 142, 152 : 비어
136 : 제3 전극 패드
140, 150 : 배선 패턴층
160 : 제2 전극 패드
180 : 땜납 범프
200 : 지지 기판
220 : 제1 전극 형성용 테이퍼 개구
430 : 테이퍼 개구
430 : 전극 개구
440 : Cu 층

Claims (13)

  1. 지지 기판 위에 제1 절연층을 형성하는 제1 단계;
    상기 제1 절연층에, 상기 지지 기판측에는 작은 직경을, 개구측에는 큰 직경을 갖는 테이퍼 개구(tapered opening)를 형성하는 제2 단계;
    상기 테이퍼 개구의 내부에, 개구측이 큰 직경을 갖는 제1 전극 패드를 형성하는 제3 단계;
    상기 제1 전극 패드의 직경이 큰 측보다 폭이 넓은 제3 전극 패드를, 상기 제1 절연층의 일면(一面) 측의 표면 및 상기 제1 전극 패드의 직경이 큰 측과 접속되도록 형성하는 제4 단계;
    상기 제3 전극 패드 및 상기 제1 절연층의 표면에 제2 절연층을 형성하고, 상기 제2 절연층을 형성한 후, 상기 제2 절연층에 상기 제3 전극 패드를 노출시키는 비어 홀을 형성하는 제5 단계;
    상기 지지 기판을 제거해서 상기 제1 절연층의 타면(他面) 측 및 상기 제1 전극 패드의 작은 직경을 갖는 측 단면(端面)을 노출시키는 제6 단계를 갖는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 전극 패드는 테이퍼 외주(外周)면의 수평면에 대한 기울기 각도가 50 ~ 80 도로 되는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제3 단계는, 상기 제1 전극 패드 형성 전에 상기 테이퍼 개구의 내부를 거칠게 하는 단계를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 지지 기판은 금속으로 형성되고;
    상기 제3 단계는, 상기 지지 기판과 상기 제1 전극 패드 사이에 상기 지지 기판과 같은 종류의 금속층을 형성하는 단계를 포함하고,
    상기 제6 단계는, 상기 지지 기판을 제거하고 상기 금속층을 제거하여 상기 제1 전극 패드의 노출면이 테이퍼 개구를 형성하게 하는 단계를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 배선 기판의 제조 방법을 이용한 반도체 장치의 제조 방법으로서,
    상기 제1 전극 패드에는 땜납 범프를 통하여 반도체 칩을 실장하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 배선 기판의 제조 방법을 이용한 반도체 장치의 제조 방법으로서,
    상기 배선 기판의 상기 제1 전극 패드가 형성되는 전극 패드 형성면과 반대측 표면에 반도체 칩을 실장하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020080035535A 2007-04-17 2008-04-17 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판 KR101458989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007108152A JP5032187B2 (ja) 2007-04-17 2007-04-17 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JPJP-P-2007-00108152 2007-04-17

Publications (2)

Publication Number Publication Date
KR20080093910A KR20080093910A (ko) 2008-10-22
KR101458989B1 true KR101458989B1 (ko) 2014-11-07

Family

ID=39871092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080035535A KR101458989B1 (ko) 2007-04-17 2008-04-17 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판

Country Status (5)

Country Link
US (2) US8225502B2 (ko)
JP (1) JP5032187B2 (ko)
KR (1) KR101458989B1 (ko)
CN (1) CN101290889A (ko)
TW (1) TW200849530A (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5392847B2 (ja) * 2008-01-09 2014-01-22 ルネサスエレクトロニクス株式会社 配線基板、半導体装置及びそれらの製造方法
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
CN104160499B (zh) 2011-12-19 2017-03-01 英特尔公司 针栅插入物
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US9768102B2 (en) 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
JP5594324B2 (ja) * 2012-06-22 2014-09-24 株式会社村田製作所 電子部品モジュールの製造方法
US8759961B2 (en) 2012-07-16 2014-06-24 International Business Machines Corporation Underfill material dispensing for stacked semiconductor chips
WO2014024250A1 (ja) * 2012-08-06 2014-02-13 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
WO2014188760A1 (ja) * 2013-05-21 2014-11-27 株式会社村田製作所 モジュール
CN104241231B (zh) * 2013-06-11 2017-12-08 南安市鑫灿品牌运营有限公司 芯片封装基板的制作方法
CN104008998B (zh) * 2014-06-10 2016-08-03 山东华芯半导体有限公司 多芯片层叠封装方法
US9704735B2 (en) * 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP6554833B2 (ja) 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
JP6369691B2 (ja) * 2015-03-12 2018-08-08 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2017011251A (ja) * 2015-06-24 2017-01-12 京セラ株式会社 配線基板およびその製造方法
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP6712050B2 (ja) 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
JP7092031B2 (ja) * 2016-09-08 2022-06-28 凸版印刷株式会社 配線基板の製造方法
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
US10748863B2 (en) * 2016-12-30 2020-08-18 Texas Instruments Incorporated Semiconductor devices having metal posts for stress relief at flatness discontinuities
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
KR102451017B1 (ko) * 2017-08-16 2022-10-04 엘지디스플레이 주식회사 플렉서블 표시 장치
KR102503732B1 (ko) * 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
JP2019149507A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置及びその製造方法
CN110556356A (zh) * 2018-06-01 2019-12-10 夏普株式会社 功率模块
JP7208483B2 (ja) 2018-11-21 2023-01-19 テイ・エス テック株式会社 跨座式シート
CN111341743B (zh) * 2018-12-19 2024-04-16 株式会社村田制作所 电子部件
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
KR20210026546A (ko) * 2019-08-30 2021-03-10 삼성전자주식회사 반도체 패키지 제조 방법
DE102020115794B3 (de) * 2020-06-16 2021-07-01 Semikron Elektronik Gmbh & Co. Kg Leiterplatte mit übereinander angeordneten Leiterschichten
KR20220028310A (ko) * 2020-08-28 2022-03-08 삼성전자주식회사 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지
CN113871369A (zh) * 2021-09-17 2021-12-31 合肥维信诺科技有限公司 芯片封装结构及其制备方法
CN116564915A (zh) 2022-01-28 2023-08-08 巨擘科技股份有限公司 多层基板表面处理层结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079756A (ja) 2002-08-16 2004-03-11 Fujitsu Ltd 薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法
KR20040025592A (ko) * 2002-09-17 2004-03-24 신꼬오덴기 고교 가부시키가이샤 배선 기판 제조 방법
JP2005327780A (ja) 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2007073991A (ja) 2006-11-20 2007-03-22 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604298B1 (fr) * 1986-09-19 1988-10-28 Commissariat Energie Atomique Procede de realisation d'une prise de contact electrique sur un substrat en hgcdte de conductivite p et application a la fabrication d'une diode n/p
US6294743B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
JP3347578B2 (ja) 1996-04-26 2002-11-20 京セラ株式会社 配線基板
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI224382B (en) * 2001-07-12 2004-11-21 Hitachi Ltd Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
TW200306770A (en) * 2002-02-22 2003-11-16 Fujikura Ltd Multilayer wiring board, base for multilayer wiring board, printed wiring board, and its manufacturing method
JP4072141B2 (ja) * 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
JP2006186321A (ja) 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079756A (ja) 2002-08-16 2004-03-11 Fujitsu Ltd 薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法
KR20040025592A (ko) * 2002-09-17 2004-03-24 신꼬오덴기 고교 가부시키가이샤 배선 기판 제조 방법
JP2005327780A (ja) 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
JP2007073991A (ja) 2006-11-20 2007-03-22 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
JP2008270346A (ja) 2008-11-06
TW200849530A (en) 2008-12-16
JP5032187B2 (ja) 2012-09-26
US20080257596A1 (en) 2008-10-23
US8225502B2 (en) 2012-07-24
US20120256320A1 (en) 2012-10-11
KR20080093910A (ko) 2008-10-22
CN101290889A (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
KR101458989B1 (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP3813402B2 (ja) 半導体装置の製造方法
JP4361826B2 (ja) 半導体装置
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US8022553B2 (en) Mounting substrate and manufacturing method thereof
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
TW202015194A (zh) 載板及其製作方法
TWI458416B (zh) 配線基板製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5157455B2 (ja) 半導体装置
JP5176676B2 (ja) 部品内蔵基板の製造方法
US20240015888A1 (en) Wiring board
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2000058705A (ja) 半導体装置およびその製造方法
JP2017120836A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right