JP2015508235A - 多層電子機器アセンブリおよび3次元モジュールに電気回路素子を埋設する方法 - Google Patents

多層電子機器アセンブリおよび3次元モジュールに電気回路素子を埋設する方法 Download PDF

Info

Publication number
JP2015508235A
JP2015508235A JP2014556629A JP2014556629A JP2015508235A JP 2015508235 A JP2015508235 A JP 2015508235A JP 2014556629 A JP2014556629 A JP 2014556629A JP 2014556629 A JP2014556629 A JP 2014556629A JP 2015508235 A JP2015508235 A JP 2015508235A
Authority
JP
Japan
Prior art keywords
substrate
circuit element
discrete
temperature
electrical circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014556629A
Other languages
English (en)
Other versions
JP6257047B2 (ja
Inventor
パーカー、アーネスト、クライド
ラウリエッロ、フィリップ、ジョセフ
Original Assignee
クレーン エレクトロニクス、インコーポレーテッド
クレーン エレクトロニクス、インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クレーン エレクトロニクス、インコーポレーテッド, クレーン エレクトロニクス、インコーポレーテッド filed Critical クレーン エレクトロニクス、インコーポレーテッド
Priority claimed from PCT/US2013/024907 external-priority patent/WO2013119643A1/en
Publication of JP2015508235A publication Critical patent/JP2015508235A/ja
Application granted granted Critical
Publication of JP6257047B2 publication Critical patent/JP6257047B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0465Surface mounting by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/8321Applying energy for connecting using a reflow oven
    • H01L2224/83211Applying energy for connecting using a reflow oven with a graded temperature profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【解決手段】 多層電子機器アセンブリおよび対応する製造方法を提供する。多層電子機器アセンブリは、積層された複数の基板層を備える。各基板層は、複数の基板層のうち少なくとも隣接する基板層に融着されている。第1のディスクリート電気回路素子は、複数の基板層のうち第1の基板層に接合されている。接合材料は、第1のディスクリート電気回路素子と、第1の基板層との間に介在させている。接合材料は、当該接合材料が流動可能となるリフロー温度が、基板層の融着温度よりも高い。

Description

本開示は、多層電子機器アセンブリおよび対応する製造方法に関する。
従来、エポキシファイバーグラス(FR4)、フッ素重合体複合材(ポリテトラフルオロエチレン(PTFE)等)または混合誘電体(MDk、FR4およびPTFEの組み合わせ)を利用した多層プリント配線基板を用いて、多層構造の表面に実装されている素子に信号をルーティングしていた。このような多層プリント配線基板は大抵の場合、信号を素子にルーティングする手段の1つとして、エッチングされた銅で形成される配線を含む。このような回路の場合、抵抗はスクリーン印刷またはエッチングで形成することができる。このような多層プリント配線基板アセンブリは、特に、RFモジュールおよびパワーエレクトロニクスモジュール等のさまざまな用途で利用し得る。一例として、このような技術は、表面にモノリシックマイクロ波集積回路(MMIC)を担持する多機能モジュール(MFM)を形成することができる。
別の従来の方法によると、多層集積回路およびマイクロ波多機能モジュールは、融着プロセスを用いて接合して多層構造を形成するフッ素重合体複合材基板の複数の層で構成される。複合材基板の材料は、グラスファイバーおよびセラミックで充填されたPTFEであってよい。このような多層構造は、スクリーン印刷またはエッチングで融着プロセスの前に各層に形成される薄膜抵抗器を含むとしてよい。例えば、抵抗器は、銅エッチングと同様の方法を用いて、銅層に隣接するリン酸ニッケル薄膜にエッチングされるとしてよい。
特定のディスクリート電気回路素子、例えば、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイス等のディスクリートデバイスは、単にエッチングまたはスクリーン印刷で形成される薄膜ではない。これに代えて、このようなディスクリートデバイスは、例えば、融着プロセスの熱および/または圧力に対する耐性を持たないハンダペーストで基板に取着されている。このようなディスクリート電気回路素子を多層集積化アセンブリに組み込む場合、従来の方法は、それぞれの基板層に孔を形成すること、ディスクリート電気回路素子を孔に取着すること、および、別個の融着後ステップとして、ポリマー接合膜層を塗布することを含む。例えば、米国特許第6,009,677号(Logothetis他)および米国特許第6,395,374号(McAndrews他)は、多層構造に形成されている孔に、接合後にディスクリート電気回路素子が取着され、その後に膜接合層で被覆される、融着されたフッ素重合体複合材基板の多層構造を製造するプロセスを記載している。
多層電子機器アセンブリは、ディスクリート素子を取着するべく、(1)ディスクリート素子を取着するための処理温度が、ディスクリート素子を取着する対象である多層構造を構成する層のガラス転移温度よりも低く、(2)液体状態の流動性または柔軟性を持つ状態に戻るために、ディスクリート素子を取着するための処理に続いて、処理後に大幅に高い温度を必要とする状態遷移が発生し、処理後の状態遷移温度もまた、多層電子機器アセンブリの基板層の融着温度より大幅に高い接合材料を利用することで実現可能であることが分かっている。
多層電子機器アセンブリは、積層された複数の基板層であって、複数の基板層のそれぞれが複数の基板層のうち少なくとも1つの隣接する基板層に融着されている複数の基板層と、複数の基板層のうち第1の層に接合されている第1のディスクリート電気回路素子と、第1のディスクリート電気回路素子と第1の層との間に配置されている接合材料とを備えるものとして要約され得る。接合材料は、当該接合材料が流動可能となるリフロー温度が、複数の基板層の融着温度よりも高い。
多層電子機器アセンブリはさらに、複数の基板層のうち第2の層に接合されている第2のディスクリート電気回路素子を備えるとしてよい。複数の基板層は、第1の方向に積層されているとしてよく、第1のディスクリート電気回路素子は、第1の方向において、第2のディスクリート電気回路素子と重なっている。複数の基板層は、第1の方向に積層されているとしてよく、第1のディスクリート電気回路素子は、積層された複数の基板層のうち隣接する層の間に配置されているとしてよい。複数の基板層は、フッ素重合体複合材を含むとしてよい。接合材料は、ナノシルバー焼結ハンダであってよい。接合材料は、過渡液相接合合金であってよい。第1のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうち1つであってよい。
多層電子機器モジュールは、接合材料が流動可能となるリフロー温度が第1の温度である第1の材料の3次元単一ブロックと、単一ブロック内に埋設されている複数のディスクリート電気回路素子とを備えるものとして要約され得る。複数のディスクリート電気回路素子はそれぞれ、融点が第1の温度より高い第2の温度である第2の材料でブロックに接合されている。
単一ブロックは、上面、底面および複数の側面で画定されている外部表面を有するとしてよい。第1の材料は、複数のディスクリート電気回路素子のうち第1のディスクリート電気回路素子を少なくとも完全に取り囲むとしてよく、第1の材料は複数のディスクリート電気回路素子のうち第1のディスクリート電気回路素子の全ての側面と、単一ブロックの外部表面上の任意の点との間に配置される。第1の材料は、複数のディスクリート電気回路素子のうち第1のディスクリート電気回路素子に直接接触していないとしてもよい。複数のディスクリート電気回路素子は、第1のディスクリート電気回路素子、第2のディスクリート電気回路素子および第3のディスクリート電気回路素子を含むとしてよい。第1のディスクリート電気回路素子は、第2のディスクリート電気回路素子と第1の方向において重なっており、第1のディスクリート電気回路素子は、第3のディスクリート電気回路素子と、第1の方向に垂直な第2の方向において重なっている。第1の材料は、フッ素重合体複合材であってよい。第2の材料は、ナノシルバー焼結ハンダであってよい。第1の材料は、過渡液相接合合金であってよい。複数のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイス、および、能動型半導体デバイスから成る群から選択されるとしてよい。
多機能モジュールは、一次基板と、一次基板に接合されているパワー半導体ダイと、一次基板上に積層されており互いに融着されている複数の二次基板と、基板層の融着温度よりも高い第1の融点を持つ第1の材料で複数の二次基板のうち第1の基板に接合されている第1のディスクリート電気回路素子と、基板層の融着温度よりも高い第2の融点を持つ第2の材料で複数の二次基板のうち第2の基板に接合されている第2のディスクリート電気回路素子と、複数の二次基板のうち、一次基板から最も離れた位置にある1つの二次基板の外部表面に取着されている能動型電子素子とを備えるものとして要約されるとしてよい。第1の材料は、第2の材料と同じであるとしてよい。
多層モジュール内にディスクリート電気回路素子を埋設する方法は、最初は第1の温度で流動可能である第1の接合材料を用いて第1の基板に第1のディスクリート電気回路素子を取着することによって、第1の接合材料において状態遷移を発生させ、第1の接合材料が硬化すると、第1の接合材料は、第1の温度よりも高い第2の温度に到達するまでは流動可能状態には戻らないようにする段階と、第1の接合材料を用いて第2のディスクリート電気回路素子を第2の基板に取着する段階と、第1の基板を第2の基板に融着させる段階とを備えるものとして要約されるとしてよい。尚、第1の温度は第1の基板の融着温度よりも低く、第2の温度は第1の基板の融着温度よりも高い。
第1のディスクリート電気回路素子を第1の基板に取着する段階は、第1のディスクリート電気回路素子を第1の基板にナノシルバー焼結する段階を有するとしてよい。第1のディスクリート電気回路素子を第1の基板に取着する段階は、第1のディスクリート電気回路素子を第1の基板に過渡液相接合することを有するとしてよい。
多層電子機器アセンブリは、第1の方向に積層されている複数の基板層であって、複数の基板層のそれぞれが複数の基板層のうち少なくとも隣接している一の基板層に接合されている複数の基板層と、接合材料であって、当該接合材料が最初に流動可能となる初期転移温度、および、接合材料が最初に流動可能となった後で硬化した後に流動可能となる後続転移温度を持つ接合材料と、接合材料で複数の基板層のうち第1の層に接合されている第1のディスクリート電気回路素子と、接合材料で複数の基板層のうち第2の層に接合されている第2のディスクリート電気回路素子とを備えるものとして要約されるとしてよい。初期転移温度は後続転移温度よりも低く、第2のディスクリート電気回路素子は、第1の方向において第1のディスクリート電気回路素子と重なる。
多層電子機器アセンブリにおいて、接合材料は、後続転移温度に到達する直前は固体である。基板層は、エポキシファイバーグラスおよびポリアミドのうち少なくとも一方を含むとしてよい。接合材料は、ナノシルバー焼結ハンダまたは過渡液相接合合金であってよい。第1のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうち1つであるとしてよい。
多層モジュールにディスクリート電気回路素子を埋設する方法は、第1の温度で接合材料を用いて第1の基板に第1のディスクリート電気回路素子を取着することによって、接合材料において状態遷移を発生させ、接合材料は、第1の温度よりも高い第2の温度に到達するまでは流動可能状態には戻らないようにする段階と、第2の基板を第1の基板に取着する段階と、第1の温度において接合材料で第2のディスクリート電気回路素子を第2の基板に取着する段階とを備えるものとして要約される。
図面において、同一参照番号は同様の構成要素または動作を意味する。図中の構成要素のサイズおよび相対的な位置関係は必ずしも原寸に比例したものではない。例えば、さまざまな構成要素の形状および角度は原寸に比例したものではなく、これらの構成要素の一部は、図面を分かり易くするべく、任意で拡大されたり位置を移動させたりしている。さらに、図示している構成要素の特定の形状は、特定の構成要素の実際の形状に関する情報を伝達させる意図はなく、図面において認識し易いように選択されたに過ぎない。
多層電子機器アセンブリを示す分解絵図である。 図1Aの多層電子機器アセンブリを部分的に組み立てた状態で示す絵図である。 融着前の多層電子機器アセンブリを示す側面図である。 多層モジュール内にディスクリート電気回路素子を埋設するために順次行われる動作の1つを示す図である。 多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の1つを示す図である。 多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の1つを示す図である。 多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の1つを示す図である。 多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の1つを示す図である。 多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の1つを示す図である。 ナノシルバー焼結の温度プロフィールの一例を示す図である。 多層モジュールにディスクリート電気回路素子を埋設するために順次行われる複数の動作を示すフローチャートである。
I.システムの説明
以下に記載する説明では、開示したさまざまな実施形態を深く理解していただくべく具体的且つ詳細な内容を記載する。しかし、当業者であれば、記載した具体的且つ詳細な内容のうち1または複数を採用することなく、または、他の方法、構成要素、材料等を利用して、実施形態を実施し得ることを認めるであろう。また、ディスクリート電子素子等のディスクリート電気素子を含む電気回路に対応付けられている公知の構造、および/または、絶縁性の基板および導電性の配線およびビアを含むプリント配線基板は、実施形態の説明を不必要に曖昧にすることを避けるべく詳細な説明または図示を省略している。
以下に記載する明細書および特許請求の範囲において、文脈上必要でない限り、「comprise(備える)」という用語は、「comprises」および「comprising」といった活用形と共に、オープンな包含関係、つまり、「including, but not limited to(含むがこれらに限定されない)」を意味するものと解釈されるべきである。
本明細書において「一実施形態」または「ある実施形態」という場合、当該実施形態に関連付けられて説明している特定の特徴、構造または特性が少なくとも一の実施形態に含まれることを意味する。このため、「一実施形態において」または「ある実施形態において」といった表現が何度も本明細書において見られるが、必ずしも全てが同じ実施形態を意味しているものではない。さらに、特定の特徴、構造または特性は、1または複数の実施形態において、任意の適切な方法で組み合わせるとしてよい。
本明細書および特許請求の範囲において用いられる場合、単数形と共に用いる「a」、「an」および「the」は、特に指定の無い限り、複数の可能性を示す。また、「or(または)」という用語は一般的に最も広い意味で用いられており、特に指定の無い限り、「および/または」を意味することに留意されたい。
本明細書におけるセクションタイトルおよび要約書は、便宜上記載したに過ぎず、実施形態の範囲または意味を解釈するためのものではない。
本開示では、「ディスクリート電気回路素子」という表現は、プリント配線基板とは別個に形成される電子素子であって、選択的にプリント配線基板上に配置可能であるかまたはプリント配線基板に取着可能である電子素子を含み、プリント配線基板を形成するプロセスの一部として、スクリーン印刷またはエッチングで多層モジュールの各層の配線に直接形成される薄膜素子(つまり、銅エッチングと同様の方法を用いて、銅層に隣接するリン酸ニッケル薄膜にエッチングで形成される抵抗器)を除くディスクリート電気回路素子を含むことを意図している。
上述したように、従来の融着で形成された多層モジュールは、従来のデバイス取着方法では融着時の温度/圧力に耐えられないために、モジュール内にディスクリート電気回路素子を埋設することができない。これに代えて、従来の融着方法では、それぞれの基板層に孔を形成すること、ディスクリート電気回路素子を孔に取着すること、および、別個の融着後ステップとして、ポリマー接合膜層を塗布することを含む。この方法では、処理工程が増加し、ディスクリート電気回路素子がそれほど良好に保護されず(特に、半導体ベアダイ)、3次元モジュールにおけるパッケージング密度がそれほど高くならない。例えば、孔の所与の水平方向(X−Y)位置に配置可能なディスクリート電気回路素子は1つのみであり、垂直方向(Z)の次元において複数のデバイスを積層する(重ねる)ことができない。さらに、孔に配置された後に、1または複数の追加の層で被覆されるディスクリート電気回路素子は、追加で融着後に穿孔処理またはエッチング処理、および、メッキ処理を実行しない限り、追加の被覆層に電気接続することができない。これに加えて、湿気侵入防止効果は、融着によって形成される単一構造の一体性ではなく、融着後ステップで塗布される接合膜の一体性によって制限されてしまう。
本開示に係る技術によれば、従来の方法に比べて、特に、マイクロ波および電力に関連する用途について、パッケージング密度および電子製品の性能が改善されるとしてよい。特に、本開示では、融着で形成された多層モジュールに3次元方向において能動型および受動型の両方のデバイスであるディスクリート電気回路素子を埋設する方法を説明する。こうして得られるアセンブリは、集積化以外の方法(例えば、表面実装法、3次元を利用しない方法)に比べて、特に高周波数、高いdi/dtまたはdv/dtで動作する回路について回路寄生量が小さくなるので密度が高くなり、可能性として性能が高くなる。
以下でより詳細に説明するが、ディスクリート電気回路素子は、処理温度がディスクリート電気回路素子および複合材モジュールの融着温度に適合した温度で、再融合温度が複合材モジュールの融着温度より大幅に高い温度であるデバイス取着方法を用いて取着される。例えば、接合材料が最初に流動可能となる温度である初期転移温度と、接合材料が最初に流動可能となった後に硬化した後に流動可能となる温度である後続転移温度とを持つ接合材料を利用することができる。初期転移温度は、後続転移温度よりも低い。
例えば、より詳細に後述するように、ナノシルバー焼結または過渡液相接合等のデバイス取着方法を用いて、融着前にディスクリート電気回路素子を基板層に取着する。このようなデバイス取着方法はそれぞれ、(1)処理温度は、基板およびディスクリート電気回路素子のハンダ用(または別のデバイス取着方法用)の定格温度よりも低く、(2)結果として得られる接合材料は、再融合温度またはリフロー温度が従来のハンダよりも大幅に高く、複合材基板の融着温度よりも高いという特徴を共通して持つ。
II.ハードウェア
図1Aおよび図1Bは、一例に係る、デバイスに組み込まれている多層電子機器アセンブリを示す簡略図である。図1Aは、デバイスの主なサブアセンブリを示す分解図である。サブアセンブリは、多層電子機器アセンブリ10、ベース基板20およびヒートシンク30を含む。
本例において、ベース基板20は、窒化アルミニウム(AlN)製の銅直接接合(Direct Bonded Copper:DBC)基板であってよい。ベース基板20は、上面に配設される複数の導電配線22(例えば、銅配線等)、上面に接合されている複数のベアダイ24(例えば、パワー金属酸化膜半導体電界効果トランジスタMOSFET等)、および、上面から延在する複数の相互接続ポスト26を有する。
多層電子機器アセンブリ10は、内部に3次元方向にディスクリート電気回路素子が埋設されている。より詳細に後述するように、多層電子機器アセンブリ10は、ディスクリート電気回路素子が融着前にアセンブリの内部層に接合される融着プロセスによって形成される。複数の孔14は、基板20上のベアダイ24を収容するべく、多層電子機器アセンブリ10の底面に形成されている。図1Bに示すように、多層電子機器アセンブリ10はさらに、表面実装技術を利用して取着される高さのある部品を収容するべく上面に形成されている複数の孔16を備える。このように、能動型素子は多層電子機器アセンブリ10の上側である10b、または、多層電子機器アセンブリ10の下側である10aに取着することができる。
一例を挙げると、基板20上のベアダイ24は、ナノシルバー焼結技術を用いて多層電子機器アセンブリ10に取着される。例えば、孔14においてナノシルバー焼結ハンダペーストを用いるとしてよい。この例によると、ナノシルバー焼結は、約摂氏180度まで昇温してナノシルバーペースト中のバインダを焼成した後、温度を約摂氏280度まで昇温させて10分間にわたってナノシルバー粒子を焼結させるという温度プロフィールで実施する。結果として得られる界面「ハンダ」接合部は、従来の鉛ハンダまたは無鉛ハンダよりも耐熱性および電気抵抗が大幅に低く、繰り返される熱サイクルによって発生するストレスが存在する中でも品質が改善され、ハンダ接合部は摂氏900度を超えるまで「リフロー」しない。この最後の性質によって、多層電子機器アセンブリ10の融着プロセスに曝される可能性のある後処理、および、パワー半導体ハンダ接合部のリフローを実施することなく上側素子を処理後にハンダ付けすることが可能になる。
上述したように、多層電子機器アセンブリ10のディスクリート電気回路素子は、融着前にアセンブリの内部層に接合される。図2は、融着前の多層電子機器アセンブリの一例を示すより詳細な側面図である。
アセンブリの底面から始めると、第1の層300はヒートシンクである。この例では、ヒートシンク300は、熱界面についてさまざまな選択肢をサポートするように成型され得る。例えば、導通のための実装孔310を持つ固体であったり、液体用の流路(不図示)、または、冷却用空気のためのピンフィン/スロット付きフィン(不図示)を備えたりする。
第2の層は、本例では両側に銅が形成されるベース層200である。ベース基板20と同様に、ベース層200は、窒化アルミニウム(AlN)製の銅直接接合(DBC)基板であってよい。ベース層200は、エポキシ、ハンダ(ナノシルバー焼結ハンダ、または、ヒートシンクが融着プロセス後に取着される場合は、標準的なハンダ)によって、または、ベース層200のヒートシンク側の面が銅で被覆されていない場合には、融着によって(別個に実施するか、または、アセンブリ全体について一回の処理として)、ヒートシンク300に取着されているとしてよい。複数のパワー半導体ダイ510、例えば、MOSFETは、回路レイアウトを最適化するべく、片側がベース層200に向いて下向きになるように配置される。より詳細に後述するが、これらの半導体ダイ510は、ナノシルバー焼結または過渡液相接合等のデバイス取着方法を利用して、ベース層200および多層電子機器アセンブリ100に取着するとしてよい。
多層電子機器アセンブリ100は、ベース層200の上方に配置される。多層電子機器アセンブリ100の第1(最も下側)の層110は、スペーサとして、そして、半導体ダイ510の上側と下側との間の相互接続層として機能するとしてよい。複数の層120、130、140、150、160、170および180は、第1の層110の上方に積層される。これらの層は、ナノシルバー焼結または過渡液相接合等のデバイス取着方法を利用してディスクリート電子素子520、530および560が接合されているとしてよい。ディスクリート電子素子520は、例えば、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスまたは能動型半導体デバイスであってよい。表面実装技術を利用してさらに素子540および550を上側に追加するとしてよい。デバイスは、例えば、電力をデバイスに供給する平坦な銅製の帯状インターコネクトである電力相互接続部600を含むとしてよい。
ガラスおよびセラミックで充填されているポリテトラフルオロエチレン(PTFE)等のフッ素重合体複合材の誘電特性は、無線周波数分野に適したパワーエレクトロニクスを含む多層構造を提供することに寄与する。しかし、上述したように、本開示の範囲は、基板材料としてPTFEを利用することに限定されない。
同様に、本開示は融着で形成されるアセンブリのみに限定されるものではない。例えば、エポキシファイバーグラス(FR4)またはポリアミド等を用いたプリントワイヤボード(PWB)材料で形成される層を利用することによって、3次元方向に埋設されたディスクリート電気回路素子を備える多層モジュールを形成することも可能である。層は、例えば、制御された接着剤、例えば、事前に樹脂マトリクスを含侵させた補強材料(「プリプレグ」)を用いて組み合わせることができるか、ナノシルバー焼結で直接組み合わせることができるか、過渡液相接合を利用して直接組み合わせることができるか、または、これらの方法を組み合わせるとしてよい。ナノシルバー焼結または過渡液相接合で直接組み合わせる場合、複数の層は処理中にガス放出させるために十分な間隙を設けるとしてよい。その後、環境暴露が懸念事項である場合、封止材を利用して層間の間隙を封止するとしてよい。
ナノシルバー焼結または過渡液相接合によって、デバイスを各層に取着した後に、既に取着したデバイスが後でデバイスを取着するために必要な熱によって脱落してしまうことを懸念することなく、各層を順次焼結させることが可能になる。例えば、デバイス用の接合材料(ナノシルバー焼結または過渡液相接合の場合)は、デバイスを取着するための処理後に状態遷移が発生し、液体状態の流動性または柔軟性を持つ状態に戻るために処理後に大幅に高い温度が必要になる。この処理後の状態遷移温度も、最初にデバイスを取着するために必要な温度よりも大幅に高い。結果として得られる構造は、組み合わせ後に層に孔を形成することなく、多層モジュールにおいて3次元方向に埋設されているディスクリート電気回路素子を有する。
III.製造方法
多層モジュール内に3次元方向にディスクリート電気回路素子を埋設するための処理を図3Aから図3F、図4および図5を参照しつつ説明する。
図5に800と示す第1の処理において、多層電子機器アセンブリの各層を製造する。例えば、図3Aは層110および200を示す。層110は、ガラスおよびセラミックで充填されたフッ素重合体複合材(ポリテトラフルオロエチレン(PTFE)等)であってよい。ベース層200は、両面に形成された銅等の導体410を含む。上述したように、ベース層200は、AlNボードで形成される銅直接接合基板であってよい。ナノシルバー焼結を用いてデバイスを取着する層について、表面の最終的な仕上げは金または銀で行うとしてよい。図3Aに示すように、各層はビア420を含むとしてよい。ビア420によって、層同士を接続することが可能になる。
図5で810として示す第2の処理において、ディスクリート電気回路素子は各層に取着される。例えば、図3Bは、各層130に取着されている抵抗器およびキャパシタ等の受動型素子、または、小信号能動型デバイスであるディスクリート電気回路素子520を示す。ディスクリート電気回路素子520は、ナノシルバー焼結または過渡液相接合を用いて層130に接合されているとしてよい。過渡液相接合の一例は、「Highly Reliable Nickel−Tin Transient Liquid Phase Bonding Technology for High Temperature Operational Power Electronics in Electrified Vehicles」(Sang Won Yoon、Satoshi Yasuda、Michael D. Glover、Koji Shiozaki)に記載されている。ナノシルバー焼結の例は、国際公開公報第2005/079353号に記載されている。
本例によると、ディスクリート電気回路素子520は、図4に示す温度プロフィールを利用して、ナノシルバー焼結によって各層130に取着されている。この例によると、10mm×10mmよりも小さい素子のダイ取着には圧力を用いていない。
図5に820と示す第3の処理によると、接合のためにサブアセンブリを組み立てる。例えば、図3Cは、ベース層200およびパワー半導体ダイ510と共に、層110および120から構成されるアセンブリを示す。相互接続ポスト430は、層の位置合わせを容易にする。この例では、ナノシルバーハンダペーストは、層110、120および200のそれぞれにシルクスクリーンで形成される。例えば、厚みが50μmのナノシルバーの層をシルクスクリーンで形成して、空気乾燥させる。この後、厚みが10μmのナノシルバーの層を塗布し、パワー半導体ダイ510を所定位置に配置し、層200、110および120を焼結プロセスのために配置する。層120には、通気孔122がパワー半導体ダイ510の上方および/または周囲に穿孔されている。これらの通気孔122によって、焼結プロセス中にナノシルバーハンダペースト中の溶媒およびバインダが放出される。
続いて、図5に830として示すように、サブアセンブリの構成要素を互いに接合する。例えば、図3Dに図示しているように、プレート710および720に圧力を加える。プレート720には、層120内に形成されている通気孔122と位置合わせされている通気孔722が形成されている。圧力が加えられるのは、溶媒がダイの下方から焼成され、通気孔722によってガスが放出されるようにするためである。この例によると、10mm×10mmより大きいダイを利用する場合にナノシルバー焼結プロセスについて約3−5MPaを用いる。この例におけるプロフィールは実質的に、図4に図示したものと同じであるが、相違点として、圧力は摂氏180度で加えられ、当該プロフィールのうち10分間にわたって加えられる(そして、摂氏180度までの昇温中に必要に応じて/必要であれば加えられる)。摂氏275/300度に到達する前に圧力の印加を中止するとしてよい。
続いて、図5の840に示すように、融着のために複数の層を組み合わせる。例えば、図3Eに示すように、この時点において焼結で接合されている層110、120および200で構成されるサブアセンブリと共に、残りの層130、140、150、160、170および180を積層する。これらの層をこの後融着する(図5、850)。融着は通常、オートクレーブまたは液圧プレス内において基板層をPTFE複合材の融点を超える温度まで加熱しつつ、同時に決められた量の圧力を、好ましくは、機械的に、等方圧方式で、または、両方の組み合わせを利用して加えることで実行される。層の位置合わせは通常、複数のピン(本例における相互接続ポスト430等)を備える高精度固定具によって固定される。好ましくは、3個から8個であるが可能性としてそれ以上の個数を利用し、PTFE樹脂の状態が粘度の高い液体に変化する際に流動性を安定化させ、隣接する層が圧力を加えられることで融着する。接合している積層体のサイズに応じて、積層体の位置合わせ用のピン配置は、三角形状または矩形状が好ましい。ピン自体は、丸みを帯びているか、正方形状、矩形状、楕円形状またはひし形形状を持つことが好ましいが、他の形状であってもよい。
ディスクリート電気回路素子510、520および560がそれぞれの層にナノシルバー焼結または過渡液相接合によって取着されたので、ディスクリート電気回路素子510、520および560は、融着プロセス中もモジュール内の導電回路に接合された状態を維持することができる。例えば、過渡液相接合によって形成された合金の融点およびナノシルバー焼結によって形成された接合部の融点は、融着のためのPTFE複合材の融点に到達するために必要な温度をはるかに超えている。結果として得られる3次元の一体的な多層電子機器モジュール1000を図3Fに示す。多層電子機器モジュール1000では、複数のディスクリート電気回路素子510、520および560が、融着で形成されたブロック内に3次元方向に埋設されている。従来の融着で形成された多層モジュールとは異なり、図3Fのモジュール1000は、複数の層にディスクリート電気回路素子が積層されており、ディスクリート電気回路素子は垂直方向において重なっている。また、ディスクリート電気回路素子は、融着後にさらに穿孔処理およびメッキ処理を行うことなく、周囲の層に電気接続されている。さらに、湿気侵入は、融着によって形成された一体的な構造の一体性によって、防止されている。
融着を実行した後、ヒートシンクおよび上側の表面実装素子を取着する(図5の860)。例えば、図3Fに示すように、ヒートシンク300は、多層電子機器モジュール1000の下方に取着され、上側の表面実装部品540および550は、多層電子機器モジュール1000の上面に取着されている。ベース層200のヒートシンク側が銅で被覆されていない場合、ヒートシンク300をベース層200に融着させることで低い耐熱性を実現し得る。一例を挙げると、これは、図3Eを参照しつつ説明した融着処理の一部として実現され得る。この場合、ヒートシンク300は、モジュール間を切断し易くするように、モジュール間に「ウェブ」マトリクスを含むように設計されているとしてよい。この切断処理は、ウォータージェット切断で実行するとしてよい。別の例を挙げると、ヒートシンク300は、Alスキンによって共に保持されている複数の部分モジュールにおいてAlSiC成型されるので、切断する必要があるのはAlスキンのみとしてよい。別の例を挙げると、ヒートシンク300は、図3Eに図示されているアセンブリにハンダ付けまたは接合されるとしてよい。
上述したさまざまな実施形態を組み合わせて更なる実施形態を提供するとしてよい。本明細書で言及した米国特許、米国特許出願公開公報、米国特許出願、外国特許出願および非特許公開文献は全て、全内容を参照により本願に組み込む。実施形態の側面は、さらに異なる実施形態を提供するべくさまざまな特許、出願および公報の概念を利用するために必要であれば、修正するとしてよい。
上記の詳細な説明を鑑みて実施形態について上記およびその他の変更を行うとしてよい。一般的に、以下に記載する特許請求の範囲では、利用している用語は特許請求の範囲を本明細書および特許請求の範囲に開示した具体的な実施形態に限定するものと解釈されるべきではなく、特許請求の範囲に対して認められる均等物の全範囲と共に全ての可能な実施形態を含むものと解釈すべきである。したがって、特許請求の範囲は開示によって限定されるものではない。

Claims (32)

  1. 積層された複数の基板層であって、前記複数の基板層のそれぞれが前記複数の基板層のうち少なくとも隣接する基板層に融着されている複数の基板層と、
    前記複数の基板層のうち第1の基板層に接合されている第1のディスクリート電気回路素子と、
    前記第1のディスクリート電気回路素子と前記第1の基板層との間に介在させている接合材料であって、前記接合材料が流動可能となるリフロー温度が前記複数の基板層の融着温度よりも高い接合材料と
    を備える多層電子機器アセンブリ。
  2. 前記複数の基板層のうち第2の基板層に接合されている第2のディスクリート電気回路素子をさらに備える請求項1に記載の多層電子機器アセンブリ。
  3. 前記複数の基板層は、第1の方向に積層されており、前記第1のディスクリート電気回路素子は、前記第1の方向において前記第2のディスクリート電気回路素子と重なっている請求項2に記載の多層電子機器アセンブリ。
  4. 前記複数の基板層は、第1の方向に積層されており、前記第1のディスクリート電気回路素子は、積層された前記複数の基板層のうち複数の隣接する層の間に配置されている請求項1から3の何れか1項に記載の多層電子機器アセンブリ。
  5. 前記複数の基板層は、フッ素重合体複合材を含む
    請求項1から4の何れか1項に記載の多層電子機器アセンブリ。
  6. 前記接合材料は、前記第1のディスクリート電気回路素子と前記第1の基板層とを接合するべく前記接合材料が流動可能となる初期フロー温度を持つ少なくとも一の材料で形成され、前記初期フロー温度は前記リフロー温度よりも低い請求項1から5の何れか1項に記載の多層電子機器アセンブリ。
  7. 前記接合材料は、前記リフロー温度に到達する直前は固体である請求項1から6の何れか1項に記載の多層電子機器アセンブリ。
  8. 前記接合材料は、ナノシルバー焼結ハンダである請求項1から7の何れか1項に記載の多層電子機器アセンブリ。
  9. 前記接合材料は、過渡液相接合合金である請求項1から7の何れか1項記載の多層電子機器アセンブリ。
  10. 前記第1のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうち1つである請求項1から9の何れか1項に記載の多層電子機器アセンブリ。
  11. 融点が第1の温度である第1の材料で形成される3次元単一ブロックと、
    前記3次元単一ブロックに埋設されている複数のディスクリート電気回路素子と
    を備え、
    前記複数のディスクリート電気回路素子のそれぞれは、第2の材料によって前記3次元単一ブロックに接合されており、前記第2の材料は、前記第2の材料が流動可能となるリフロー温度が、前記第1の温度より高い第2の温度である多層電子機器モジュール。
  12. 前記3次元単一ブロックは、上面、底面および複数の側面によって画定されている外部表面を含み、
    前記第1の材料は、前記複数のディスクリート電気回路素子のうち少なくとも第1のディスクリート電気回路素子を完全に取り囲み、前記第1の材料が、前記複数のディスクリート電気回路素子のうち前記第1のディスクリート電気回路素子の全ての側面と、前記3次元単一ブロックの前記外部表面上の任意の点との間に配置される請求項11に記載の多層電子機器モジュール。
  13. 前記第1の材料は、前記複数のディスクリート電気回路素子のうち前記第1のディスクリート電気回路素子と直接接触していない請求項12に記載の多層電子機器モジュール。
  14. 前記複数のディスクリート電気回路素子は、第1のディスクリート電気回路素子、第2のディスクリート電気回路素子、および、第3のディスクリート電気回路素子を含み、前記第1のディスクリート電気回路素子は、第1の方向において前記第2のディスクリート電気回路素子と重なっており、前記第1のディスクリート電気回路素子は、前記第1の方向と垂直な第2の方向において、前記第3のディスクリート電気回路素子と重なっている請求項11から13の何れか1項に記載の多層電子機器モジュール。
  15. 前記第1の材料は、フッ素重合体複合材である請求項11から14の何れか1項に記載の多層電子機器モジュール。
  16. 前記第2の材料は、前記複数のディスクリート電気回路素子と第1の層とを接合するべく、前記第2の材料が流動可能となる初期フロー温度を持つ少なくとも1つの材料で形成されており、前記初期フロー温度は、前記第2の温度よりも低い請求項11から15の何れか1項に記載の多層電子機器モジュール。
  17. 前記第2の材料は、前記第2の温度に到達する直前は固体である請求項11から16の何れか1項に記載の多層電子機器モジュール。
  18. 前記第2の材料はナノシルバー焼結ハンダである請求項11から17の何れか1項に記載の多層電子機器モジュール。
  19. 前記第1の材料は、過渡液相接合合金である請求項11から17の何れか1項に記載の多層電子機器モジュール。
  20. 前記複数のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスから成る群から選択される
    請求項11から19の何れか1項に記載の多層電子機器モジュール。
  21. パワー半導体ダイが接合されている一次基板と、
    前記一次基板上に積層されており、互いに融着されている複数の二次基板と、
    前記複数の二次基板のうち、前記一次基板から最も離れた位置にある二次基板の外部表面に取着されている能動型電子素子と
    を備え、
    第1のディスクリート電気回路素子は、前記複数の二次基板の融着温度よりも高い第1の融点を持つ第1の材料で、前記複数の二次基板のうち第1の基板に接合されており、
    第2のディスクリート電気回路素子は、前記複数の二次基板の前記融着温度よりも高い第2の融点を持つ第2の材料で前記複数の二次基板のうち第2の基板に接合されている多機能モジュール。
  22. 前記第1の材料は、前記第2の材料と同じである請求項21に記載の多機能モジュール。
  23. 多層モジュール内に複数のディスクリート電気回路素子を埋設する方法であって、
    最初は第1の温度において流動可能である第1の接合材料を用いて第1のディスクリート電気回路素子を第1の基板に取着する段階であって、前記第1の接合材料において状態遷移を発生させ、前記第1の接合材料が硬化すると、前記第1の接合材料は、前記第1の温度よりも高い第2の温度に到達するまでは流動可能状態には戻らない段階と、
    前記第1の接合材料を用いて第2のディスクリート電気回路素子を第2の基板に取着する段階と、
    前記第1の基板を前記第2の基板に融着する段階と
    を備え、
    前記第1の温度は、前記第1の基板の融着温度よりも低く、前記第2の温度は、前記第1の基板の前記融着温度よりも高い
    多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
  24. 前記第1のディスクリート電気回路素子を前記第1の基板に取着する段階は、前記第1のディスクリート電気回路素子を前記第1の基板にナノシルバー焼結する段階を有する請求項22に記載の多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
  25. 前記第1のディスクリート電気回路素子を前記第1の基板に取着する段階は、前記第1のディスクリート電気回路素子を前記第1の基板に過渡液相接合する段階を有する請求項22に記載の多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
  26. 第1の方向に積層されている複数の基板層であって、前記複数の基板層のそれぞれは、前記複数の基板層のうち少なくとも隣接する基板層に接合されている複数の基板層と、
    接合材料であって、前記接合材料が最初に流動可能となる初期転移温度と、前記接合材料が、最初に流動可能となった後に硬化した後に流動可能となる後続転移温度を持つ接合材料と、
    前記接合材料を用いて前記複数の基板層のうち第1の基板層に接合されている第1のディスクリート電気回路素子と、
    前記接合材料を用いて前記複数の基板層のうち第2の基板層に接合されている第2のディスクリート電気回路素子と
    を備え、
    前記初期転移温度は前記後続転移温度よりも低く、
    前記第2のディスクリート電気回路素子は、前記第1の方向において前記第1のディスクリート電気回路素子と重なっている
    多層電子機器アセンブリ。
  27. 前記接合材料は、前記後続転移温度に到達する直前は固体である請求項26に記載の多層電子機器アセンブリ。
  28. 前記複数の基板層は、エポキシファイバーグラスおよびポリアミドのうち少なくとも一方を含む請求項26または27に記載の多層電子機器アセンブリ。
  29. 前記接合材料は、ナノシルバー焼結ハンダである請求項26から28の何れか1項に記載の多層電子機器アセンブリ。
  30. 前記接合材料は、過渡液相接合合金である請求項26から28の何れか1項に記載の多層電子機器アセンブリ。
  31. 前記第1のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうちの1つである請求項26から30の何れか1項に記載の多層電子機器アセンブリ。
  32. 多層モジュール内に複数のディスクリート電気回路素子を埋設する方法であって、
    最初は第1の温度において流動可能である接合材料を用いて第1のディスクリート電気回路素子を第1の基板に取着する段階であって、前記接合材料において状態遷移を発生させることで、前記接合材料が硬化した後、前記接合材料は、前記第1の温度よりも高い第2の温度に到達するまでは流動可能状態には戻らないようにする段階と、
    第2の基板を前記第1の基板に取着する段階と、
    前記第1の温度において前記接合材料を用いて第2のディスクリート電気回路素子を前記第2の基板に取着する段階と
    を備える多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
JP2014556629A 2012-02-08 2013-02-06 多層電子機器アセンブリおよび3次元モジュールに電気回路素子を埋設する方法 Active JP6257047B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261596652P 2012-02-08 2012-02-08
US61/596,652 2012-02-08
US13/758,843 2013-02-04
US13/758,843 US9888568B2 (en) 2012-02-08 2013-02-04 Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
PCT/US2013/024907 WO2013119643A1 (en) 2012-02-08 2013-02-06 Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module

Publications (2)

Publication Number Publication Date
JP2015508235A true JP2015508235A (ja) 2015-03-16
JP6257047B2 JP6257047B2 (ja) 2018-01-10

Family

ID=48902707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014556629A Active JP6257047B2 (ja) 2012-02-08 2013-02-06 多層電子機器アセンブリおよび3次元モジュールに電気回路素子を埋設する方法

Country Status (5)

Country Link
US (2) US9888568B2 (ja)
JP (1) JP6257047B2 (ja)
KR (1) KR102103196B1 (ja)
HK (2) HK1203739A1 (ja)
IN (1) IN2014DN07180A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9044822B2 (en) * 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
JP6072667B2 (ja) * 2013-11-12 2017-02-01 三菱電機株式会社 半導体モジュールとその製造方法
US9607964B2 (en) * 2014-03-28 2017-03-28 Intel Corporation Method and materials for warpage thermal and interconnect solutions
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206606A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
US9831768B2 (en) 2014-07-17 2017-11-28 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US9589864B2 (en) * 2015-05-14 2017-03-07 Qorvo Us, Inc. Substrate with embedded sintered heat spreader and process for making the same
KR102490164B1 (ko) * 2015-12-31 2023-01-18 엘지디스플레이 주식회사 백색 유기 발광 표시장치
US9780635B1 (en) 2016-06-10 2017-10-03 Crane Electronics, Inc. Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters
FR3059466B1 (fr) * 2016-11-30 2019-07-05 Sagemcom Broadband Sas Dispositif d'evacuation de chaleur
US9735566B1 (en) 2016-12-12 2017-08-15 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9742183B1 (en) 2016-12-09 2017-08-22 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
WO2019040753A1 (en) * 2017-08-23 2019-02-28 Georgia Tech Research Corporation DIRECT LOW TEMPERATURE CONNECTION OF ALUMINUM NITRIDE TO ALSIC SUBSTRATES
US9979285B1 (en) 2017-10-17 2018-05-22 Crane Electronics, Inc. Radiation tolerant, analog latch peak current mode control for power converters
US10425080B1 (en) 2018-11-06 2019-09-24 Crane Electronics, Inc. Magnetic peak current mode control for radiation tolerant active driven synchronous power converters
GB201917680D0 (en) * 2019-12-04 2020-01-15 Sinclair Grant Wafr v1
US11626340B2 (en) 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)
EP3840548A1 (en) * 2019-12-20 2021-06-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN111799251B (zh) * 2020-07-09 2023-06-02 华羿微电子股份有限公司 采用多芯片堆叠结构的功率分立器件及其制备方法
US11497112B2 (en) * 2020-12-11 2022-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Driver board assemblies and methods of forming a driver board assembly
CN116529734A (zh) * 2021-01-14 2023-08-01 凸版印刷株式会社 卡型介质以及卡型介质的制造方法
TWI796738B (zh) * 2021-07-23 2023-03-21 先豐通訊股份有限公司 具有波導管的線路板結構及其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307574A (ja) * 1993-06-25 1995-11-21 Fuji Electric Co Ltd 多層金属プリント基板とモールドモジュール
JP2001024333A (ja) * 1999-07-12 2001-01-26 Sony Chem Corp 多層基板、及びモジュール
JP2002270731A (ja) * 2001-03-14 2002-09-20 Sony Corp 配線基板及びその製造方法、並びに半導体装置
JP2004058088A (ja) * 2002-07-26 2004-02-26 Ebara Corp 接合方法及び接合体
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP2008244191A (ja) * 2007-03-28 2008-10-09 Fujitsu Ltd 部品内蔵基板の製造方法
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
JP2011228631A (ja) * 2010-04-02 2011-11-10 Denso Corp 半導体チップ内蔵配線基板及びその製造方法

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3144627A (en) 1960-07-05 1964-08-11 Weldex Division Of Metal Craft Welding transformer with colled core
US3201728A (en) 1962-08-23 1965-08-17 Westinghouse Electric Corp Evaporative cooled inductive apparatus having cast solid insulation with cooling ducts formed therein
US3761843A (en) 1972-05-16 1973-09-25 Merrimac Ind Inc Four port networks synthesized from interconnection of coupled and uncoupled sections of line lengths
US4342143A (en) 1974-02-04 1982-08-03 Jennings Thomas A Method of making multiple electrical components in integrated microminiature form
US3949327A (en) 1974-08-01 1976-04-06 Sage Laboratories, Inc. Waveguide low pass filter
US3955161A (en) 1974-08-05 1976-05-04 General Dynamics Corporation Molded waveguide filter with integral tuning posts
US3999150A (en) 1974-12-23 1976-12-21 International Business Machines Corporation Miniaturized strip-line directional coupler package having spirally wound coupling lines
US4337569A (en) 1978-02-27 1982-07-06 General Electric Company Method of making integrally formed transformer cooling ducts
US4430758A (en) 1982-06-03 1984-02-07 Scientific Component Corporation Suspended-substrate co-planar stripline mixer
JPS5986307A (ja) 1982-11-09 1984-05-18 Shimada Phys & Chem Ind Co Ltd エバネセントモ−ド形共振器
CA1194159A (en) 1984-05-28 1985-09-24 Abdelmegid K. Saad Low pass filters with finite transmission zeros in evanescent modes
IT1183558B (it) 1985-04-02 1987-10-22 Gte Telecom Spa Accoppiatore di potenza in film sottile
JPS63170780A (ja) 1986-10-03 1988-07-14 インタランド・コーポレーション 一体化したマルチ・ディスプレイ型のオーバーレイ制御式通信ワークステーション
JPS63220603A (ja) 1987-03-10 1988-09-13 Yuniden Kk セラミツク導波管型濾波回路
US4800345A (en) 1988-02-09 1989-01-24 Pacific Monolithics Spiral hybrid coupler
FR2632123B1 (fr) 1988-05-27 1991-01-18 Alcatel Thomson Faisceaux Filtre multiplexe en hyperfrequence, et procede de reglage d'un tel filtre
US4837535A (en) 1989-01-05 1989-06-06 Uniden Corporation Resonant wave filter
US4956626A (en) 1989-01-13 1990-09-11 Sundstrand Corporation Inductor transformer cooling apparatus
US5053921A (en) 1989-05-15 1991-10-01 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
JPH0344067A (ja) 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
US5799320A (en) 1989-08-23 1998-08-25 John R. Klug Remote multiple-user editing system and method
GB2239142A (en) 1989-12-15 1991-06-19 Philips Electronic Associated Variable bi-phase modulator circuits and variable resistors
US5032803A (en) 1990-02-02 1991-07-16 American Telephone & Telegraph Company Directional stripline structure and manufacture
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5227338A (en) 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5099309A (en) 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5073814A (en) 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5065122A (en) 1990-09-04 1991-11-12 Motorola, Inc. Transmission line using fluroplastic as a dielectric
US5598327A (en) 1990-11-30 1997-01-28 Burr-Brown Corporation Planar transformer assembly including non-overlapping primary and secondary windings surrounding a common magnetic flux path area
JP3016292B2 (ja) 1991-11-20 2000-03-06 日本電気株式会社 ポリイミド多層配線基板およびその製造方法
FR2675632B1 (fr) 1991-04-18 1997-04-30 Texas Instruments France Dispositif de conditionnement de circuits integres
US5293619A (en) 1991-05-30 1994-03-08 Sandia Corporation Method and apparatus for collaborative use of application program
CA2071662A1 (en) 1991-06-26 1992-12-27 Jon J. Gulick Integrated socket-type package for flip-chip semiconductor devices and circuits
JP2817487B2 (ja) 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
JP2840493B2 (ja) 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5440805A (en) 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5287619A (en) 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5526517A (en) 1992-05-15 1996-06-11 Lsi Logic Corporation Concurrently operating design tools in an electronic computer aided design system
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5309629A (en) 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
GB2272312A (en) 1992-11-10 1994-05-11 Ibm Collaborative working in a network.
US5406234A (en) 1992-12-30 1995-04-11 Itt Corporation Tunable microwave filter apparatus having a notch resonator
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5446842A (en) 1993-02-26 1995-08-29 Taligent, Inc. Object-oriented collaboration system
US5608872A (en) 1993-03-19 1997-03-04 Ncr Corporation System for allowing all remote computers to perform annotation on an image and replicating the annotated image on the respective displays of other comuters
US5704042A (en) 1993-03-19 1997-12-30 Ncr Corporation Accelerated replication of multiple computer displays
EP0622930A3 (en) 1993-03-19 1996-06-05 At & T Global Inf Solution Division of applications for computer arrangement with collaboration.
US5649104A (en) 1993-03-19 1997-07-15 Ncr Corporation System for allowing user of any computer to draw image over that generated by the host computer and replicating the drawn image to other computers
JP2656000B2 (ja) 1993-08-31 1997-09-24 日立金属株式会社 ストリップライン型高周波部品
US5689641A (en) 1993-10-01 1997-11-18 Vicor, Inc. Multimedia collaboration system arrangement for routing compressed AV signal through a participant site without decompressing the AV signal
US5428840A (en) 1993-12-10 1995-06-27 Itt Corporation Monolithic double balanced microstrip mixer with flat conversion loss
US5382931A (en) 1993-12-22 1995-01-17 Westinghouse Electric Corporation Waveguide filters having a layered dielectric structure
US5499005A (en) 1994-01-28 1996-03-12 Gu; Wang-Chang A. Transmission line device using stacked conductive layers
US5467064A (en) 1994-01-28 1995-11-14 Motorola, Inc. Embedded ground plane for providing shielded layers in low volume multilayer transmission line devices
EP0763868B1 (en) 1994-05-19 2004-02-18 TDK Corporation Directional coupler
US5469124A (en) 1994-06-10 1995-11-21 Westinghouse Electric Corp. Heat dissipating transformer coil
JPH0816514A (ja) 1994-07-01 1996-01-19 Hitachi Ltd 共同作業支援システム
JPH0845738A (ja) 1994-07-27 1996-02-16 Canon Inc インダクタンス素子
US5604490A (en) 1994-09-09 1997-02-18 International Business Machines Corporation Method and system for providing a user access to multiple secured subsystems
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
EP1463264A3 (en) 1994-12-01 2005-11-23 Sharp Kabushiki Kaisha Communication equipment
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5745017A (en) 1995-01-03 1998-04-28 Rf Prime Corporation Thick film construct for quadrature translation of RF signals
US5534830A (en) 1995-01-03 1996-07-09 R F Prime Corporation Thick film balanced line structure, and microwave baluns, resonators, mixers, splitters, and filters constructed therefrom
US5887170A (en) 1995-02-13 1999-03-23 International Business Machines Corporation System for classifying and sending selective requests to different participants of a collaborative application thereby allowing concurrent execution of collaborative and non-collaborative applications
US5724508A (en) 1995-03-09 1998-03-03 Insoft, Inc. Apparatus for collaborative computing
US5576669A (en) 1995-04-28 1996-11-19 Motorola, Inc. Multi-layered bi-directional coupler
US5657537A (en) 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5974335A (en) 1995-06-07 1999-10-26 Northrop Grumman Corporation High-temperature superconducting microwave delay line of spiral configuration
US5629241A (en) 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
JP3127792B2 (ja) 1995-07-19 2001-01-29 株式会社村田製作所 Lc共振器およびlcフィルタ
US5895473A (en) 1995-08-11 1999-04-20 Integrated Industrial Information, Inc. System for extracting text from CAD files
FR2739492B1 (fr) 1995-10-03 1997-11-07 Dassault Electronique Circuit hyperfrequence multi-couches a elements actifs integres
US5870585A (en) 1995-10-10 1999-02-09 Advanced Micro Devices, Inc. Design for a simulation module using an object-oriented programming language
US5870588A (en) 1995-10-23 1999-02-09 Interuniversitair Micro-Elektronica Centrum(Imec Vzw) Design environment and a design method for hardware/software co-design
JP3125691B2 (ja) 1995-11-16 2001-01-22 株式会社村田製作所 結合線路素子
US5633615A (en) 1995-12-26 1997-05-27 Hughes Electronics Vertical right angle solderless interconnects from suspended stripline to three-wire lines on MIC substrates
JP3501327B2 (ja) 1995-12-28 2004-03-02 株式会社村田製作所 Lc共振部品
JP3106942B2 (ja) 1995-12-28 2000-11-06 株式会社村田製作所 Lc共振部品
US5966310A (en) 1996-02-13 1999-10-12 Sanyo Electric Co., Ltd. Personal design system and personal equipment production system for actually producing equipment having designed appearance
US5689217A (en) 1996-03-14 1997-11-18 Motorola, Inc. Directional coupler and method of forming same
EP0795907A1 (fr) 1996-03-14 1997-09-17 Dassault Electronique Circuit hyperfréquence multicouches à éléments actifs intégrés
DE19637211C2 (de) 1996-09-12 1999-06-24 Siemens Matsushita Components Einrichtung zur Abführung von Wärme von Ferritkernen induktiver Bauelemente
US5815683A (en) 1996-11-05 1998-09-29 Mentor Graphics Corporation Accessing a remote cad tool server
US5739734A (en) 1997-01-13 1998-04-14 Victory Industrial Corporation Evanescent mode band reject filters and related methods
JP3610751B2 (ja) 1997-01-24 2005-01-19 株式会社村田製作所 誘電体フィルタ及び誘電体デュプレクサ
JPH10276010A (ja) 1997-01-29 1998-10-13 Murata Mfg Co Ltd 誘電体フィルタ及び誘電体デュプレクサ
US5940082A (en) 1997-02-14 1999-08-17 Brinegar; David System and method for distributed collaborative drawing
US5922397A (en) 1997-03-03 1999-07-13 Ormet Corporation Metal-plating of cured and sintered transient liquid phase sintering pastes
JP3661343B2 (ja) 1997-03-26 2005-06-15 株式会社トッパンNecサーキットソリューションズ 半導体装置用基板及びその製造方法
US5886597A (en) 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
GB2325996B (en) 1997-06-04 2002-06-05 Lsi Logic Corp Distributed computer aided design system and method
US5867072A (en) 1997-07-29 1999-02-02 Merrimac Industries, Inc. Biphase modulator with balun design
US5929729A (en) 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure
US5966057A (en) 1997-11-18 1999-10-12 Trw Inc. Reflection reducing directional coupler
US6169320B1 (en) 1998-01-22 2001-01-02 Raytheon Company Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal
US6218015B1 (en) 1998-02-13 2001-04-17 World Properties, Inc. Casting mixtures comprising granular and dispersion fluoropolymers
US6099677A (en) * 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
US6320509B1 (en) 1998-03-16 2001-11-20 Intermec Ip Corp. Radio frequency identification transponder having a high gain antenna configuration
US6154106A (en) 1998-08-27 2000-11-28 Merrimac Industries, Inc. Multilayer dielectric evanescent mode waveguide filter
US6137383A (en) 1998-08-27 2000-10-24 Merrimac Industries, Inc. Multilayer dielectric evanescent mode waveguide filter utilizing via holes
US6040739A (en) 1998-09-02 2000-03-21 Trw Inc. Waveguide to microstrip backshort with external spring compression
JP2957573B1 (ja) 1998-09-04 1999-10-04 ティーディーケイ株式会社 積層型フィルタ
US6204736B1 (en) 1998-11-25 2001-03-20 Merrimac Industries, Inc. Microwave mixer with baluns having rectangular coaxial transmission lines
US6157282A (en) 1998-12-29 2000-12-05 Square D Company Transformer cooling method and apparatus therefor
US6295513B1 (en) 1999-03-16 2001-09-25 Eagle Engineering Of America, Inc. Network-based system for the manufacture of parts with a virtual collaborative environment for design, developement, and fabricator selection
US6208220B1 (en) 1999-06-11 2001-03-27 Merrimac Industries, Inc. Multilayer microwave couplers using vertically-connected transmission line structures
US20020062339A1 (en) 2000-02-22 2002-05-23 Carter Mason N. Remote computer aided design system and method
US6492890B1 (en) 2000-03-10 2002-12-10 Koninkijlike Philips Electronics N.V. Method and apparatus for cooling transformer coils
US6316733B1 (en) 2000-08-18 2001-11-13 Ga-Tek Inc. Component for use in forming printed circuit boards
US6501031B1 (en) 2000-09-06 2002-12-31 Visteon Global Tech., Inc. Electrical circuit board and a method for making the same
US6774743B2 (en) 2000-11-09 2004-08-10 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
US6765455B1 (en) 2000-11-09 2004-07-20 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
WO2002096166A1 (en) 2001-05-18 2002-11-28 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (mems) devices on low-temperature co-fired ceramic (ltcc) substrates
US6633005B2 (en) 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
US6707348B2 (en) 2002-04-23 2004-03-16 Xytrans, Inc. Microstrip-to-waveguide power combiner for radio frequency power combining
US7042307B2 (en) 2003-09-10 2006-05-09 Merrimac Industries, Inc. Coupler resource module
US7250827B2 (en) 2003-09-10 2007-07-31 Merrimac Industries, Inc. Circuitry module
KR20070033329A (ko) 2004-02-18 2007-03-26 버지니아 테크 인터렉추얼 프라퍼티스, 인크. 인터커넥트를 위한 나노 크기의 금속 페이스트 및 이의사용 방법
US20070183920A1 (en) 2005-02-14 2007-08-09 Guo-Quan Lu Nanoscale metal paste for interconnect and method of use
US8257795B2 (en) 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US7297875B2 (en) * 2004-04-27 2007-11-20 Merrimac Industries, Inc. Fusion bonded assembly with attached leads
DE102004021107A1 (de) 2004-04-29 2005-11-24 Bosch Rexroth Ag Flüssigkeitskühlung für Eisenkern und Wicklungspakete
CN101015026A (zh) 2004-08-10 2007-08-08 克朗普顿·格里夫斯有限责任公司 紧凑的干式变压器
JP4559163B2 (ja) 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
US7129808B2 (en) 2004-09-01 2006-10-31 Rockwell Automation Technologies, Inc. Core cooling for electrical components
US7212406B2 (en) 2004-09-01 2007-05-01 Rockwell Automation Technologies, Inc. Cooling of electrical components with split-flow closed-end devices
US7164584B2 (en) 2004-10-19 2007-01-16 Honeywell International Inc. Modular heatsink, electromagnetic device incorporating a modular heatsink and method of cooling an electromagnetic device using a modular heatsink
US8033016B2 (en) * 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP2007251076A (ja) 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2007324550A (ja) 2006-06-05 2007-12-13 Denso Corp 多層基板
GB0702997D0 (en) 2007-02-16 2007-03-28 Rolls Royce Plc A cooling arrangement of an electrical machine
US7981703B2 (en) * 2007-05-29 2011-07-19 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
US7893804B2 (en) 2007-06-27 2011-02-22 Rockwell Automation Technologies, Inc. Electric coil and core cooling method and apparatus
US8555491B2 (en) * 2007-07-19 2013-10-15 Alpha Metals, Inc. Methods of attaching a die to a substrate
JP5058766B2 (ja) 2007-12-07 2012-10-24 山陽特殊製鋼株式会社 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器
US20100327044A1 (en) * 2008-02-25 2010-12-30 Panasonic Corporation Method for manufacturing electronic component module
US20090321046A1 (en) 2008-06-30 2009-12-31 Alcatel-Lucent Technologies Inc. Flow diverters to enhance heat sink performance
US20090321045A1 (en) 2008-06-30 2009-12-31 Alcatel-Lucent Technologies Inc. Monolithic structurally complex heat sink designs
US20100008112A1 (en) 2008-07-09 2010-01-14 Feng Frank Z Interphase transformer
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
KR101246750B1 (ko) 2009-03-27 2013-03-26 엘에스전선 주식회사 금속 나노입자로 표면 수식된 나노미터 두께의 금속 마이크로판을 함유하는 전도성 페이스트용 조성물
WO2011038184A1 (en) 2009-09-24 2011-03-31 Parker Hannifin Corporation Embedded cooling of wound electrical components
WO2011040502A1 (ja) 2009-10-01 2011-04-07 株式会社村田製作所 回路基板及びその製造方法
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
US20110216514A1 (en) * 2010-03-03 2011-09-08 Mutual-Tek Industries Co., Ltd. Combined multilayer circuit board having embedded components and manufacturing method of the same
US9420694B2 (en) * 2010-08-31 2016-08-16 Ge Embedded Electronics Oy Method for controlling warpage within electronic products and an electronic product
KR101204187B1 (ko) * 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2012100810A1 (en) 2011-01-24 2012-08-02 Schaffner Emv Ag A cooling component for a transformer comprising ceramic
US20140159250A1 (en) * 2011-12-31 2014-06-12 Robert M. Nickerson Bbul top side substrate layer enabling dual sided silicon interconnect and stacking flexibility
EP2813132B1 (en) 2012-02-08 2018-04-11 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US8873263B2 (en) 2012-04-17 2014-10-28 Hamilton Sunstrand Corporation Dual-input 18-pulse autotransformer rectifier unit for an aircraft AC-DC converter
CN103779043B (zh) 2012-10-25 2017-09-26 台达电子企业管理(上海)有限公司 大功率电磁组件
US8764247B2 (en) 2012-11-07 2014-07-01 Palo Alto Research Center Incorporated LED bulb with integrated thermal and optical diffuser
JP6055306B2 (ja) 2012-12-27 2016-12-27 川崎重工業株式会社 リアクトル
US20150137412A1 (en) 2013-11-20 2015-05-21 Carl Schalansky Method of using additive materials for production of fluid flow channels
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307574A (ja) * 1993-06-25 1995-11-21 Fuji Electric Co Ltd 多層金属プリント基板とモールドモジュール
JP2001024333A (ja) * 1999-07-12 2001-01-26 Sony Chem Corp 多層基板、及びモジュール
JP2002270731A (ja) * 2001-03-14 2002-09-20 Sony Corp 配線基板及びその製造方法、並びに半導体装置
JP2004058088A (ja) * 2002-07-26 2004-02-26 Ebara Corp 接合方法及び接合体
JP2007324419A (ja) * 2006-06-01 2007-12-13 Tdk Corp セラミック基板及び複合配線基板、並びにそれらの製造方法
JP2008244191A (ja) * 2007-03-28 2008-10-09 Fujitsu Ltd 部品内蔵基板の製造方法
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法
JP2011228631A (ja) * 2010-04-02 2011-11-10 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板

Also Published As

Publication number Publication date
US20180146547A1 (en) 2018-05-24
IN2014DN07180A (ja) 2015-04-24
HK1203739A1 (en) 2015-10-30
US20130201631A1 (en) 2013-08-08
US9888568B2 (en) 2018-02-06
KR102103196B1 (ko) 2020-04-22
US11172572B2 (en) 2021-11-09
HK1204204A1 (en) 2015-11-06
KR20140125417A (ko) 2014-10-28
JP6257047B2 (ja) 2018-01-10

Similar Documents

Publication Publication Date Title
JP6257047B2 (ja) 多層電子機器アセンブリおよび3次元モジュールに電気回路素子を埋設する方法
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
CN111508912B (zh) 功率覆盖结构及其制作方法
TWI679737B (zh) 具有功率覆蓋結構之嵌入式功率模組
US7341890B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
US20070176613A1 (en) Printed circuit board assembly and method of manufacturing the same
JP2017063177A (ja) 超小型放熱器を備えたプリント回路基板の製造方法
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
JP2000514955A (ja) Z軸相互接続方法および回路
JP4875925B2 (ja) 多層配線板及びその製造方法
JP2007335701A (ja) 積層基板の製造方法
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP5664475B2 (ja) 半導体装置
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2014146650A (ja) 配線基板およびその製造方法
JP2002246542A (ja) パワーモジュール及びその製造方法
JP6673304B2 (ja) 多層基板
CN104145538B (zh) 多层式电子组件和用于将电路部件嵌入三维模块的方法
WO2008026335A1 (en) Electronic part device and method of manufacturing it and electronic part assembly and method of manufacturing it
JP2006525660A (ja) ケース型熱管理素子およびその製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
CN110473836B (zh) 散热基板、功率器件模组及制备散热基板的方法
WO2015004952A1 (ja) 回路基板
JP2010263013A (ja) 部品内蔵基板および部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171201

R150 Certificate of patent or registration of utility model

Ref document number: 6257047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250