JP2013098235A - 薄膜配線基板 - Google Patents

薄膜配線基板 Download PDF

Info

Publication number
JP2013098235A
JP2013098235A JP2011237449A JP2011237449A JP2013098235A JP 2013098235 A JP2013098235 A JP 2013098235A JP 2011237449 A JP2011237449 A JP 2011237449A JP 2011237449 A JP2011237449 A JP 2011237449A JP 2013098235 A JP2013098235 A JP 2013098235A
Authority
JP
Japan
Prior art keywords
layer
thin film
resin
resin insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011237449A
Other languages
English (en)
Other versions
JP5836751B2 (ja
Inventor
Seiichiro Ito
征一朗 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011237449A priority Critical patent/JP5836751B2/ja
Publication of JP2013098235A publication Critical patent/JP2013098235A/ja
Application granted granted Critical
Publication of JP5836751B2 publication Critical patent/JP5836751B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 接合層を介した樹脂絶縁層同士の接合の信頼性が高い薄膜配線基板を提供する。
【解決手段】 上面に凹部6を有する第1の樹脂絶縁層1aと、凹部6の底部に配置された薄膜導体層2と、第1の樹脂絶縁層1aの上に設けられた接合層4と、接合層4上に設けられた第2の樹脂絶縁層1bとを備えており、接合層4の一部が凹部6内に入り込んでいる薄膜配線基板10である。凹部6内に入り込んだ接合層4の一部による、接合面積の増加とアンカー効果が得られるため、接合層4と第1の樹脂絶縁層1aとの接合の信頼性が高い。
【選択図】 図2

Description

本発明は、樹脂絶縁層に薄膜導体層が配置されてなる薄膜配線基板に関するものであり、特に、樹脂絶縁層上に接合層が設けられているとともに、接合層上に他の樹脂絶縁層が設けられた薄膜配線基板に関するものである。
従来、半導体素子を上面の端子に接続し、この端子と電気的に接続された下面の接続パッドを外部電気回路に電気的に接続するための薄膜配線基板として、複数の薄膜導体層と複数の樹脂絶縁層とが交互に積層されてなる薄膜配線基板が知られている。このような薄膜配線基板は、例えば、セラミック基板等の剛性が高い基板上に配置されて、半導体素子(半導体ウエハ)の電気的なチェックを行なう、いわゆるプローブカード用の基板として用いられている。
薄膜導体層は、例えば樹脂絶縁層の表面に形成された凹部内に金属材料がめっき法等の方法で充填されて形成されている。プローブカード用の基板においては、樹脂絶縁層および薄膜導体層の表面の平坦性を高くするために、いわゆるダマシン法で薄膜導体層が形成される場合がある。すなわち、樹脂絶縁層の表面に凹部を形成し、この凹部内に金属材料をめっき法等の方法で充填した後、樹脂絶縁層および金属材料の表面に研磨加工を施す方法で、薄膜導体層を形成する場合がある。
このような薄膜配線基板においては、樹脂絶縁層の層間に接合層が介在する場合がある。接合層は、例えば、薄膜配線基板を形成する複数の樹脂絶縁層および薄膜導体層が複数のブロックに分かれて製作されて、これらが互いに積層されて接合されるときに用いられる。接合層は、熱硬化性樹脂等の樹脂材料からなり、上下の樹脂絶縁層の層間に未硬化の状態で配置された後、加熱されて硬化し、上下の樹脂絶縁層を互いに接合させる。
特開2008−124271号公報
しかしながら、上下の樹脂絶縁層の層間に接合層が介在している場合、樹脂絶縁層と接合層との熱膨張率(線膨張係数)の差に起因して樹脂絶縁層と接合層との間に熱応力が生じる。そのため、樹脂絶縁層と接合層との接合界面における破断等の機械的な破壊が生じる可能性があるという問題点があった。
特に、薄膜配線基板がプローブカード用に用いられる場合に、情報処理能力の向上の要求に伴う半導体素子の大型化に対応して薄膜配線基板も大型化している。そのため、上記熱応力が大きくなる傾向があり、熱応力による上記機械的な破壊が発生しやすくなってきている。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、樹脂絶縁層の層間に接合層が介在している薄膜配線基板において、樹脂絶縁層と接合層との接合の信頼性が高い薄膜配線基板を提供することにある。
本発明の薄膜配線基板は、上面に凹部を有する第1の樹脂絶縁層と、前記凹部の底部に配置された薄膜導体層と、前記第1の樹脂絶縁層の上に設けられた接合層と、該接合層上に設けられた第2の樹脂絶縁層とを備えており、前記接合層の一部が前記凹部内に入り込んでいることを特徴とする。
本発明の一つの態様の薄膜配線基板によれば、第1の樹脂絶縁層の上に設けられた接合層の一部が凹部内に入り込んでいることから、接合層と第1の樹脂絶縁層との接合面積が従来よりも大きくなり、第1の樹脂絶縁層と接合層との接合面における破断が抑制される。すなわち段差から薄膜導体層側に入り込んだ接合層と段差側面との接合面の大きさに応じて第1の樹脂絶縁層と接合層との接合面積が大きくなり、また、アンカー効果を得ることができる。したがって、上記接合界面における破断が効果的に抑制される。
本発明の第1の実施の形態の薄膜配線基板を示す断面図である。 図1に示す薄膜配線基板の要部を拡大して示す断面図である。 本発明の第2の実施の形態の薄膜配線基板における要部を示す断面図である。
本発明の複数の実施形態の薄膜配線基板を添付の図面を参照して説明する。
(第1の実施形態)
図1は本発明の第1の実施形態の薄膜配線基板を示す断面図であり、図2は、図1に示す薄膜配線基板の要部を拡大して示す断面図である。複数の樹脂絶縁層1,薄膜導体層2および貫通導体3によって薄膜配線基板10が基本的に形成されている。なお、図1においては、薄膜配線基板10がセラミック多層配線基板11上に積層された例を示している。また、図1においては、樹脂絶縁層1の層間に位置する薄膜導体層2および貫通導体3の詳しい形態は省略して、模式的に示している。
複数の樹脂絶縁層1は、例えば長方形状や正方形状等の四角形状、または円形状等で、厚みが約25μm程度である。また、図1に示す例において、複数の樹脂絶縁層1は、平面視でそれぞれの外形寸法および形状が同様であり、薄膜配線基板10の外側面に凹凸が生じないように積層されている。積層された複数の樹脂絶縁層1は、薄膜配線基板10における絶縁性の基体部分(符号なし)となるものであり、例えば上面に半導体素子等の電子部品(図示せず)が搭載され、下面がセラミック多層配線基板11等の剛性の高い基板上に接合される。
これらの樹脂絶縁層1は、例えば、エポキシ樹脂やポリイミド樹脂,ポリアミドイミド樹脂,ポリエーテルイミド樹脂,液晶ポリマー等の樹脂材料により形成されている。樹脂絶縁層1は、例えば未硬化のエポキシ樹脂を層状に成形した後、加熱して硬化させることによって作製することができる。
複数の樹脂絶縁層1が積層されてなる積層体を製作積層する場合には、層状に成形した未硬化の樹脂材料を複数枚積層し、その後にこの積層体を加熱して一体的に硬化させるようにしてもよい。また、未硬化の状態に限らず、半硬化の状態で積層してもよい。
薄膜導体層2、および樹脂絶縁層1を厚み方向に貫通する貫通導体3は、薄膜配線基板10に搭載される半導体素子等の電極をプリント回路基板等の外部の電気回路(図示せず)に電気的に接続するための導電路の一部を形成している。
例えば、薄膜配線基板10の上面の中央部に半導体素子を搭載するとともに、その電極を薄膜配線基板10の上面に形成された薄膜導体層2に、はんだやプローブ5等を介して電気的に接続すれば、半導体素子の電極が薄膜導体層2および貫通導体3を介して薄膜配線基板10の下面の薄膜導体層2と導通される。そして、この薄膜配線基板10の下面の薄膜導体層2を、例えばセラミック多層配線基板11にあらかじめ形成しておいた厚膜導体12に接続して、厚膜導体12を介して外部の電気回路に電気的に接続すれば、半導体素子の電極と外部の電気回路とが電気的に接続される。厚膜導体12は、例えばタングステンまたはモリブデン等の金属材料により形成されたメタライズ導体である。
なお、図1に示す例においては、セラミック多層配線基板11も、平面視で薄膜配線基板10と同様の形状および寸法で形成されている。つまり、セラミック多層配線基板11上に薄膜配線基板10が積層されてなる多層基板は、例えば全体が四角板状や円板状等であり、上面が、実装や電気チェックを行なう半導体素子等の電子部品を搭載(半導体素子を薄膜配線基板10に電気的および機械的に接続して半導体装置とするための実装、または半導体素子に対して電気的なチェックを施すための一時的な載置)するための部位として使用される。半導体素子としては、ICやLSI等の半導体集積回路素子や、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等が挙げられる。
薄膜導体層2は、電気抵抗(抵抗率)が低く、マイグレーションが発生しにくいことを考慮すれば、銅または銅を主成分とする金属材料の合金材料からなるものであることが好ましい。薄膜導体層2は、上記の金属材料をスパッタリング法や蒸着法,めっき法等の方法で樹脂絶縁層1の上面等の表面に被着させ、必要に応じてマスキングやエッチング等のトリミング加工を施すことによって、所定のパターンで樹脂絶縁層1の表面に被着させることができる。
薄膜導体層2および貫通導体3は、上記樹脂絶縁層1の積層体を作製する際に、それぞれの樹脂絶縁層1の上面や、樹脂絶縁層1にあらかじめ形成しておいた貫通孔(ビア)内に銅等の金属層を蒸着法スパッタリング法,めっき法等の方法で被着または充填することによって形成することができる。この場合、エッチング法によるパターン形成技術を併用してもよい。また、貫通孔は、機械的な孔あけ加工やレーザー加工等の方法で形成することができる。
薄膜導体層2は、いわゆるダマシン法で形成されたものであってもよい。すなわち、まず、樹脂絶縁層1に、形成しようとする薄膜導体層2のパターンの溝をリアクティブイオンエッチング(RIE)やウェットエッチングにより形成した後、樹脂絶縁層1の上面および溝の表面を含む全面に蒸着法やスパッタリング法により薄膜導体を形成する。次に、銅等の金属材料をめっき法等の方法で溝内に充填する。次に、所定パターンの溝6内に充填した金属材料および樹脂絶縁層1の表面を研磨して平滑化させ、その後、樹脂絶縁層1を積層して加熱硬化させる。以上の方法で薄膜導体層2が形成されていてもよい。
貫通導体3は、複数の樹脂絶縁層1をそれぞれ厚み方向に貫通する貫通孔内に導体材料が充填されて形成されている。貫通導体3によって、上下の絶縁層1の薄膜導体層2同士が互いに電気的に接続されている。
貫通導体3は、例えば上記の樹脂絶縁層1の一部に炭酸ガスレーザーやYAGレーザーによるレーザー加工,RIEまたは溶剤によるエッチング等の孔あけ加工で厚み方向に貫通する貫通孔(符号なし)を形成し、この貫通孔内に貫通導体3となる貫通導体用ペーストを、スクリーン印刷法等の方法で充填し、これを加熱することによって形成することが
できる。貫通導体3は、薄膜導体層2の銅に対する接合が容易であるスズを主成分とする低融点金属材料を含んでいてもよい。
接合層4は、上下の樹脂絶縁層1同士を互いに接合させるためのものである。すなわち、例えば、薄膜配線基板10を形成する複数の樹脂絶縁層1を複数のブロックに分けて作製し、その後これらの、それぞれが複数の樹脂絶縁層1が積層されてなる複数のブロックを上下に接合するような場時に、接合層4が用いられる。ブロックとして樹脂絶縁層1が硬化した状態では、樹脂絶縁層1の表面の粘着性および接合性が失われているため、接合層4が必要になる。
すなわち、積層された樹脂絶縁層1は、少なくとも一部において、下側の樹脂絶縁層1aと、上側の樹脂絶縁層1bとの層間に接合層4が介在している。下側の樹脂絶縁層1a上に接合層4が設けられ、接合層4上に第2の樹脂絶縁層1bが設けられている。接合層4を介して、第1の樹脂絶縁層1aと第2の樹脂絶縁層1bとが互いに接合されている。
例えば図1に示すように、薄膜配線基板10を形成する複数の樹脂絶縁層1を複数のブロック10A,10Bに分けて作製した後に接合層4で上下に接合するようにすれば、薄膜配線基板10の生産性の向上(短納期化等)や薄膜導体層2のパターンの多様化(いわゆる多品種対応)等が容易になるという利点がある。
接合層4は、例えばエポキシ樹脂、ポリアミドイミド樹脂、ポリアミド樹脂、ポリイミド樹脂等の樹脂材料によって形成されている。これらの樹脂材料は、上下の樹脂絶縁層1同士の接合性、例えばブロック10Bの下面とブロック10Aの上面との接合性を高くするために上記のように硬化時の接合性が高い樹脂材料が好適に用いられる。これらの樹脂材料は、例えば熱膨張率が約30〜50×10−6/K程度であり、第1および第2の樹脂絶縁層1a,1bを含む樹脂絶縁層1を形成しているポリイミド樹脂等の熱膨張率(約0〜15×10
−6/K程度)に比べて大きい。
なお、接合層4にも、上下の薄膜導体層2同士を互いに電気的に接続するための貫通導体3が形成されている。接合層4の貫通導体3は、樹脂絶縁層1(図2の例では第2の樹脂絶縁層1b)の貫通導体3と上下につながるように形成する必要がある。
接合層4が介在している第1および第2の樹脂絶縁層1の層間において、図2に示すように、第1の樹脂絶縁層1aの上面に凹部6が形成されており、この凹部6の底部に薄膜導体層2が形成されている。また、凹部6内に接合層4の一部が入り込んでいる。
そのため、接合層4と第1の樹脂絶縁層1aとの接合面積が従来よりも大きくなり、第1の樹脂絶縁層1aと接合層4との接合面における破断が抑制される。すなわち凹部6に入り込んだ接合層4と凹部6の内側面との接合面の大きさに応じて第1の樹脂絶縁層1aと接合層4との接合面積が大きくなる。また、接合層4と第1の樹脂絶縁層1aとの接合面においてアンカー効果を得ることができる。したがって、第1の樹脂絶縁層1aと接合層4との接合界面における、熱応力等の応力に起因する破断が効果的に抑制される。
凹部6は、平面視において、例えば前述したようにダマシン法で薄膜導体層2が形成される際に形成された所定パターンの凹部の外縁と同様の形状である。所定パターンの凹部内に充填された薄膜導体層2の上部をエッチング等の方法で除去することによって、薄膜導体層2の上面と樹脂絶縁層1aの上面との間に段差が生じる。これにより、第1の樹脂絶縁層1aの上面に凹部6が設けられ、この凹部6の底部に薄膜導体層2が形成されることになる。
この場合、凹部6は、平面視において薄膜導体層2の外縁と同様の形状になる。なお、凹部6部分のうち接合層4に形成された貫通導体3が位置している部分においては、接合層4と樹脂絶縁層1との接合は行なわれない。
例えば、薄膜導体層2が円形状や四角形状等のパターンであれば、凹部6は、平面視においてこれらと同様の開口を有して形成されている。この場合、凹部6部分に入り込む接合層4は、円形状や四角形状のパターンの内側に充填されていてもよい。
凹部6の深さは、生じる熱応力、つまり樹脂絶縁層1と接合層4との熱膨張率の差や加わる熱量等、樹脂絶縁層1の平面視における大きさ等の、熱応力に影響を与える可能性がある条件、作業性および経済性等の条件に応じて、適宜設定すればよい。
例えば、樹脂絶縁層1が上記エポキシ樹脂からなり、接合層4がポリイミド樹脂からなる場合においては、凹部6の高さは2μm〜6μm程度に設定すればよい。また、凹部6は、必ずしもその内側面が樹脂絶縁層1の上面に対して垂直である必要はなく、上面に対して傾斜していてもよく、内側面の一部に凹凸を有するものであってもよい。
複数の薄膜導体層2が樹脂絶縁層1に形成されている場合、必ずしも全ての薄膜導体層2に対応して凹部6が設けられている必要はない。すなわち、例えば平面視で第1の樹脂絶縁層1aの外周部等の、熱応力が大きくなりやすい部分においてのみ凹部6が形成されていてもよい。
また、凹部6の深さは、必ずしも全ての凹部6において同様にする必要はない。例えば、上記のように熱応力が大きくなりやすい部分において他の部分よりも凹部6を深くして、より効果的に、樹脂絶縁層1と接合層4との界面における熱応力による破断を抑制するようにしてもよい。
以上のような凹部6を有する薄膜配線基板10の製造方法をまとめれば、例えば以下の第1〜第3工程のようになる。
(第1工程)
まず、絶縁樹脂層1(第1の樹脂絶縁層1a)となる未硬化の樹脂材料を層状(フィルム状)に成形して絶縁樹脂フィルムを作製し、その絶縁樹脂フィルム上に、薄膜導体層2の配線パターンを形成するためのマスクをレジストや薄膜金属により形成する。その後、ウェットエッチングやリアクティブイオンエッチング(RIE)により上記配線パターンに対応した溝を、絶縁樹脂フィルム上に形成する。
(第2工程)
その後、マスクを除去し、蒸着やスパッタリングにより薄膜導体層2となる金属薄膜を絶縁樹脂フィルムの表面の全体に(溝内の表面も含んで)形成した後、電解めっきにより銅等の金属材料を溝内に充填する。その後、余分な金属薄膜をCMP(Chemical Mechanical Polishing)により除去し、絶縁樹脂フィルムの溝に導体が埋設された、例えば配線
パターン状の導体層を形成する。これらの工程により、薄膜導体層2が上面に形成された第1の樹脂絶縁層1aまたは第1の樹脂絶縁層1aの下方に複数の樹脂絶縁層1が積層されたブロック10Aが作製される。
(第3工程)
次に接合層4となる接着材層と、必要に応じて高弾性絶縁樹脂とを積層し、加熱プレスにて樹脂絶縁層1上に仮固定する。なお、高弾性絶縁樹脂については後に詳しく説明する。その後、炭酸ガスレーザーやYAGレーザーを用いて樹脂絶縁層1の所定部位に貫通孔
(ビア)を開口し、銅等の導体ペーストを印刷等によりそのビアに充填する。その後、この第1の樹脂絶縁層1aまたはブロック10Aの上面に、第2の樹脂絶縁層1bまたは最下層に第2の樹脂絶縁層1bが積層されたブロック10Bを積層し、加熱プレスにより接合層4を本硬化させて薄膜配線基板10が作製される。この薄膜配線基板10をセラミック多層配線基板11上に積層すれば、または上記積層等をセラミック多層配線基板11上で行なえば、多層基板を製作することができる。
(第2の実施形態)
図3は、本発明の第2の実施の形態の薄膜配線基板における要部を示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。以下の説明において第1の実施形態と同様の事項については説明を省略する。
第2の実施形態の薄膜配線基板においては、第1の樹脂絶縁層1aの外周部に設けられた凹部6の深さが、第1の樹脂絶縁層1aの中央部に設けられた凹部6の深さよりも大きい。また、接合層4は、第1の樹脂材料からなるコア層4aと、第2の樹脂材料からなり、コア層4aの上面および下面に積層された接着層4bとにより形成されている。また、第1の樹脂材料の弾性率は前記第2の樹脂材料の弾性率よりも大きい。これらの点以外は、上記第1の実施形態の薄膜配線基板10と同様である。
この場合には、熱応力がより大きく作用する第1の樹脂絶縁層1aの外周部において凹部6の深さが比較的大きいことから、第1の樹脂絶縁層1aと接合層4との接合面積がより大きく、アンカー効果もより大きくなる。そのため、第1の樹脂絶縁層1aと接合層4との間に作用する熱応力が大きい部分においてより強く第1の樹脂絶縁層1aと接合層4との接合強度を高めることができる。したがって、より一層効果的に、第1の樹脂絶縁層1aと接合層4との界面における破断が抑制された薄膜配線基板10を提供することができる。
第1の樹脂絶縁層1aの外周部に設けられた凹部6の深さを、中央部に設けられた凹部6の深さよりも大きいものとする場合には、中央部から外周部にかけて次第に凹部6を深くするようにしてもよいし、中央部において比較的浅く、外周部において比較的深くするように(つまり凹部6の深さが2種類等になるように)してもよい。凹部6が、第1の樹脂絶縁層1aの中央部から外周部にかけて次第に深くなる場合には、外周部ほど大きくなる傾向がある熱応力に対応して接合層4の樹脂絶縁層1に対する接合強度を高める上で有利である。また、凹部6の深さの種類を2種類等に限定した場合には、生産性や経済性(いわゆる製造コスト等)の点において有利である。
また、この場合、樹脂絶縁層1の外周部のみ凹部6を設けるようにしても(言い換えれば、樹脂絶縁層1の中央部において凹部6を設けないようにしても)よい。この場合にも、薄膜配線基板10の生産性や経済性等の点において有利である。
凹部6の深さを、樹脂絶縁層1の中央部から外周部にかけて次第に深くする場合には、例えば、中央部における高さを約0〜2μm程度とし、外周部における高さを約4〜6μm程度とすればよい。
また、この第2の実施形態の薄膜配線基板10においては、接合層4が、比較的弾性率が高く変形しにくいコア層4aを内部に含んでいることから、接合層4の下側部分が凹部6内に入り込んだとしても、接合層4の上面の平坦性を高く確保することができる。そのため、最上層を含む、接合層4よりも上側の樹脂絶縁層1の上面の平坦性(いわゆるコプラナリティ)を高く確保することができる。したがって、この場合には、例えば薄膜配線基板10または薄膜配線基板10を含む多層基板をプローブカードに使用するような場合に、半
導体基板に対する電気的な接続性が良好なプローブカードを形成することができる。
なお、接着層4bは、第1および第2の樹脂絶縁層1a,1b(ブロック10A,10B)に対する接合層4の接着性を確保するための部分である。比較的弾性率が低い接着層4bは、第1および第2の樹脂絶縁層1a,1bに対する粘着性が良好であるため、接合層4を介して第1および第2の樹脂絶縁層1a,1b同士を互いに強固に接合させることができる。
コア層4aはポリイミド等の樹脂材料により形成されている。コア層4aの弾性率は、例えばヤング率で約約7000〜9000MPa程度である。また、接着層4bはエポキシ等の樹脂材料により形成されている。接着層4bの弾性率は、例えばヤング率で約約1400〜1800MPa程度である。
コア層4aの厚みは、上記のように接合層4よりも上側の複数の樹脂絶縁層1(第2の樹脂得絶縁層1bを含む)の上面、特に、薄膜配線基板10の上面となる最上層の樹脂絶縁層1の上面の平坦性を、プローブカード用に適する程度に確保する上では、接合層4の全体の厚み対して約50%程度以上に設定すればよい。また、接合層4におけるコア層4aの厚みは、作業性や経済性等も考慮すれば、接合層4全体の厚みに対して約50〜65%程度の範囲に設定することがより好ましい。
酸化アルミニウム質焼結体を用いて作製したセラミック多層配線基板の上面に、厚みが約20μmのポリイミド樹脂からなる樹脂絶縁層と、厚みが約10μmの銅からなる薄膜導体層とを交互に10層積層するとともに、各樹脂絶縁層に直径が約400μmの貫通導体を形成
して上下の薄膜導体層を互いに電気的に接続させた薄膜配線基板を用いて、本発明の薄膜配線基板における効果を確認した。
樹脂絶縁層は、5層ずつ二つのブロックに分けて作製し、上下のブロックの間を、厚みが約40μmのポリイミド樹脂からなる接合層を介して接合した。接合層には、上記と貫通導体と上下につながるように貫通導体を形成した。薄膜導体層および貫通導体は、銅を用い、めっき法により形成した。
実施例の薄膜配線基板において、下側のブロックの最上層の第1の樹脂絶縁層の上面において、この第1の樹脂絶縁層の上面に設けた凹部の深さ(第1の樹脂絶縁層の上面から薄膜導体層の上面までの距離)は約5μmとした。
また、比較例として、上記凹部を設けないこと以外は実施例と同様にして、比較例の薄膜配線基板を作製した。
これらの実施例および比較例の薄膜配線基板について、加速試験として温度サイクル試験を+125℃〜−55℃の条件で500サイクル行なった後に、樹脂絶縁層と接合層との界面における破断の有無を確認した。破断の有無は、複数の薄膜導体層において薄膜配線基板の上面側と下面側との電気抵抗の変動をデジタルマルチメータで測定することによって検査した。すなわち、接合層と樹脂絶縁層との界面において破断が生じた場合には、接合層の貫通導体と下側の薄膜導体層との間で電気的な接続性が劣化し、抵抗値が上昇する。
抵抗値に変動(抵抗の増加)等の異常が見られた試料については、貫通導体と薄膜導体層との接合部分の断面を観察して破断等の有無を確認した。
その結果、実施例の薄膜配線基板では20%超える抵抗変動(電気抵抗の増加)および断
線の発生が見られなかったのに対し、比較例の薄膜配線基板では100個中10個に20%を超
える抵抗変動が見られ、断面観察の結果、100個中8個において樹脂絶縁層と接合層との
間に破断の発生が見られた。
以上のように、本発明の薄膜配線基板においては、樹脂絶縁層と接合層との間に破断等の機械的な破壊が生じることを効果的に抑制することが可能であることが確認できた。
1・・・・・樹脂絶縁層
1a・・・・第1の樹脂絶縁層
1b・・・・第2の樹脂絶縁層
2・・・・・薄膜導体層
3・・・・・貫通導体
4・・・・・接合層
5・・・・・プローブ
6・・・・・凹部
10・・・・・薄膜配線基板
10A,10B・ブロック
11・・・・・セラミック多層配線基板
12・・・・・厚膜導体

Claims (3)

  1. 上面に凹部を有する第1の樹脂絶縁層と、前記凹部の底部に配置された薄膜導体層と、前記第1の樹脂絶縁層の上に設けられた接合層と、該接合層上に設けられた第2の樹脂絶縁層とを備えており、前記接合層の一部が前記凹部内に入り込んでいることを特徴とする薄膜配線基板。
  2. 前記第1の樹脂絶縁層の外周部に設けられた凹部の深さが、前記第1の樹脂絶縁層の外周部に設けられた凹部の深さよりも大きいことを特徴とする請求項1記載の薄膜配線基板。
  3. 前記接合層が、第1の樹脂材料からなるコア層と、第2の樹脂材料からなり、前記コア層の上面および下面に積層された接着層とにより形成されており、
    前記第1の樹脂材料の弾性率が前記第2の樹脂材料の弾性率よりも大きいことを特徴とする請求項1または請求項2記載の薄膜配線基板。
JP2011237449A 2011-10-28 2011-10-28 薄膜配線基板 Expired - Fee Related JP5836751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011237449A JP5836751B2 (ja) 2011-10-28 2011-10-28 薄膜配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011237449A JP5836751B2 (ja) 2011-10-28 2011-10-28 薄膜配線基板

Publications (2)

Publication Number Publication Date
JP2013098235A true JP2013098235A (ja) 2013-05-20
JP5836751B2 JP5836751B2 (ja) 2015-12-24

Family

ID=48619914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011237449A Expired - Fee Related JP5836751B2 (ja) 2011-10-28 2011-10-28 薄膜配線基板

Country Status (1)

Country Link
JP (1) JP5836751B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232853A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 多層配線基板およびプローブカード用基板
JP2016072285A (ja) * 2014-09-26 2016-05-09 京セラ株式会社 回路基板およびプローブカード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120659A (ja) * 1992-10-06 1994-04-28 Toray Ind Inc 多層配線構成体
JP2004253648A (ja) * 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2010238692A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 多層配線基板、及びそれを用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120659A (ja) * 1992-10-06 1994-04-28 Toray Ind Inc 多層配線構成体
JP2004253648A (ja) * 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2010238692A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 多層配線基板、及びそれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232853A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 多層配線基板およびプローブカード用基板
JP2016072285A (ja) * 2014-09-26 2016-05-09 京セラ株式会社 回路基板およびプローブカード

Also Published As

Publication number Publication date
JP5836751B2 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US7580240B2 (en) Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
CN105027691B (zh) 印刷电路板及其制造方法
JP2016136615A (ja) 電子部品内蔵基板およびその製造方法
JP6606331B2 (ja) 電子装置
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
WO2017217138A1 (ja) 電子部品検査用の多層配線基板
JP2018133572A (ja) 多層配線基板およびこれを備えるプローブカード
JP2011091185A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP5836751B2 (ja) 薄膜配線基板
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP6324669B2 (ja) 多層配線基板及びその製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP5574917B2 (ja) 多層配線基板
JP2014232853A (ja) 多層配線基板およびプローブカード用基板
JP2015159242A (ja) 配線基板およびそれを備えた多層配線基板
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP2013191678A (ja) 多層配線基板
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP5568170B2 (ja) 配線基板及びその製造方法
JP2017174952A (ja) プリント配線板およびプリント配線板の製造方法
JP6887862B2 (ja) 有機回路基板、回路基板およびプローブカード
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法
JP2011134827A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151104

R150 Certificate of patent or registration of utility model

Ref document number: 5836751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees