KR101555405B1

KR101555405B1 - 세라믹 기판 및 그 제조방법

Info

Publication number: KR101555405B1
Application number: KR1020120033148A
Authority: KR
Inventors: 도시히사 노무라; 겐지 스즈키; 가즈시게 아키타
Original assignee: 니혼도꾸슈도교 가부시키가이샤
Priority date: 2011-04-01
Filing date: 2012-03-30
Publication date: 2015-09-23
Also published as: US9049786B2; JP2012215527A; US20120247821A1; KR20120112222A; JP5670806B2; CN102740590B; CN102740590A

Abstract

(과제) 제조 코스트를 저감할 수 있음과 아울러 제조 시간을 단축할 수 있는 세라믹 기판 및 그 제조방법을 제공하는 것.
(해결수단) 대판의 그린 시트(33)의 소정 개소{각 마더 세라믹 기판(47)에 대응하는 개소}에 단일의 금형을 이용하여 표면측 패드(19)보다 많은{즉, 예상되는 비아(11)의 개수보다 많은 소정 개수의} 스루 홀(35)을 형성하고, 마더 세라믹 기판(47)의 그린 시트(31)에 대응한 제 1 라인(L1)을 따라서 절단한다. 그 다음에, 상기 그린 시트(31)를 소성하여 마더 세라믹 기판(47)을 제조한다. 그 후, 사양에 따라서 표면측 패드(19) 및 표면 도전층(21)을 형성함과 동시에 이면측 패드(25)를 형성하고, 그 후, 제 3 라인(L3)을 따라서 절단하여 IC 검사장치용 기판(1)을 완성한다.

Description

세라믹 기판 및 그 제조방법{CERAMIC SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 예를 들면 프로브 카드 등의 전자부품을 검사하는 장치에 사용되는 세라믹 기판 및 그 제조방법에 관한 것이다.

종래에 있어서는 예를 들면 전자부품 검사장치의 일종인 프로브 카드의 기판으로서 복수의 세라믹층으로 이루어지는 다층 구조의 세라믹 기판이 사용되고 있다.

이 세라믹 기판은 그 내부에 다수의 (도전재료를 충전한) 비아와 이 비아에 접속된 내부 배선층을 구비하고 있으며, 또 표면에는 각 비아에 접속된 다수의 패드가 형성되어 있다(특허문헌 1 참조).

그리고, 프로브 카드로서는 세라믹 기판의 패드 상에 미세한 프로브가 접속되어 있고, 이 프로브를 예를 들면 Si 웨이퍼에 다수 형성된 반도체 칩(IC칩)의 전극에 접촉시켜서 반도체 칩 등의 전기적인 검사를 실시하고 있다.

또, 상술한 세라믹 기판을 제조하는 경우는, 통상 (미소성의) 비아나 내부 배선층을 형성한 복수장의 (세라믹층에 대응한) 세라믹 그린 시트를 제작하고, 이 세라믹 그린 시트를 적층하여 적층체를 형성하고, 이 적층체를 소성하고, 그 후 절단하여 소정 형상의 세라믹 기판으로 하고 있다.

특허문헌 1 : 일본국 특허공개 2009-74823호 공보

그러나, 상술한 종래 기술에서는 다음과 같은 문제가 있어 한층 더 개선이 요구되고 있었다.

구체적으로는, 각 세라믹층에 대응하는 각 세라믹 그린 시트에 비아를 형성하기 위해서는 세라믹 그린 시트에 비아에 대응한 홀을 형성하기 위한 금형이 필요하게 된다. 그런데, 목적으로 하는 세라믹 기판의 사이즈가 다르거나 홀의 위치가 다른 경우에는 각각 전용의 금형이 필요하게 된다.

그러므로, 많은 금형을 제작하기 위해서 제조 코스트가 들고, 또 금형의 제작을 위해서 시간이 소요되기 때문에, 결과적으로 세라믹 기판을 제조하는 기간이 길어지게 된다는 문제가 있었다.

특히, 세라믹층이 많은 경우에는 필요로 하는 금형도 많아지게 되므로, 이 점에서도 제조 코스트의 저감 및 제조 시간의 단축에 방해가 되고 있었다.

본 발명은 상술한 과제를 해결하기 위해서 이루어진 것으로서, 그 목적은 제조 코스트를 저감할 수 있음과 아울러 제조 시간을 단축할 수 있는 세라믹 기판 및 그 제조방법을 제공하는 것이다.

(1) 본 발명은 제 1 형태로서, 전자부품 검사용의 프로브가 접속되는 세라믹 기판에 있어서, 상기 세라믹 기판의 평면방향에 있어서의 중앙 영역에 배치되며, 상기 세라믹 기판을 두께방향으로 관통하며 패드보다도 개수가 많은 복수의 비아와; 상기 비아가 형성된 중앙 영역의 외측에 형성되며, 상기 프로브가 접속되는 패드와; 상기 세라믹 기판의 표면에만 형성되며, 상기 비아와 상기 패드를 접속하는 도전층;을 구비하여 상기 프로브가 접속되는 모든 패드가 상기 비아와 도전층을 통해서 접속되는 것을 특징으로 한다.

본 발명은 프로브가 접속되기 전의 세라믹 기판에 관한 것이다. 상기 세라믹 기판의 중앙 영역에는 복수의 비아가 형성됨과 아울러, 비아가 형성된 중앙 영역의 외측{연부(緣部)측}에는 프로브가 접속되는 패드가 형성되고, 또한 비아와 패드를 접속하는 도전층이 세라믹 기판의 표면에만 형성되어 있다.

따라서, 이러한 구조의 세라믹 기판의 경우에는 비아의 형성과 기판 표면의 패드나 도전층의 형성을 별도 공정에서 제조할 수 있다. 그러므로, 미리 예상되는 비아의 개수보다 좀 더 많은 비아를 형성한 세라믹 기판을 제조하여 두고, 사양(仕樣)이 확정된 후에 소정 배치의 패드를 형성함과 아울러, 중앙부의 많은 비아 중 어느 하나의 비아와 외측의 패드를 접속하는 도전층을 별도 형성할 수 있다.

즉, 종래와 같이 비아끼리를 세라믹 기판의 내부에서 접속하는 내부 배선층을 형성하는 경우에는, 사양이 확정된 후에 이 사양에 따라서 내부 배선층을 형성할 필요가 있지만, 본 발명에 의한 구조에서는 미리 비아를 형성하여 두고, 사양이 확정된 후에 세라믹 기판의 표면에만 도전층을 형성하는 것이 가능하다.

따라서, 종래와 같이 각종 사이즈나 패턴에 대응한 금형을 준비할 필요가 없으며, 단일의 금형으로 (예를 들면 미리 넉넉하게 설정된) 비아에 대응하는 관통구멍을 형성할 수 있기 때문에, 세라믹 기판의 제조 코스트 및 제조 시간을 크게 저감할 수 있다.

또한, 패드보다도 비아의 개수가 많기 때문에, 어느 패드에서부터 특정 위치의 비아에 대해서 용이하게 도전층을 배치할 수 있다.

삭제

또, 예상되는 패드의 개수보다도 좀 더 많은 패드를 형성함으로써, 단일의 세라믹 기판을 제조하여 두면 각종 세라믹 기판의 사양에 대응할 수 있다는 이점이 있다.

(3) 본 발명은 제 3 형태로서, 전자부품 검사용의 프로브가 접속되는 패드를 구비한 세라믹 기판의 제조방법에 있어서, 세라믹 그린 시트에 상기 패드보다 많은 비아재료를 충전한 비아 충전부를 형성하는 제 1 공정과; 상기 비아 충전부를 형성한 세라믹 그린 시트를 소성하여 비아를 구비한 마더 세라믹 기판을 형성하는 제 2 공정과; 상기 마더 세라믹 기판의 표면에 프로브가 접속되는 복수 개의 패드를 비아가 형성된 영역보다 외측에 형성하여 상기 모든 패드와 상기 비아를 접속하는 도전층을 형성하는 제 3 공정과; 상기 마더 세라믹 기판의 외형 사이즈를 조정하여 세라믹 기판을 제조하는 제 4 공정;을 가지는 것을 특징으로 한다.

본 발명의 제 3 형태에서는, 우선 세라믹 그린 시트에 패드보다 많은 (비아재료를 충전한) 비아 충전부를 형성하고, 그 다음에, 상기 비아 충전부를 형성한 세라믹 그린 시트를 소성하여 비아를 구비한 마더 세라믹 기판을 형성하고, 그 다음에, 마더 세라믹 기판의 표면에 패드와 (패드와 비아를 접속하는) 도전층을 형성하고, 그 다음에, 마더 세라믹 기판의 외형 사이즈를 조정하여(즉, 소정의 외형 치수로 하여) 세라믹 기판을 제조한다.

따라서, 이와 같은 (최종적인 사이즈의) 세라믹 기판보다 큰 대판(大版)의 (비아를 구비한) 마더 세라믹 기판을 제작하여 두고, 예를 들면 사양에 따라서 마더 세라믹 기판에 패드나 도전층을 형성하고, 외형 사이즈를 조정하여 세라믹 기판을 제조함으로써, 종래에 비해서 제조 코스트 및 제조 시간을 단축할 수 있다.

즉, 미리 통상적으로 이용되는 패드보다 많은 비아를 구비한 대판의 마더 세라믹 기판을 제작하고서 비축하여 둠으로써, 종래와 같이 개개의 사이즈나 서로 다른 비아의 배치에 대응한 복수의 금형을 제작할 필요가 없기 때문에, 금형에 관한 제조 코스트나 제조 시간, 더 나아가서는 세라믹 기판의 제조 코스트나 제조 시간을 줄일 수 있다.

이와 같이, 본 제조방법에서는 목적으로 하는 세라믹 기판의 사이즈가 다르거나 스루 홀(즉, 비아)의 위치가 서로 다른 경우라 하더라도 단일의 금형으로 해결된다는 효과가 있다. 따라서, 금형을 제작하기 위한 코스트나 시간이 적게 든다는 이점이 있다.

(4) 본 발명은 제 4 형태로서, 상기 제 1 공정 전에 대판의 세라믹 그린 시트로부터 1장 또는 복수장의 상기 마더 세라믹 기판에 대응하는 세라믹 그린 시트를 절단함과 아울러, 상기 절단시에는 상기 세라믹 기판보다도 외형 사이즈가 큰 마더 세라믹 기판의 외형에 대응하는 사이즈로 상기 세라믹 그린 시트를 절단하는 것을 특징으로 한다.

이것에 의해서, 1장의 대판의 세라믹 그린 시트로부터 (세라믹 기판보다 큰 사이즈의) 마더 세라믹 기판에 대응한 세라믹 그린 시트를 제작할 수 있다.

이하에, 본 발명의 각 구성에 대해서 설명한다.

◎ 상기 세라믹 기판으로서는 그 평면형상이 예를 들면 가로 11㎜×세로 5㎜∼가로 15㎜×세로 10㎜인 범위의 것을 채용할 수 있다. 또, 세라믹 기판의 두께는 예를 들면 0.13∼0.50㎜의 범위의 것을 채용할 수 있다.

◎ 상기 비아가 배치되는 영역으로서는, 세라믹 기판의 크기나 비아의 개수에 따라 다르지만 가로 6㎜×세로 3㎜∼가로 8㎜×세로 6㎜의 범위의 것을 채용할 수 있다.

◎ 상기 비아가 배치되는 개수로서는, 사양에 따라 다르지만 예를 들면 21∼70개의 범위의 것을 채용할 수 있다.

◎ 상기 프로브가 접속 가능한 패드의 개수로서는, 사양에 따라 다르지만 예를 들면 21∼70개의 범위의 것을 채용할 수 있다.

◎ 상기 세라믹 기판을 구성하는 세라믹 재료의 구체적인 예로서는 알루미나, 질화 알루미늄, 질화 붕소, 탄화 규소, 질화 규소 등이라고 하는 고온 소성 세라믹의 소결체를 들 수 있다. 그 외, 붕규산계 유리나 붕규산납계 유리에 알루미나 등의 무기 세라믹 필러를 첨가한 유리 세라믹과 같은 저온 소성 세라믹의 소결체를 들 수 있다.

◎ 상기 패드를 형성하는 재료로서는, 특히 한정되는 것은 아니지만, 몰리브덴, 텅스텐, 구리, 은 등과 같이 세라믹과 동시에 소결할 수 있는 금속을 이용하여 동시 소성에 의해서 형성되는 것이 바람직하다. 저온 소성 세라믹의 소결체를 선택한 경우에는 패드의 재료로서 구리나 은 등을 사용할 수 있다. 또한, 패드는 세라믹의 소성 후에 각종 방법(예를 들면, 스팩터, 도금, CVD, 인쇄 등)에 의해서 개별로 형성되어도 좋다.

◎ 상기 비아를 구성하는 비아도체의 재료로서는, 특히 한정되는 것은 아니지만, 세라믹과 동시에 소결할 수 있는 금속, 예를 들면 몰리브덴, 텅스텐 등의 사용이 최적합하다. 또한, 저온 소성 세라믹의 소결체를 선택한 경우, 비아도체의 형성용 재료로서 구리나 은 등의 사용이 더 가능하게 된다.

도 1은 본 발명의 실시형태에 관한 IC 검사장치용 기판의 사용상태를 나타내는 설명도이다.
도 2(a)는 IC 검사장치용 기판의 평면도, 도 2(b)는 IC 검사장치용 기판의 저면 도이다.
도 3은 IC 검사장치용 기판의 평면도인 도 2(a)에 있어서의 A-A단면을 나타내는 단면도이다.
도 4는 대판의 그린 시트와 각 그린 시트의 배치 등을 나타내는 설명도이다.
도 5는 스루 홀을 형성하는 금형을 나타내는 설명도이다.
도 6은 IC 검사장치용 기판의 제조순서를 나타내는 설명도이다.
도 7은 IC 검사장치용 기판의 제조순서를 나타내는 설명도이다.

이하, 본 발명의 실시형태에 대해서 설명한다.

[실시형태]

여기서는, 세라믹 기판으로서 IC 검사장치용 기판을 예로 들어 설명한다.

상기 IC 검사장치용 기판은 복수 개소에 IC가 형성된 실리콘 웨이퍼의 전기검사를 실시하기 위한 장치(IC 검사용 장치)에 장착되는 것이다.

a) 우선, 본 실시형태의 IC 검사장치용 기판의 구성을 설명한다.

도 1에 모식적으로 나타내는 바와 같이, 본 실시형태의 IC 검사장치용 기판(1)은 복수 개소에 IC가 형성된 실리콘 웨이퍼(3)의 전기검사를 실시하는 IC 검사용 장치(5)에 장착되어 사용되는 것으로서, 그 표면에는 IC의 단자(7)에 접촉하는 세경(細徑)의 프로브(9)가 복수 배치되어 있다.

도 2 및 도 3에 나타내는 바와 같이, 상기 IC 검사장치용 기판(1)은 예를 들면 가로 10㎜×세로 15㎜×두께 1.5㎜의 직사각형 판형상의 세라믹 기판이다.

상기 IC 검사장치용 기판(1)의 중앙 부분에는 이 IC 검사장치용 기판(1)을 두께방향으로 관통하는 복수의 비아(11)가 형성되어 있다. 상세하게는, IC 검사장치용 기판(1)에는 절연성의 알루미나로 이루어지는 기판 본체(13)의 중앙 부분에 예를 들면 가로 5㎜×세로 11㎜의 비아배치영역(파선에 의해 둘러싸인 영역)(V)이 설정되고, 이 비아배치영역(V) 내에 직경 ø0.1㎜의 비아(11)가 예를 들면 피치 1.0㎜로 가로 6행×세로 4열로 배열되어 있다.

또, IC 검사장치용 기판(1)의 검사 대상측인 표면측의 제 1 주면(15)에는 비아배치영역(V)의 외측 주위를 둘러싸도록 4각틀 형상의 외주부(17)가 설정되고, 이 외주부(17)에는 복수의 표면측 패드(19)가 형성되어 있다. 이 표면측 패드(19)는 도전성 금속으로 이루어지는 상기 프로브(9)가 접속되는 것으로서, 평면형상이 가로 0.3㎜×세로 0.15㎜의 직사각형이다. 여기서는, 표면측 패드(19)가 예를 들면 도 2(a)에 있어서의 우측에 1열로 6개, 좌측에 1열로 6개 배치되어 있다.

상기 표면측 패드(19)는, 상세하게는 도시하지 않았으나 주지된 바와 같이, 예를 들면 2층으로 된 하지(下地) 금속층, 구리 도금층(구리층), 니켈 도금층(니켈층) 및 금 도금층(금층)에 의해서 구성되어 있다.

여기서, 하지 금속층은 서로 다른 종류의 금속층인 티탄 스팩터층 및 구리 스팩터층을 적층함에 의해서 구성되어 있다. 구리 도금층은 전해 구리 도금에 의해서 구리 스팩터층의 상면을 피복하도록 형성된 도금층이다. 니켈 도금층은 전해 니켈 도금에 의해서 구리 도금층의 상면을 피복하도록 형성된 도금층이다. 금 도금층은 전해 금 도금에 의해서 니켈 도금층의 상면을 피복하도록 형성된 도금층이다.

또한, IC 검사장치용 기판(1)의 제 1 주면(15)에는 소정의 비아(11)와 소정의 표면측 패드(19)를 1대1로 접속하도록, 표면측 패드(19)와 같은 재료로 이루어지는 표면 도전층(21)이 형성되어 있다. 이 표면 도전층(21)은 미리 설정된 사양(仕樣)에 따라서 어느 비아(11)와 어느 표면측 패드(19)를 접속할 것인지가 결정되어 있다.

한편, 도 2(b)에 나타내는 바와 같이, IC 검사장치용 기판(1)의 이면측의 제 2 주면(23)에는 각 비아(11)의 단면을 덮도록, 표면측 패드(19)와 같은 재료로 이루어지는 이면측 패드(25)가 형성되어 있다. 이 이면측 패드(25)는 상기 IC 검사용 장치(5)에 접속되는 것이다.

b) 이어서, 본 실시형태의 IC 검사장치용 기판(1)의 제조방법에 대해서 설명한다.

＜세라믹 그린 시트(이하, 간단히 '그린 시트'라 한다) 준비공정＞

도 4에 나타내는 바와 같이, 이 그린 시트 준비공정에서는 복수의 IC 검사장치용 기판(1)을 한 번에 제작하기 위해서, 즉 IC 검사장치용 기판(1)에 대응하는 크기의 그린 시트(31)를 복수장 잘라 낼 수 있도록, 이 그린 시트(31)보다도 큰 대판(大版)의 그린 시트(33)을 제작한다.

◎ 여기서는, 우선 세라믹 원료인 알루미나 분말, 유기 용제, 유기 바인더 등을 포트로 습식 혼합함에 의해서, 대판의 그린 시트(33)의 형성에 이용하는 슬러리를 얻는다.

◎ 그 다음에, 상기 그린 시트 형성용 슬러리를 원료로 하여, 종래의 주지된 캐스팅 장치를 이용하여 소정의 시트 상에 상기 슬러리를 얇고 균일한 두께로 캐스팅한다.

◎ 그 후, 시트 형상으로 개스팅된 슬러리를 가열 건조하여 그린 시트(33)를 형성한다. 또한, 이와 같은 시트 성형법 대신에, 프레스 성형법에 의해서 동등한 그린 시트를 제작할 수도 있다.

＜마더 세라믹 기판 제작공정＞

◎ 그 다음에, 상기한 바와 같이 하여 얻어진 그린 시트(33)에 대해서 펀칭가공에 의한 천공을 실시하여, 소정 위치(비아형성위치)에 복수의 관통구멍(스루 홀)(35)을 다수 형성한다.

구체적으로는, 그린 시트(33) 내의 각 그린 시트(31)의 중앙 부분에, 도 5에 나타내는 바와 같이, 스루 홀(35)에 대응하는 핀(37)을 복수개 구비한 상부 금형(39)과 상기 핀(37)이 관통하는 관통구멍(41)을 구비한 하부 금형(43)을 이용하여 스루 홀(35)을 형성한다.

◎ 그 다음에, 천공 후의 그린 시트(33)에 대해서, 미리 준비해 둔 비아 형성용의 텅스텐 페이스트를 종래의 주지된 페이스트 압입 충전장치를 이용하여 스루 홀(35) 내에 압입 충전하여 비아 충전부(36)로 하고, 그 후 페이스트를 건조한다.

◎ 그 후, 도 4에 나타내는 제 1 라인(L1)을 따라서 그린 시트(31)를 잘라 낸다. 이것에 의해서, 도 6(a)에 나타내는 바와 같이 1장의 IC 검사장치용 기판(1)에 대응한 그린 시트(31)가 얻어진다.

여기서, 도 4의 제 1∼제 3 라인(L1∼L3)에 대해서 설명한다. 제 3 라인(L3)은 IC 검사장치용 기판(1)의 평면형상에 대응한 치수를 나타내는 라인이다. 제 2 라인(L2)은 후술하는 IC 검사장치용 기판(1)이 잘라 내어지는 마더 세라믹 기판(47)의 평면형상에 대응한 치수를 나타내는 라인이다. 제 1 라인(L1)은 최초로 그린 시트(31)를 잘라 내기 위해서 설정된 라인이다. 즉, 제 1∼제 3 라인(L1∼L3)은 그 치수가 순차적으로 작아지게 되도록 설정되어 있다.

◎ 그 다음에, 도 6(a)에 나타내는 바와 같이 제 1 라인(L1)을 따라서 절단한 후의 그린 시트(31)를 대기중에서 200∼300℃로 20∼60시간 가열함에 의해서 탈지하여 그린 시트(31) 내에 함유되는 바인더를 분해 제거한다.

◎ 탈지 후, 그린 시트(31)를 소성장치로 옮기고, 알루미나가 소결될 수 있는 온도(약 1600℃)로 약 24시간 가열하여 소성한다. 그 결과, 알루미나 및 페이스트 내의 텅스텐이 동시 소결된다.

상기 소성에 의해서 비아 충전부(36)가 비아(11)가 된다. 또, 그린 시트(31)는 수축되어, 도 6(b)에 나타내는 바와 같이 제 2 라인(L2)에 대응한 사이즈의 소결 기판(마더 세라믹 기판)(47)이 된다.

또한, 상기 마더 세라믹 기판(47)의 치수는 통상적으로 이용되는 각종 사이즈의 IC 검사장치용 기판(1)보다 크게 설정되어 있다.

◎ 그리고, 상기 마더 세라믹 기판(47)은 IC 검사장치용 기판(1)의 사양이 확정될 때까지 비축(stock)하여 둔다. 즉, 마더 세라믹 기판(47)의 제작공정까지로 하여 제조작업을 중지하고, 이 단일 사이즈의 마더 세라믹 기판(47)을 제작하여 둔다.

＜IC 검사장치용 기판 제작공정＞

◎ 그 다음에, 사양의 확정에 의해서 IC 검사장치용 기판(1)의 제조에 착수할 경우에는, 상기 마더 세라믹 기판(47)의 제 1 주면(15) 및 제 2 주면(23)을 종래의 주지된 표면연마장치를 이용하여 연마하여, 제 1 주면(15) 및 제 2 주면(23)의 평탄도를 높게 한다.

또한, 마더 세라믹 기판(47)을 비축하기 전에 상기 표면연마를 실시하여 두어도 좋다.

◎ 그 다음에, 도 7(a)에 나타내는 바와 같이 마더 세라믹 기판(47){상세하게는 그 기판 본체(13)}의 제 1 주면(15)에, 비아(11)에 접속하도록 박막인 표면 도전층(21) 및 표면측 패드(19)를 예를 들면 일체로(혹은 순차적으로) 형성한다. 이와 동시에, 도 7(b)에 나타내는 바와 같이 기판 본체(13)의 제 2 주면(23)에 비아(11)의 단면을 덮도록 이면측 패드(25)를 형성한다.

또한, 어느 비아(11)와 어느 표면측 패드(19)를 접속할 것인지는 사양에 따라서 결정되기 때문에, 그 사양에 따라서 표면 도전층(21)을 형성한다.

이하에, 그 구체적인 순서를 상세하게 설명한다.

우선, 기판 본체(13)의 제 1 주면(15)과 제 2 주면(23)의 표면에 2층의 금속층으로 이루어지는 하지 금속층을 형성한다. 상세하게 설명하면, 도시하지는 않았으나 최초에 티탄으로 이루어지는 스팩터층(티탄 스팩터층이 되는 스팩터층)을 스팩터로 형성한다. 그 다음에, 티탄으로 이루어지는 스팩터층 상에 구리로 이루어지는 스팩터층(구리 스팩터층이 되는 스팩터층)을 스팩터로 형성한다.

그 다음에, 기판 본체(13)의 제 1 주면(15)과 제 2 주면(23)의 표면에 감광성을 부여한 도금 레지스트재를 형성한다. 또한, 도금 레지스트재 상에 소정의 마스크 패턴이 형성된 노광용 마스크를 배치한다. 상기 마스크 패턴은 형성할 표면 도전층(21) 및 표면측 패드(19) 및 이면측 패드(25)의 형상의 패턴으로 설정되어 있다. 그리고, 노광용 마스크를 통해서 도금 레지스트재를 노광하고, 노광한 도금 레지스트재를 현상하여 도금 레지스트를 형성한다. 따라서, 상기 도금 레지스트는 표면 도전층(21) 및 표면측 패드(19) 및 이면측 패드(25)의 형상으로 되어 있다.

그 다음에, 전해 구리 도금에 의해서 구리 도금층을 형성하고, 그 위에 전해 니켈 도금에 의해서 니켈 도금층을 형성하고, 그 위에 전해 금 도금에 의해서 금 도금층을 형성한다.

그 후, 도금 레지스트를 제거한 후, 에칭을 실시한다. 그 결과, 티탄 스팩터층, 구리 스팩터층, 구리 도금층, 니켈 도금층 및 금 도금층으로 이루어지는 적층체가 형성된다.

이것에 의해서, 기판 본체(13)의 제 1 주면(15) 측에 복수의 표면측 패드(19) 및 표면 도전층(21)이 형성됨과 동시에, 제 2 주면(23) 측에 복수의 이면측 패드(25)가 형성된다.

◎ 그 후, 사양에 따른 사이즈가 되도록 제 3 라인(L3)을 따라서 마더 세라믹 기판(47)을 절단함으로써, 도 7(c)에 나타내는 바와 같이 제 1 주면(15) 측에 복수의 표면측 패드(19) 및 표면 도전층(21)을 구비함과 아울러, 제 2 주면(23) 측에 복수의 이면측 패드(25)를 구비한 IC 검사장치용 기판(1)이 완성된다.

또한, 상기 IC 검사장치용 기판(1)의 표면측 패드(19)에는 검사 대상에 따라서 각각 프로브가 접합되어 사용에 제공된다.

c) 따라서, 본 실시형태에 의하면, 이하의 효과를 얻을 수 있다.

본 실시형태에서는, 우선 대판의 그린 시트(33)의 소정 개소{각 마더 세라믹 기판(47)에 대응하는 개소}에 단일의 금형을 이용하여 표면측 패드(19)보다 많은{즉, 예상되는 비아(11)의 개수보다 많은 소정 개수의} 스루 홀(35)을 형성하고, 마더 세라믹 기판(47)의 그린 시트(31)에 대응한 제 1 라인(L1)을 따라서 절단한다. 그 다음에, 상기 절단된 그린 시트(31)를 소성하여 마더 세라믹 기판(47)을 제조하고서 비축한다. 그 후, 사양에 따라서 마더 세라믹 기판(47)에 표면측 패드(19) 및 표면 도전층(21)을 형성함과 동시에 이면측 패드(25)를 형성하고, 그 후, 제 3 라인(L3)을 따라서 절단하여 IC 검사장치용 기판(1)을 완성한다.

따라서, 이와 같이 IC 검사장치용 기판(1)의 제작에 앞서서, IC 검사장치용 기판(1)보다 큰 대판의 {다수의 비아(11)를 구비한} 마더 세라믹 기판(47)을 제작하여 두고, 사양에 따라서 마더 세라믹 기판(47)에 표면측 패드(19)나 표면 도전층(21)을 형성하고, 외형 사이즈를 조정하여 IC 검사장치용 기판(1)을 제조함으로써, 종래에 비해서 제조 코스트 및 제조 시간을 단축할 수 있다.

즉, 미리 통상적으로 이용되는 표면측 패드(19)보다 많은 비아(11)를 구비한 대판의 마더 세라믹 기판(47)을 제작하고서 비축하여 둠으로써, 종래와 같이 개개의 사이즈나 서로 다른 비아의 배치에 대응한 복수의 금형을 제작할 필요가 없기 때문에, 금형에 관한 제조 코스트나 제조 시간, 더 나아가서는 IC 검사장치용 기판(1)의 제조 코스트나 제조 시간을 줄일 수 있다.

따라서, 목적으로 하는 IC 검사장치용 기판(1)의 사이즈가 다르거나 스루 홀(35){즉, 비아(11)}의 위치가 서로 다른 경우라 하더라도 단일의 금형으로 해결된다는 효과가 있다. 따라서, 금형을 제작하기 위한 코스트나 시간이 적게 든다는 이점이 있다.

또, 예상되는 표면측 패드(19)보다 많은 다수의 비아(11)를 미리 형성함으로써, 표면측 패드(19)와 비아(11)를 용이하게 표면 도전층(21)으로 접속할 수 있다는 효과도 있다. 즉, 비아(11)의 개수가 많기 때문에, 표면측 패드(19)의 위치나 개수가 다르더라도 충분히 대응할 수 있다는 이점이 있다.

또한, 본 발명은 상기한 실시형태에 하등 한정되는 것이 아니며, 본 발명을 일탈하지 않는 범위에서 여러 가지 형태로 실시할 수 있는 것은 말할 필요도 없다.

(1) 예를 들면, 상기한 실시형태에서는 대판의 그린 시트로부터 각 IC 검사장치용 기판에 대응한 복수의 그린 시트를 잘라 내었으나, 1장의 IC 검사장치용 기판에 대응한 단일의 그린 시트를 이용하여도 좋다.

또한, 대판의 그린 시트에 대해서 단일의 패드 패턴의 IC 검사장치용 기판을 위한 그린 시트의 영역을 설정하거나 다른 패드 패턴의 IC 검사용 기판을 위한 그린 시트의 영역을 설정하여도 좋다.

(2) 상기한 실시형태에서는 비아형성영역의 좌우에 표면측 패드를 형성하였으나, 비아형성영역의 전 둘레(4방) 또는 3방을 둘러싸도록 배치하여도 좋다.

(3) 상기한 실시형태에서는 표면측 패드와 표면 도전층을 동시에 형성하였으나, 이것들의 형성을 별도 공정에서 하여도 좋다. 예를 들면, 표면측 패드를 형성한 후에 비아와 표면측 패드를 접속하도록 표면 도전층을 형성하여도 좋다.

(4) 상기한 실시형태에서는 마더 세라믹 기판에 패드나 표면 도전층을 형성한 후에 외형 사이즈를 조정하여 IC 검사장치용 기판을 제작하였으나, 마더 세라믹 기판의 외형 사이즈를 조정하고 나서 패드나 표면 도전층을 형성하여도 좋다.

1 - IC 검사장치용 기판 9 - 프로브
11 - 비아 13 - 기판 본체
15 - 제 1 주면 19 - 표면측 패드
21 - 표면 도전층 23 - 제 2 주면
25 - 이면측 패드 35 - 스루 홀(관통구멍)
47 - 마더 세라믹 기판

Claims

전자부품 검사용의 프로브가 접속되는 세라믹 기판에 있어서,
상기 세라믹 기판의 평면방향에 있어서의 중앙 영역에 배치되며, 상기 세라믹 기판을 두께방향으로 관통하며 패드보다도 개수가 많은 복수의 비아와;
상기 비아가 형성된 중앙 영역의 외측에 형성되며, 상기 프로브가 접속되는 패드와;
상기 세라믹 기판의 표면에만 형성되며, 상기 비아와 상기 패드를 접속하는 도전층;을 구비하여 상기 프로브가 접속되는 모든 패드가 상기 비아와 상기 도전층을 통해서 접속되는 것을 특징으로 하는 세라믹 기판.
삭제
전자부품 검사용의 프로브가 접속되는 패드를 구비한 세라믹 기판의 제조방법에 있어서,
세라믹 그린 시트에 상기 패드보다 많은 비아재료를 충전한 비아 충전부를 형성하는 제 1 공정과;
상기 비아 충전부를 형성한 세라믹 그린 시트를 소성하여 비아를 구비한 마더 세라믹 기판을 형성하는 제 2 공정과;
상기 마더 세라믹 기판의 표면에 프로브가 접속되는 복수 개의 패드를 비아가 형성된 영역보다 외측에 형성하여 상기 모든 패드와 상기 비아를 접속하는 도전층을 형성하는 제 3 공정과;
상기 마더 세라믹 기판의 외형 사이즈를 조정하여 세라믹 기판을 제조하는 제 4 공정;을 가지는 것을 특징으로 하는 세라믹 기판의 제조방법.
청구항 3에 있어서,
상기 제 1 공정 전에, 대판(大版)의 세라믹 그린 시트로부터 1장 또는 복수장의 상기 마더 세라믹 기판에 대응하는 세라믹 그린 시트를 절단함과 아울러,
상기 절단시에는 상기 세라믹 기판보다도 외형 사이즈가 큰 마더 세라믹 기판의 외형에 대응하는 사이즈로 상기 세라믹 그린 시트를 절단하는 것을 특징으로 하는 세라믹 기판의 제조방법.