CN102740590A - 陶瓷基板及其制造方法 - Google Patents

陶瓷基板及其制造方法 Download PDF

Info

Publication number
CN102740590A
CN102740590A CN2012100947939A CN201210094793A CN102740590A CN 102740590 A CN102740590 A CN 102740590A CN 2012100947939 A CN2012100947939 A CN 2012100947939A CN 201210094793 A CN201210094793 A CN 201210094793A CN 102740590 A CN102740590 A CN 102740590A
Authority
CN
China
Prior art keywords
ceramic
substrate
ceramic substrate
path
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100947939A
Other languages
English (en)
Other versions
CN102740590B (zh
Inventor
野村俊寿
铃木健司
秋田和重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102740590A publication Critical patent/CN102740590A/zh
Application granted granted Critical
Publication of CN102740590B publication Critical patent/CN102740590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种陶瓷基板及其制造方法，无论所需的引脚的数量和位置如何，都能根据预定的技术参数来相对快速且价廉地制造用于电子部件测试设备的陶瓷基板。在特定实施例中，所述陶瓷基板被配置为连接至用于测试电子组件的探测器，并且所述陶瓷基板包括：多个通路，其位于所述陶瓷基板的中央区域内，并且在所述陶瓷基板的厚度方向上贯通所述陶瓷基板；接点，其位于围绕所述通路所在的中央区域的外周部，所述接点被配置成连接至所述探测器；以及导电层，其仅位于所述陶瓷基板的正面上，并且将所述通路分别连接至所述接点。本发明的特定实施例包括数量比引脚的数量大的通路。

Description

陶瓷基板及其制造方法
技术领域
本发明涉及一种用于例如探测器卡的测试电子组件用设备中所采用的陶瓷基板及其制造方法。
背景技术
到目前为止，由多个陶瓷层构成的多层陶瓷基板已经用作探测器卡的基板，其中该探测器卡是一种电子组件测试设备。
陶瓷基板内设置有多个通路(填充有导电材料)以及连接至所述通路的内部线路层。在该陶瓷基板的表面上形成有连接至各个通路的多个接点(参见专利文献1)。
在探测器卡中，微小的探测器连接至陶瓷基板上的接点。使这些探测器与在例如硅晶片上制作出的多个半导体芯片(例如，IC芯片)的电极相接触，以对这些半导体芯片进行电测试。
在制造陶瓷基板时，通常制造具有通路(未烧结)和内部线路层的多个陶瓷生坯(与陶瓷层相对应)。堆叠这些陶瓷生坯，由此制造层叠体。对该层叠体进行烧结并随后进行分割，由此形成具有预定形状的陶瓷基板。
相关技术文献
专利文献1：日本特开2009-74823
发明内容
然而，背景技术所述的技术面临诸如以下将提到的各种问题，并且期望进一步改进该技术。
具体地，为了在与各陶瓷层相对应的各个陶瓷生坯中形成通路，需要使用到用于在这些陶瓷生坯中形成孔(与各通路相对应)的金属模具。另外，当目标陶瓷基板的尺寸改变时或者当孔的位置改变时，针对各个尺寸和位置均需要专门设计的金属模具。
由于这些原因，制造多个金属模具存在工具成本问题。此外，制造金属模具是耗时的。这些情况导致制造陶瓷基板所需的时间延长。
特别地，当陶瓷层的数量大时，所需的金属模具的数量也相应增加。即使在这方面，背景技术所述的技术也已经对降低成本和实现更快的交货构成妨碍。
为了解决这些问题而设想出本发明，本发明的一个目的在于提供一种能够降低成本并缩短制造时间的陶瓷基板，并且还提供一种用于制造所述陶瓷基板的方法。
用于解决上述问题的手段(手段1)是一种陶瓷基板，其被配置为连接至用于测试电子组件的探测器，所述陶瓷基板包括：多个通路，其位于所述陶瓷基板的平面方向上的中央区域内，并且在所述陶瓷基板的厚度方向上贯通所述陶瓷基板；接点，其位于围绕所述通路所在的中央区域的外周部，所述接点被配置为连接至所述探测器；以及导电层，其仅位于所述陶瓷基板的正面上，并且将所述通路分别连接至所述接点。
本发明涉及一种尚未连接至探测器的陶瓷基板。在该陶瓷基板的中央区域中形成有多个通路。待连接至探测器的接点形成在位于形成有通路的中央区域外侧(例如，围绕该中央区域)的外周部(例如，边缘侧)上。此外，仅在该陶瓷基板的正面上形成有用于将所述通路分别连接至所述接点的导电层。
因此，对于具有这种结构的陶瓷基板，能够通过不同的工序在所述基板的表面上形成通路、接点和导电层。因此，预先制造具有的通路的数量大于预期的通路数量的陶瓷基板。在确定技术参数之后，按预定的布局形成接点。可以单独形成用于将形成在中央区域中的某些通路连接至位于所述通路外侧的接点的导电层。
具体地，在背景技术中，当在陶瓷基板内形成用于使通路互连的内部线路层时，必须在确定了技术参数之后根据所述技术参数来形成所述内部线路层。然而，本发明的结构使得可以预先形成通路，并且在确定了技术参数之后仅在所述陶瓷基板的一个表面上形成导电层。
因此，没有必要制备与各种尺寸和图案相对应的金属模具，而这种金属模具的制备到目前为止都是必须的。由于可以利用单个金属模具来形成与(已经预先设置为较大数量的)通路相对应的贯通孔，因此能够大幅减少制造陶瓷基板中所耗费的时间和工具成本。
根据本发明的第二实施例，所述通路的数量大于所述接点的数量。
在本发明的第二实施例中，所述通路的数量大于所述接点的数量。因而，能够容易地配置从特定接点到位于特定位置处的通路的导电层。
可以制备比预期多的接点。因此，只要预先制造出单个陶瓷基板，就将得到能够应对各种陶瓷基板的技术参数的优点。
根据本发明的第三实施例，提供一种陶瓷基板的制造方法，所述陶瓷基板具有被配置为连接至用于测试电子组件的探测器的接点，所述陶瓷基板的制造方法包括：第一步骤，在陶瓷生坯上形成填充有通路材料的多个通路填充部；第二步骤，烧结所述陶瓷生坯以形成具有多个通路的陶瓷母基板；第三步骤，在所述陶瓷母基板的正面上形成所述接点以及用于将所述接点连接至所述通路的导电层；以及第四步骤，切割所述陶瓷母基板以制造所述陶瓷基板；其中，所述通路的数量大于所述接点的数量。
在本发明的第三实施例中，首先，在陶瓷生坯中形成数量比接点的数量大的填充有通路材料的通路填充部。接着，烧结具有所述通路填充部的陶瓷生坯，由此形成具有通路的陶瓷母基板。接着，在该陶瓷母基板的表面上形成接点和(用于将接点连接至所述通路的)导电层。将所述陶瓷母基板切割成具有一定外形尺寸(即，预定的外形尺寸)，由此制造出陶瓷基板。
因此，预先制造比最终的陶瓷基板大的具有通路的陶瓷母基板。例如，根据技术参数，在该陶瓷母基板上形成接点和导电层，然后将该陶瓷母基板切割成具有一定外形尺寸，由此制造陶瓷基板。由此，与背景技术相比，所需的制造成本和时间可以减少。
具体地，预先制备并储存所具有的通路的数量比通常所使用的接点的数量大的大陶瓷母基板。结果，不必制备与不同尺寸和不同通路布局相对应的多个金属模具，而到目前为止都要实施这种金属模具的制备。能够减少与金属模具有关的工具成本和制造时间，由此可以减少制造陶瓷基板的成本和时间。
如上所述，即使当目标陶瓷基板的尺寸改变时或者当成为通路的孔的位置改变时，也将得到在本制造方法中能够使用单个金属模具的优点。因此，获得了减少制造金属模具中的工具成本和时间的优点。
根据本发明的第四实施例，第三实施例的所述方法还包括：分割步骤，在所述第一步骤之前，从大尺寸陶瓷生坯中分割出一个或多个分别与所述陶瓷母基板相对应的陶瓷生坯；其中，通过所述分割步骤所获得的陶瓷生坯的外形尺寸与所述陶瓷母基板的外形尺寸相对应，所述陶瓷母基板的外形尺寸大于所述陶瓷基板的外形尺寸。
因而，可以根据一个大尺寸陶瓷生坯制造出与(尺寸大于陶瓷基板的)陶瓷母基板相对应的陶瓷生坯。
以下说明本发明的实施例的特性。
例如，可以采用长5mm×宽11mm～长10mm×宽15mm范围内的尺寸作为陶瓷基板的平面形状的尺寸。此外，例如，对于陶瓷基板的厚度，可以采用0.13mm～0.50mm。
根据陶瓷基板的尺寸和通路的数量，可以采用长3mm×宽6mm～长6mm×宽8mm作为将要配置通路的区域(例如，中央区域)。
根据技术参数，例如，可以采用21～70作为将要配置的通路的数量。
根据技术参数，例如，可以采用21～70作为能够连接至探测器的接点的数量。
构成所述陶瓷基板的陶瓷材料的具体例子包括由高温烧结陶瓷制成的烧结体，所述高温烧结陶瓷例如为氧化铝、氮化铝、氮化硼、碳化硅和氮化硅等。另外，上述例子还包括由低温烧结陶瓷制成的烧结体，所述低温烧结陶瓷例如为玻璃陶瓷；所述玻璃陶瓷是通过向硼硅玻璃或硼硅铅玻璃添加无机陶瓷填料所制造的，其中所述无机陶瓷填料例如为铝。
并不限制制造接点所使用的材料。然而，优选使用诸如钼、钨、铜和银等能够与陶瓷同时进行烧结的金属通过同一烧结工序来形成接点。当选择了由低温烧结陶瓷制成的烧结体时，可以使用铜或银等作为接点的材料。还可以在陶瓷烧结后利用各种方法(例如，溅射、镀金属、CVD和印刷等)来单独形成接点。
并未特别限制构成所述通路的通路导体所用的材料。尽管如此，优选使用能够与陶瓷同时进行烧结的金属，所述金属例如为钼和钨。当选择了由低温烧结陶瓷制成的烧结体时，还可使用铜或银等作为用于制作通路导体的材料。
附图说明
将参考以下附图来详细说明本发明的例示方面，其中，
图1是示出一个实施例中的用于IC测试设备的基板(以下称为“IC测试设备基板”)的使用状态的图；
图2A是IC测试设备基板的俯视图；
图2B是IC测试设备基板的仰视图；
图3是示出图2A所示的IC测试设备基板的沿着线A-A所截取的截面的截面图；
图4是示出大尺寸生坯和各个生坯的布局的图；
图5是示出形成通孔所使用的金属模具的图；
图6A、6B是示出IC测试设备基板的制造工序的图；以及
图7A、7B、7C是示出IC测试设备基板的制造工序的图。
附图标记说明
1：IC测试设备基板
9：探测器
11：通路
13：基板本体
15：第一主面
19：正面侧接点
21：表面导电层
23：第二主面
25：背面侧接点
35：通孔(贯通孔)
47：陶瓷母基板
具体实施方式
以下说明本发明的实施例。
实施例
通过以用于IC芯片测试设备的基板(以下称为“IC测试设备基板”)为例来说明陶瓷基板。
将IC测试设备基板设置在用于在制作有IC的多个位置处对硅晶片进行电测试的设备(例如，IC测试设备)上。
结构
首先说明本实施例的IC测试设备基板的结构。
如图1示意性所示，将本实施例的IC测试设备基板中所使用的基板1设置在IC测试设备5上，IC测试设备5在制作有IC的多个位置处对硅晶片3进行电测试。在IC测试设备基板1的表面上配置有待与各个IC的端子7接触的多个微小探测器9。
如图2和3所示，IC测试设备基板1是矩形板状的陶瓷基板，并具有例如长15mm×宽10mm×厚1.5mm的尺寸。
在IC测试设备基板1的中央区域中形成有在IC测试设备基板1的厚度方向上贯通IC测试设备基板1的多个通路11。具体地，在IC测试设备基板1中，(如由虚线围绕的区域所示的)通路布局区域V具有例如为长11mm×宽5mm的尺寸并设置在由绝缘性氧化铝制成的基板本体13的中央区域中。直径为0.1mm的各个通路11以4×6的矩阵形式排列在通路布局区域V内，其中通路11之间的间距例如为1.0mm。
方形的外周部17(例如，位于中央区域外侧)设置在IC测试设备基板1的正面侧或测试侧的第一主面15上，从而围绕通路布局区域V的周围。外周部17中形成有多个正面侧接点19。由导电金属制成的探测器9连接至各个正面侧接点19。每个正面侧接点19具有尺寸为长0.15mm×宽0.3mm的平面矩形形状。例如，在图2A中示出了分别配置在通路布局区域V的两侧的两列正面侧接点19，每列具有6个正面侧接点19。
尽管没有示出，但众所周知，每个正面侧接点19均包括一个金属打底层(例如由两层构成)、铜镀层(铜层)、镍镀层(镍层)以及金镀层(金层)。
金属打底层通过堆叠钛溅射层和铜溅射层而制作，其中钛溅射层和铜溅射层是不同类型的金属层。铜镀层是通过利用电解镀铜来覆盖铜溅射层的上表面所制成的镀层。镍镀层是通过利用电解镀镍覆盖铜镀层的上表面所制成的镀层。金镀层是通过利用电解镀金覆盖镍镀层的上表面所制成的镀层。
进一步，在IC测试设备基板1的第一主面15上形成(由与正面侧接点19的材料相同的材料制成的)表面导电层21，以使得预定通路11各自连接至一个预定正面侧接点19。表面导电层21被配置为根据预设的技术参数来将选定的通路11适当地连接至选定的正面侧接点19。
同时，如图2B所示，背面侧接点25(由与正面侧接点19的材料相同的材料制成)形成在IC测试设备基板1的背面侧的第二主面23上，从而覆盖各个通路11的端面。背面侧接点25可以连接至IC测试设备5。
制造方法
现在说明本实施例的IC测试设备基板1的制造方法。
1)陶瓷生坯(以下称为“生坯”)的制备工序
如图4所示，在生坯制备工序中，制备比生坯31大的生坯33，从而一次制备多个IC测试设备基板1，即，通过这样一种方式能够最终分割出在尺寸上与IC测试设备基板1相一致的多个生坯31。
在罐内对铝粉、有机溶剂和有机粘合剂等进行湿法掺和，由此制造出用于制作大尺寸生坯33的浆料，其中铝粉是陶瓷的原材料。
接着，采用用于制备生坯的浆料作为原料，并且利用到目前为止众所周知的浇铸设备在预定的片材上浇铸具有薄而均匀厚度的浆料。
随后，对片状的浇铸浆料进行加热和干燥，由此制备生坯33。还可以利用压模技术代替这样一种片状模塑技术来制备类似的生坯。
2)陶瓷母基板的制备工序
接着，如此制备的生坯33通过打孔而被钻孔，由此在预定位置(例如，通路形成位置)处形成多个通孔(例如，贯通孔)35。
具体地，在生坯33(例如，大尺寸生坯)的每个生坯31的中央区域中，利用具有多个引脚37的上金属模具39以及具有通孔41的下金属模具来使贯通孔35开通，其中引脚37贯通至通孔41，并且如图5中所示，每个引脚37分别对应于各个通孔35。
利用到目前为止已知的糊剂注入设备，向如此钻孔后的生坯33内的各个通孔35注入预先准备的用于形成通路的钨糊剂，由此形成通路填充部(例如，通路带电部)36。随后，干燥该糊剂。
随后，沿着图4所示的第一线L1分割出生坯31。由此获得了诸如图6A所示(对应于一个IC测试设备基板1的)生坯31。
现在说明图4所示的第一线L1、第二线L2和第三线L3。第三线L3是表示与IC测试设备基板1的平面形状相对应的尺寸的线。第二线L2是表示与陶瓷母基板的平面形状相对应的尺寸的线，其中后面将要描述的IC测试设备基板1是从该陶瓷母基板中分割出来的。第一线L1是为了首先分割出生坯31而设置的线。第一线L1～第三线L3被设置为尺寸顺次变小。
接着，如图6A所示，沿着第一线L1所分割出的生坯31在200℃～300℃下的空气中被加热20～60个小时，由此被脱脂。从而分解并去除生坯31内所包含的粘合剂。
在脱脂之后，将生坯31转移至烧结设备，在该烧结设备中，在氧化铝能够烧结的温度(例如，约1600℃)下对生坯31进行加热和烧结约24小时。结果，氧化铝和糊剂内的钨被同时烧结。
作为烧结的结果，如图6B所示，通路填充部36转变成通路11，生坯31收缩并由此转变成在尺寸上与第二线L2相对应的烧结基板(例如，陶瓷母基板)47。
陶瓷母基板47被设计成比通常所使用的各种尺寸的IC测试设备基板1都要大。
储存陶瓷母基板47，直到确定了IC测试设备基板1的技术参数为止。具体地，在用于制造陶瓷母基板47的工序之后，可以中止制造工作。由此可以预先制备具有单一尺寸的陶瓷母基板47。
3)IC测试设备基板的制备工序
接着，当在确定了技术参数之后开始IC测试设备基板1的制造时，利用到目前为止众所周知的表面抛光机来对陶瓷母基板47的第一主面15和第二主面23进行研磨，由此提高第一主面15和第二主面23的平坦度。
还可以在储存之前对陶瓷母基板47进行表面抛光。
如图7A所示，表面导电层21和正面侧接点19以例如依次或者一体化的方式形成在陶瓷母基板47(更具体为基板本体13)的第一主面15上，从而连接至各个通路11，其中表面导电层21为薄膜。除此之外，如图7B所示，背面侧接点25形成在基板本体13的第二主面23上，从而覆盖各个通路11的端面。
根据预定的技术参数来实施从通路11到正面侧接点19的连接，因而形成符合这些技术参数的表面导电层21。
4)表面导电层的形成过程
首先，在基板本体13的第一主面15和第二主面23上形成由两个金属层制成并充当金属打底层的金属层。更具体地，尽管没有示出，但首先通过溅射形成由钛制成的溅射层(即，要转变成钛溅射层的溅射层)。接着，在钛溅射层上通过溅射形成由铜制成的溅射层(即，要转变成铜溅射层的溅射层)。
在基板本体13的第一主面15和第二主面23上涂布具有感光性的抗镀材料。进一步，在该抗镀材料上涂布具有预定掩模图案的曝光掩模。该掩膜图案设置成与正面侧接点19、背面侧接点25和将要形成的表面导电层21中的任一个的几何图案相对应。经由曝光掩模对抗镀材料进行曝光。对如此曝光后的抗镀材料进行显影，由此形成抗镀层。因此，该抗镀层具有表面导电层21的几何形状、正面侧接点19的几何形状或背面侧接点25的几何形状。
接着，利用电解镀铜形成铜镀层。进一步，在该铜镀层上利用电解镀镍形成镍镀层。进一步，在该镍镀层上利用电解镀金形成金镀层。
随后，在去除了抗镀层之后，对基板进行蚀刻。结果，由此形成了包括钛溅射层、铜溅射层、铜镀层、镍镀层和金镀层的层叠体。
在基板本体13的第一主面15上形成表面导电层21和多个正面侧接点19，并且在第二主面23上形成多个背面侧接点25。
然后，陶瓷母基板47沿着第三线L 3被分割，从而具有与技术参数一致的尺寸。图7C示出了已完成的IC测试设备基板1在第一主面15上具有表面导电层21和多个正面侧接点19，图7B示出了在第二主面23上具有多个背面侧接点25。
根据测试对象，各探测器连接至IC测试设备基板1的正面侧接点19，由此IC测试设备基板1被使用。
在本实施例中，利用单个金属模具来在大尺寸生坯33上的预定位置(与各陶瓷母基板47相对应的位置)处形成数量比正面侧接点19的数量大的通孔35(即，通孔35的预定数量比通路11的预期数量大)。大尺寸生坯33沿着与陶瓷母基板47的生坯31相对应的第一线L1被分割。随后，对如此分割出的生坯31进行烧结，由此制造出陶瓷母基板47。储存如此制造出的陶瓷母基板47。根据技术参数，在陶瓷母基板47上形成正面侧接点19和表面导电层21，并且还在陶瓷母基板47上形成背面侧接点25。然后，沿着第三线L3分割陶瓷母基板47，由此完成了IC测试设备基板1。
如上所述，在IC测试设备基板1的制造之前，制备比IC测试设备基板1大的陶瓷母基板47(具有多个通路11)。根据技术参数，在陶瓷母基板47上形成正面侧接点19和表面导电层21。将陶瓷母基板47切割成具有确定的外形尺寸以制造出IC测试设备基板1。因而，与背景技术的IC测试设备基板的制造相比，可以在较短的时间内更加廉价地制造出基板1。
具体地，预先制备并储存大尺寸陶瓷母基板47，其中大尺寸陶瓷母基板具有数量比一般情况下所使用的正面侧接点19的数量更大的通路11。这使得没有必要制造与不同的通路尺寸和不同的通路布局相对应的多个金属模具，而到目前为止所述多个金属模具的制造是必须的。因而，可以降低金属模具的制造成本并缩短其制造时间，进而降低IC测试设备基板1的制造成本并缩短其制造时间。
因此，即使当目标IC测试设备基板1具有不同的尺寸时或者当通孔35(其限定通路11)采用不同的位置时，也将得到可使用单一金属模具的优点。因此，还得到降低金属模具的制造成本并缩短其制造时间的优点。
此外，预先制备数量比正面侧接点19的预期数量大的通路11，从而得到能够利用表面导电层21容易地将正面侧接点19连接至通路11的优点。具体地，由于存在大量的通路11，因此将得到如下的优点：无论所需的正面侧接点的位置或数量如何，对于不同的技术参数都足够连接正面侧接点19。
本发明不限于上述实施例。无需说明，在不超出本发明的范围的情况下，本发明能够以各种形式予以实施。
例如，在本实施例中，从大尺寸生坯分割出与各个IC测试设备基板相对应的多个生坯。然而，对应于一个IC测试设备基板的单个生坯也能够应用于本发明。
在大尺寸生坯上，可以设置用于具有单一接点图案的IC测试设备基板的生坯区域，或者还可以设置用于具有不同的接点图案的IC测试设备基板的生坯区域。
在本实施例中，正面侧接点设置在通路形成区域(例如，中央区域)的任一侧(例如，在外周部)上。然而，正面侧接点还可被排列成围绕通路形成区域的所有侧(四个侧边)或三个侧边。
在本实施例中，同时形成正面侧接点和表面导电层。然而，还可在不同的工序中形成正面侧接点和表面导电层。例如，还可在形成了正面侧接点之后形成表面导电层，从而将通路连接至正面侧接点。
本实施例中，在陶瓷母基板上形成了接点和表面导电层之后，切割该陶瓷母基板以得到确定的外形尺寸，由此制造出IC测试设备基板。然而，还可在将陶瓷母基板切割成具有确定的外形尺寸之后形成接点和表面导电层。
相关申请的交叉引用
本发明要求2011年4月1日提交的日本专利申请2011-082161的优先权，在此通过引用将其全部内容合并到本说明书中。

Claims (4)

1.一种陶瓷基板，被配置为连接至用于测试电子组件的探测器，所述陶瓷基板包括：
多个通路，其位于所述陶瓷基板的平面方向上的中央区域内，并且在所述陶瓷基板的厚度方向上贯通所述陶瓷基板；
接点，其位于围绕所述通路所在的中央区域的外周部，所述接点被配置成连接至所述探测器；以及
导电层，其仅位于所述陶瓷基板的正面上，并且将所述通路分别连接至所述接点。
2.根据权利要求1所述的陶瓷基板，其特征在于，所述通路的数量大于所述接点的数量。
3.一种陶瓷基板的制造方法，所述陶瓷基板具有被配置为连接至用于测试电子组件的探测器的接点，所述陶瓷基板的制造方法包括：
第一步骤，在陶瓷生坯上形成填充有通路材料的多个通路填充部；
第二步骤，烧结所述陶瓷生坯以形成具有多个通路的陶瓷母基板；
第三步骤，在所述陶瓷母基板的正面上形成所述接点以及用于将所述接点连接至所述通路的导电层；以及
第四步骤，切割所述陶瓷母基板以制造所述陶瓷基板；
其中，所述通路的数量大于所述接点的数量。
4.根据权利要求3所述的陶瓷基板的制造方法，其特征在于，还包括：
分割步骤，在所述第一步骤之前，从大尺寸陶瓷生坯中分割出一个或多个分别与所述陶瓷母基板相对应的陶瓷生坯；
其中，通过所述分割步骤所获得的陶瓷生坯的外形尺寸与所述陶瓷母基板的外形尺寸相对应，并且所述陶瓷母基板的外形尺寸大于所述陶瓷基板的外形尺寸。
CN201210094793.9A 2011-04-01 2012-04-01 陶瓷基板及其制造方法 Active CN102740590B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011082161A JP5670806B2 (ja) 2011-04-01 2011-04-01 セラミック基板及びその製造方法
JP2011-082161 2011-04-01

Publications (2)

Publication Number Publication Date
CN102740590A true CN102740590A (zh) 2012-10-17
CN102740590B CN102740590B (zh) 2015-10-21

Family

ID=46925759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210094793.9A Active CN102740590B (zh) 2011-04-01 2012-04-01 陶瓷基板及其制造方法

Country Status (4)

Country Link
US (1) US9049786B2 (zh)
JP (1) JP5670806B2 (zh)
KR (1) KR101555405B1 (zh)
CN (1) CN102740590B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115291340A (zh) * 2022-07-13 2022-11-04 广州奥鑫通讯设备有限公司 一种用于光纤陀螺仪的光器件及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR102419954B1 (ko) * 2017-10-20 2022-07-12 가부시키가이샤 페로텍 머티리얼 테크놀로지즈 세라믹스, 프로브 안내 부품, 프로브 카드 및 패키지 검사용 소켓
KR101961101B1 (ko) * 2017-12-07 2019-03-22 (주)티에스이 무프레임 구조를 갖는 테스트용 러버 소켓 및 그의 제작 방법
JP2020030127A (ja) * 2018-08-23 2020-02-27 日本特殊陶業株式会社 電気検査用基板およびその製造方法
US11264251B2 (en) * 2018-11-29 2022-03-01 Wavepia Co., Ltd. Method of manufacturing power amplifier package embedded with input-output circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002257858A (ja) * 2001-02-28 2002-09-11 Ibiden Co Ltd プローブカード
US20060086703A1 (en) * 2004-08-18 2006-04-27 Ling Liu System and method for singulating a substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065345A (ja) * 1996-08-20 1998-03-06 Hitachi Ltd 多層セラミック基板とその製造方法及びパターン検査装置
JP2003060358A (ja) * 2001-08-10 2003-02-28 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
JP2009074823A (ja) 2007-09-19 2009-04-09 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板およびその製造方法
JP4542587B2 (ja) 2008-02-04 2010-09-15 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP5449719B2 (ja) * 2008-08-11 2014-03-19 日本特殊陶業株式会社 配線基板、ｉｃ電気特性検査用配線基板、及び配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002257858A (ja) * 2001-02-28 2002-09-11 Ibiden Co Ltd プローブカード
US20060086703A1 (en) * 2004-08-18 2006-04-27 Ling Liu System and method for singulating a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115291340A (zh) * 2022-07-13 2022-11-04 广州奥鑫通讯设备有限公司 一种用于光纤陀螺仪的光器件及其制备方法

Also Published As

Publication number Publication date
JP5670806B2 (ja) 2015-02-18
CN102740590B (zh) 2015-10-21
US9049786B2 (en) 2015-06-02
KR20120112222A (ko) 2012-10-11
JP2012215527A (ja) 2012-11-08
US20120247821A1 (en) 2012-10-04
KR101555405B1 (ko) 2015-09-23

Similar Documents

Publication Publication Date Title
CN102740590A (zh) 陶瓷基板及其制造方法
TW584950B (en) Chip packaging structure and process thereof
US8106306B2 (en) Ceramic multi-layer circuit substrate and manufacturing method thereof
US7733102B2 (en) Ultra-fine area array pitch probe card
US9006028B2 (en) Methods for forming ceramic substrates with via studs
KR20140086375A (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
TWI555985B (zh) 用於探針卡之板件、製造該板件之方法，及探針卡
JP2010271296A (ja) 電気検査用基板及びその製造方法
CN102680747A (zh) 电子部件测试装置用线路板及其制造方法
CN102937695A (zh) 一种硅通孔超薄晶圆测试结构及测试方法
US9607754B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
US9851379B2 (en) Test probe substrate
US20100052711A1 (en) Probe card and manufacturing method of the same
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
US8742262B2 (en) Low temperature co-fired ceramic structure for high frequency applications and process for making same
CN102680748B (zh) 电子部件测试装置用线路板及其制造方法
KR20130039462A (ko) 프로브 카드 및 이의 제조 방법
US20170338127A1 (en) Methods for Forming Ceramic Substrates with Via Studs
TW201929629A (zh) 多晶粒測試介面模組及其製造方法
KR20120092915A (ko) 프로브 카드용 세라믹 기판 제조 방법
JP5690678B2 (ja) 電子部品検査装置用配線基板およびその製造方法
WO2010030962A2 (en) Structures and methods for wafer packages, and probes
JP4587596B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP2011114174A (ja) 配線基板
US20210153354A1 (en) Interposer using inclined electrode and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant