CN102680748B - 电子部件测试装置用线路板及其制造方法 - Google Patents

电子部件测试装置用线路板及其制造方法 Download PDF

Info

Publication number
CN102680748B
CN102680748B CN201210058936.0A CN201210058936A CN102680748B CN 102680748 B CN102680748 B CN 102680748B CN 201210058936 A CN201210058936 A CN 201210058936A CN 102680748 B CN102680748 B CN 102680748B
Authority
CN
China
Prior art keywords
wiring board
external connection
main body
electronic component
plate main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210058936.0A
Other languages
English (en)
Other versions
CN102680748A (zh
Inventor
小野友义
秋田和重
野村俊寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102680748A publication Critical patent/CN102680748A/zh
Application granted granted Critical
Publication of CN102680748B publication Critical patent/CN102680748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及电子部件测试装置用线路板及其制造方法，提供了一种可以相对快速、价廉且利用少量治具来进行设计和制造的电子部件测试装置用线路板。在特定实施例中，所述线路板包括板主体、位于所述板主体的正面的中心部并具有探测器接点的探测器接点区域以及位于所述板主体的正面的外周部并具有外部连接端子的外部连接端子区域，其中，所述探测器接点经由形成在所述探测器接点区域和所述外部连接端子区域之间的正面布线连接至所述外部连接端子。尽管这些特定实施例还包括用于连接所述探测器接点与所述外部连接端子的内部布线和第一通路导体，但优选不具有或者具有最小数量的这种内部布线。

Description

电子部件测试装置用线路板及其制造方法
技术领域
本发明涉及一种用于测试电子部件的导电性或其它性质的电子部件测试装置用的线路板及其制造方法。
背景技术
为了测试诸如IC芯片或LSI(大规模集成电路)等的电子部件的导电性或其它性质，提出了形成有多个信号接点的探测器卡，其中这些信号接点用于将探测器连接至由诸如陶瓷等的非导电材料制成的板的正面上的中央部附近的部件。单独布置多个内部布线(信号通路)，这些内部布线沿着从正面侧到背面侧的厚度方向，从在外侧面方向上的信号接点朝向基本均匀设置在板的整个背面部分上的多个端子扩展。例如，参见日本特开2008-197118。
然而，当在上述的探测器卡中设置内部布线时，由于需要在多层陶瓷板的层之间设计分别对应于待测试电子部件的内部布线，因此这种多层陶瓷板的设计是费时的，并且对各陶瓷层，需要用于在预定位置处形成通路导体或内部布线的治具(jig)。因此，出现无法在短时间内制造并交付多层陶瓷板的问题。
发明内容
本发明的一个目的是提供一种电子部件测试装置用线路板，其中该电子部件测试装置用线路板可以解决背景技术部分所述的问题，诸如缩短设计和制造该线路板所需的时间等，并且可以利用相对少量的工序和治具来容易地进行制造。
已想到用于解决上述问题的方式(方式1)，在板主体的同一表面上形成探测器接点以及用于与基板进行电性导通的外部连接端子，并且利用正面布线来连接这些端子和探测器接点。
即，本发明的实施例提供一种电子部件测试装置用线路板，包括：板主体，其具有正面(正面侧)和背面(背面侧)，并且至少所述板主体的正面由绝缘层构成；探测器接点区域，其位于所述板主体的正面的中心部(侧)，多个探测器接点形成在所述探测器接点区域中；以及外部连接端子区域，其位于所述板主体的正面的外周部(侧)，多个外部连接端子形成在所述外部连接端子区域中；其中所述外周部围绕所述中心部(位于所述中心部外侧)，以及所述探测器接点经由形成在所述探测器接点区域和外部连接端子区域之间的正面布线连接(导通)至所述外部连接端子。
根据本发明的实施例，由于探测器接点区域位于板主体的正面的中心部并且外部连接端子区域位于同一正面的外周部，因此仅需在该板主体的正面上形成用于将探测器接点连接至外部连接端子的正面布线。结果，在该线路板中，由于不需要内部布线而仅需要正面布线，可以缩短设计和制造用于测试电子部件的测试电路所需的时间。因此，可以提供如下的电子部件测试装置用线路板，其中该电子部件测试装置用线路板可以精确且快速地执行各个电子部件所需的预定测试、可以在短时间内设计出并且可以利用少量的工序和治具来容易且相对价廉地进行制造。
板主体包括如下的结构，在该结构中：板主体的包括厚度方向上的背面的大部分由金属芯板构成，并且仅在正面上层压相对薄的两个以上绝缘层。该板主体还可以包括仅由单层或多层诸如陶瓷或树脂等的绝缘材料构成的结构。
此外，形成在板主体的正面上的探测器接点、外部连接端子和正面布线可以包括形成在该正面上的薄膜层，以使得板主体的正面侧的绝缘层由陶瓷制成。
此外，形成在板主体的正面上的正面布线包括：信号电路用布线，针对被测试电子部件的处理信号被供给至该信号电路用布线；电源电路用布线，用于供给电力；以及接地电路用布线，其连接至地面。因此，这些正面布线连接有诸如电阻器、电容器或二极管等的芯片状的电子部件。
除此之外，外部连接端子区域从平面图上看可以具有大致方环形状，从而围绕从平面图上看基本为矩形的探测器接点区域的整个外周，所述探测器接点位于板主体的从平面图上看也基本为矩形的正面的中心部。外部连接端子区域还可以形成从平面图上看为U形的形状，其中外部连接端子被形成为沿着正面的三个侧边从而围绕探测器接点区域；或者，外部连接端子区域还可以形成为从平面图上看为两个独立矩形的形状，其中在沿着夹持探测器接点区域的两个相对侧边的两个矩形区域形成各个外部连接端子。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，所述板主体包括两个绝缘层，其中，所述两个绝缘层之间具有内部布线，第一通路导体贯通所述板主体的正面侧的绝缘层；所述两个绝缘层位于所述板主体的正面侧；以及一个或多个所述探测器接点经由所述内部布线和所述第一通路导体电性连接至一个或多个所述外部连接端子。
根据本发明的实施例，仅在从平面图上观察时、用于将位于板主体的正面的中心部的多个探测器接点连接至位于外周部的多个外部连接端子的正面布线不可避免地相互交叉的情况下，才需要具有内部布线和第一通路导体。优选地，利用最小数量的这种内部布线和第一通路导体。因而，可以在短时间内可靠地设计和制造主要具有正面布线且部分具有内部布线的电子部件测试装置用线路板。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，将所述线路板安装在由绝缘材料制成且具有正面和背面的转接板上，所述板主体的背面面向所述转接板的正面；所述转接板包括：多个第二通路导体，贯通所述转接板的正面和背面，以及位于所述转接板的正面上的第一端子和位于所述转接板的背面上的第二端子，所述第一端子和所述第二端子分别连接至各个所述第二通路导体的端部，其中，所述第二端子电性连接(导通)至外部部件。
根据本发明，位于板主体的正面的外周部的外部连接端子经由以下所述的接合线电性连接至位于转接板的正面上的第一端子，并且可以经由转接板的第二通路导体和第二端子可靠地电性连接至诸如印刷电路板等的安装有该转接板的母板。
当将电子部件测试装置用线路板安装在转接板的正面上时，使该线路板和该转接板这两者经由接合剂相互接合、或者使该线路板的背面侧插入形成在该转接板的正面上的凹部内。
此外，转接板的实施例包括从平面图上看基本均匀配置的第二通路导体、位于正面上的第一端子以及位于背面上的第二端子(外部端子)，或者仅在转接板的正面和背面的外周部形成有第二通路导体、第一端子和第二端子。可以使用预先制造的转接板。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，所述外部连接端子经由接合线或连接器连接至所述第一端子。
根据本发明的实施例，在电子部件测试装置用线路板或转接板中，没有设置内部布线或者可能在该测试装置用线路板的正面侧设置最小数量的内部布线。测试电路的全部或大部分由形成在测试装置用线路板的正面上的正面布线构成。此外，由于多个探测器分别直立于探测器接点上，因此这些探测器与接合线几乎不发生干扰，并且这些探测器可以可靠地接触待测试部件的外部端子以确保精确的测试。
因此，当对待测试电子部件进行测试时，可以在相对短的时间内设计和制造电子部件测试装置用线路板，并且可以精确且实用地进行测试。
同时，本发明的实施例提供一种电子部件测试装置用线路板的制造方法，所述线路板包括：板主体，其具有正面和背面，至少所述板主体的正面由绝缘层构成；探测器接点区域，其位于所述板主体的正面的中心部(侧)，多个探测器接点形成在所述探测器接点区域中；外部连接端子区域，位于所述板主体的正面的围绕所述中心部的外周部(侧)，多个外部连接端子形成在所述外部连接端子区域中；以及正面布线，将所述探测器接点连接至所述外部连接端子；所述线路板的制造方法包括：烧结具有正面和背面的生坯以形成陶瓷片材，其中所述生坯具有多个板区域；以及通过对所述多个板区域的正面实施物理气相沉积或镀金属工艺来形成所述多个探测器接点、所述多个外部连接端子以及多条所述正面布线，以形成多个所述线路板。
根据本发明的实施例，由于仅对通过烧结生坯所获得的陶瓷片材的正面实施物理气相沉积法来形成探测器接点、连接端子和正面布线，因此可以缩短设计或制造所需的时间并且可以利用相对少量的工艺和治具来容易且价廉地制造线路板。
物理气相沉积工艺(方法)(PVD)是用于在真空内对金属粒子进行加热和蒸发以形成薄膜的工艺，并且包括例如利用电子束加热、激光加热进行的气相沉积或者利用离子束进行的溅射。
此外，为了制造具有内部布线和第一通路导体的电子部件测试装置用线路板，在层压了预先使得第一通路导体贯通其内的上层侧的生坯以及正面上形成有内部布线的下层侧的生坯之后，分别对各生坯实施上述工艺，由此制造出该线路板。
此外，在将电子部件测试装置用线路板安装在转接板的正面上之后，在外部连接端子和第一端子之间分别设置接合线。因而，可以形成实用的电子部件测试装置用线路板。
此外，本发明的实施例还包括一种电子部件测试装置用线路板的制造方法，进一步包括：在所述多个板区域的正面上形成了所述探测器接点、所述外部连接端子和所述正面布线之后，分割所述陶瓷片材以分离出多个所述线路板。
根据本发明的实施例，可以在相对短的时间内高效地提供多个电子部件测试装置用线路板。通过沿着形成在陶瓷片材的正面上的V形凹槽利用开槽法对该陶瓷片材进行切割或者沿着待切割面进行剪切，将该陶瓷片材分割成单独的线路板。
附图说明
将参考以下附图来详细说明本发明的例示方面，其中，
图1是示出根据本发明的一个典型实施例的电子部件测试装置用线路板的正视图；
图2是示出电子部件测试装置用线路板的平面图；
图3是示出该线路板的正面附近的一部分的放大垂直截面图；
图4是示出安装在转接板的正面上的线路板的垂直截面图；
图5是示出以不同形式安装在转接板上的线路板的垂直截面图；
图6是示出根据不同典型实施例的电子部件测试装置用线路板的垂直截面图；
图7是示出图6的X部分的放大平面图；
图8是示出根据另一不同典型实施例的电子部件测试装置用线路板的垂直截面图；
图9是示出根据另一不同典型实施例的电子部件测试装置用线路板的平面图；
图10是示出根据又一不同典型实施例的电子部件测试装置用线路板的平面图；
图11是示出电子部件测试装置用线路板的制造工艺的步骤的示意性的截面图；
图12是示出图11所示的制造工艺步骤之后的制造工艺步骤的示意性的截面图；
图13是示出图12所示的制造工艺步骤之后的制造工艺步骤的示意性的截面图；
图14是示出图13所示的制造工艺步骤之后的制造工艺步骤的示意性的截面图；
图15是示出图14所示的制造工艺步骤之后的制造工艺步骤的示意性的截面图；
图16是示出图15所示的制造工艺步骤之后的制造工艺步骤的示意性的截面图；以及
图17是示出图16所示的制造工艺步骤之后的制造工艺步骤的示意性的截面图。
附图标记说明：
1a～1e：线路板(电子部件测试装置用线路板)
2a～2c：板主体/板区域
4：线路板的正面
5：线路板的背面
6：探测器接点
7：外部连接端子
8：正面布线
8n：内部布线
20a、20b：转接板
22：转接板的正面
23：转接板的背面
25：第二通路导体
26：第一端子
27：第二端子
pa：探测器接点区域
ca：外部连接端子区域
v：第一通路导体
s1、s2：陶瓷层(绝缘层)
j1、j2：树脂层(绝缘层)
w：接合线
g：生坯
ss：陶瓷片材
具体实施方式
以下将说明用于实施本发明的典型实施例。
图1是示出根据本发明的一个典型实施例的电子部件测试装置用线路板(以下称为“线路板”)1a的正视图(侧视图)。图2是线路板1a的平面图。图3是线路板1a的正面4附近的一部分的放大垂直截面图。
如图1和图2所示，线路板1a包括：由诸如氧化铝等的高温烧结陶瓷(例如，绝缘材料)制成的平板状的板主体2a，其具有从平面图上看基本为方形(例如，矩形)的正面4和背面5；探测器接点区域pa，其位于板主体2a的正面4上的中心部，且在该区域pa中形成有多个探测器接点6；外部连接端子区域ca，其位于正面4的在探测器接点区域pa外侧的外周部，且在该区域ca中形成有多个外部连接端子7；以及形成在正面4上的多个正面布线8，用于将探测器接点6单独连接至外部连接端子7。
板主体2a形成为单个陶瓷层或者具有多个陶瓷层的层压体，并且四个侧边分别具有侧面3。上述的陶瓷层可以由诸如低温烧结陶瓷等的玻璃陶瓷构成。
探测器接点区域pa从平面图上看基本具有方形的形状，并且多个探测器接点6以基本相等的间隔突出。另一方面，外部连接端子区域ca从平面图上看具有大致方环形(tubularsquareshape)的形状，从而围绕探测器接点区域pa和外部连接端子7。如图2所示，外部连接端子7的数量与探测器接点6的数量可以相同。外部连接端子7还可以比探测器接点6多，并且可以部分包括电气独立的外部连接端子。
如图3所示，作为例子，如以下所述形成探测器接点6、正面布线8和外部连接端子7。在预先调整成平坦的板主体2a的正面4上，通过溅射和光刻技术顺次层压从平面图上看包括两端的圆形部和中间的直线部并具有预定图案的Ti(钛)薄膜层9和Cu(铜)薄膜层10。然后，在Cu薄膜层10上形成从平面图上看具有类似形状的Cu镀层11和Ni(镍)镀层15，以形成位于两端的大致圆柱部12和14以及位于中间部的直线部13。进一步，在去除了形成在Cu镀层11和Ni镀层15的外围的抗镀层(图中未示出)之后，通过电解镀工艺分别在上述的Ti薄膜层9、Cu薄膜层10和Cu镀层11的外侧面顺次涂覆Ni镀层16和Au(金)镀层18。
正面布线8可以部分包括从平面图上看为弯曲的部分。此外，正面布线8包括：信号电路用布线(未示出)，对待测试电子部件进行测试的处理信号被供给至该信号电路用布线；电源电路用布线(未示出)，用于供给电力；以及接地电路用布线(未示出)，其连接至地面。
图4是示出安装在转接板20a的正面22的上部的线路板1a的垂直截面图。
如图4所示，转接板20a由诸如氧化铝等的高温烧结陶瓷(绝缘材料)制成，并且包括：板主体21，其具有从平面图上看基本为方形的正面22和背面23；多个第二通路导体25，其分别对应于以基本相等的间隔贯通板主体21的正面22和背面23的多个通路孔24而形成；多个第一端子26，其分别连接至第二通路导体25在正面22侧的端部；以及多个外部端子27，其分别连接至第二通路导体25在背面23侧的端部，且用于电性连接至外部部件。
当板主体21由氧化铝构成时，第二通路导体25、第一端子26和外部端子27主要由W(钨)或Mo(钼)构成。当板主体21由诸如低温烧结陶瓷(绝缘材料)等的玻璃陶瓷构成时，第二通路导体25、第一端子26和外部端子27由Cu(铜)或Ag(银)构成。
如图4所示，探测器p以直立方式连接至探测器接点6的上部，并且可以电性接触与例如Si(硅)晶片等一起提供的多个待测试电子部件(图中均未示出)。此外，线路板1a的背面5侧经由接合剂19接合至转接板20a的正面22的中央部，由此线路板1a安装在转接板20a的正面22上。此外，位于转接板20a的正面22的外周的第一端子26随后各自经由接合线w连接至线路板1a的外部连接端子7。因而，第二端子27可以各自电性连接至探测器p。结果，可以连续对多个待测试电子部件进行测试。
由于转接板20a具有一般的构造，因此对于本发明的实施例，可以使用现有的转接板。
图5是示出安装在具有不同构造的转接板20b的正面22侧上的线路板1a的垂直截面图。如图5所示，转接板20b包括：板主体21，与上述的板主体相似；多个第二通路导体25，其仅贯通板主体21的正面22和背面23的外周部；位于正面22侧的第一端子26和位于背面23侧的第二端子27，第一端子26和第二端子27分别连接至通路导体25的端部；以及凹部28，其从平面图上看具有矩形形状且在正面22的中央部具有朝向上方的开口。
如图5所示，在将线路板1a的背面5侧插入转接板20b的凹部28内以使得线路板1a安装在转接板20b的正面22侧上之后，如上所述，使得探测器p分别直立于探测器接点6的上部，并且位于转接板20b的正面22侧的第一端子26各自经由接合线w连接至线路板1a的外部连接端子7。因而，第二端子27可以各自电性连接至探测器p。结果，可以连续对多个待测试电子部件进行测试。可以预先制造转接板20b。
根据上述的线路板1a，由于形成有多个探测器接点6的探测器接点区域pa位于板主体2a的正面4的中心部，以及形成有多个外部连接端子7的外部连接端子区域ca位于同一正面4的外周部，因此用于将探测器接点6连接至外部连接端子7的正面布线8可以仅形成在板主体2a的正面4上。结果，在线路板1a中，由于不需要内部布线而仅需要正面布线8，因此可以缩短设计和制造分别满足待测试的电子部件要求的测试电路所需的时间。因此，可以确保提供一种电子部件测试装置用线路板1a，其中该线路板1a可以精确且快速地执行各个电子部件所需的预定测试、可以在短时间内设计出、可以利用少量的治具来容易地制造并且相对价廉。
图6是示出不同典型实施例的线路板1b的垂直截面图。图7是图6的X部分的部分放大平面图。
如图6和图7所示，线路板1b包括：板主体2b，其中层压有位于正面4侧的相对薄的陶瓷层s1以及包括背面5的相对厚的陶瓷层s2；探测器接点区域pa，其具有以与上述相同的方式形成在板主体2b的正面4上的多个探测器接点6；外部连接端子区域ca，其具有多个外部连接端子7；正面布线8，用于将探测器接点6连接至端子7；内部布线8n，其形成在陶瓷层s1和s2之间；以及第一通路导体v，其将内部布线8n的端部分别连接至探测器接点6或连接端子7，并且贯通正面4侧的陶瓷层s1。
以下说明线路板1b在板主体2b的正面4侧形成位于陶瓷层s1和s2的层之间的内部布线8n和贯通陶瓷层s1的第一通路导体v的原因。如图7所示，当从平面图上看用于将探测器接点6连接至外部连接端子7的多个正面布线8不可避免地相互交叉时，应当避免正面布线8发生短路的可能性。
根据陶瓷层s1和s2的材料，内部布线8n和第一通路导体v主要由W或Mo构成，或者还可由Cu或Ag构成。
线路板1b以与上述相同的方式也安装在转接板20a和20b的正面22侧上。探测器p分别连接至探测器接点6的上部，并且外部连接端子7经由接合线w连接至转接板20a和20b的正面22侧的第一端子26，以用来对电子部件进行测试。
根据上述的线路板1b，从平面图上观看，如果用于将多个探测器接点6连接至多个外部连接端子7的正面布线8在正面4上不可避免地相互交叉，则配置最小数量的内部布线8n和第一通路导体v。因而，可以确保在短时间内设计和制造主要具有正面布线8的电子部件测试装置用线路板以及测试电路。
图8是示出另一不同典型实施例的线路板1c的垂直截面图。
如图8所示，线路板1c包括：板主体2c，其包括相对厚的金属芯板M以及形成在该厚的金属芯板M的上表面上的由环氧树脂制成的树脂层(例如，绝缘层)j1和j2；探测器接点6、外部连接端子7和正面布线8，以与上述相同的方式形成在板主体2c的正面4上；内部布线8n，以与上述相同的方式形成在位于板主体2c的正面4侧的树脂层j1和j2的层之间；以及第一通路导体v，其以与上述相同的方式将内部布线8n的端部分别连接至探测器接点6或外部连接端子7，并且贯通正面4侧中的树脂层j1。探测器接点6、外部连接端子7和正面布线8由Cu镀膜构成，并且可以通过诸如减法工艺等的光刻技术以微小间距精确地形成。
利用上述的线路板1c可以实现与对线路板1b论述的效果相同的效果。
可以利用线路板1b的板主体2b来代替板主体2c。
图9是另一不同典型实施例的线路板1d的平面图。在线路板1d中，如图9所示，在与上述相同的板主体2a的从平面图上看基本为方形的正面4上，位于中心部、具有多个探测器接点6且从平面图上看具有矩形形状的探测器接点区域pa被配置为仅接近正面4的一个侧边(上部侧边)。形成有多个外部连接端子7且从平面图上看基本为U形的外部连接端子区域ca被配置为沿着正面4的三个侧边。连接端子区域ca位于探测器接点区域pa外侧且从三侧围绕探测器接点区域pa。
可以使板主体2a形成为上述板主体2b和2c，其中利用内部布线8n和成对的第一通路导体v来替换正面布线8的一部分。
图10是示出又一不同典型实施例的线路板1e的平面图。
在线路板1e中，如图10所示，在与上述相同的板主体2a的从平面图上看具有大致方形形状的正面4上，位于中心部、具有多个探测器接点6且从平面图上看具有矩形形状的探测器接点区域pa配置于在相对两侧边之间的中央部且端部接近在其余两侧边附近的部位。使形成有外部连接端子7的一对左右外部连接端子区域ca位于沿着不靠近探测器接点区域pa的两侧边的外周部。该对外部连接端子区域ca具有从平面图上看相对细长的矩形形状并且位于探测器接点区域pa外侧以从两侧夹持探测器接点区域pa。还可以将上述的板主体2a形成为上述板主体2b和2c，其中利用内部布线8n和成对的第一通路导体v来替换正面布线8的一部分。
以下将说明线路板1a的制造方法。
预先将适量的树脂粘合剂和溶剂与氧化铝粉末混合以获得陶瓷浆料。如图11的截面图所示，通过刮刀法使陶瓷浆料变为片材以制造具有正面4和背面5的单层的生坯g。图11所示的虚线示出从平面图上看呈网格状的要切割的虚拟面(边界)f。将要成为线路板1a的板区域2a设置于各虚拟面f之间，并且框状的凸缘部m位于虚拟面f外侧。
然后，如图12所示，沿着在生坯g的正面4侧上暴露的待切割面f实施用以插入刀片(图中未示出)的刀刃侧的切槽工序，以形成从平面图观看时呈网格图案的V形凹槽30。然后，在预定温度下烧结正面4上形成有凹槽30的生坯g以获得陶瓷片材ss。
进一步，如图13(a)的放大截面图所示，将各板区域2a的正面4平滑化。对正面4的整个表面应用通过离子束进行的溅射工艺(例如，物理气相沉积法)，以在正面4上顺次涂覆Ti薄膜层9和Cu薄膜层10。然后，如图13(b)所示，在Cu薄膜层10的整个表面上形成了由感光性树脂制成的抗蚀层r之后，对抗蚀层r应用光刻技术以在预定位置处形成从平面图上看具有细长卵形形状的多个通孔h。通孔h可以具有在从平面图观看时包括位于两端的圆形部以及用于连接这些圆形部的直线部的结构。
随后，如图14(a)所示，对在通孔h的底面上暴露的Cu薄膜层10顺次实施两种电解镀金属工艺，以在该Cu薄膜层上顺次涂覆Cu镀层11和Ni镀层15。然后，如图14(b)所示，使得抗蚀层r与显影液相接触从而被剥离并去除。进一步，如图15(a)所示，使得Ti薄膜层9和Cu薄膜层10的没有被Cu镀层11和Ni镀层15所覆盖的部分与蚀刻液相接触并被去除。
然后，如图15(b)所示，对从平面图上看通常具有细长卵形形状的Ti薄膜层9、Cu薄膜层10、Cu镀层11和Ni镀层15顺次实施两种非电解镀工艺，以顺次涂覆厚度约为1μm到数μm的Ni镀层16和厚度约为0.03μm～0.1μm的Au镀层18。结果，探测器接点6、外部连接端子7和表面布线8整体形成并通常具有细长卵形的形状。如由图15(b)的虚线所示，探测器接点6和端子7可具有从平面图上看为圆形的形状，并且探测器接点6可以经由直线状的正面布线8连接至端子7。
结果，如图16所示，在用于制造多个线路板的陶瓷片材ss的各板区域2a(线路板1a)的正面4上，形成有位于中心部pa中的多个探测器接点6、位于外周部ca中的多个外部端子7以及用于将这两者连接到一起的各个正面布线8。
进一步，沿着图16所示的凹槽30对陶瓷片材ss进行分割以形成单独的线路板1a。因而，如图17所示，可以获得线路板1a，其中该线路板1a具有均位于板主体2a的正面4上的探测器接点6、外部连接端子7和正面布线8。
然后，如图4所示，在将线路板1a经由接合剂19安装在转接板20a的正面22上、或者通过使背面5侧插入位于转接板20b的正面22上的凹部28内来将线路板1a安装在转接板20b的正面22上之后，接合线w各自连接在线路板1a的外部连接端子7与转接板20a和20b的第一端子26之间。
为了获得上述的线路板1c，制备厚度不同的两层生坯g。执行以下的工序：使得未烧结的第一通路导体v贯通上层生坯g，并且在下层生坯g的表面上形成作为内部布线8n的导电胶，然后对这些层进行层压。随后，分别执行上述工序由此可以制造出待安装的线路板1b。
此外，当将上述的金属芯板M添加至上述的两层生坯g时，可以制造出上述的线路板1c。
此外，可以使用通过电子束加热或激光加热进行的气相沉积法来代替利用离子束进行的溅射工艺。
除此之外，在没有形成凹槽30的情况下，可以通过沿着待切割面f进行剪切来分别形成线路板1a～1c。
根据如上所述的线路板1a～1c的制造方法，由于仅对通过烧结生坯g而获得的陶瓷片材ss的正面4实施溅射工艺以形成探测器接点6、外部连接端子7和正面布线8，因此可以缩短设计和/或制造线路板1a～1c所需的时间，并且可以利用相对少量的工序和治具来容易且价廉地制造该线路板。
本发明不限于上述典型实施例。
例如，线路板可以具有由诸如环氧树脂等的树脂制成的板主体。在这种情况下，探测器接点6、外部连接端子7、正面布线8、内部布线8n或者第一通路导体v主要由Cu制成。此外，线路板的外部连接端子可以经由连接器而不是接合线连接至转接板的第一端子。因而，在多个外部连接端子和第一端子之间，可以根据要连接的部位来选择接合线或连接器以连接这些端子。此外，线路板以及正面上安装有线路板的转接板的板主体的正面和背面可形成为从平面图上看具有矩形的形状。
此外，安装有一个线路板的转接板可以具有层压两个以上的上层和下层的结构，并且该线路板的外部连接端子可以各自经由接合线或连接器连接至具有上下两层的转接板的第一端子。
此外，可以在面积相对较大的一个板的正面的相互分离的不同位置上或者在该板的正面和背面上安装多个线路板。
除此之外，探测器接点区域可以形成为位于线路板的正面的中心部并且从平面图上看具有六边形以上的多边形、圆形、卵形或椭圆形的形状，并且外部连接端子区域可以配置于正面的外周部，该外周部邻接该正面的整个外周边或仅邻接该正面的外周边的一部分。
根据本发明的实施例，可以提供一种电子部件测试装置用线路板，其相对缩短了设计和制造所需的时间并且可以利用相对少量的治具来容易地制造。
相关申请的交叉引用
本申请要求2011年3月7日提交的日本专利申请2011-048639和2011年10月12日提交的日本专利申请2011-224720的优先权，在此通过引用将其全部内容合并到本说明书中。

Claims (8)

1.一种电子部件测试装置用线路板(1a)，包括：
板主体(2a)，其具有正面(4)和背面(5)，并且至少所述板主体(2a)的正面由绝缘层构成；
探测器接点区域(pa)，其位于所述板主体(2a)的正面(4)的中心部，并且形成有多个探测器接点(6)；以及
外部连接端子区域(ca)，其位于所述板主体(2a)的正面(4)的外周部，并且形成有多个外部连接端子(7)；
其中，所述外周部围绕所述中心部，
所述探测器接点(6)经由形成在所述探测器接点区域(pa)和所述外部连接端子区域(ca)之间的正面布线(8)连接至所述外部连接端子(7)，以及
所述探测器接点、所述外部连接端子和所述正面布线包括薄膜层，所述薄膜层包括钛薄膜层。
2.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
所述板主体包括两个绝缘层(s1,s2)，其中，所述两个绝缘层之间具有内部布线(8n)，并且第一通路导体(v)贯通在所述板主体的正面侧的绝缘层(s1)；
所述两个绝缘层位于所述板主体的正面侧；以及
一个或多个所述探测器接点(6)经由所述内部布线(8n)和所述第一通路导体(v)电性连接至一个或多个所述外部连接端子(7)。
3.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
将所述电子部件测试装置用线路板安装在由绝缘材料制成且具有正面和背面的转接板(20a)上，所述板主体的背面面向所述转接板的正面；
所述转接板包括：
多个第二通路导体(25)，其贯通所述转接板的正面(22)和背面(23)，以及
位于所述转接板的正面上的第一端子(26)和位于所述转接板的背面上的第二端子(27)，其中，所述第一端子和第二端子分别连接至各个所述第二通路导体(25)的端部，所述第二端子(27)电性连接至外部部件。
4.根据权利要求3所述的电子部件测试装置用线路板，其特征在于，
所述外部连接端子(7)经由接合线(w)或连接器连接至所述第一端子(26)。
5.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
将所述电子部件测试装置用线路板插入到形成在转接板的正面侧的凹部中，所述转接板由绝缘材料制成且具有正面和背面；
所述板主体的背面面向所述转接板的正面；
所述转接板包括：
多个第二通路导体，其贯通所述转接板的正面和背面，以及
位于所述转接板的正面上的第一端子(26)和位于所述转接板的背面上的第二端子(27)，其中，所述第一端子和第二端子分别连接至各个所述第二通路导体(25)的端部，所述第二端子(27)电性连接至外部部件。
6.根据权利要求5所述的电子部件测试装置用线路板，其特征在于，
所述外部连接端子(7)经由接合线(w)或连接器连接至所述第一端子(26)。
7.一种电子部件测试装置用线路板的制造方法，
所述电子部件测试装置用线路板包括：
板主体，其具有正面和背面，并且至少所述板主体的正面由绝缘层构成；
探测器接点区域，其位于所述板主体的正面的中心部，并且形成有多个探测器接点；
外部连接端子区域，其位于所述板主体的正面的围绕所述中心部的外周部，并且形成有多个外部连接端子；以及
正面布线，其将所述探测器接点连接至所述外部连接端子，
所述电子部件测试装置用线路板的制造方法包括：
烧结具有正面和背面的生坯以形成陶瓷片材，其中所述生坯具有多个板区域；以及
通过对所述多个板区域的正面实施物理气相沉积或镀金属工艺来形成所述多个探测器接点、所述多个外部连接端子以及多条所述正面布线，以形成多个所述电子部件测试装置用线路板，所述探测器接点、所述外部连接端子和所述正面布线所包括的薄膜层在同一制程中形成。
8.根据权利要求7所述的电子部件测试装置用线路板的制造方法，其特征在于，还包括：
在所述多个板区域的正面上形成了所述探测器接点、所述外部连接端子和所述正面布线之后，分割所述陶瓷片材以分离出多个所述电子部件测试装置用线路板。
CN201210058936.0A 2011-03-07 2012-03-07 电子部件测试装置用线路板及其制造方法 Active CN102680748B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-048639 2011-03-07
JP2011048639 2011-03-07
JP2011224720A JP5777997B2 (ja) 2011-03-07 2011-10-12 電子部品検査装置用配線基板およびその製造方法
JP2011-224720 2011-10-12

Publications (2)

Publication Number Publication Date
CN102680748A CN102680748A (zh) 2012-09-19
CN102680748B true CN102680748B (zh) 2016-01-20

Family

ID=46794503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210058936.0A Active CN102680748B (zh) 2011-03-07 2012-03-07 电子部件测试装置用线路板及其制造方法

Country Status (4)

Country Link
US (1) US8981237B2 (zh)
JP (1) JP5777997B2 (zh)
KR (1) KR101568054B1 (zh)
CN (1) CN102680748B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5798435B2 (ja) * 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP6110117B2 (ja) * 2012-11-29 2017-04-05 株式会社日本マイクロニクス プローブ組立体及びプローブ基板
CN107172808A (zh) * 2016-03-08 2017-09-15 讯芯电子科技（中山）有限公司 双面直接镀铜陶瓷电路板及其制造方法
US10705134B2 (en) 2017-12-04 2020-07-07 International Business Machines Corporation High speed chip substrate test fixture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0520841A1 (en) * 1991-06-27 1992-12-30 Motorola, Inc. Composite flip chip semi-conductor device and method for making and burning-in the same
CN1171167A (zh) * 1994-11-15 1998-01-21 佛姆法克特股份有限公司 微电子组件的复合中间连接元件及其制法
CN1307793A (zh) * 1998-06-30 2001-08-08 佛姆法克特股份有限公司 带有弹性封装的一电子器件的组件
CN101256202A (zh) * 2006-12-08 2008-09-03 日本特殊陶业株式会社 电子器件检查布线板及其制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
JPH0758241A (ja) 1993-08-18 1995-03-03 Shinko Electric Ind Co Ltd セラミックパッケージ、回路基板およびその製造方法
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
EP0795200B1 (en) 1994-11-15 2007-10-24 FormFactor, Inc. Mounting electronic components to a circuit board
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
JPH09186453A (ja) 1995-12-27 1997-07-15 Toshiba Corp 配線基板の製造方法とその配線基板構造
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
KR20020091785A (ko) 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US20060091510A1 (en) * 2004-03-11 2006-05-04 Chipmos Technologies (Bermuda) Ltd. Probe card interposer
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
JP4668210B2 (ja) 2004-12-21 2011-04-13 旭化成せんい株式会社 分離膜支持体
EP1943528A1 (en) * 2005-03-01 2008-07-16 Sv Probe Pte Ltd. Probe card with stacked substrate
KR100890231B1 (ko) * 2005-11-25 2009-03-25 가부시키가이샤 무라타 세이사쿠쇼 다층 세라믹 기판의 제조 방법
CN101346813A (zh) 2005-12-22 2009-01-14 Jsr株式会社 晶片检查用电路基板装置、探针卡和晶片检查装置
US7821283B2 (en) 2005-12-22 2010-10-26 Jsr Corporation Circuit board apparatus for wafer inspection, probe card, and wafer inspection apparatus
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
ATE492147T1 (de) * 2006-08-07 2011-01-15 Murata Manufacturing Co Verfahren zur herstellung eines keramischen, mehrschichtsubstrats
US7875810B2 (en) * 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
JP2009192309A (ja) 2008-02-13 2009-08-27 Shinko Electric Ind Co Ltd 半導体検査装置
US7692436B2 (en) * 2008-03-20 2010-04-06 Touchdown Technologies, Inc. Probe card substrate with bonded via
US8193456B2 (en) * 2008-06-30 2012-06-05 Ngk Spark Plug Co., Ltd. Electrical inspection substrate unit and manufacturing method therefore
KR101120987B1 (ko) * 2009-07-08 2012-03-06 주식회사 에이엠에스티 프로브 카드
JP5386272B2 (ja) * 2009-08-21 2014-01-15 日本電子材料株式会社 プローブカード
KR101610448B1 (ko) * 2011-01-16 2016-04-07 일본전자재료(주) 프로브 카드 및 그 제조 방법
JP5798435B2 (ja) * 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5670806B2 (ja) * 2011-04-01 2015-02-18 日本特殊陶業株式会社 セラミック基板及びその製造方法
KR101270591B1 (ko) * 2011-06-02 2013-06-03 (주)기가레인 프로브 카드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0520841A1 (en) * 1991-06-27 1992-12-30 Motorola, Inc. Composite flip chip semi-conductor device and method for making and burning-in the same
CN1171167A (zh) * 1994-11-15 1998-01-21 佛姆法克特股份有限公司 微电子组件的复合中间连接元件及其制法
CN1307793A (zh) * 1998-06-30 2001-08-08 佛姆法克特股份有限公司 带有弹性封装的一电子器件的组件
CN101256202A (zh) * 2006-12-08 2008-09-03 日本特殊陶业株式会社 电子器件检查布线板及其制造方法

Also Published As

Publication number Publication date
US8981237B2 (en) 2015-03-17
JP5777997B2 (ja) 2015-09-16
KR20120102024A (ko) 2012-09-17
KR101568054B1 (ko) 2015-11-10
CN102680748A (zh) 2012-09-19
JP2012198190A (ja) 2012-10-18
US20120228017A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
CN103855118B (zh) 带凸部的电子元器件及带凸部的电子元器件的制造方法
EP0073149B1 (en) Semiconductor chip mounting module
CN102680747A (zh) 电子部件测试装置用线路板及其制造方法
JP5550280B2 (ja) 多層配線基板
US7875810B2 (en) Electronic component-inspection wiring board and method of manufacturing the same
JP5445985B2 (ja) プローブカード及びその製造方法
CN102680748B (zh) 电子部件测试装置用线路板及其制造方法
CN103891425B (zh) 多层布线基板、探针卡以及多层布线基板的制造方法
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
US9049786B2 (en) Ceramic substrate and method for manufacturing the same
KR20190029474A (ko) 전자부품 검사장치용 배선기판
JP2013083620A (ja) プローブカード及びその製造方法
JP2012222328A (ja) 配線基板およびその製造方法
JP5627391B2 (ja) 多数個取り配線基板
JP2012198190A5 (zh)
US6529105B1 (en) Process and device for bonding two millimeter elements
JP2011155043A (ja) 配線基板
KR100979500B1 (ko) 프로브카드용 기판
WO2018208604A1 (en) Integrated circuit interface and method of making the same
JP2013024622A (ja) 電子部品検査装置用配線基板およびその製造方法
JP3894810B2 (ja) 多数個取り配線基板
JP2000031317A (ja) 半導体装置及び半導体素子搭載用基板の製造方法
JP2012093239A (ja) プローブカード用基板
JP2009092484A (ja) プローブの製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant