TWI555985B - 用於探針卡之板件、製造該板件之方法，及探針卡 - Google Patents

用於探針卡之板件、製造該板件之方法，及探針卡 Download PDF

Info

Publication number
TWI555985B
TWI555985B TW103121864A TW103121864A TWI555985B TW I555985 B TWI555985 B TW I555985B TW 103121864 A TW103121864 A TW 103121864A TW 103121864 A TW103121864 A TW 103121864A TW I555985 B TWI555985 B TW I555985B
Authority
TW
Taiwan
Prior art keywords
insulating layer
capacitor
ceramic substrate
recess
disposed
Prior art date
Application number
TW103121864A
Other languages
English (en)
Other versions
TW201508279A (zh
Inventor
趙範俊
崔重謳
羅智星
朴胤輝
吳光宰
秋昊成
申知桓
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201508279A publication Critical patent/TW201508279A/zh
Application granted granted Critical
Publication of TWI555985B publication Critical patent/TWI555985B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

用於探針卡之板件、製造該板件之方法，及探針卡 相關申請案對照參考
本申請案主張在韓國智慧財產局，於2013年7月26日所提出第10-2013-0088976號、以及於2014年3月10日所提出第10-2014-0027688號韓國專利申請案的優先權，特此將其全部內容引用合併於本文。
本發明概念基本上係關於具有電容器嵌埋於其中之探針卡所用的板件、製造該板件之方法、以及探針卡。
除非本文另有所指，本段落所述的材料並非本文申請專利範圍之先前技術，並且不因含括在本段落中而承認屬於先前技術。半導體裝置係透過製造程序以及裝配程序予以製造。製造程序包括：在晶圓上形成電路圖樣以及供校驗用的接觸墊。裝配程序包括：將包括電路圖樣及接觸墊形成於其上之晶圓裝配成個別晶片。
在上述製造程序與裝配程序之間，進行電 氣晶粒排序(EDS)。在EDS程序中，將電信號施加至形成於晶圓上之接觸墊以校驗晶圓之電氣特性，並且藉由此一EDS程序將半導體裝置排序成良好產品及不良產品。
主要已將校驗器具用於半導體裝置上所進行的電氣特性校驗。此類校驗器具包括用於產生校驗信號並且判斷校驗結果之測試器、效能板、用於加載及卸載半導體晶圓之探針台、卡盤、點測器、探針卡、以及諸如此類。
探針卡將半導體晶圓與測試器電氣連接在一起，可用於接收測試器中經由效能板產生的信號。探針卡更將信號傳輸至晶圓中的晶片接墊，並且透過效能板將輸出自晶片接墊之信號傳輸至測試器。
可將探針卡配置成板件，係藉由堆疊包括電路圖樣、電極墊、貫孔電極及諸如此類之複數個陶瓷坯片以製造多層體，並且將這多層體燒結而形成板件。隨後將板件耦接至探針銷。
由於已因半導體電路領域整合技術之發展持續將半導體裝置縮小，並且由於已將藉由製造程序在晶圓上形成之電路圖樣及連接至電路圖樣之接觸墊高度整合，用於半導體裝置之校驗器具必須極為精密。
在用於校驗高度整合晶圓之高度整合探針卡的板件中，電源雜訊問題已因評估操作所需電流位準提升而過度產生，並且可能難以解決當前陶瓷基板結構中的電源雜訊問題，去耦電容器在陶瓷基板結構中係安裝於基 板表面與測試接腳區隔開之外區中。
為了解決這個問題，有必要改良用於探針卡之板件結構以減少產生之雜訊。
本發明概念之一些具體實施例可提供用於探針卡、嵌埋有電容器、具有優異耐久性及雜訊減小效應之板件、製造該板件之方法、以及探針卡。
本揭示之一態樣係關於用於探針卡之板件，板件包括陶瓷基板、導電圖樣、導電貫孔、以及電容器。陶瓷基板包括第一絕緣層、以及第二絕緣層，第二絕緣層係布置於第一絕緣層之第一面上，並且包括用於接收電子組件之凹穴。導電圖樣係印刷於第一和第二絕緣層上。導電貫孔電連接導電圖樣。電容器係布置於凹穴中。凹穴之深度大於電容器之厚度，用以在接收電容器後，緊固凹穴之下部位中的空間。
導電圖樣可包括布置於第一絕緣層與第一絕緣層之第一面對置之第二面上的圖樣。可將圖樣連接至測試接腳。
凹穴之上部位可與第一絕緣層接觸，並且電容器可布置於凹穴之上部位中。
第一絕緣層之厚度範圍可為0.05mm至1.2mm。
陶瓷基板之厚度可為2.0mm或更大。
電容器可含有能夠在1000至1400℃下予以 燒結之高介電常數陶瓷。
陶瓷基板可含有氧化鋁(Al2O3)以及玻璃，以100個重量份之氧化鋁為基礎，玻璃之含量為100至233個重量份之玻璃。
陶瓷基板之抗彎強度可從150MPa至350MPa。
本揭示之另一態樣包含製造探針卡用之板件的方法。根據本方法，製造的是含介電層之電容器。製備複數個生坯片。在生坯片中製備導電圖樣、導電貫孔、以及用於嵌埋電容器之接收部。將生坯片堆疊以在接收部中嵌埋電容器，藉以形成生坯片多層體。燒結生坯片多層體以形成陶瓷基板，陶瓷基板包括第一絕緣層、以及布置於第一絕緣層之一表面上之第二絕緣層，第二絕緣層包括用於接收電容器之凹穴。凹穴之深度可大於電容器之厚度，用以在接收電容器後，緊固凹穴之下部位中的預定空間。
第一絕緣層之厚度範圍可為0.05mm至1.2mm。
陶瓷基板之厚度可為2.0mm或更大。
介電層之燒結溫度可高於該多層體之燒結溫度。
陶瓷基板可含有氧化鋁(Al2O3)以及玻璃，以100個重量份之氧化鋁為基礎，玻璃之含量為100至233個重量份之玻璃。
本揭示之又另一態樣係關於探針卡，探針卡包括陶瓷基板、導電圖樣、導電貫孔、電容器以及測試接腳。陶瓷基板包括第一絕緣層、以及第二絕緣層，第二絕緣層係布置於第一絕緣層之第一面上，並且包括用於接收電子組件之凹穴。導電圖樣係布置於陶瓷基板上，並且包括布置於第一絕緣層之第二面上的連接圖樣。導電貫孔電連接導電圖樣。電容器係布置於凹穴中。測試接腳係連接至連接圖樣。第一絕緣層之厚度範圍可為0.05或更大，但為1.2mm或更小。
本揭示之又另一態樣包含用於探針卡之板件，板件包括陶瓷基板、導電圖樣、導電貫孔、以及電容器。陶瓷基板包括第一絕緣層、以及布置於第一絕緣層之第一面上的第二絕緣層。第二絕緣層具有將第一絕緣層之表面曝露的凹穴。導電圖樣係布置於第一和第二絕緣層上。導電貫孔電連接導電圖樣。電容器係布置於第一絕緣層之曝露面上。凹穴之深度大於該電容器之厚度。
11‧‧‧導電圖樣
12‧‧‧導電貫孔
13‧‧‧接收部
31、32、33、34、35、36、37‧‧‧陶瓷片
40‧‧‧陶瓷基板
41‧‧‧第一絕緣層
42、43‧‧‧第二絕緣層
44、45、46、47‧‧‧絕緣層
50‧‧‧測試接腳
60‧‧‧晶圓
70‧‧‧印刷電路板
100‧‧‧電容器
110‧‧‧本體
111‧‧‧介電層
121、122‧‧‧內部電極
131、132‧‧‧外部電極
200‧‧‧板件
200`‧‧‧多層體
300‧‧‧探針卡
C‧‧‧凹穴
g‧‧‧間隙
T、t1‧‧‧厚度
S1、S2、S3、S4、S5‧‧‧步驟
搭配附圖，經由底下的實施方式將更清楚理解本揭示的以上及其它態樣、特徵以及其它優點，其中相稱的參考字符可指不同視圖中相同或類似的部分。圖式不必然有遵循比例，而是按照本發明概念具體實施例原理的描述要求而有所強調。在圖式中，層件及區域的厚度可為了澄清而誇大。
第1圖係根據本發明概念之一例示性具體實施例，概 要描述用於探針卡之板件的剖面圖。
第2圖係根據本發明概念之一例示性具體實施例，說明用於探針卡之板件其製造方法的流程圖。
第3A至3E圖係根據本發明概念之一例示性具體實施例，描述用於探針卡之板件其製造方法各別程序的剖面圖。
第4圖係根據本發明概念之一例示性具體實施例，概要描述探針卡的剖面圖。
在下文中，將引用附圖詳細說明本發明概念之具體實施例。然而，可將本揭示體現成許多不同形式，並且不應該予以推斷成受限於本文所提的具體實施例。反而，提供的這些具體實施例將使本揭示透徹完整，並且將對所屬領域技術人員完整傳達本揭示之範疇。在圖式中，可為了澄清而誇大元件的形狀及尺寸，相同的參考元件符號將在全文用於表示相同或相稱的元件。
用於探針卡之板件200
第1圖係根據本發明概念之一示例性具體實施例，概要描述具有電容器嵌埋於其中、用於探針卡之板件200的剖面圖。
根據本發明概念之一例示性具體實施例具有電容器嵌埋於其中、用於探針卡之板件200可包括陶瓷基板40、導電圖樣11、導電貫孔12、以及電容器100。陶瓷基板40可包括第一絕緣層41、以及布置於第一絕緣層41之一表面上的第二絕緣層42和43，並且在其中形成有 凹穴C以便接收電子組件於其中。可在陶瓷基板中形成導電圖樣11。導電貫孔12可電連接導電圖樣。可將電容器100布置於凹穴中。
導電圖樣11可包括在第一絕緣層41之另一表面上形成且連接至測試接腳之第一圖樣(連接圖樣)、以及布置於陶瓷基板中之第二圖樣。
可藉由堆疊複數個絕緣層41至47而形成陶瓷基板。可將具有凹穴形成於其中之絕緣層定義為第二絕緣層42和43。可將形成於第二絕緣層上從而相鄰於測試接腳而布置的絕緣層41定義為第一絕緣層41。
除了第一和第二絕緣層外，陶瓷基板還可包括另外的絕緣層44至47，在其中嵌埋有信號層、接地層或諸如此類。
陶瓷基板40可含有能夠在較低溫下予以燒結之低溫共燒陶瓷(LTCC)。詳言之，根據本發明概念一具體實施例之陶瓷基板可含有能夠在900℃或更低溫度下予以燒結的LTCC。
根據本發明概念之一例示性具體實施例，LTCC可含有氧化鋁(Al2O3)及玻璃。可基於100個重量份之氧化鋁，在LTCC中含有100至233個重量份之玻璃。
玻璃可為以M-Al-Si-O(M為Ca、Sr或Ba)為基礎之結晶玻璃、或以Si-B-R-O(R為Li、Na、K、或諸如此類，作為鹼金屬)為基礎之硼矽酸鹽玻璃。
根據本發明概念一例示性具體實施例之LTCC 可包括含25至40個wt%之M元素(M為Ca、Sr或Ba)、30至45個wt%之鋁(Al)、5至20個wt%之矽(Si)、以及0.1至5個wt%之其它添加元素(Zn、B、Mg、或諸如此類)的玻璃，但本發明概念不侷限於此。
LTCC因玻璃的熔點低而可在900℃或更低的溫度下予以燒結。例如，可在870℃下將LTCC燒結。
另外，LTCC之抗彎強度可從150MPa到350MPa，但本發明概念不侷限於此。
電容器100可含有高介電常數介電層111。
另外，電容器可為多層陶瓷電容器，多層陶瓷電容器包括含複數個介電層111之本體110、布置於本體110內之內部電極121與122、以及電連接至內部電極121與122之外部電極131與132。
介電層111可含有能夠在1000至1400℃下予以燒結之高介電常數陶瓷。
例如，根據本發明概念之一具體實施例，可使用能夠在900℃或更低溫度下予以燒結之LTCC形成陶瓷基板，使得板件可在電容器嵌埋於其中的狀態下予以燒結，藉以形成用於探針卡之板件。
有別於含HTCC或莫來石之陶瓷基板，根據本發明概念一具體實施例之陶瓷基板40可含有LTCC，使得布置於凹穴C中的電容器100在多層體燒結程序期間可不受到影響。例如，由於多層體的燒結溫度低於電容器中所含介電層的燒結溫度，即使多層體是在電容器燒結係事 先布置於其中(凹穴中)的狀態下予以燒結，電容器仍可能未受損。
第一絕緣層41可接觸第二絕緣層42和43，並且凹穴C的深度可等於第二絕緣層42和43的總厚度。例如，由於第二絕緣層42和43之厚度與凹穴C之深度相同，因此可將第一絕緣層41做成接觸(例如：曝露至)凹穴。
雖然是在第1圖中將第一絕緣層表示成單一層，但第一絕緣層仍可鑑於其厚度，藉由堆疊一或多個絕緣層而予以形成。
在凹穴C中，可將接觸(例如：曝露)第一絕緣層41之部位定義為凹穴之上部位，並且可將與其相對的部位定義為凹穴之下部位。
可在凹穴C的上部位中安裝電容器100。換句話說，可在第一絕緣層41之一表面上安裝電容器100。當電容器100係安裝於凹穴C之上部位而非下其部位時，可將電容器布置成更靠近測試接腳50(請參閱第4圖)，使得電容器與測試接腳之間的實體距離可縮減，藉以進一步將電源雜訊降低成由寄生電感所產生。
另外，請參考第1圖，凹穴C之深度可大於電容器100之厚度，使得可在凹穴中接收電容器後，於凹穴之下部位中緊固預定空間(間隙)g。
例如，凹穴C即使是在將電容器接收於其中時，仍可將預定空間(間隙)g緊固。
若未在將電容器100接收於凹穴C中後將 預定空間(間隙)緊固，則嵌埋之電容器可接觸凹穴之內壁或表面(例如：形成陶瓷基板之生坯片的表面)，藉以在生坯片多層體之燒結程序期間與生坯片起反應。在這種情況下，凹穴之形狀可能變形，或電容器可能因電容器與生坯片之間的收縮率及熱膨脹係數而受損。
再者，當板件於燒結後係當作用於探針卡之板件時，若板件之翹曲因轉移自測試接腳之負載而產生，但間隙未予以緊固，則嵌埋之電容器可能受損。
第一絕緣層41之厚度t1可為從第一絕緣層41面向凹穴C之一表面，到第一絕緣層其上布置有連接至用於測試接腳50(請參閱第4圖)之第一圖樣(連接圖樣)之另一表面的距離。
例如第一絕緣層41之厚度t1可為從面向凹穴C之一表面，到陶瓷基板40其上布置有用於連接至測試接腳之第一圖樣之一表面的距離。
根據本發明概念之一具體實施例，嵌埋有電容器之用於探針卡的板件，係具有電容器嵌埋於其中之用於探針卡之板件。用於測試電子組件或半導體晶圓之缺陷的用於探針卡之板件可嵌埋有電容器。
詳言之，根據本發明概念之一具體實施例，用於探針卡之板件能夠減小阻抗並且具有優異的耐久性，可藉由將從第一絕緣層41面向凹穴C之一表面，到陶瓷基板40其上布置有用於連接至測試接腳之導電圖樣之一表面的距離(例如：第一絕緣層41之厚度t1)進行控制 而予以提供。
更詳言之，第一絕緣層41之厚度t1可由0.05至1.2mm。當第一絕緣層41之厚度t1小於0.05mm時，第一絕緣層41可能無法忍受使用根據本發明概念一具體實施例之用於探針卡之板件，在電子組件或半導體晶圓缺陷測試程序期間，透過測試接腳50轉移之負載而毁壞。當第一絕緣層41之厚度大於1.2mm時，雜訊阻抗可因電容器C面向之一表面與測試接腳之間的距離而增加。
再者，當導電貫孔12之直徑顯著增加時，第一絕緣層41之厚度可增加。然而，鑑於導電貫孔12用於維持板件一定程度整合之直徑上限為100μm，當電容器面向之一表面與陶瓷基板40其上布置有用於連接至測試接腳之導電圖樣之一表面之間的距離大於1.2mm時，雜訊阻抗可增加，使得雜訊阻抗可大於20mΩ，係可容許的上限。
因此，第一絕緣層之厚度t1可由0.05至1.2mm。
再者，陶瓷基板40為了得以當作用於探針卡之板件，其厚度T為2.0mm或更大。陶瓷基板為了實現如用於探針卡之板件的電氣特性，可包括嵌埋於其中之信號層、接地層、電源層或諸如此類。為了忍受裝配探針卡及測試晶圓時施加至板件之壓力，陶瓷基板之整個厚度可為2.0mm或更大。
在本發明概念之一具體實施例中，儘管使 用的是介電常數如配置電容器介電層之高介電常數材料高於1000的鐵電材料，具有電容器嵌埋於其中之用於探針卡之板件仍可在陶瓷基板燒結程序期間未損壞電容器，而仍具有優異的耐久性及雜訊減小效應。
用於探針卡之板件的製造方法
第2圖係根據本發明概念之一例示性具體實施例，說明用於探針卡之板件其製造方法的流程圖。
第3A至3E圖係根據本發明概念之一例示性具體實施例，描述嵌埋有電容器、用於探針卡之板件其製造方法各程序的剖面圖。
請參閱第2至3E圖，根據本發明概念一例示性具體實施例嵌埋有電容器、用於探針卡之板件的製造方法可包括製造含介電層之電容器(S1)。可製備複數個生坯片(S2)。在生坯片中可為了嵌埋電容器而形成導電圖樣、導電貫孔、以及接收部(S3)。可將生坯片堆疊以致電容器係嵌埋於其中以形成生坯片多層體(S4)。可將多層體燒結以形成陶瓷基板，陶瓷基板包括第一絕緣層、以及形成於第一絕緣層之一表面上的第二絕緣層，並且包括凹穴以容納此凹穴中接收的電容器(S5)。
凹穴的深度可大於電容器的厚度，使得可在接收電容器於其中後，緊固凹穴之下部位中的預定空間。
若將第一絕緣層之厚度定義為t1，則t1的範圍可能從0.05到1.2mm(0.05mmt11.2mm)。
若將陶瓷基板的厚度定義為T，則T可為 2.0或更大(T2.0mm)。
介電層可含有能夠在1000至1400℃下予以燒結的高介電常數陶瓷，並且陶瓷基板可能含有燒結溫度低於介電層之LTCC。
在下文中將詳述的是根據本發明概念之一例示性具體實施例，具有電容器嵌埋於其中、用於探針卡之板件的製造方法。然而，與上述嵌埋有電容器、用於探針卡之基板重覆的說明將予以省略，將說明的主要是差異部分。
在下文中，將引用附圖詳述本揭示。
第2圖係根據本發明概念之一例示性具體實施例，說明嵌埋有電容器、用於探針卡之板件其製造方法的流程圖。
在根據本發明概念一例示性具體實施例之具有電容器嵌埋於其中之用於探針卡之板件的製造方法中，可在形成陶瓷基板之多層體的燒結程序前，先進行電容器的製造程序。
首先，在將複數個生坯片31至37(請參閱第3B圖)堆疊前，如第3A圖所示，可使用具有高介電常數之陶瓷片，使包括介電層111之電容器100形成(S1)。可根據電容器之所需結構，以不同方式實現電容器100。例如，電容器100可為多層陶瓷電容器，多層陶瓷電容器包括複數個陶瓷片、彼此面向而置其之間具有陶瓷片之第一和第二內部電極121和122、以及電連接至第一和第二 內部電極121和122之第一和第二外部電極131和132。
或者，電容器可為具有單層結構之電容器，單一高介電常數陶瓷片、以及布置於陶瓷片部分上和下表面之第一和第二電極在此單層結構中配置電容區。另外，電容器(例如：電容器部分)可為單一電容器、或複數個電容器設置於其中之陣列型電容器。配置電容器陶瓷片之高介電常數材料可為介電常數約1000或更大(例如：2000至3000)之鐵電材料，但本發明概念不侷限於此。可使用作為代表性實施例的鐵電材料BaTiO3。可將其它材料當作鐵電材料。
鑑於一般的高介電常數材料，陶瓷片的燒結溫度範圍係自約1000℃至約1400℃。
有別於上述電容器的製造程序，如第3B圖所示，可進行製備複數個生坯片31至37的程序(S2)。可使用Al2O3以及以玻璃為基礎的組分形成生坯片。
陶瓷基板40可含有能夠在較低溫下予以燒結之低溫共燒陶瓷(LTCC)。例如，陶瓷基板可含有能夠在900℃或更低溫度下予以燒結之LTCC。
根據本發明概念之一例示性具體實施例，LTCC可含有氧化鋁(Al2O3)及玻璃。可基於100個重量份之氧化鋁，在LTCC中含有100至233個重量份之玻璃。
玻璃可為以M-Al-Si-O(M為Ca、Sr或Ba)為基礎之結晶玻璃、或以Si-B-R-O(R為Li、Na、K、或諸如此類，作為鹼金屬)為基礎之硼矽酸鹽玻璃。
根據本發明概念一例示性具體實施例之 LTCC可包括含25至40個wt%之M元素(M為Ca、Sr或Ba)、30至45個wt%之鋁(Al)、5至20個wt%之矽(Si)、以及0.1至5個wt%之其它添加元素(Zn、B、Mg、或諸如此類)的玻璃，但本發明概念不侷限於此。
LTCC可在900℃或更低的溫度下因玻璃的低熔點而予以燒結，並且可例如在870℃下將LTCC燒結。
接著，如第3C圖所示，進行的是，為了在製備好的陶瓷片31至37上形成夾層電路而形成導電圖樣11的程序、以及其中導電貫孔12和接收部13的形成程序(S3)。可藉由諸如網版印刷程序之公開已知程序形成導電圖樣11，並且可藉由循序進行以導電材料填充貫孔之衝壓程序和印刷程序實現導電貫孔12。
在第3B及3C圖中，燒結後形成第一絕緣層之生坯片係以參考元件符號31表示，並且形成第二絕緣層之生坯片係以參考元件符號32及33表示，在其中形成用於接收電子組件之凹穴13。
陶瓷基板可包括用於嵌埋信號層、接地層、或諸如此類嵌埋於其中者的另外絕緣層。請參閱第3B圖，除了第一和第二絕緣層外，還有形成另外絕緣層之生坯片，其係以參考元件符號34至37表示。
生坯片之厚度可鑑於燒結後形成之第一絕緣層、凹穴、以及含第一絕緣層和凹穴之陶瓷基板的厚度而予以適當設定。
其次，如第3D圖所示，可藉由將前述程序 中製造之電容器100、以及製備之生坯片31至37堆疊，使多層體200`形成(S4)。可堆疊具有接收部13形成於其中之生坯片，以在對應於接收部之區域中形成凹穴C。在這個程序中，電容器100可藉由根據其結構之適當嵌埋方法，予以堆疊或安裝於凹穴中。另外，在這個堆疊程序中，可將電容器部分之外部電極，分別連接至形成於生坯片中的導電圖樣或導電貫孔。
詳言之，可在生坯片31形成第一絕緣層之一表面上布置電容器之外部電極，藉以連接至第一絕緣層上所形成之導電圖樣或導電貫孔。
詳言之，凹穴C的深度可大於電容器100的厚度，藉以緊固預定邊沿空間g。可為了於燒結程序期間在低溫下燒結，而適當鑑於生坯片之收縮度，計算凹穴C之尺寸，例如：LTCC片體之材料的收縮度、層件厚度、以及諸如此類。
接著，如第3E圖所示，可在較低溫下燒結多層體200，藉以製造具有電容器嵌埋於其中、用於探針卡之板件200。(S5)可在範圍自約900至約1100℃的溫度下進行低溫燒結程序。由於電容器是在將其事先燒結的狀態下予以嵌埋，在如上述低溫同時燒結程序期間，電容器中可無產生燒結收縮。另外，若使用事先燒結之材料形成電容器100，電容器100可用於抑制多層體200之燒結收縮，例如：順著平面方向之燒結收縮。
可將堆疊之生坯片31至37燒結，藉以形成 含絕緣層41至47(第3E圖)之陶瓷基板40。例如，陶瓷基板40可包括含連接至測試接腳之第一圖樣11的第一絕緣層41、以及其中形成有凹穴之第二絕緣層42和43。
關於第一絕緣層之厚度，由於上述嵌埋有電容器、用於探針卡之板件的例示性具體實施例已有重複說明，故將省略其說明。
如上述，根據本發明概念之一具體實施例，儘管使用的是如配置電容器之高介電常數材料具有大於1000之介電常數的鐵電材料，仍可提供燒結生坯片時未損壞其中電容器之用於探針卡之板件。再者，可提供未在其中產生變形或破裂之用於探針卡之板件。
探針卡300
第4圖係根據本發明概念之一例示性具體實施例，概要描述探針卡300的剖面圖。
請參閱第4圖，根據本發明概念一例示性具體實施例之探針卡300可包括用於探針卡之板件200以及測試接腳50。用於探針卡之板件200可具有嵌埋於其中之電容器、以及陶瓷基板40。陶瓷基板40可包括第一絕緣層41、布置於第一絕緣層41之一表面上並且包括形成於其中之凹穴C以在凹穴中接收電子組件的第二絕緣層42和43、形成於陶瓷基板中並且包括形成於第一絕緣層41之另一表面上之第一圖樣的導電圖樣11、電連接導電圖樣之導電貫孔12、以及布置於凹穴中之電容器C。可將測試接腳50連接至第一圖樣。
例如，第一絕緣層41的厚度可為0.05至1.2mm，並且陶瓷基板的厚度可為2.0mm或更大。
在下文中，關於陶瓷基板、導電圖樣、導電貫孔、以及電容器，由於上述嵌埋有電容器之用於探針卡之板件已有說明，故將省略其說明。
測試接腳50可為用於測試晶圓60之探針銷，並且可使用電流所流經之導電材料予以形成。可藉由應用於半導體製造之微薄板技術製造測試接腳50，但本發明概念不侷限於此。
探針卡300更可包括印刷電路板70，印刷電路板70係連接至具有電容器嵌埋於其中、用於探針卡之板件200。
可將印刷電路板70配置成圓板，此圓板具有上和下表面，並且係連接至用於校驗程序之測試器(圖未示)。
可在印刷電路板70之上表面，形成用於校驗程序之探測電路圖樣(圖未示)。藉由彼此相鄰之探測電路圖樣中流動的電流，用於將探測電路圖樣之間干擾抑制的凹槽(圖未示)，可在與其相鄰之探測電路圖樣之間成形。另外，可在印刷電路板70之下表面，安裝中介層(圖未示)。
根據本揭示，可在介於印刷電路板70與用於探針卡之板件200之間的間隙中安置中介層(圖未示)，用於傳輸通過印刷電路板70之電信號，以對具有電容器嵌埋於其中、用於探針卡之板件200進行校驗程序。
可將中介層之一端連接至印刷電路板70之 探測電路圖樣，並且中介層之另一端可接觸用於探針卡之板件200中所形成之導電圖樣11而與其電連接。
可利用如上述配置之探針卡300之測試接腳(探針銷)50探測晶圓60，並且可透過嵌埋有電容器、用於探針卡之板件200，將探測信號移送至印刷電路板70。
實驗性實施例
底下表1顯示的是，藉由改變陶瓷基板之抗彎強度及施加於陶瓷基板之負載，計算根據本發明概念一具體實施例，具有電容器嵌埋於其中之用於探針卡之板件中所含第一絕緣層的最小厚度，所得到的資料。
在表1所示的實驗性實施例中，應用的是水平長度為1.3mm且垂直長度為0.8mm之凹穴，並且使用的是直徑為0.06mm之導電貫孔、以及間距為0.3mm之測試接腳。
可將施加於陶瓷基板之負載，計算為施加於一接腳之負載(約0.006kg)與凹穴區中接腳數的乘積。
因此，第一絕緣層中之導電貫孔與測試接腳的整合，取決於待測晶圓之整合度而可改變，使得施加至陶瓷基板之負載也改變。由於第一絕緣層之機械強度可隨著形成陶瓷基板之材料而變，故能夠忍受負載之第一絕緣層的最小厚度可改變。
鑑於含LTCC之陶瓷基板其最大抗彎強度可能不超過600MPa，可領會的是，第一絕緣層的最小厚度若是藉由將根據導電貫孔整合度施加至陶瓷基板之負載與陶瓷基板之抗彎強度結合而計算，則表1條件下第一絕緣層之最小厚度為0.051mm(表1之樣本4)。
底下表2顯示的是，藉由根據表1所示條件下導電貫孔之直徑及第一絕緣層之厚度，測量具有電容器嵌埋於其中、用於探針卡之板件是否受損所得到的實驗結果。表2之實驗是使用抗彎強度為600MPa(其為含LTCC之陶瓷基板的最大抗彎強度)之陶瓷基板予以進行，並且對其施加水平長度為1.3mm且垂直長度為0.8mm之凹穴。其它條件如同樣本4，其具有表1之最小厚度。
在對照於表1所示樣本增大導電貫孔直徑以縮減測試接腳數量的例子中，得以預見可能將第一絕緣層的厚度更薄化，但從表2所示的實驗結果仍可領會的 是，儘管導電貫孔的整合度降低，若第一絕緣層之厚度至少為0.05mm，具有電容器嵌埋於其中、用於探針卡之板件在晶圓測試程序期間仍未受損。因此，第一絕緣層的最小厚度可為0.05mm或更大。
其後，底下表3顯示的是，藉由改變導電貫孔直徑及導電貫孔長度(第一絕緣層厚度)，測量雜訊阻抗所得到的資料。
請參閱表3，在對照樣本29至35、39至44、49至53、62及71中，可確認雜訊阻抗值超出可容許上限(即20mΩ)。隨著導電貫孔的直徑增大，雜訊阻抗值趨向 於減小，並且隨著導電貫孔之長度增大，雜訊阻抗值趨向於增大。
透過表3可領會的是，若導電貫孔之直徑為0.055mm、0.075mm、0.09mm、0.1mm及0.12mm，則導電貫孔其雜訊阻抗值為20mΩ或更小處之長度分別為0.2mm、0.3mm、0.4mm、1.2mm及1.2mm。
若導電貫孔之直徑增大，則雜訊阻抗值可減小，但可領會的是，在導電貫孔直徑超出0.1mm的情況下，若導電貫孔的直徑增大，則阻抗減小之影響可能不顯著，使得導電貫孔之長度可不超出1.2mm。因此，可確認的是，儘管是在考慮導電貫孔直徑增大的情況下，雜訊阻抗只在導電貫孔長度為1.2mm時才可為20mΩ或更小。
再者，得以確認的是，在導電貫孔直徑過度增大的情況下，第一絕緣層之厚度增加，但由於導電貫孔12直徑之上限為100μm，因此若電容器嵌埋位置與陶瓷基板其上布置用於連接至測試接腳導電圖樣之一表面之間的距離超出1.2mm，則雜訊阻抗加大，從而超出可容許之雜訊阻抗上限(亦即20mΩ)。
由於導電貫孔之深度與第一絕緣層之厚度相同，因此透過表3可確認的是，第一絕緣層之厚度可為1.2mm或更小。
因此，請參閱表1至3所示的結果，可領會的是，第一絕緣層之厚度可為0.05至1.2mm。
根據本發明概念之例示性具體實施例，可 提供能夠具有優異耐久性和雜訊減小功效之用於探針卡的板件、此板件之製造方法、以及探針卡。
儘管以上已顯示並且說明例示性具體實施例，對於所屬領域技術人員仍將顯而易知的是，可進行改進及改變而不悖離本揭示如所附申請專利範圍所定義之精神及範疇。
S1、S2、S3、S4、S5‧‧‧步驟

Claims (19)

  1. 一種用於探針卡之板件，其包含：陶瓷基板，該陶瓷基板包括第一絕緣層、以及布置於該第一絕緣層之第一面上之第二絕緣層，該等第二絕緣層包括用於接收電子組件之凹穴；導電圖樣，該等導電圖樣係連接至測試接腳，該測試接腳係布置於該第一絕緣層的第二面上，該第一絕緣層的該第二面係對置於該第一絕緣層的該第一面；導電貫孔，該等導電貫孔係電連接該等導電圖樣；以及電容器，該電容器係布置於該等凹穴中，並且接觸於該第一絕緣層的該第一面，其中該等凹穴的深度大於該電容器之厚度，用以在接收該電容器後，緊固該第二絕緣層與該第一絕緣層的該第一面對置的一個面與該電容器之間的空間。
  2. 如申請專利範圍第1項所述之板件，其中該等凹穴之上部位與該第一絕緣層接觸，並且該電容器係布置於該等凹穴之該上部位中。
  3. 如申請專利範圍第1項所述之板件，其中該第一絕緣層之厚度範圍為0.05mm至1.2mm。
  4. 如申請專利範圍第1項所述之板件，其中該陶瓷基板之厚度為2.0mm或更大。
  5. 如申請專利範圍第1項所述之板件，其中該電容器含有能夠在1000至1400℃下予以燒結之高介電常數陶瓷。
  6. 如申請專利範圍第1項所述之板件，其中該陶瓷基板含有氧化鋁(Al2O3)以及玻璃，以100個重量份之該氧化鋁為基礎，該玻璃之含量為100至233個重量份之該玻璃。
  7. 如申請專利範圍第1項所述之板件，其中該陶瓷基板之抗彎強度係從150MPa至350MPa。
  8. 一種製造探針卡用之板件的方法，其包含：製造含介電層之電容器；製備複數個生坯片；在該生坯片中製備導電圖樣、導電貫孔、以及用於嵌埋該電容器之接收部，該導電圖樣具有連接至測試接腳的圖樣；將該等生坯片堆疊以在該接收部中嵌埋該電容器，藉以形成生坯片多層體；以及燒結該生坯片多層體以形成陶瓷基板，該陶瓷基板包括第一絕緣層、以及布置於該第一絕緣層之一表面上之第二絕緣層，該等第二絕緣層包括用於接收該電容器之凹穴；其中接收在該凹穴中的該電容器接觸於該第一絕緣層不具有該導電圖樣的另一面，該凹穴之深度大於該電容器之厚度，用以在接收該電容器後，緊固該第二絕緣層與該第一絕緣層的該另一面對置的一個面與該電容器之間的空間。
  9. 如申請專利範圍第8項所述之方法，其中該第一絕緣層之厚度範圍為0.05mm至1.2mm。
  10. 如申請專利範圍第8項所述之方法，其中該陶瓷基板之厚度為2.0mm或更大。
  11. 如申請專利範圍第8項所述之方法，其中該介電層之燒結溫度高於該多層體之燒結溫度。
  12. 如申請專利範圍第8項所述之方法，其中該陶瓷基板含有氧化鋁(Al2O3)以及玻璃，以100個重量份之該氧化鋁為基礎，該玻璃之含量為100至233個重量份之該玻璃。
  13. 一種探針卡，其包含：陶瓷基板，該陶瓷基板包括第一絕緣層、以及布置於該第一絕緣層之第一面上之第二絕緣層，該等第二絕緣層包括用於接收電子組件之凹穴；導電圖樣，該等導電圖樣係連接至測試接腳，該測試接腳布置於該陶瓷基板上，並且包括布置於該第一絕緣層之第二面上的連接圖樣；導電貫孔，該等導電貫孔電連接該等導電圖樣；電容器，該電容器係布置於該凹穴中，並且接觸於該第一絕緣層的該第一面；以及測試接腳，該測試接腳係連接至該連接圖樣，其中該第一絕緣層之厚度範圍為0.05mm或更大，但為1.2mm或更小，以及該凹穴之深度大於該電容器之厚度，用以在接收該電容器後，緊固該第二絕緣層與該第一絕緣層的該第一面對置的一個面與該電容器之間的空間。
  14. 一種用於探針卡之板件，其具有嵌埋於其中之電容器， 該板件包含：陶瓷基板，該陶瓷基板包括複數個絕緣層，其中係將用於接收電子組件之凹穴界定於該複數個絕緣層之一部分；導電圖樣，該等導電圖樣係連接至測試接腳，該測試接腳係布置於該陶瓷基板中，並且包含布置於該第一絕緣層之第二面上的連接圖樣，該第一絕緣層的該第二面對置於該第一絕緣層的該第一面；導電貫孔，該等導電貫孔係電連接該等導電圖樣；以及電容器，該電容器係布置於該凹穴中，並且接觸於該第一絕緣層的該第一面，其中該凹穴與該陶瓷基板之一表面之間的距離範圍為0.05mm或更大，但為1.2mm或更小，以及該凹穴之深度大於該電容器之厚度，用以在接收該電容器後，緊固該第二絕緣層與該第一絕緣層的該第一面對置的一個面與該電容器之間的空間。
  15. 如申請專利範圍第14項所述之板件，其中該陶瓷基板之厚度為2.0mm或更大。
  16. 如申請專利範圍第14項所述之板件，其中該電容器為多層陶瓷電容器，該多層陶瓷電容器包括含複數個介電層之本體、布置於該本體中之內部電極、以及電連接至該等內部電極之外部電極。
  17. 如申請專利範圍第14項所述之板件，其中該陶瓷基板 含有氧化鋁(Al2O3)及玻璃。
  18. 一種用於探針卡之板件，其包含：陶瓷基板，該陶瓷基板包括第一絕緣層、以及布置於該第一絕緣層之第一面上之第二絕緣層，該等第二絕緣層具有將該第一絕緣層之該第一面的一個部分曝露之凹穴；導電圖樣，該等導電圖樣係連接至測試接腳，該測試接腳係布置於該第一絕緣層與該第一絕緣層的該第一面對置的第二面上；導電貫孔，該等導電貫孔係電連接該等導電圖樣；以及電容器，該電容器係布置於該第一絕緣層之該曝露面上，並且接觸於該第一絕緣層的該暴露面，其中該凹穴之深度大於該電容器之厚度，用以在接收該電容器後，緊固該第二絕緣層與該第一絕緣層的該第一面對置的一個面與該電容器之間的空間。
  19. 如申請專利範圍第18項所述之板件，其中該凹穴之深度與該等第二絕緣層之厚度相同。
TW103121864A 2013-07-26 2014-06-25 用於探針卡之板件、製造該板件之方法，及探針卡 TWI555985B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130088976 2013-07-26
KR1020140027688A KR101598271B1 (ko) 2013-07-26 2014-03-10 커패시터 내장형 프로브 카드용 기판 그 제조방법 및 프로브 카드

Publications (2)

Publication Number Publication Date
TW201508279A TW201508279A (zh) 2015-03-01
TWI555985B true TWI555985B (zh) 2016-11-01

Family

ID=52488918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121864A TWI555985B (zh) 2013-07-26 2014-06-25 用於探針卡之板件、製造該板件之方法，及探針卡

Country Status (4)

Country Link
JP (1) JP6142457B2 (zh)
KR (1) KR101598271B1 (zh)
CN (1) CN104345187B (zh)
TW (1) TWI555985B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180014781A (ko) * 2015-05-29 2018-02-09 알&디 설킷트스 인크. 집적 회로 테스트 환경에서 프로브 카드 어셈블리의 개선된 전력 공급 과도 성능(전력 무결성)
KR101719912B1 (ko) * 2015-07-24 2017-03-27 한국세라믹기술원 프로브 카드용 세라믹 가이드 플레이트의 제조방법 및 그에 의한 세라믹 가이드 플레이트
TWI582432B (zh) * 2016-01-20 2017-05-11 中華精測科技股份有限公司 整合電容模組之ｉｃ測試座
CN106773178B (zh) * 2017-01-05 2023-06-09 合肥鑫晟光电科技有限公司 一种探针部件及其制作方法、以及探针块和检测装置
KR102170221B1 (ko) * 2019-03-06 2020-10-28 주식회사 와이컴 프로브카드용 공간변환기 및 그 제조 방법
JP7394274B2 (ja) * 2019-11-25 2023-12-08 新特系統股▲ふん▼有限公司 プローブカード
KR102216901B1 (ko) * 2020-01-13 2021-02-18 (주)샘씨엔에스 커패시터 내장형 공간 변환기와 그 제조 방법
KR102616036B1 (ko) * 2021-07-30 2023-12-19 임훈 웨이퍼 검사를 위한 프로브 장치
CN114879446B (zh) * 2022-05-18 2024-08-09 强一半导体(苏州)股份有限公司 一种修正pad位置的方法及探针卡用陶瓷转接板
KR20240040494A (ko) 2022-09-21 2024-03-28 (주)마이크로테크놀러지 반도체 검사용 세라믹 인터페이스 보드 및 그 제조방법
KR20240129789A (ko) 2023-02-21 2024-08-28 주식회사 인베스트 반도체 검사용 인쇄회로기판 인터페이스 보드 및 그 제조방법
CN118584161A (zh) * 2023-03-03 2024-09-03 华为技术有限公司 一种探针装置、检测装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080000061A1 (en) * 2006-06-30 2008-01-03 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612339A (ja) * 1984-06-15 1986-01-08 Hitachi Ltd プロ−ブカ−ド
CA2174784C (en) * 1996-04-23 1999-07-13 George Guozhen Zhong Automatic multi-probe pwb tester
JP2001228192A (ja) * 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
KR20040008955A (ko) 2002-07-19 2004-01-31 (주)아녹시스 삼차원 입체 영상 표시 장치
JP4084255B2 (ja) * 2002-07-23 2008-04-30 富士通株式会社 プローブカード
JP2004233155A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2007165063A (ja) * 2005-12-13 2007-06-28 Samsung Sdi Co Ltd 導電性粒子、導電性ペースト及び電子部品
KR20090074456A (ko) * 2008-01-02 2009-07-07 주식회사 탑 엔지니어링 Ｍｅｍｓ프로브 카드용 다층 박막 기판의 제조 방법
CN101546648B (zh) * 2008-03-26 2012-01-18 三星电机株式会社 多层陶瓷电容器
KR101141385B1 (ko) * 2010-08-13 2012-05-03 삼성전기주식회사 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판
KR20130039462A (ko) 2011-10-12 2013-04-22 삼성전기주식회사 프로브 카드 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080000061A1 (en) * 2006-06-30 2008-01-03 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate

Also Published As

Publication number Publication date
JP2015025803A (ja) 2015-02-05
KR20150012994A (ko) 2015-02-04
JP6142457B2 (ja) 2017-06-07
KR101598271B1 (ko) 2016-02-26
TW201508279A (zh) 2015-03-01
CN104345187B (zh) 2017-09-29
CN104345187A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
TWI555985B (zh) 用於探針卡之板件、製造該板件之方法，及探針卡
US20150028912A1 (en) Board for probe card, method of manufacturing the same, and probe card
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
KR101004843B1 (ko) 세라믹 다층 회로 기판 및 그의 제조 방법
US8263874B2 (en) Multilayer circuit board
US8193456B2 (en) Electrical inspection substrate unit and manufacturing method therefore
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
JP4727948B2 (ja) プローブカードに用いられる積層基板
US20100052711A1 (en) Probe card and manufacturing method of the same
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
KR20120092915A (ko) 프로브 카드용 세라믹 기판 제조 방법
KR102211998B1 (ko) 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법
KR102271665B1 (ko) 층간 도전성 향상을 위한 다층 세라믹 기판 및 그의 제조 방법
KR20100016885A (ko) 세라믹 프로브 카드의 제조 방법
KR102212007B1 (ko) 층간 접착성 향상을 위한 다층 세라믹 기판 및 그의 제조 방법
KR102716624B1 (ko) 세라믹 기판의 제조 방법, 세라믹 기판을 구비한 프로브 카드의 제조 방법, 세라믹 기판 및 세라믹 기판을 갖는 프로브 카드
KR102216901B1 (ko) 커패시터 내장형 공간 변환기와 그 제조 방법
JP5079890B2 (ja) 積層基板及びプローブカード
JP4889401B2 (ja) 電子部品収納用パッケージおよび複数個取り電子部品収納用パッケージ、ならびに電子装置
KR20110030904A (ko) 세라믹 기판 및 그의 제조 방법
KR20120080357A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
JP2014143279A (ja) セラミック多層基板
JP2014143280A (ja) セラミック多層基板