JP6142457B2 - キャパシタ内蔵型プローブカード用基板及びその製造方法並びにプローブカード - Google Patents
キャパシタ内蔵型プローブカード用基板及びその製造方法並びにプローブカード Download PDFInfo
- Publication number
- JP6142457B2 JP6142457B2 JP2014130141A JP2014130141A JP6142457B2 JP 6142457 B2 JP6142457 B2 JP 6142457B2 JP 2014130141 A JP2014130141 A JP 2014130141A JP 2014130141 A JP2014130141 A JP 2014130141A JP 6142457 B2 JP6142457 B2 JP 6142457B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ceramic
- substrate
- probe card
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 140
- 239000000523 sample Substances 0.000 title claims description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000919 ceramic Substances 0.000 claims description 195
- 239000003990 capacitor Substances 0.000 claims description 143
- 238000000034 method Methods 0.000 claims description 41
- 238000012360 testing method Methods 0.000 claims description 37
- 238000010304 firing Methods 0.000 claims description 23
- 239000011521 glass Substances 0.000 claims description 21
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 6
- 239000003985 ceramic capacitor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 40
- 235000012431 wafers Nutrition 0.000 description 17
- 238000007689 inspection Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000010354 integration Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000011111 cardboard Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical group 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、キャパシタ内蔵型プローブカード用基板及びその製造方法並びにプローブカードに関する。
半導体デバイスは、ウェハ上に回路パターン及び検査のための接触パッドを形成するファブリケーション（ｆａｂｒｉｃａｔｉｏｎ）工程、及び回路パターン及び接触パッドが形成されたウェハをそれぞれの個別チップに組み立てるアセンブリ（ａｓｓｅｍｂｌｙ）工程によって製造される。
このようなファブリケーション工程及びアセンブリ工程間では、ウェハ上に形成された接触パッドに電気信号を印加してウェハの電気的特性を検査する検査工程（ＥＤＳ、Ｅｌｅｃｔｒｉｃａｌ Ｄｉｅ Ｓｏｒｔｉｎｇ）が行われ、半導体デバイスはこのような検査工程によって良品または不良品に分類される。
また、上記半導体デバイスの電気的特性の検査には、検査信号の発生及び検査結果の判定を担うテスター（ｔｅｓｔｅｒ）やパフォーマンスボード（ｐｅｒｆｏｒｍａｎｃｅ ｂｏａｒｄ）、半導体ウェハのローディング（ｌｏａｄｉｎｇ）及びアンローディング（ｕｎｌｏａｄｉｎｇ）を担うプローブステーション（ｐｒｏｂｅ ｓｔａｔｉｏｎ）、チャック（ｃｈｕｃｋ）、プローバ（ｐｒｏｂｅｒ）、プローブカード（ｐｒｏｂｅ ｃａｒｄ）などを含む検査装置が主に用いられる。
このうち、プローブカードは、半導体ウェハとテスターとの電気的連結を担うもので、テスターで発生した信号の伝達をパフォーマンスボードを介して受け、ウェハ内のチップのパッドに伝達した後、このようなチップのパッドから出力される信号をパフォーマンスボードを介してテスターに伝達する役割を行う。
上記プローブカードは、回路パターンや電極パッド、ビア電極などを含む複数のセラミックグリーンシートを積層して積層体を製作した後、この積層体を焼成させて基板を製造し、上記基板にプローブピンを結合した形状に構成されることができる。
最近は、半導体回路の集積技術の開発による半導体デバイスの小型化に伴い、このような半導体デバイスの検査装置にも高い精密度が求められ、ファブリケーション工程によってウェハに形成される回路パターン及び回路パターンと連結された接触パッドが高集積に形成されている。
高集積に形成されたウェハの検査のための高集積のプローブカード用基板では、動作評価時に必要な電流の増加によって発生するパワーノイズの問題が深刻であり、デカップリングキャパシタがテストピン領域と離れて基板表面の外部領域に実装される現在のセラミック基板構造はパワーノイズをさらに改善させることが困難な状況にある。
このような問題を解決すべく、プローブカード用基板の構造を改善し、ノイズを低減させる方法が求められている。
本発明の目的は、耐久性及びノイズの低減効果に優れるキャパシタ内蔵型プローブカード用基板及びその製造方法並びにプローブカードを提供することにある。
本発明の一形態は、第１セラミック積層体、及び上記第１セラミック積層体の一面に配置され、電子部品を収容するためのキャビティが形成された第２セラミック積層体を含むセラミック基板と、上記第１セラミック積層体及び上記第２セラミック積層体に印刷された導電性パターンと、上記導電性パターンを電気的に連結する導電性ビアと、上記キャビティに配置されるキャパシタと、を含み、上記キャビティは、上記キャパシタの厚さよりさらに大きい深さを有するように形成されて上記キャパシタ収容後に下部に一定空間が確保されるキャパシタ内蔵型プローブカード用基板を提供することができる。
上記導電性パターンは、上記第１セラミック積層体の他面に形成され、テストピンと連結されるパターンを含むことができる。
上記キャビティの上部は上記第１セラミック積層体と接し、上記キャパシタは上記キャビティの上部に実装されることができる。
上記第１セラミック積層体の厚さをｔ１とするとき、０．０５ｍｍ≦ｔ１≦１．２ｍｍを満たすことができる。
上記セラミック基板の厚さをＴとするとき、Ｔ≧２．０ｍｍを満たすことができる。
上記キャパシタは、１０００〜１４００℃において焼成できる高誘電率のセラミックを含むことができる。
上記セラミック基板は、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含み、上記ガラスは上記アルミナ１００重量部に対して１００〜２３３重量部含まれることができる。
上記セラミック基板の曲げ強度は、１５０ＭＰａ〜３５０ＭＰａであることができる。
本発明の他の形態は、誘電体層を含むキャパシタを製造する段階と、複数のグリーンシートを設ける段階と、上記グリーンシートに導電性パターン、導電性ビア、及び上記キャパシタを内蔵するための収容部を設ける段階と、上記キャパシタが収容部に内蔵されるように上記グリーンシートを積層してグリーンシート積層体を形成する段階と、上記グリーンシート積層体を焼成して第１セラミック積層体、及び上記第１セラミック積層体の一面に形成され、キャパシタが収容されたキャビティを含むセラミック基板を形成する段階と、を含み、上記キャビティは、上記キャパシタの厚さよりさらに大きい深さを有するように形成して上記キャパシタの収容後に下部に一定空間が確保されるキャパシタ内蔵型プローブカード用基板の製造方法を提供することができる。
上記第１セラミック積層体の厚さをｔ１とするとき、０．０５ｍｍ≦ｔ１≦１．２ｍｍを満たすことができる。
上記セラミック基板の厚さをＴとするとき、Ｔ≧２．０ｍｍを満たすことができる。
上記誘電体層の焼成温度は、上記積層体の焼成温度より高いことができる。
上記セラミック基板は、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含み、上記ガラスは上記アルミナ１００重量部に対して１００〜２３３重量部含まれることができる。
本発明のさらに他の形態は、第１セラミック積層体、及び上記第１セラミック積層体の一面に配置され、電子部品を収容するためのキャビティが形成された第２セラミック積層体を含むセラミック基板と、上記セラミック基板に形成され、上記第１セラミック積層体の他面に形成される連結パターンを含む導電性パターンと、上記導電性パターンを電気的に連結する導電性ビアと、上記キャビティに配置されるキャパシタと、上記連結パターンと連結されるテストピンと、を含み、上記第１セラミック積層体の厚さをｔ１とするとき、０．０５ｍｍ≦ｔ１≦１．２ｍｍを満たすキャパシタ内蔵型プローブカード用基板を提供することができる。
本発明のさらに他の形態は、複数の絶縁層を含み、電子部品を収容するためのキャビティが上記複数の絶縁層の一部領域に形成されるセラミック基板と、上記セラミック基板に形成される導電性パターンと、上記導電性パターンを電気的に連結する導電性ビアと、上記キャビティに配置されるキャパシタと、上記キャビティと上記セラミック基板の一面との距離は０．０５ｍｍ〜１．２ｍｍであるキャパシタ内蔵型プローブカード用基板を提供することができる。
上記導電性パターンは、絶縁層に配置され、テストピンと連結される第１パターンを含むことができる。
上記セラミック基板の厚さをＴとするとき、Ｔ≧２．０ｍｍを満たすことができる。
上記キャパシタは、複数の誘電体層を含む本体、上記本体内に配置される内部電極、及び上記内部電極と電気的に連結される外部電極を含む積層セラミックキャパシタであることができる。
上記セラミック基板は、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含むことができる。
上記キャビティは、上記キャパシタの厚さより大きい深さを有し、上記キャパシタ収容後に一定空間が確保されることができる。
本発明のさらに他の形態は、第１絶縁層、及び上記第１絶縁層の一面に配置され、第１絶縁層の表面に露出するキャビティを含む第２絶縁層を含むセラミック基板と、第１絶縁層及び第２絶縁層に配置される導電性パターンと、上記導電性パターンを電気的に連結する導電性ビアと、上記キャビティが露出する上記第１絶縁層の表面に配置されるキャパシタと、を含み、上記キャビティの深さは上記キャパシタの厚さより大きいプローブカード用基板を提供することができる。
上記キャビティの厚さは、上記第２絶縁層の厚さと同一であることができる。
本発明によると、耐久性及びノイズの減少効果に優れるプローブカード用基板及びその製造方法並びにプローブカードを提供することができる。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどはより明確な説明のために誇張されることがある。
キャパシタ内蔵型プローブカード用基板２００
図１は本発明によるキャパシタ内蔵型プローブカード用基板２００を概略的に示す断面図である。
本発明によるキャパシタ内蔵型プローブカード用基板２００は、第１セラミック積層体４１、及び上記第１セラミック積層体の一面に配置され、電子部品を収容するためのキャビティＣが形成された第２セラミック積層体４２、４３を含むセラミック基板４０と、上記セラミック基板に形成された導電性パターン１１と、上記導電性パターンと電気的に連結される導電性ビア１２と、上記キャビティに配置されるキャパシタ１００と、を含むことができる。
上記導電性パターン１１は、上記第１セラミック積層体４１の他面に形成され、テストピンと連結される第１パターン（連結パターン）と、上記セラミック基板の内部に配置される第２パターンと、を含むことができる。
上記セラミック基板は、複数の絶縁層４１〜４７が積層されて形成されることができる。また、キャビティが形成された絶縁層は第２セラミック積層体４２、４３、第２セラミック積層体の上部に形成され、テストピンと隣接して配置される絶縁層４１は第１セラミック積層体４１と定義されることができる。
セラミック基板は、第１セラミック積層体及び第２セラミック積層体の他に、信号層、接地層などを内蔵するための別途の絶縁層を含むことができ、上記別途の絶縁層は図面符号４４〜４７で示した。
上記セラミック基板４０は、９００℃以下の温度において低温焼成できるＬＴＣＣ（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｃｍｉｃｓ）を含むことができる。
本発明の一実施形態によると、上記ＬＴＣＣは、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含むことができる。上記ガラスは、上記アルミナ１００重量部に対して１００〜２３３重量部含まれることができる。
上記ガラスは、Ｍ−Ａｌ−Ｓｉ−Ｏ（上記ＭはＣａ、ＳｒまたはＢａ）系の結晶化ガラスまたはＳｉ−Ｂ−Ｒ−Ｏ（Ｒはアルカリ金属、Ｌｉ、Ｎａ、Ｋなど）系のボロシリケートガラスであることができる。
本発明の一実施形態によるＬＴＣＣは、Ｍ元素（上記ＭはＣａ、ＳｒまたはＢａ）２５〜４０ｗｔ％、アルミニウム（Ａｌ）３０〜４５ｗｔ％、シリコン（Ｓｉ）５〜２０ｗｔ％、その他の添加元素（Ｚｎ、Ｂ、Ｍｇなど）０．１〜５ｗｔ％が含まれるガラスを含むことができるが、本発明はこれに制限されない。
上記ＬＴＣＣは、ガラスの低い融点のために上記９００℃以下の温度において焼成することができ、８７０℃において焼成することが好ましい。
また、上記ＬＴＣＣの曲げ強度は、これに制限されないが、１５０ＭＰａ〜３５０ＭＰａであることができる。
上記キャパシタ１００は、高誘電率の誘電体層１１１を含むことができる。
また、上記キャパシタ１００は、複数の誘電体層１１１を含む本体１１０、上記本体内に配置される内部電極１２１、１２２、及び上記内部電極と電気的に接続される外部電極１３１、１３２を含む積層セラミックキャパシタであることができる。
上記誘電体層は、１０００〜１４００℃において焼成できる高誘電率のセラミックを含むことができる。
即ち、本発明は、９００℃以下の温度において焼成できるＬＴＣＣでセラミック基板を形成することにより、キャパシタが内蔵された状態で焼成してプローブカード用基板を形成することができる。
また、本発明のセラミック基板４０は、ＨＴＣＣまたはムライトを含むセラミック基板とは異なってＬＴＣＣを含むため、積層体の焼成過程においてキャビティＣに配置されたキャパシタ１００に影響を及ぼさない。即ち、積層体の焼成温度がキャパシタに含まれた誘電体層の焼成温度より低いため、予め焼成されたキャパシタを内部（キャビティ）に配置した状態で積層体が焼成されても、キャパシタへの損傷はない。
上記第１セラミック積層体４１は、上記第２セラミック積層体４２、４３と接することができる。また、上記キャビティＣの深さは、上記第２セラミック積層体４２、４３の全体厚さと同一に形成されることができる。即ち、上記第２セラミック積層体の厚さが上記キャビティの深さと同一であるため、上記第１セラミック積層体は上記キャビティと接するように形成されることができる。
図１には上記第１セラミック積層体が単一層を有するように示されているが、第１セラミック積層体の厚さを考慮して１層以上の絶縁層を積層して形成することができる。
上記キャビティにおいて上記第１セラミック積層体と接する一面をキャビティの上部、他面をキャビティの下部と定義することができる。
上記キャパシタは、上記キャビティの上部に実装されることができる。換言すると、上記キャパシタは、第１セラミック積層体の一面に実装されることができる。キャパシタがキャビティの下部に実装されずに上部に実装されると、テストピンと隣接して配置されるため、テストピンとの物理的な距離が減少し、寄生インダクタンスによって発生しうるパワーノイズを減少することができる。
また、上記キャビティＣは、キャパシタ１００の厚さより大きい深さを有するように形成されることにより、キャパシタ収容後にキャビティの下部に一定空間が確保されることができる。
即ち、上記キャビティＣは、キャパシタが収容されても、一定空間（ｇ、ギャップ）を確保することができる。
キャパシタ収容後にキャビティ内に一定空間（ギャップ）が確保されないと、グリーンシート積層体の焼成過程において、内蔵されたキャパシタがキャビティの外壁（グリーンシート）と接触して反応するという問題が発生する可能性がある。このとき、キャパシタとグリーンシートとの収縮率及び熱膨張率の差異によってキャビティの形状が変形したり、キャパシタが破損するおそれがある。
また、焼成後にプローブカード用基板として用いられるとき、テストピンから伝達された荷重によって基板に曲げが発生し、内蔵キャパシタが破損することもある。
上記第１セラミック積層体の厚さｔ１は、上記キャビティと接する上記第１セラミック積層体の一面からテストピンとの連結のための第１パターン（連結パターン）が配置された他面までの距離とみなすことができる。
即ち、第１セラミック積層体の厚さｔ１は、上記キャビティＣの上部からテストピンとの連結のための第１パターンが配置されるセラミック基板４０の一面までの距離とみなすことができる。
本発明の一実施形態によるキャパシタ内蔵型プローブカード用基板は、電子部品または半導体ウェハの不良をテストするためのプローブカード用基板で、内部にキャパシタが内蔵されることを特徴とする。
特に、本発明は、キャビティＣの上部からテストピンとの連結のための導電性パターンが配置されるセラミック基板４０の一面までの距離、即ち、第１セラミック積層体４１の厚さｔ１を制御することにより、インピーダンスの減少効果及び耐久性に優れるプローブカード用基板を提供することができる。
具体的には、上記第１セラミック積層体の厚さｔ１は０．０５ｍｍ〜１．２ｍｍであることができる。上記第１セラミック積層体の厚さが０．０５未満に形成される場合は、本発明のプローブカード用基板を用いて電子部品または半導体ウェハの不良をテストする過程においてテストピンを介して伝達される荷重に耐えられず、第１セラミック積層体が破壊されるという問題がある。また、上記第１セラミック積層体の厚さが１．２ｍｍを超過すると、キャパシタとテストピンとの距離によってノイズインピーダンスが増加するという問題が発生する。
また、導電性ビアの直径を大きく増加させる場合、第１セラミック積層体の厚さを増加させることができると予想されるが、基板の集積度を一定水準に維持するための導電性ビア１２の直径上限が１００μｍである点を考慮すると、キャパシタの内蔵位置がテストピンとの連結のための導電性パターンが配置されるセラミック基板４０の一面から１．２ｍｍを超過して形成される場合、ノイズインピーダンスが増加してノイズインピーダンスの許容上限値である２０ｍΩを超過するという問題が発生する。
したがって、上記第１セラミック積層体の厚さｔ１は、０．０５ｍｍ〜１．２ｍｍであることが好ましい。
一方、プローブカード用基板として用いられるためには、上記セラミック基板の厚さＴは２．０ｍｍ以上であることが好ましい。上記セラミック基板がプローブカード用基板としての電気的特性を具現するためには、信号層、接地（グランド）層、パワー層などが内蔵される必要がある。また、プローブカードの組立及びウェハのテスト時に加えられる圧力に耐えるためには、セラミック基板全体の厚さが２．０ｍｍ以上であることが好ましい。
本発明では、上記キャパシタの誘電体層を構成する高誘電率の物質として誘電率が１０００より大きい強誘電性物質を用いても、セラミック基板の焼成過程においてキャパシタの損傷がなく、耐久性及びノイズの減少効果に優れるキャパシタ内蔵型プローブカード用基板を提供することができる。
キャパシタ内蔵型プローブカード用基板の製造方法
図２は本発明によるキャパシタ内蔵型プローブカード用基板の製造方法を説明するための順序図であり、図３ａから図３ｅは本発明によるキャパシタ内蔵型プローブカード用基板の製造方法の各工程を示す断面図である。
図２及び図３ａから図３ｅを参照すると、本発明によるキャパシタ内蔵型プローブカード用基板の製造方法は、誘電体層を含むキャパシタを製造する段階Ｓ１と、複数のグリーンシートを設ける段階Ｓ２と、上記グリーンシートに導電性パターン、導電性ビア、及び上記キャパシタの内蔵のための収容部を設ける段階Ｓ３と、上記キャパシタが内蔵されるように上記グリーンシートを積層してグリーンシート積層体を形成する段階Ｓ４と、上記グリーンシート積層体を焼成して第１セラミック積層体、及び上記第１セラミック積層体の一面に形成され、キャパシタが収容されたキャビティを含むセラミック基板を形成する段階Ｓ５と、を含むことができる。
上記キャビティは、上記キャパシタの厚さよりさらに大きい深さを有するように形成されることにより、キャパシタの収容後に下部に一定空間が確保されることができる。
上記第１セラミック積層体の厚さをｔ１とするとき、０．０５ｍｍ≦ｔ１≦１．２ｍｍを満たすことができる。
上記セラミック基板の厚さをＴとするとき、Ｔ≧２．０ｍｍを満たすことができる。
上記誘電体層は、１０００〜１４００℃において焼成できる高誘電率のセラミックを含むことができる。また、上記セラミック基板は、上記誘電体層の焼成温度より低い焼成温度を有するＬＴＣＣを含むことができる。
以下では、図面を参照して本発明のキャパシタ内蔵型プローブカード用基板の製造方法について詳細に説明する。但し、上述したキャパシタ内蔵型プローブカード用基板と重複される説明は省略し、その差異点を中心に説明する。
本発明によるキャパシタ内蔵型プローブカード用基板の製造方法では、キャパシタを製造する工程がセラミック基板を形成する積層体の焼成工程より先に行われる。
まず、上記グリーンシートを積層するに先立って、段階Ｓ１では、図３ａに示されているように、高誘電率のセラミックシートで誘電体層１１１を含むキャパシタ１００を形成する。上記キャパシタは、所望するキャパシタ構造によって多様に具現されることができる。例えば、上記キャパシタは、複数のセラミックシート、上記セラミックシートを介して対向するように配置される第１及び第２内部電極、及び上記第１及び第２内部電極と電気的に連結される第１及び第２外部電極を含む積層型セラミックキャパシタであることができる。
また、上記キャパシタは、単一の高誘電率セラミックシート及びその上下面の一領域に第１及び第２電極が配置されてキャパシタ領域を定義する単層型キャパシタ構造を有することができる。なお、上記キャパシタは、単一キャパシタであることができるが、これと異なって複数のキャパシタが配列されたアレイ型であることもできる。
上記キャパシタのセラミックシートを構成する高誘電率物質は、約１０００以上、好ましくは２０００〜３０００の誘電率を有する強誘電性材料で、代表的にはＢａＴｉＯ３を挙げることができるが、これに制限されない。
また、上記セラミックシートの焼成温度は、一般の高誘電率物質を考慮すると、約１０００〜１４００℃の範囲である。
このようなキャパシタの製造工程と別途に、段階Ｓ２では、図３ｂのように複数のグリーンシート３１〜３７を設ける工程を行う。上記グリーンシートとしては、Ａｌ２Ｏ３とガラス（ｇｌａｓｓ）系成分との混合物を用いることができる。
上記セラミック基板４０は、低温焼成できるＬＴＣＣ（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃｓ）を含むことができる。具体的には、本発明のセラミック基板は、９００℃以下の温度において焼成できるＬＴＣＣを含むことができる。
本発明の一実施形態によると、上記ＬＴＣＣは、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含むことができる。上記ガラスは、上記アルミナ１００重量部に対して１００〜２３３重量部含まれることができる。
上記ガラスは、Ｍ−Ａｌ−Ｓｉ−Ｏ（上記ＭはＣａ、ＳｒまたはＢａ）系の結晶化ガラスまたはＳｉ−Ｂ−Ｒ−Ｏ（Ｒはアルカリ金属、Ｌｉ、Ｎａ、Ｋなど）系のボロシリケートガラスであることができる。
本発明の一実施形態によるＬＴＣＣは、Ｍ元素（上記ＭはＣａ、ＳｒまたはＢａ）２５〜４０ｗｔ％、アルミニウム（Ａｌ）３０〜４５ｗｔ％、シリコン（Ｓｉ）５〜２０ｗｔ％、その他の添加元素（Ｚｎ、Ｂ、Ｍｇなど）０．１〜５ｗｔ％が含まれるガラスを含むことができるが、本発明はこれに制限されない。
上記ＬＴＣＣは、ガラスの低い融点のために上記９００℃以下の温度において焼成することができ、８７０℃において焼成することが好ましい。
次に、段階Ｓ３では、図３ｃのように上記設けられたセラミックシート３１〜３７上に、層間回路の形成のために必要な導電性パターン１１、導電性ビア１２及び収容部１３の形成工程を行う。導電性パターンは、スクリーン印刷工程のような公知の工程によって行われることができる。また、導電性ビアは、パンチング工程に続いて導電性物質を充填する印刷工程によって具現されることができる。
一方、図３ｂから図３ｄでは、焼成後に第１セラミック積層体を形成するグリーンシートを図面符号３１、電子部品を収容するためのキャビティが形成された第２セラミック積層体を形成するグリーンシートを図面符号３２及び３３で示した。
セラミック基板は、第１セラミック積層体及び第２セラミック積層体の他に、信号層、接地層などを内蔵するための別途の絶縁層を含むことができ、上記別途の絶縁層を形成するグリーンシートは図面符号３４〜３７で示した。
上記グリーンシートの厚さは、焼成後に形成される第１セラミック積層体、キャビティ及びこれを含むセラミック基板の厚さを考慮して適宜設計することができる。
次いで、段階Ｓ４では、図３ｄのように、先の工程によって製造されたキャパシタ１００及び上記設けられたグリーンシート３１〜３７を積層してグリーンシート積層体２００’を形成する。上記収容部１３は、積層されてキャビティＣを形成することができる。この工程において、キャパシタ１００は、その構造によって適切な内蔵方式でキャビティに積層または実装されることができる。また、本積層工程において、キャパシタの外部電極は、それぞれグリーンシートに形成された導電性パターンまたは導電性ビアと連結される。
特に、上記キャパシタの外部電極は、第１セラミック積層体を形成するグリーンシート３１の一面に配置されて、焼成後に上記第１セラミック積層体に形成された導電性パターンまたは導電性ビアと連結されることができる。
上記キャビティＣは、キャパシタ１００の厚さより大きい深さを有するように形成して一定の余裕空間ｇを確保することが好ましい。このようなキャビティＣの寸法は、焼成過程における上記低温焼成用グリーンシートの収縮程度、即ち、低温焼成用セラミックシート物質や層の厚さなどを適宜考慮して計算されることができる。
続いて、段階Ｓ５では、図３ｅのように、上記グリーンシート積層体２００’を低温焼成してキャパシタ内蔵型プローブカード用基板２００を製造する。本低温焼成工程は、約９００〜１１００℃の範囲で行われることができる。このような低温同時焼成過程において、キャパシタが既に焼成された状態で内蔵されているため、焼結収縮は発生しない。むしろ、上記キャパシタ１００は、既に焼成された材料によってグリーンシート積層体２００’の焼結収縮、特に平面方向の焼結収縮を抑制する役割を期待することができる。
上記積層されたグリーンシート３１〜３７は、焼成されて絶縁層４１〜４７を含むセラミック基板４０を形成する。具体的には、上記セラミック基板４０は、テストピンと連結される第１パターンを含む第１セラミック積層体４１と、キャビティが形成された第２セラミック積層体４２、４３と、を含む。
上記の通り、本発明によると、上記キャパシタを構成する高誘電率物質の誘電率は、１０００より大きい強誘電性物質を用いても、グリーンシート焼成時にキャパシタへの損傷がないプローブカード用基板を提供することができる。また、上記のような変形またはクラックがないプローブカード用基板を提供することができる。
プローブカード３００
図４は本発明によるプローブカード３００を概略的に示す断面図である。
図４を参照すると、本発明によるプローブカード３００は、第１セラミック積層体４１、及び上記第１セラミック積層体の一面に配置され、電子部品を収容するためのキャビティＣが形成された第２セラミック積層体４２、４３を含むセラミック基板４０、上記セラミック基板に形成され、上記第１セラミック積層体の他面に形成される第１パターンを含む導電性パターン１１、上記導電性パターンと電気的に連結される導電性ビア１２、及び上記キャビティに配置されるキャパシタＣを含むキャパシタ内蔵型プローブカード用基板２００と、上記第１パターンと連結されるテストピン５０と、を含むことができる。
上記第１セラミック積層体の厚さは０．０５ｍｍ〜１．２ｍｍであることができ、上記セラミック基板の厚さは２．０ｍｍ以上であることが好ましい。
本実施形態では、セラミック基板、導電性パターン、導電性ビア、キャパシタに関し、上述したキャパシタ内蔵型プローブカード用基板に関する説明と重複されるため、その説明を省略する。
上記テストピン５０は、ウェハ６０をテストするためのプローブピンとみなすことができ、電流が流れる導電性物質で形成することができる。上記テストピンを形成する方法は、これに限定されないが、半導体製造において応用される微細薄板技術を用いることで製造することができる。
上記プローブカード３００は、上記キャパシタ内蔵型プローブカード用基板２００と連結される印刷回路基板７０をさらに含むことができる。
上記印刷回路基板７０は、上面及び下面を有する円板で形成されることができ、検査工程のためのテスター（図示せず）と連結されることができる。
印刷回路基板の上面には、検査工程のためのプローブ回路パターン（図示せず）が形成され、隣接するプローブ回路パターン間には隣接するプローブ回路パターンを流れる電流によるプローブ回路パターン間の干渉を抑制するためのグルーブ（ｇｒｏｏｖｅ、図示せず）が形成され、印刷回路基板の下面にはインターポーザ（図示せず）が装着されることができる。
インターポーザ（図示せず）は、検査工程のために印刷回路基板を経た電気信号を本発明のキャパシタ内蔵型プローブカード用基板に伝達する役割をすべく、印刷回路基板とプローブカード用基板との離隔空間に位置することができる。
インターポーザの一端は印刷回路基板７０のプローブ回路パターンと連結されることができ、インターポーザの他端はプローブカード用基板２００に形成された伝導性パターン１１と接触して電気的に連結されることができる。
上記のように構成されたプローブカード３００のテストピン（プローブピン）５０においてウェハ６０をプロービングし、このプロービングされた信号が上記キャパシタ内蔵型プローブカード用基板２００によって印刷回路基板に伝達されることができる。
実験例
下記表１は、セラミック基板の曲げ強度及びセラミック基板に加えられる荷重による本発明のキャパシタ内蔵型プローブカード用基板に含まれた第１セラミック積層体の最小厚さを計算したデータを示すものである。
下記表１は、セラミック基板の曲げ強度及びセラミック基板に加えられる荷重による本発明のキャパシタ内蔵型プローブカード用基板に含まれた第１セラミック積層体の最小厚さを計算したデータを示すものである。
表１の実験例では、横長さ１．３ｍｍ、縦長さ０．８ｍｍのキャビティ、直径０．０６ｍｍの導電性ビア、及び０．３ｍｍのピッチを有するテストピンが用いられた。
セラミック基板に加えられる荷重は、１個のテストピンに加えられる荷重（約０．００６ｋｇ）とキャビティ領域に存在するピン数の和で計算されることができる。したがって、テスト対象のウェハの集積度によって第１セラミック積層体上の導電性ビア及びテストピンの集積度が異なり、セラミック基板に加えられる荷重も異なる。セラミック基板に用いられる材料によって第１セラミック積層体の機械的強度が異なるため、荷重に耐えることができる第１セラミック積層体の最小厚さも異なるようになる。
導電性ビアの集積度によるセラミック基板に加えられる荷重とセラミック基板の曲げ強度を組み合わせて第１セラミック積層体の最小厚さを計算するとき、ＬＴＣＣを含むセラミック基板が最大に具現できる曲げ強度が６００ＭＰａを超過できない点を考慮すると、表１の条件下において第１セラミック積層体が有さなければならない最小厚さは０．０５１ｍｍであることが分かる。
また、下記表２は、表１の条件下において導電性ビアの直径及び第１セラミック積層体の厚さによるキャパシタ内蔵型プローブカード用基板の損傷有無を測定した実験結果である。表２の実験では、ＬＴＣＣを含むセラミック基板が最大に具現できる曲げ強度である６００ＭＰａの曲げ強度を有するセラミック基板が用いられており、横長さ１．３ｍｍ、縦長さ０．８ｍｍのキャビティが適用された。その他の条件は、表１において最小厚さで計算されたサンプル４と同一であった。
導電性ビアの直径を増加させてテストピンの個数を表１の場合より減らすと、第１セラミック積層体の厚さをさらに薄くすることができると予想されるが、表２の実験から、導電性ビアの集積度が減少しても、第１セラミック積層体は少なくとも０．０５ｍｍの厚さを有さないとキャパシタ内蔵型プローブカード用基板がウェハのテスト過程において損傷することが分かる。したがって、第１セラミック積層体の最小厚さは、０．０５ｍｍ以上であることが好ましい。
また、下記表３は、導電性ビアの直径及び導電性ビアの長さ（第１セラミック積層体の厚さ）によるノイズインピーダンス値を測定して示したデータである。
＊ 比較例
上記表３を参照すると、サンプル２９〜３５、３９〜４４、４９〜５３、６２及び７１は、ノイズインピーダンス値が許容上限値の２０ｍΩを超過することが確認できる。導電性ビアの直径が増加するほどノイズインピーダンス値は減少し、導電性ビアの長さが増加するほどノイズインピーダンス値は増加する傾向を示す。
表３によると、導電性ビアの直径が０．０５５ｍｍ、０．０７５ｍｍ、０．０９ｍｍ、０．１ｍｍ、０．１２ｍｍであるとき、ノイズインピーダンス値が２０ｍΩ以下となる導電性ビアの長さはそれぞれ０．２ｍｍ、０．３ｍｍ、０．４ｍｍ、１．２ｍｍ、１．２ｍｍであることが分かる。
導電性ビアの直径を増加させると、ノイズインピーダンス値を減少させることはできるが、導電性ビアの直径が０．１ｍｍを超過する場合、導電性ビアの直径が増加してもノイズインピーダンス値の減少効果はわずかであるため、導電性ビアの長さは１．２ｍｍを超過できないことが分かる。したがって、導電性ビアの直径が増加しても、導電性ビアの長さが１．２ｍｍ以下であるとき、ノイズインピーダンスが２０ｍΩ以下に具現できることが確認できる。
また、導電性ビアの直径を過度に増加させる場合、第１セラミック積層体の厚さを増加させることができると予想されるが、基板の集積度を一定水準に維持するための導電性ビア１２の直径上限が１００μｍである点を考慮すると、キャパシタの内蔵位置がテストピンとの連結のための導電性ビアが配置されるセラミック基板４０の一面から１．２ｍｍを超過するとき、ノイズインピーダンスが増加してノイズインピーダンスの許容上限値である２０ｍΩを超えることが確認できる。
第１セラミック積層体の厚さは、上記導電性ビアの長さが第１セラミック積層体の厚さと同一であるため、上記表３から確認できるように、１．２ｍｍ以下であることが好ましい。
したがって、上記表１から表３の結果を参照すると、第１セラミック積層体の厚さは０．０５ｍｍ〜１．２ｍｍであることが好ましい。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１１ 導電性パターン
１２ 導電性ビア
１３ 収容部
３１〜３７ グリーンシート
４０ セラミック基板
４１〜４７ 絶縁層
６０ ウェハ
７０ 印刷回路基板
１００ キャパシタ
２００ キャパシタ内蔵型プローブカード用基板
３００ プローブカード
１２ 導電性ビア
１３ 収容部
３１〜３７ グリーンシート
４０ セラミック基板
４１〜４７ 絶縁層
６０ ウェハ
７０ 印刷回路基板
１００ キャパシタ
２００ キャパシタ内蔵型プローブカード用基板
３００ プローブカード
Claims (21)
- 第１セラミック積層体、及び前記第１セラミック積層体の一面に配置され、電子部品を収容するためのキャビティが形成された第２セラミック積層体を含むセラミック基板と、
前記第１セラミック積層体の他面に形成され、テストピンと連結されるパターンを含む導電性パターンと、
前記導電性パターンを電気的に連結する導電性ビアと、
前記キャビティに配置されて、前記第１セラミック積層体の前記一面に接するキャパシタと、を含み、
前記キャビティは、前記キャパシタの厚さよりさらに大きい深さを有するように形成され、前記第１セラミック積層体のうち導電性パターンが形成されていない一面に相対する前記第２セラミック積層体の一面と、前記キャパシタ間に一定空間が確保された、キャパシタ内蔵型プローブカード用基板。 - 前記キャビティの上部は前記第１セラミック積層体と接し、前記キャパシタは前記キャビティの上部に実装される、請求項１に記載のキャパシタ内蔵型プローブカード用基板。
- 前記第１セラミック積層体の厚さをｔ１とするとき、０．０５ｍｍ≦ｔ１≦１．２ｍｍを満たす、請求項１に記載のキャパシタ内蔵型プローブカード用基板。
- 前記セラミック基板の厚さをＴとするとき、Ｔ≧２．０ｍｍを満たす、請求項１に記載のキャパシタ内蔵型プローブカード用基板。
- 前記キャパシタは、１０００〜１４００℃において焼成できる高誘電率のセラミックを含む、請求項１に記載のキャパシタ内蔵型プローブカード用基板。
- 前記セラミック基板は、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含み、前記ガラスは前記アルミナ１００重量部に対して１００〜２３３重量部含まれる、請求項１に記載のキャパシタ内蔵型プローブカード用基板。
- 前記セラミック基板の曲げ強度は、１５０ＭＰａ〜３５０ＭＰａである、請求項１に記載のキャパシタ内蔵型プローブカード用基板。
- 誘電体層を含むキャパシタを製造する段階と、
複数のグリーンシートを設ける段階と、
前記グリーンシートにテストピンと連結されるパターンを含む導電性パターン、導電性ビア、及び前記キャパシタを内蔵するための収容部を設ける段階と、
前記キャパシタが収容部に内蔵されるように前記グリーンシートを積層してグリーンシート積層体を形成する段階と、
前記グリーンシート積層体を焼成して第１セラミック積層体、及び前記第１セラミック積層体の一面に形成され、キャパシタが収容されたキャビティを含むセラミック基板を形成する段階と、を含み、
前記キャパシタは、前記キャビティに配置されて、前記第１セラミック積層体のうち導電性パターンが形成されていない前記第１セラミック積層体の一面に接し、
前記キャビティは、前記キャパシタの厚さよりさらに大きい深さを有するように形成されて、前記キャパシタの収容後に、前記第１セラミック積層体のうち導電性パターンが形成されていない一面に相対する前記第２セラミック積層体の一面と、前記キャパシタ間に一定空間が確保される、キャパシタ内蔵型プローブカード用基板の製造方法。 - 前記第１セラミック積層体の厚さをｔ１とするとき、０．０５ｍｍ≦ｔ１≦１．２ｍｍを満たす、請求項８に記載のキャパシタ内蔵型プローブカード用基板の製造方法。
- 前記セラミック基板の厚さをＴとするとき、Ｔ≧２．０ｍｍを満たす、請求項８に記載のキャパシタ内蔵型プローブカード用基板の製造方法。
- 前記誘電体層の焼成温度は、前記積層体の焼成温度より高い、請求項８に記載のキャパシタ内蔵型プローブカード用基板の製造方法。
- 前記セラミック基板は、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含み、前記ガラスは前記アルミナ１００重量部に対して１００〜２３３重量部含まれる、請求項８に記載のキャパシタ内蔵型プローブカード用基板の製造方法。
- 第１セラミック積層体、及び前記第１セラミック積層体の一面に配置され、電子部品を収容するためのキャビティが形成された第２セラミック積層体を含むセラミック基板と、
前記セラミック基板に形成され、前記第１セラミック積層体の他面に形成され、テストピンと連結されるパターンを含む導電性パターンと、
前記導電性パターンを電気的に連結する導電性ビアと、
前記キャビティに配置されて、前記第１セラミック積層体の前記一面に接するキャパシタと、
前記導電性パターンと連結されるテストピンと、を含み、
前記キャビティは、前記キャパシタの厚さよりさらに大きい深さを有するように形成され、前記第１セラミック積層体のうち導電性パターンが形成されていない一面に相対する前記第２セラミック積層体の一面と、前記キャパシタ間に一定空間が確保され、前記第１セラミック積層体の厚さをｔ１とするとき、０．０５ｍｍ≦ｔ１≦１．２ｍｍを満たす、プローブカード。 - 第１セラミック積層体、及び前記第１セラミック積層体の一面に配置され、電子部品を収容するためのキャビティが形成された第２セラミック積層体を含むセラミック基板と、
前記第１セラミック積層体の他面に形成され、テストピンと連結されるパターンを含む導電性パターンと、
前記導電性パターンを電気的に連結する導電性ビアと、
前記キャビティに配置されて、前記第１セラミック積層体の前記一面に接するキャパシタと、
前記キャビティと前記セラミック基板の一面との距離は０．０５ｍｍ〜１．２ｍｍであり、
前記キャビティは、前記キャパシタの厚さよりさらに大きい深さを有するように形成されて、前記第１セラミック積層体のうち導電性パターンが形成されていない一面に相対する前記第２セラミック積層体の一面と、前記キャパシタ間に一定空間が確保された、キャパシタ内蔵型プローブカード用基板。 - 前記導電性パターンは、絶縁層に配置され、テストピンと連結される第１パターンを含む、請求項１３に記載のキャパシタ内蔵型プローブカード。
- 前記セラミック基板の厚さをＴとするとき、Ｔ≧２．０ｍｍを満たす、請求項１３に記載のキャパシタ内蔵型プローブカード。
- 前記キャパシタは、複数の誘電体層を含む本体、前記本体内に配置される内部電極、及び前記内部電極と電気的に連結される外部電極を含む積層セラミックキャパシタである、請求項１３に記載のキャパシタ内蔵型プローブカード。
- 前記セラミック基板は、アルミナ（Ａｌ２Ｏ３）及びガラス（ｇｌａｓｓ）を含む、請求項１３に記載のキャパシタ内蔵型プローブカード。
- 前記キャビティは、前記キャパシタの厚さより大きい深さを有し、前記キャパシタ収容後に一定空間が確保される、請求項１３に記載のキャパシタ内蔵型プローブカード。
- 第１絶縁層、及び前記第１絶縁層の一面に配置され、第１絶縁層の表面に露出するキャビティを含む第２絶縁層を含むセラミック基板と、
前記第１絶縁層の他面に形成され、テストピンと連結されるパターンを含む導電性パターンと、
前記導電性パターンを電気的に連結する導電性ビアと、
前記キャビティに配置されて、前記第１絶縁層の前記一面に接するキャパシタと、を含み、
前記キャビティの深さは前記キャパシタの厚さよりさらに大きい深さを有するように形成され、前記第１絶縁層のうち導電性パターンが形成されていない一面に相対する前記第２絶縁層の一面と、前記キャパシタ間に一定空間が確保された、プローブカード用基板。 - 前記キャビティの厚さは、前記第２絶縁層の厚さと同一である、請求項２０に記載のプローブカード用基板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2013-0088976 | 2013-07-26 | ||
| KR20130088976 | 2013-07-26 | ||
| KR10-2014-0027688 | 2014-03-10 | ||
| KR1020140027688A KR101598271B1 (ko) | 2013-07-26 | 2014-03-10 | 커패시터 내장형 프로브 카드용 기판 그 제조방법 및 프로브 카드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015025803A JP2015025803A (ja) | 2015-02-05 |
| JP6142457B2 true JP6142457B2 (ja) | 2017-06-07 |
Family
ID=52488918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014130141A Active JP6142457B2 (ja) | 2013-07-26 | 2014-06-25 | キャパシタ内蔵型プローブカード用基板及びその製造方法並びにプローブカード |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6142457B2 (ja) |
| KR (1) | KR101598271B1 (ja) |
| CN (1) | CN104345187B (ja) |
| TW (1) | TWI555985B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016195766A1 (en) * | 2015-05-29 | 2016-12-08 | R&D Circuits, Inc. | Improved power supply transient performance (power integrity) for a probe card assembly in an integrated circuit test environment |
| KR101719912B1 (ko) * | 2015-07-24 | 2017-03-27 | 한국세라믹기술원 | 프로브 카드용 세라믹 가이드 플레이트의 제조방법 및 그에 의한 세라믹 가이드 플레이트 |
| TWI582432B (zh) * | 2016-01-20 | 2017-05-11 | 中華精測科技股份有限公司 | 整合電容模組之ｉｃ測試座 |
| CN106773178B (zh) * | 2017-01-05 | 2023-06-09 | 合肥鑫晟光电科技有限公司 | 一种探针部件及其制作方法、以及探针块和检测装置 |
| KR102170221B1 (ko) * | 2019-03-06 | 2020-10-28 | 주식회사 와이컴 | 프로브카드용 공간변환기 및 그 제조 방법 |
| JP7394274B2 (ja) * | 2019-11-25 | 2023-12-08 | 新特系統股▲ふん▼有限公司 | プローブカード |
| KR102216901B1 (ko) * | 2020-01-13 | 2021-02-18 | (주)샘씨엔에스 | 커패시터 내장형 공간 변환기와 그 제조 방법 |
| KR102616036B1 (ko) * | 2021-07-30 | 2023-12-19 | 임훈 | 웨이퍼 검사를 위한 프로브 장치 |
| CN114879446B (zh) * | 2022-05-18 | 2024-08-09 | 强一半导体(苏州)股份有限公司 | 一种修正pad位置的方法及探针卡用陶瓷转接板 |
| KR20240040494A (ko) | 2022-09-21 | 2024-03-28 | (주)마이크로테크놀러지 | 반도체 검사용 세라믹 인터페이스 보드 및 그 제조방법 |
| KR20240129789A (ko) | 2023-02-21 | 2024-08-28 | 주식회사 인베스트 | 반도체 검사용 인쇄회로기판 인터페이스 보드 및 그 제조방법 |
| CN118584161A (zh) * | 2023-03-03 | 2024-09-03 | 华为技术有限公司 | 一种探针装置、检测装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612339A (ja) * | 1984-06-15 | 1986-01-08 | Hitachi Ltd | プロ−ブカ−ド |
| CA2174784C (en) * | 1996-04-23 | 1999-07-13 | George Guozhen Zhong | Automatic multi-probe pwb tester |
| JP2001228192A (ja) * | 2000-02-18 | 2001-08-24 | Oht Inc | 検査装置及び検査装置の保持具 |
| US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
| KR20040008955A (ko) | 2002-07-19 | 2004-01-31 | (주)아녹시스 | 삼차원 입체 영상 표시 장치 |
| JP4084255B2 (ja) * | 2002-07-23 | 2008-04-30 | 富士通株式会社 | プローブカード |
| JP2004233155A (ja) * | 2003-01-29 | 2004-08-19 | Fujitsu Ltd | プローブカードおよび半導体チップの検査方法 |
| US7102367B2 (en) * | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| JP2007165063A (ja) * | 2005-12-13 | 2007-06-28 | Samsung Sdi Co Ltd | 導電性粒子、導電性ペースト及び電子部品 |
| KR100790694B1 (ko) * | 2006-06-30 | 2008-01-02 | 삼성전기주식회사 | 캐패시터 내장형 ｌｔｃｃ 기판 제조방법 |
| KR20090074456A (ko) * | 2008-01-02 | 2009-07-07 | 주식회사 탑 엔지니어링 | Ｍｅｍｓ프로브 카드용 다층 박막 기판의 제조 방법 |
| CN101546648B (zh) * | 2008-03-26 | 2012-01-18 | 三星电机株式会社 | 多层陶瓷电容器 |
| KR101141385B1 (ko) * | 2010-08-13 | 2012-05-03 | 삼성전기주식회사 | 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판 |
| KR20130039462A (ko) * | 2011-10-12 | 2013-04-22 | 삼성전기주식회사 | 프로브 카드 및 이의 제조 방법 |
-
2014
- 2014-03-10 KR KR1020140027688A patent/KR101598271B1/ko active IP Right Grant
- 2014-06-25 TW TW103121864A patent/TWI555985B/zh active
- 2014-06-25 JP JP2014130141A patent/JP6142457B2/ja active Active
- 2014-07-10 CN CN201410328012.7A patent/CN104345187B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104345187B (zh) | 2017-09-29 |
| KR101598271B1 (ko) | 2016-02-26 |
| KR20150012994A (ko) | 2015-02-04 |
| CN104345187A (zh) | 2015-02-11 |
| TWI555985B (zh) | 2016-11-01 |
| TW201508279A (zh) | 2015-03-01 |
| JP2015025803A (ja) | 2015-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6142457B2 (ja) | キャパシタ内蔵型プローブカード用基板及びその製造方法並びにプローブカード | |
| US20150028912A1 (en) | Board for probe card, method of manufacturing the same, and probe card | |
| KR102005274B1 (ko) | 다층 세라믹 기판 및 그의 제조 방법 | |
| US8263874B2 (en) | Multilayer circuit board | |
| JP5005321B2 (ja) | 半導体装置 | |
| KR101422938B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판 | |
| US8193456B2 (en) | Electrical inspection substrate unit and manufacturing method therefore | |
| JP2010062522A (ja) | セラミック多層回路基板及びその製造方法 | |
| US20110149470A1 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP6687100B1 (ja) | 半導体素子テストのための多層セラミック基板およびその製造方法 | |
| JPWO2015151809A1 (ja) | 積層配線基板およびこれを備えるプローブカード | |
| JPWO2017057542A1 (ja) | プローブカード用積層配線基板およびこれを備えるプローブカード | |
| US20120037408A1 (en) | Method of repairing probe board and probe board using the same | |
| JP2009158576A (ja) | 電子部品検査治具用多層セラミック基板 | |
| JP2008109020A (ja) | 多連チップ部品および多連チップ実装基板 | |
| JP4934692B2 (ja) | セラミックプローブカードの製造方法 | |
| KR20150070810A (ko) | 캐패시터 내장 기판 및 그 제조 방법 | |
| JP2014236134A (ja) | 多層配線基板およびこれを備えるプローブカード | |
| JP5886529B2 (ja) | ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード | |
| KR100811466B1 (ko) | 스페이스 트랜스포머 제조 방법 | |
| KR102216901B1 (ko) | 커패시터 내장형 공간 변환기와 그 제조 방법 | |
| KR102716624B1 (ko) | 세라믹 기판의 제조 방법, 세라믹 기판을 구비한 프로브 카드의 제조 방법, 세라믹 기판 및 세라믹 기판을 갖는 프로브 카드 | |
| JP4889401B2 (ja) | 電子部品収納用パッケージおよび複数個取り電子部品収納用パッケージ、ならびに電子装置 | |
| KR20110030904A (ko) | 세라믹 기판 및 그의 제조 방법 | |
| KR20220148681A (ko) | Ltcc 기판을 제조하기 위한 슬러리 조성물, ltcc 기판의 제조 방법, ltcc 기판, 공간 변환기 및 공간 변환기의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
| A603 | Late request for extension of time limit during examination |
Free format text: JAPANESE INTERMEDIATE CODE: A603 Effective date: 20161222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170323 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170420 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6142457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |