CN101546648B - 多层陶瓷电容器 - Google Patents
多层陶瓷电容器 Download PDFInfo
- Publication number
- CN101546648B CN101546648B CN200810084094XA CN200810084094A CN101546648B CN 101546648 B CN101546648 B CN 101546648B CN 200810084094X A CN200810084094X A CN 200810084094XA CN 200810084094 A CN200810084094 A CN 200810084094A CN 101546648 B CN101546648 B CN 101546648B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- oxidation
- multilayer ceramic
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
一种多层陶瓷电容器，包括：陶瓷烧结体，具有设置在其上、下表面作为最外层的覆盖层，和排列在覆盖层之间的多个陶瓷层；第一和第二内电极，形成在陶瓷层上面，并且第一和第二内电极堆叠着，使其中一个陶瓷层介于它们之间；第一和第二外电极，形成在陶瓷烧结体相对侧上，分别与第一和第二内电极相连接；以及抗氧化电极层，分别形成在覆盖层和相邻的陶瓷层之间，所设置的抗氧化电极层不影响电容。
Description
技术领域
本发明涉及一种多层陶瓷电容器，尤其是提高了电容可靠性、减少了诸如电流短路和电流击穿之类缺陷的电容器。
背景技术
最近，电子装置尺寸日益小型化的趋势需要一种超大容量的多层陶瓷电容器。为此，需要一种具有更高电容而不增加尺寸的多层陶瓷电容器。这种电容器需要更薄的陶瓷层，更薄的覆盖层和更薄的内电极层。
图1是示出了一个传统多层陶瓷电容器的实例的侧面横剖图。
参照图1，多层陶瓷电容器10包含设置在其上、下表面上作为最外层的覆盖层和一个具有排列在覆盖层之间的多个陶瓷层的陶瓷烧结体11。
第一和第二内电极12a和12b被交替排列在一个相应的陶瓷层中。第一和第二外电极15a和15b在该陶瓷烧结体11的一对相对侧形成并分别连接至第一和第二内电极12a和12b。
在这种结构中，为了提高电容器的电容而不增加尺寸，陶瓷覆盖层和位于最外面部分的内电极12a和12b需要变薄。但是这样不能保证内电极12a和12b具有稳定的电性能。因此，为了使内电极的电性能稳定同时抑制其氧化，烧结应该在氧分压受调节的还原气氛中进行。
在这样的具有氧分压调节的还原气氛中进行烧结，有益地影响高温可靠性，例如150℃的IR特性。然而，观察到邻近较薄覆盖层的最外侧内电极已经被氧化。
图2A和2B示出了分析内电极的氧化方式的电子探针微量分析(EPMA)结果，该氧化是在制造传统的多层陶瓷电容器过程中，在具有氧分压调节的还原气氛中烧结引起的。
参考图2A和图2B的电子探针微量分析(EPMA)结果，可以观察到，由Mg-Ni-O相形成的氧化层(用A和B表示)已经在邻近内电极(包含例如镍)最外侧部分的区域中形成。
如上所述，这些氧化层是通过在调节氧分压的还原气氛中进行烧结形成的。氧化层会引起结构缺陷，像覆盖层部分中的裂缝之类，即覆盖层裂缝，并使电性能变差。这些因此会降低多层陶瓷电容器的可靠性和产量。
发明内容
本发明的一个方面提供了一种具有抗氧化结构的多层陶瓷电容器，这种抗氧化结构能够防止由于内电极的氧化而产生的缺陷，尽管烧结是在调节氧分压的还原气氛中进行的。
根据本发明的另一方面，提供了一种多层陶瓷电容器，包括：一个陶瓷烧结体，具有作为最外层设置在其上、下表面上的覆盖层，以及排列在覆盖层之间的多个陶瓷层；在该陶瓷层上形成的第一和第二内电极，该第一和第二内电极堆叠着，同时使一个陶瓷层介于它们之间；第一和第二外电极，形成在陶瓷烧结体的相对侧以分别连接至第一和第二内电极；以及抗氧化电极层，分别形成在覆盖层和邻近的陶瓷层之间，排列的抗氧化电极层不影响电容。
该抗氧化电极层可以由与用于第一和第二内电极的材料完全相同的材料形成。每一个抗氧化电极层具有至少一个被氧化部分。
每一个第一和第二内电极以及抗氧化电极层可以由镍层构成。该抗氧化电极层的被氧化部分可以是Mg-Ni-O相。
每一个抗氧化电极层可以具有等于或者大于该第一和第二内电极的宽度，并且该抗氧化电极层可以是分别在长度方向上不与第一和第二外电极接触。
可以将该抗氧化电极层分别与第一和第二外电极隔开至少5μm的距离。
可替代地，每一个抗氧化电极层可以与一个相应的外电极相连，该外电极与相邻的第一和第二内电极之一具有完全相同的极性。抗氧化电极层的面积可以等于或者大于相邻的第一或第二内电极的面积，并且该抗氧化电极层叠加在相邻的一个第一或第二内电极上。
可以将抗氧化电极层与相应的与它不连接的第一或第二外电极隔开至少5μm的距离。
邻近第一和第二内电极的抗氧化电极层可分别包括多个抗氧化电极层，从而进一步阻止氧化。
每一个覆盖层可以包含BaTiO3和MgO，其中，对于100mol的BaTiO3，MgO为0.5mol或更少。
附图说明
结合附图进行详细描述，可以更清楚地理解本发明的上述和其他方面、特征和其他优点。
图1示出了传统的多层陶瓷电容器的侧面横剖图；
图2A和2B示出了传统的多层陶瓷电容器中的内部电极的氧化方式的电子探针微量分析结果；
图3示出了根据本发明的一个实施例的多层陶瓷电容器的侧面横剖图；
图4A和4B是示出了分别根据本发明的一个示例性实施方式的多层陶瓷电容器结构的侧面横剖图和分解的透视图；
图5A和5B是示出了根据本发明的一个示例性实施方式制造的多层陶瓷电容器结构的不同部分的部分横剖面的扫描电子显微镜(SEM)照片。
具体实施方式
现参考附图详细描述本发明的示例性实施方式。
图3示出了根据本发明的一个示例性实施方式的多层陶瓷电容器的侧面横剖图。
参考图3，多层陶瓷电容器30包括一个具有第一内电极32a和第二内电极32b的陶瓷烧结体31。
虽然在图3中没有清楚示出，但该陶瓷烧结体31可以解释为包括在其上、下表面形成作为最外层的覆盖层和排列在覆盖层之间的多个陶瓷层。
陶瓷烧结体31包括在其相对侧形成的第一外电极35a和第二外电极35b，第一内电极32a和第二内电极32b分别与第一外电极35a和第二外电极35b相连接，同时使一个相应的陶瓷层介于它们之间。
多层陶瓷电容器30包括分别设置在最外层(覆盖层)和邻近的陶瓷层之间的抗氧化电极层34a和34b。如上所述，当烧结是在具有氧分压调节以控制内电极的氧化和电性能的还原气氛中进行时，该抗氧化电极层34a和34b阻止位于最外层的第一和第二内电极的氧化。
本实施例中的抗氧化电极层34a和34b未与第一外电极35a和和第二外电极35b中的任一个相连接，从而不影响电容。在这种情况下，为了更有效地阻止氧化，每一个抗氧化电极层34a和34b中的电极层的宽度可以等于或者大于第一内电极32a和第二内电极32b的宽度，并可以在长度方向上延伸而不接触第一外电极35a和第二外电极35b。在本文中，尽管本实施例中不作要求，每一个抗氧化电极层34a和34b可以分别与第一外电极35a和第二外电极35b隔开至少5μm的距离，从而有效地防止第一和第二内电极32a和32b的氧化并使它们对电性能的影响减小化。
本实施例中的抗氧化电极层34a和34b可以由金属材料构成，尤其是与第一和第二内电极32a和32b完全相同的金属。通常，由镍构成的内部电极在调节氧分压的还原气氛中进行烧结。本文中，该抗氧化电极层34a和34b可由镍构成。
实际上，在本实施例的多层陶瓷电容器30中，抗氧化电极层34a和34b在烧结过程中仍可被部分氧化。如上所述，在抗氧化电极层34a和34b由镍构成的情况下，其中被氧化的部分可以Mg-Ni-O相存在。
同时，为了防止在除抗氧化电极层34a和34b之外的第一和第二内电极32a和32b中形成Mg-Ni-O相，该覆盖层可以在次要组分的比例方面进行调节。即，作为一个通例，在覆盖层包含作为主要成分的BaTiO3和作为次要成分的MgO的情况下，对于100mol的BaTiO3，MgO可以是0.5mol或更少。
图4A和4B分别示出根据本发明的一个示例性实施方式的多层陶瓷电容器结构的侧面横剖图和分解的透视图。
参见图4A，多层陶瓷电容器40包括具有第一内电极42a和第二内电极42b的陶瓷烧结体41。
如分解透视图4B所示，图4A的陶瓷烧结体41包括作为最外层形成在其上、下表面上的覆盖层，以及排列在覆盖层之间的多个陶瓷层。此外，第一内电极42a和第二内电极42b交替排列，同时它们之间设有一个相应的上述陶瓷层，以分别连接至第一外电极45a和第二外电极45b。如图4A所示，第一和第二内电极42a和42b被放置以便在它们之间设有一个相应的上述陶瓷层，并且分别连接至在相对侧形成的第一外电极45a和第二外电极45b。
此外，多层陶瓷电容器40包括覆盖层41a和41b以及分别介于覆盖层41a和邻近陶瓷层之间的抗氧化电极层44a和44b。
如图4A所示，本实施例的抗氧化电极层44a和44b中的每一个抗氧化电极层被连接至相应的第一外电极45a和第二外电极45b，所述第一和第二外电极45a和45b与相邻的第一和第二内电极之一具有相同的极性，从而不影响电容。在这种结构中，如图4所示，每一个抗氧化电极层44a和44b形成的面积可以基本上等于或大于相应的要被保护的一个第一或第二内电极，同时基本上与相应的内电极重叠。这保证了抗氧化电极层44a和44b更加充分地防止氧化。
抗氧化电极层44a和44b可与第一和第二外电极中未连接的外电极(45b或45a)隔开至少5μm的距离，从而有效地防止第一和第二内电极42a和42b的氧化，并使它们对电性能的影响最小化。
本实施例的抗氧化电极层44a和44b可以由金属材料构成，尤其是与用于第一内电极42a和第二内电极442b的材料相同的金属。此外，如图3所示，在本实施例的多层陶瓷电容器中，抗氧化电极层44a和44b在烧结过程中仍可以部分被氧化。如上所述，在抗氧化电极层44a和44b由镍层构成的情况下，其氧化部分可以Mg-Ni-O相的形式存在。这可以通过下面的实施例以及图5A和图5B得到证实。
在图3和图4A所示的实施例中，在每一相应位置上采用一层抗氧化电极层。然而，多层陶瓷电容器可能需要更强的抗氧化功能，这取决于还原气氛或者覆盖层的厚度的条件。在本文中，在邻近最靠外的内电极额外提供另外的陶瓷层之后，可以再分别设置额外的抗氧化电极层。也就是说，可以采用多个抗氧化电极层。
下文中，将以下述实施例来更加详细地描述本发明的操作和效果。
发明的实施例
为了证实本发明的抗氧化电极层的改善效果，设计120个电容为22μF、尺寸为X5R1.6mm×0.8mm的多层陶瓷电容器，结构如图4A和4B所示，即，每一个抗氧化电极层与相应的相同极性的电极层相连。本文中，内电极由镍构成，并且抗氧化电极层由镍构成。
如上所述，对于多层陶瓷电容器，烧结过程在调节氧分压的还原气氛中进行。选择一个做好的多层陶瓷电容器，对它的横剖面进行SEM照相，图5A和5B示出了根据本发明制造的多层陶瓷电容器的横剖面的扫描电子显微镜照片(SEM)。
参见图5A，仅在抗氧化电极层上部分形成氧化层，未观察到下面的任何一层内电极被氧化。然而，如图5B所示，在抗氧化电极层边缘部分略微观察到氧化层。但是，这个部分是内电极的边缘区域，因此对电性能(例如电容)没有直接影响。
比较例
为了证实本发明的多层电容器的改善的效果，在与上述发明实施例相同的设计条件下，制造120个具有传统结构的多层片状电容器(如图1所示)。然而在本文中，没有为每一个多层片状电容器提供与外电极相连接的抗氧化电极层，该外电极的极性与相邻的内电极的极性相同。对于根据比较例制备的多层陶瓷电容器，烧结是在调节氧分压的还原气氛中进行的，与发明的实施例的条件相同。
测量发明实施例和传统例生产的多层陶瓷电容器的电容和各种缺陷率，例如短路发生率(short occurrence rate)、闪光缺陷率(flashdefect rate)、覆盖层裂缝发生率(cover crack occurrence rate)，结果列于下表1。
表1
| 发明实施例 | 比较例 | |
| 电容 | 22.2μF | 21.9μF |
| 短路发生率 | 6％ | 16％ |
| 闪光缺陷率 | 20％ | 75％ |
| 覆盖层裂缝发生率 | 3％ | 30％ |
从上述表1可看出，发明实施例的多层陶瓷电容器在短路发生率、闪光缺陷率、覆盖层裂缝发生率等方面得到明显改进。另外，发明实施例示出了相对比较例具有更好的电容。这是因为在比较例中，内电极被部分氧化，从而不能增加电容，而在发明实施例中，对电容起促进作用的内电极由抗氧化电极层所保护，从而排除了由氧化引起的损失。如上所述，发明实施例中的抗氧化电极层确保内电极具有稳定的电性能，从而使至少80％的内电极避免了电容的降低。
如上文所述，根据本发明示例性实施方式，将不影响电容的抗氧化电极层分别靠近最外层的内电极设置，显著降低了因内电极氧化(当在调节氧分压的还原气氛中进行烧结，以抑制内电极的氧化并提高其电性能时。)导致的缺陷。
虽然已通过示例性实施方式显示和描述本发明，在不背离所附权利要求限定的本发明的精神和范围下作出修改或变化对于本领域的技术人员来说是显而易见的。
Claims (12)
1. 一种多层陶瓷电容器，包括：
陶瓷烧结体，具有设置在其上表面和下表面上作为最外层的覆盖层，以及排列在所述覆盖层之间的多个陶瓷层；
第一内电极和第二内电极，形成在所述陶瓷层上，所述第一内电极和第二内电极堆叠着，使一个所述陶瓷层介于它们之间；
第一外电极和第二外电极，形成在所述陶瓷烧结体相对侧上，以分别连接至所述第一内电极和第二内电极；以及
抗氧化电极层，分别形成在所述覆盖层和所述陶瓷层中相邻的陶瓷层之间，设置的所述抗氧化电极层不影响电容。
2. 根据权利要求1所述的多层陶瓷电容器，其中，所述抗氧化电极层包含与所述第一内电极和第二内电极的材料相同的材料。
3. 根据权利要求2所述的多层陶瓷电容器，其中，所述第一内电极和第二内电极以及所述抗氧化电极层的每一个都包含Ni层。
4. 根据权利要求1所述的多层陶瓷电容器，其中，每一个所述抗氧化电极层具有至少一个被氧化的部分。
5. 根据权利要求4所述的多层陶瓷电容器，其中，所述抗氧化电极层的被氧化部分为Mg-Ni-O相。
6. 根据权利要求1所述的多层陶瓷电容器，其中，每一个所述抗氧化电极层的宽度等于或大于所述第一内电极和第二内电极的宽度，并且所述抗氧化电极层在长度方向延伸分别不与所述第一外电极和第二外电极接触。
7. 根据权利要求6所述的多层陶瓷电容器，其中，每一个所述抗氧化电极层分别与所述第一外电极和第二外电极隔开至少5μm的距离。
8. 根据权利要求1所述的多层陶瓷电容器，其中，每一个所述抗氧化电极层连接至所述外电极中相应一个，其中所述外电极与所述第一内电极和第二内电极中相邻的一个具有相同的极性。
9. 根据权利要求8所述的多层陶瓷电容器，其中，所述抗氧化电极层与所述第一外电极和第二外电极中不与其连接的相应一个隔开至少5μm的距离。
10. 根据权利要求8所述的多层陶瓷电容器，其中，所述抗氧化电极层的面积等于或者大于与所述第一内电极和第二内电极中所述相邻的一个的面积，并且所述抗氧化电极层被叠加在所述第一内电极和第二内电极中所述相邻的一个上。
11. 根据权利要求1所述的多层陶瓷电容器，其中，邻近所述第一内电极和第二内电极的所述抗氧化电极层分别包含多个抗氧化电极层。
12. 根据权利要求1所述的多层陶瓷电容器，其中，每一个所述覆盖层中包含BaTiO3和MgO，其中，相对于100mol的BaTiO3，MgO为0.5mol或更少。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810084094XA CN101546648B (zh) | 2008-03-26 | 2008-03-26 | 多层陶瓷电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810084094XA CN101546648B (zh) | 2008-03-26 | 2008-03-26 | 多层陶瓷电容器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101546648A CN101546648A (zh) | 2009-09-30 |
| CN101546648B true CN101546648B (zh) | 2012-01-18 |
Family
ID=41193708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810084094XA Active CN101546648B (zh) | 2008-03-26 | 2008-03-26 | 多层陶瓷电容器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101546648B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201133525A (en) * | 2010-03-23 | 2011-10-01 | Samsung Electro Mech | Y5V characteristic multi-layer ceramic capacitor |
| TWI471884B (zh) * | 2012-10-09 | 2015-02-01 | Murata Manufacturing Co | Laminated ceramic electronic parts and manufacturing method thereof |
| KR101598271B1 (ko) * | 2013-07-26 | 2016-02-26 | 삼성전기주식회사 | 커패시터 내장형 프로브 카드용 기판 그 제조방법 및 프로브 카드 |
| CN104240941B (zh) * | 2014-09-15 | 2017-03-15 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器 |
| JP7252702B2 (ja) * | 2017-06-06 | 2023-04-05 | 太陽誘電株式会社 | 複合電子部品、複合電子部品包装体、及び回路基板 |
| CN109411598A (zh) * | 2017-08-15 | 2019-03-01 | 苏州攀特电陶科技股份有限公司 | 刚度增强的压电陶瓷叠堆 |
| KR102078016B1 (ko) * | 2018-04-10 | 2020-04-07 | 삼성전기주식회사 | 적층형 커패시터 |
| KR102191251B1 (ko) * | 2018-08-30 | 2020-12-15 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
-
2008
- 2008-03-26 CN CN200810084094XA patent/CN101546648B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101546648A (zh) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101546648B (zh) | 多层陶瓷电容器 | |
| KR101532180B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102527715B1 (ko) | 내부전극용 도전성 분말 및 커패시터 | |
| KR101548797B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101681358B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101565631B1 (ko) | 내부 전극용 도전성 페이스트 조성물, 적층 세라믹 커패시터 및 이의 제조방법 | |
| KR101670137B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 | |
| KR102018306B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102495669B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| US8542477B2 (en) | Multilayer ceramic electronic part | |
| KR20190121139A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| US20130009516A1 (en) | Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same | |
| US20170162322A1 (en) | Multilayer ceramic capacitor and board having the same | |
| KR20190121140A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101761938B1 (ko) | 적층 세라믹 전자 부품 | |
| US11227722B2 (en) | Multilayer ceramic capacitor | |
| US9196423B2 (en) | Multilayer ceramic electronic part and method of manufacturing the same | |
| JP7460043B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR100930192B1 (ko) | 적층 세라믹 캐패시터 | |
| KR102115955B1 (ko) | 적층 세라믹 전자부품 | |
| US9281121B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| CN112185693B (zh) | 多层陶瓷电容器 | |
| JP2009224569A (ja) | 積層セラミックスキャパシタ | |
| JP7379790B2 (ja) | 積層セラミックキャパシタ | |
| KR100826408B1 (ko) | 적층 세라믹 캐패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |