KR20110030904A - 세라믹 기판 및 그의 제조 방법 - Google Patents
세라믹 기판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20110030904A KR20110030904A KR1020090088565A KR20090088565A KR20110030904A KR 20110030904 A KR20110030904 A KR 20110030904A KR 1020090088565 A KR1020090088565 A KR 1020090088565A KR 20090088565 A KR20090088565 A KR 20090088565A KR 20110030904 A KR20110030904 A KR 20110030904A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- ceramic substrate
- conductive material
- shrinkage
- manufacturing
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 173
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 29
- 238000011049 filling Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 38
- 230000002265 prevention Effects 0.000 claims description 33
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 18
- 238000010304 firing Methods 0.000 claims description 10
- 239000008188 pellet Substances 0.000 claims description 9
- 229910017750 AgSn Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 6
- 229910003266 NiCo Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000002041 carbon nanotube Substances 0.000 claims description 6
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 6
- 229910003460 diamond Inorganic materials 0.000 claims description 6
- 239000010432 diamond Substances 0.000 claims description 6
- 229910002804 graphite Inorganic materials 0.000 claims description 6
- 239000010439 graphite Substances 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 238000005453 pelletization Methods 0.000 claims 1
- 238000005245 sintering Methods 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 24
- 239000000523 sample Substances 0.000 description 12
- 239000002904 solvent Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 230000000452 restraining effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007873 sieving Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 본 발명의 일 실시 형태는, 관통홀 내부에 형성된 비아전극을 포함하는 복수의 세라믹 소결체 및 상기 비아전극 상에 형성되어 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴을 포함하는 세라믹 기판 및 그의 제조 방법을 제공한다.
본 발명에 따르면, 본 발명에 따르면, 세라믹 소결체 내에 형성된 비아의 미충진 영역을 충진할 수 있는 수축방지패턴을 채용함으로써 전기적 특성 및 표면 평탄도가 향상되며, 나아가, 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.
세라믹 기판, 수축방지패턴, 도금, 접착력, 전기적 특성
Description
본 발명은 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로, 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법에 관한 것이다.
일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance Board), 프로브 카드(Probe Card), 척(Chuck) 및 프로버(Prober)를 구비하여 웨이퍼에 제조된 칩들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드들로 전달하는 역할 및 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.
반도체 검사 장치에 사용되는 프로브 카드는 일반적으로 저온 동시 소성 세라믹 기판(LTCC), 고온 동시 소성 세라믹 기판(HTCC)과 같은 다층 세라믹 기판을 이용한다. 이처럼 집적화된 다층 세라믹 기판 제조를 위해서는 3차원적 회로 구 현이 가능해야 하고, 다수의 내부 층간 통전 비아 및 회로 패턴 구조를 가지고 있어야만 한다.
프로브 카드용 기판의 일면에는 프로브 핀이 형성되기 위한 패턴이 형성되고, 타면에는 인쇄 회로 기판(PCB) 혹은 연결 기판(interposer)의 접합을 위한 패턴이 형성된다.
다층 세라믹 기판의 안정적인 전기적 특성 구현을 위해서는 패턴과 비아 간의 전기적 연결성과 접착력이 확보되어야 한다. 특히, 두께가 두꺼운 세라믹 기판의 경우에는 층간의 높이가 높아서 패턴과 비아가 접촉되는 부분에 충분하게 내부 전극이 채워지지 않거나 수축 온도 차이에 기인한 연결 불량으로 인해 접착력 저하, 단선 불량 또는 전기적 특성의 저하를 야기한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
관통홀 내부에 형성된 비아전극을 포함하는 복수의 세라믹 소결체 및 상기 비아전극 상에 형성되어 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴을 포함하는 세라믹 기판을 제공한다.
여기서, 상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함할 수 있다.
여기서, 상기 난소결성 물질은 Al2O3, ZrO2, BaTiO3, CaCo3, MnO2, LiNBO3, Ti2O3, YVO4, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO2 및 AlN 중 적어도 어느 하나를 포함하고, 상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함할 수 있다.
그리고, 상기 수축방지패턴은 펠렛(pellet) 형태일 수 있다.
또한, 상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 형성된 표면패드 및 상기 표면패드 상에 형성된 연결패드를 더 포함할 수 있다.
그리고, 상기 수축방지패턴과 상기 표면패드의 접합면의 높이는 상기 관통홀의 단부보다 낮거나 같을 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 다른 실시 형태는,
적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계, 상기 세라믹 적층체 상에 구속층을 형성하는 단계, 상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계 및 상기 구속층을 제거하는 단계를 포함하는 세라믹 기판의 제조 방법을 제공한다.
여기서, 상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함하도록 형성될 수 있다.
여기서, 상기 난소결성 물질은 Al2O3, ZrO2, BaTiO3, CaCo3, MnO2, LiNBO3, Ti2O3, YVO4, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO2 및 AlN 중 적어도 어느 하나를 포함하도록 형성될 수 있고, 상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함하도록 형성될 수 있다.
그리고, 상기 수축방지패턴은 상기 난소결성 물질 및 상기 도전성 물질의 혼합물을 펠렛(pellet)으로 제조하여 형성될 수 있다.
또한, 상기 구속층을 제거하는 단계 이후에, 상기 세라믹층의 표면을 연마하는 단계를 더 포함할 수 있다.
또한, 상기 구속층을 제거하는 단계 이후에, 상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 표면패드를 형성하는 단계 및 상기 표면패드 상에 연결패드를 형성하는 단계를 더 포함할 수 있다.
그리고, 상기 수축방지패턴은 상기 표면 패드와의 접합면의 높이가 상기 관통홀의 단부보다 낮거나 같도록 충진될 수 있다.
여기서, 상기 연결 패드는 무전해 도금법으로 형성될 수 있으며, 또한 전해 도금법으로 형성될 수도 있다.
상기한 목적을 달성하기 위해서, 본 발명의 또다른 실시 형태는,
적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계, 상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계, 상기 세라믹 적층체 상에 구속층을 형성하는 단계 및 상기 구속층을 제거하는 단계를 포함하는 세라믹 기판의 제조 방법을 제공한다.
본 발명에 따르면, 세라믹 소결체 내에 형성된 비아의 미충진 영역을 충진할 수 있는 수축방지패턴을 채용함으로써 전기적 특성 및 표면 평탄도가 향상되며, 나아가, 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설 명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 세라믹 기판(100)을 설명하기 위해 개략적으로 도시한 단면도이다.
본 발명의 일 실시 형태에 따른 세라믹 기판(100)은 관통홀(11) 내부에 형성된 비아전극(V)을 포함하는 복수의 세라믹 소결체(10) 및 상기 비아전극(V) 상에 형성되어 관통홀(11) 내부의 미충진 영역(E)을 충진하며, 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴(20)을 포함하여 구성된다. 또한, 세라믹 기판(100)은 전기 신호패턴(12)을 포함한다.
세라믹 소결체(10)는 도 2a의 복수의 세라믹 그린시트(10a'-10e': 10')가 적층 및 소성되어 형성된 것이다.
상기 수축방지패턴(20)은 난소결성 물질 80wt% 내지 90wt% 및 도전성 물질 10wt% 내지 20wt%를 포함한다.
여기서, 난소결성 물질은 Al2O3, ZrO2, BaTiO3, CaCo3, MnO2, LiNBO3, Ti2O3, YVO4, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO2 및 AlN 중 적어도 어느 하나를 포함하고, 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함한다.
또한, 난소결성 물질은 800℃ 내지 900℃에서 소성이 일어나지 않으므로, 세라믹 소결체(10) 형성 이전인 도 2a의 세라믹 그린시트(10')와 비아전극(V)의 다른 수축 온도에 따라 발생하는 미충진 영역(E)에 충진되어 구속력을 부여함으로써 수축을 방지한다.
또한, 구속층(30)과 비아전극(V)의 계면에서도 세라믹 소결체(10) 형성 이전인 도 2a의 세라믹 그린시트(10')와 비아전극(V)의 다른 수축 온도에 따라 구속층(30) 구속력을 충분하게 발휘하지 못하는 문제를 해결할 수 있다.
난소결성 물질 및 도전성 물질을 포함하는 분말, 용매 및 분산제를 스퍼터링(sputtering)법, 증발(evaporation)법, 공기 증착(aero deposition)법, 콜드 스프레이(cold spray)법, MBE(Molecular Beam Epitaxy)법, ALD(Atom Layer Deposition)법 등과 같은 물리적 증기 증착(physical vapor deposition, PVD)법, 화학 기상 증착(chemical vapor deposition, CVD)법, 실크 스크린(silk screen)법, 스핀코팅(spin coating)법, 인쇄(printing)법, 초음파법, 메가 소닉 바이브레이션 시빙(mega sonic vibration sieving)법, 플라즈마 용융 분사법 및 레이저 잉크젯 분사법 중 적어도 하나의 방법으로 미충진 영역(E)을 충진한 후, 상기 용매를 건조함으로써 수축방지패턴(20)이 형성될 수 있다.
또한, 난소결성 물질 및 도전성 물질을 포함하는 분말 만으로 펠렛(pellet)을 제조하고, 제조한 펠렛을 미충진 영역(E)에 삽입함으로써 상기 수축방지패턴(20)이 형성될 수도 있다.
상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 단선으로 인한 불량 등의 전기적 특성을 향상시킬 수 있다. 또한, 상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 세라믹 소결체(10)의 표면을 평탄하게 함으로써, 이후 세라믹 소결체(10)의 표면에 형성될 본 발명에서의 표면패드(40) 및 연결 패드(50)와의 접착성, 조립성 및 전기적 특성을 향상시킬 수 있다.
그리고, 세라믹 소결체(10)의 상부면 및 하부면 중 적어도 하나에는 표면패드(40) 및 표면패드(40) 상에 형성된 연결패드(50)가 형성될 수 있다. 여기서, 연결패드(50)는 이후 본 발명의 일 실시예에 따른 세라믹 기판(100)이 타 부품과 연결될 때 이용 가능하다.
또한, 본 발명의 일실시예에 따라 제조된 세라믹 기판(100)은 프로브 카드용 기판, 특히 테스트 장치로 이용되는 프로브 카드용 기판으로 사용될 수 있으나, 본 발명에 따른 세라믹 기판(100)의 용도가 이에 한정되는 것은 아니다.
도 2a 내지 도 2e는 본 발명의 실시 형태에 따른 세라믹 기판(100)의 제조 방법을 설명하기 위한 공정별 단면도이다.
우선, 도 2a에 도시된 바와 같이, 마련된 세라믹 그린시트(10')의 상하면을 관통하는 관통홀(11)이 형성된다. 관통홀(11)은 필요에 따라 적절한 수로 형성될 수 있다. 관통홀(11)은 공지의 방법으로 형성될 수 있는데, 예를 들면, 펀칭(punching) 방법 또는 레이저 조사법이 이용될 수 있다.
이어서, 관통홀(11)에 도전성 물질이 충진되어 도전성 비아전극(V)이 형성된다. 도전성 물질은 도전성 금속 및 첨가제로 이루어질 수 있는데, 첨가제로는 유리, 바인더 및 용매 등이 사용될 수 있다. 또한, 세라믹 그린시트(10')에는 전기 신호패턴(12)이 형성된다.
여기서, 세라믹 그린시트(10')가 얇은 경우, 즉 관통홀(11)의 길이가 짧은 경우에는 도전성 물질의 충진율은 대체로 양호할 수 있다. 그러나, 반대로 세라믹 그린시트(10')가 두꺼운 경우, 즉 관통홀(11)의 길이가 긴 경우에는 도 1a와 같이 도전성 물질의 충진율이 양호하지 않고 부분적으로 미충진 영역(E)이 형성된 비아전극(V)이 형성되는 경우가 많다. 더욱이, 미충진 영역(E)이 형성된 비아전극(V)을 포함하는 세라믹 그린시트(10')가 소성되면 비아전극(V)에 충진된 도전성 물질이 건조됨에 따라 부피가 감소되므로 미충진 영역(E)이 소성 이전보다 넓어질 것이다.
이에 따라, 도 2b에 도시된 바와 같이, 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성하여 비아전극(V)의 미충진 영역(E)을 충진하여, 소성시 구속력을 부여함으로써 수축을 방지할 수 있다.
상기 수축방지패턴(20)은 난소결성 물질 80wt% 내지 90wt% 및 도전성 물질 10wt% 내지 20wt%를 포함하도록 형성된다.
여기서, 여기서, 난소결성 물질은 Al2O3, ZrO2, BaTiO3, CaCo3, MnO2, LiNBO3, Ti2O3, YVO4, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO2 및 AlN 중 적어도 어느 하나를 포함하고, 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함한다.
난소결성 물질은 800℃ 내지 900℃에서 소성이 일어나지 않으므로, 세라믹 그린시트(10')와 비아전극(V)의 다른 수축 온도에 따라 발생하는 미충진 영역(E)에 충진되어 구속력을 부여함으로써 수축을 방지한다.
또한, 구속층(30)과 비아전극(V)의 계면에서도 다른 수축 온도에 따라 구속층(30) 구속력을 충분하게 발휘하지 못하는 문제를 해결할 수 있다.
난소결성 물질 및 도전성 물질을 포함하는 분말, 용매 및 분산제를 스퍼터링(sputtering)법, 증발(evaporation)법, 공기 증착(aero deposition)법, 콜드 스프레이(cold spray)법, MBE(Molecular Beam Epitaxy)법, ALD(Atom Layer Deposition)법 등과 같은 물리적 증기 증착(physical vapor deposition, PVD)법, 화학 기상 증착(chemical vapor deposition, CVD)법, 실크 스크린(silk screen)법, 스핀코팅(spin coating)법, 인쇄(printing)법, 초음파법, 메가 소닉 바이브레이션 시빙(mega sonic vibration sieving)법, 플라즈마 용융 분사법 및 레이저 잉크젯 분사법 중 적어도 하나의 방법으로 미충진 영역(E)을 충진한 후, 상기 용매를 건조함으로써 수축방지패턴(20)이 형성될 수 있다.
또한, 상기 수축방지패턴(20)은 상기 분말 만으로 펠렛(pellet)을 제조하여 형성될 수도 있다.
상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 단선으로 인한 불량 등의 전기적 특성을 향상시킬 수 있다. 또한, 상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 세라믹 그린시트(10')의 표면을 평탄하게 함으로써, 이후 세라믹 소결체(10)의 표면에 형성될 본 발명에서의 연결 패드(60) 및 탐침부(70)와 같은 부품과의 접착성, 조립성 및 전기적 특성을 향상시킬 수 있다.
다음으로, 도 2c에 도시된 바와 같이, 상기 세라믹 그린시트(10')의 상면 또는 하면 중 적어도 한 면을 덮도록 구속층(30)을 형성한다. 상기 구속층(30)은 세라믹 그린시트(10')의 소성시 수축을 억제하는 구속층으로 이용하기 위하여 채용된 것이다. 이를 위해, 상기 구속층(30)은 세라믹 그린시트(10')의 소성 온도보다 높은 소성 온도를 가지는 세라믹 재료로 형성하는 것이 바람직하다.
이어서, 도 2d에 도시된 바와 같이, 상기 구속층(30)이 형성된 상기 세라믹 그린시트(10')를 소성하여 세라믹 소결체(10)를 형성한 후, 소성된 세라믹 소결체(10)로부터 구속층(30)을 제거한다. 본 실시예에서는 수축방지패턴(20) 및 구속층(30) 형성 후에 세라믹 그린시트(10')를 소성하였지만, 수축방지패턴(20) 형성 이전에 세라믹 그린시트(10')를 소성할 수도 있다.
여기서, 세라믹 그린시트(10')는 저온에서 동시 소성될 수도 있고, 고온에서 동시 소성될 수도 있다.
다음, 세라믹 소결체(10)의 표면을 연마함으로써 세라믹 소결체(10)의 표면을 평탄하게 할 수 있다. 이와 같이, 구속층(30) 제거시 수축방지패턴(20) 주변에 남아 있을 수 있는 이물질이 수축방지패턴(20)의 일부와 함께 제거될 수 있고, 연마되면서 세라믹 소결체(10) 표면에 표면 거칠기를 충분히 확보할 수 있어 이후 형성될 표면 패드(40)와의 접착력 또한 향상될 수 있을 것이다.
다음으로, 도 2e에 도시된 바와 같이, 연마된 세라믹 소결체(10) 상에 표면 패드(40)를 형성한다. 상기 표면패드(40)는 이후 연결패드(50)가 형성될 세라믹 소결체(10) 상에 형성된다. 여기서, 상기 표면 패드(40)는 전해 도금법을 사용하는 경우 도금 씨드층으로 이용될 수 있다. 무전해 도금법을 사용할 경우에도 탐침부(도시하지 않음)를 수축방지패턴(20)에 접합하는 과정에서 사용되는 강산이나 강염기로부터 세라믹 소결체(10)를 보호하기 위하여 이용될 수 있다. 이 경우, 세라믹 소결체(10)와 표면 패드(40) 사이에 별도의 보호층을 형성할 수도 있다.
이후, 표면 패드(40) 상에 도금법을 사용하여 연결패드(50)를 형성함으로써 본 실시예에 따른 도 1의 세라믹 기판(100)을 완성한다.
도 3을 참조하여, 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판을 상부에서 본 사진을 살펴보면 이하와 같다.
도 3a를 참조하면, 종래의 세라믹 기판을 상부에서 본 사진에서는 붉은 색 원으로 표시한 A 부분 및 B 부분과 같이 비아 상에 빈 공간이 형성된 것을 볼 수 있다.
이에 비하여, 도 3b를 참조하면, 본 발명의 실시 형태에 따라 제조된 세라믹 기판(100)의 상부에서 본 사진에서는 비아전극(V) 상에 빈 공간이 형성되지 않고 평탄한 표면이 형성된 것을 볼 수 있다.
이하에서는, 본 발명의 실시예에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 충진 밀도, 양품율 및 접점 저항을 비교한 그래프인 도 4 내지 도 7과 표 1 내지 표 4에 대하여 설명한다.
도 4는 본 발명의 실시 형태에 따라 제조된 세라믹 기판(100)과 종래의 세라믹 기판의 비아 충진밀도(%)를 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 1을 참조하여 설명한다.
상기 표 1은 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 비아전극(V) 부피 대비 질량을 측정하여 비아 충진밀도(%)를 계산한 결과를 기재하고 있다.
종래의 세라믹 기판 5매의 비아 충진밀도(%)의 평균(P1 AVG)이 69%인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 비아 충진 밀도(%)의 평균(I1 AVG)은 97%로 측정되었다. 비아 충진밀도(%)의 평균차(P1 AVG-I1 AVG)가 28%로, 본 발명의 실시예에 따른 세라믹 기판(100)의 비아 충진밀도(%)가 종래의 세라믹 기판의 비아 충진밀도(%)에 비하여 28% 더 향상된 결과를 볼 수 있다.
도 5는 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 수축율(%)을 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 2를 참조하여 설명한다.
상기 표 2는 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 소성 이후 비아전극(V) 수축율(%)을 계산한 결과를 기재하고 있다.
종래의 세라믹 기판 5매의 비아의 수축율(%)의 평균(P2 AVG)이 0.31%인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 비아전극(V)의 수축율(%)의 평균(I2 AVG)은 0.08%로 측정되었다. 비아전극(V) 수축율(%)의 평균차(P2 AVG-I2 AVG)가 0.23%로, 본 발명의 실시예에 따른 세라믹 기판(100)의 비아전극(V)가 종래의 세라믹 기판의 비아에 비하여 0.23% 덜 수축되는 결과를 볼 수 있다.
도 6은 본 발명의 실시 형태에 따라 제조된 세라믹 기판(100)과 종래의 세라믹 기판의 비아에 대한 접점저항(mΩ)을 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 3을 참조하여 설명한다.
상기 표 3은 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 비아전극(V)에 대한 접점저항(mΩ)을 측정한 결과를 기재하고 있다.
종래의 세라믹 기판 5매의 접점저항(mΩ)의 평균(P3 AVG)이 3.86mΩ인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 접점저항(mΩ)의 평균(I3 AVG)은 2.17mΩ으로 측정되었다. 접점저항(Ω)의 평균차(P3 AVG-I3 AVG)가 1.69mΩ으로, 본 발명의 실시예에 따른 세라믹 기판(100)의 접점저항(mΩ)이 종래의 세라믹 기판의 접점저항(mΩ)에 비하여 1.69mΩ 낮아져 전류 도통 특성이 향상된 결과를 볼 수 있다.
도 7은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 휨정도(㎛)를 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 4를 참조하여 설명한다.
상기 표 4는 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 휨정도(㎛)를 측정한 결과를 기재하고 있다.
종래의 세라믹 기판 5매의 휨정도(㎛)의 평균(P4 AVG)이 66㎛인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 휨정도(㎛)의 평균(I4 AVG)은 11㎛로 측정되었다. 휨정도(㎛)의 평균차(P4 AVG-I4 AVG)가 55㎛로, 본 발명의 실시예에 따른 세라믹 기판(100)의 휨정도(㎛)가 종래의 세라믹 기판의 휨정도(㎛)에 비하여 55㎛ 낮아져 비아전극(V)의 수축이 효과적으로 제어됨에 따라 기판의 휨정도(㎛)가 개선된 결과를 볼 수 있다.
또한, 본 발명의 일실시예에 따라 제조된 세라믹 기판(100)은 프로브 카드용 기판, 특히 테스트 장치로 이용되는 프로브 카드용 기판으로 사용될 수 있으나, 본 발명에 따른 세라믹 기판(100)의 용도가 이에 한정되는 것은 아니다.
본 발명의 실시예에 따르면, 본 발명에 따르면, 세라믹 소결체 내에 형성된 비아의 미충진 영역을 충진할 수 있는 비아 구속층을 채용함으로써 전기적 특성 및 표면 평탄도가 향상되며, 나아가, 세라믹층과 탐침 및 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판의 제조방법을 제공할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 본 발명의 일 실시 형태에 따른 세라믹 기판을 설명하기 위해 개략적으로 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명의 일 실시 형태에 따른 세라믹 기판 제조 방법을 설명하기 개략적으로 도시한 공정별 단면도이다.
도 3은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판을 상부에서 본 광학 사진이다.
도 4는 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 충진 밀도(%)를 비교한 그래프이다.
도 5는 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 수축율(%)을 비교한 그래프이다.
도 6은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아에 대한 접점저항(Ω)을 비교한 그래프이다.
도 7은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 휨정도(㎛)를 비교한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 세라믹 소결체 10': 세라믹 그린시트
11: 관통홀 12: 전기 신호패턴
20: 수축방지패턴 30: 구속층
40: 표면 패드 50: 연결 패드
V: 비아전극 E: 미충진 영역
Claims (18)
- 관통홀 내부에 형성된 비아전극을 포함하는 복수의 세라믹 소결체; 및상기 비아전극 상에 형성되어 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴을 포함하는 세라믹 기판.
- 제1항에 있어서,상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함하는 것을 특징으로 세라믹 기판.
- 제1항에 있어서,상기 난소결성 물질은 Al2O3, ZrO2, BaTiO3, CaCo3, MnO2, LiNBO3, Ti2O3, YVO4, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO2 및 AlN 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 세라믹 기판.
- 제1항에 있어서,상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 세라믹 기판.
- 제1항에 있어서,상기 수축방지패턴은 펠렛(pellet) 형태인 것을 특징으로 하는 세라믹 기판.
- 제1항에 있어서,상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 형성된 표면패드 및 상기 표면패드 상에 형성된 연결패드를 더 포함하는 세라믹 기판.
- 제6항에 있어서,상기 수축방지패턴과 상기 표면패드의 접합면의 높이는 상기 관통홀의 단부보다 낮거나 같은 것을 특징으로 하는 세라믹 기판.
- 적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계;상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계;상기 세라믹 적층체 상에 구속층을 형성하는 단계;상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계; 및상기 구속층을 제거하는 단계를 포함하는 세라믹 기판의 제조 방법.
- 제8항에 있어서,상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함하도록 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제8항에 있어서,상기 난소결성 물질은 Al2O3, ZrO2, BaTiO3, CaCo3, MnO2, LiNBO3, Ti2O3, YVO4, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO2 및 AlN 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제8항에 있어서,상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제8항에 있어서,상기 수축방지패턴은 상기 난소결성 물질 및 상기 도전성 물질의 혼합물을 펠렛(pellet)으로 제조하여 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제8항에 있어서,상기 구속층을 제거하는 단계 이후에, 상기 세라믹층의 표면을 연마하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제8항에 있어서,상기 구속층을 제거하는 단계 이후에, 상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 표면패드를 형성하는 단계 및 상기 표면패드 상에 연결패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제14항에 있어서,상기 수축방지패턴은 상기 표면 패드와의 접합면의 높이가 상기 관통홀의 단부보다 낮거나 같도록 충진되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제14항에 있어서,상기 연결 패드는 무전해 도금법으로 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 제14항에 있어서,상기 연결 패드는 전해 도금법으로 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.
- 적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계;상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계;상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계;상기 세라믹 적층체 상에 구속층을 형성하는 단계; 및상기 구속층을 제거하는 단계를 포함하는 세라믹 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090088565A KR101101574B1 (ko) | 2009-09-18 | 2009-09-18 | 세라믹 기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090088565A KR101101574B1 (ko) | 2009-09-18 | 2009-09-18 | 세라믹 기판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110030904A true KR20110030904A (ko) | 2011-03-24 |
| KR101101574B1 KR101101574B1 (ko) | 2012-01-02 |
Family
ID=43936278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090088565A KR101101574B1 (ko) | 2009-09-18 | 2009-09-18 | 세라믹 기판 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101101574B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101768330B1 (ko) * | 2015-10-16 | 2017-08-16 | 주식회사 케이씨씨 | 세라믹 회로기판 및 이의 제조방법 |
| KR102575741B1 (ko) * | 2021-04-29 | 2023-09-06 | (주)샘씨엔에스 | 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3286651B2 (ja) * | 1993-12-27 | 2002-05-27 | 株式会社住友金属エレクトロデバイス | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
| JP3646587B2 (ja) | 1999-10-27 | 2005-05-11 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| JP2004235346A (ja) | 2003-01-29 | 2004-08-19 | Kyocera Corp | 多層配線基板の製造方法 |
| KR20090059740A (ko) * | 2007-12-07 | 2009-06-11 | 삼성전기주식회사 | 세라믹 기판의 제조방법 및 그 방법에 의해 제조된 세라믹적층기판 |
-
2009
- 2009-09-18 KR KR1020090088565A patent/KR101101574B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101101574B1 (ko) | 2012-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101004843B1 (ko) | 세라믹 다층 회로 기판 및 그의 제조 방법 | |
| US8193456B2 (en) | Electrical inspection substrate unit and manufacturing method therefore | |
| TW201508279A (zh) | 用於探針卡之板件、製造該板件之方法，及探針卡 | |
| US9095065B2 (en) | Method of repairing probe board and probe board using the same | |
| KR101870739B1 (ko) | 프로브카드용 공간 변환기 제조방법 및 이에 의해 제조된 프로브카드용 공간 변환기 | |
| JP2009158576A (ja) | 電子部品検査治具用多層セラミック基板 | |
| KR101101574B1 (ko) | 세라믹 기판 및 그의 제조 방법 | |
| JP5566271B2 (ja) | 配線基板およびその製造方法 | |
| JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
| JP2012222328A (ja) | 配線基板およびその製造方法 | |
| JP2012047579A (ja) | プローブカード用セラミック配線基板およびこれを用いたプローブカード | |
| JP2007250996A (ja) | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード | |
| JP5848901B2 (ja) | 配線基板 | |
| JP6835540B2 (ja) | セラミック配線基板、プローブ基板およびプローブカード | |
| JP4934692B2 (ja) | セラミックプローブカードの製造方法 | |
| JP5886529B2 (ja) | ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード | |
| JP2011208980A (ja) | プローブカード用セラミック配線基板およびこれを用いたプローブカード | |
| JP2011134753A (ja) | プローブカード用セラミック配線基板およびこれを用いたプローブカード | |
| JP5671237B2 (ja) | 半導体素子検査用基板 | |
| US20120048602A1 (en) | Method of manufacturing ceramic substrate for probe card and ceramic substrate for probe card | |
| JP2011228727A (ja) | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード | |
| JP2010177383A (ja) | 多層セラミック基板及びその製造方法並びにプローブカード | |
| JP7093227B2 (ja) | セラミック配線基板、プローブ基板およびプローブカード | |
| JP2007234659A (ja) | 基板およびそれを用いた電子装置 | |
| KR100967024B1 (ko) | 프로브 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |